[go: up one dir, main page]

DE19720300B4 - Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE19720300B4
DE19720300B4 DE19720300A DE19720300A DE19720300B4 DE 19720300 B4 DE19720300 B4 DE 19720300B4 DE 19720300 A DE19720300 A DE 19720300A DE 19720300 A DE19720300 A DE 19720300A DE 19720300 B4 DE19720300 B4 DE 19720300B4
Authority
DE
Germany
Prior art keywords
chip
carrier
implanted
metal layer
lowered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19720300A
Other languages
English (en)
Other versions
DE19720300A1 (de
Inventor
Klaus Dieter Dipl.-Ing. Preuß
Andreas Dipl.-Phys. Schmidt
Dieter Dipl.-Ing. Stollberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cis Forschungsinstitut fur Mikrosensorik De GmbH
Original Assignee
CiS Institut fuer Mikrosensorik gGmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CiS Institut fuer Mikrosensorik gGmbH filed Critical CiS Institut fuer Mikrosensorik gGmbH
Priority to DE19720300A priority Critical patent/DE19720300B4/de
Priority to PCT/DE1997/002812 priority patent/WO1999028971A1/de
Priority to EP97954329A priority patent/EP1036416A1/de
Publication of DE19720300A1 publication Critical patent/DE19720300A1/de
Application granted granted Critical
Publication of DE19720300B4 publication Critical patent/DE19720300B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

Elektronisches Hybrid-Bauelement mit Chip On Chip-Anordnung, bei dem mindestens ein implantiertes Chip auf einem Trägersubstrat angeordnet ist, dadurch gekennzeichnet, daß in dem Trägersubstrat mindestens eine Kavität eingearbeitet ist, in der sich eine elektrische Isolationsschicht mit einer darüber angeordneten Metallschicht befindet und daß in der Kavität ein Chip mit der Metallschicht elektrisch kontaktiert ist.

Description

  • Die Erfindung betrifft ein elektronisches Hybrid-Bauelement mit Chip On Chip-Anordnung, bei dem mindestens ein implantiertes Chip auf einem Siliziumträger angeordnet ist und ein Verfahren zur Herstellung dieses Bauelementes.
  • Die Anwendung der Erfindung ermöglicht eine Kontaktierung von implantierten Bauelementen, die elektrische Anschlüsse auf der Vorder- und der Rückseite aufweisen, bei gleichzeitiger Realisierung eines elektrischen Kontaktes zwischen der Rückseite des implantierten Bauelementes und der Vorderseite des Trägermaterials.
  • Die im Stand der Technik bekannten Technologien zur Herstellung hybrider Bauelemente gestatten entweder die elektrische Rückseitenkontaktierung aufgesetzter Bauelemente auf Leitbahnenstrukturen als Chip On Chip-Anordnung oder die quasimonolithische Chip On Chip-Anordnung ohne elektrische Verbindung zur Rückseite des implantierten Bauelementes.
  • Bei der Chip On Chip-Anordnung erfolgt die Strukturierung des Trägermaterials mit den Standardverfahren der Mikroelektronik und Mikrosystemtechnik in einer Ebene. Dabei wird das Aufsetzen der zu montierenden Bauelemente und das Verbinden z.B. mittels Leitkleber für den Rückseitenkontakt auf den Trägerchip vorgenommen und die elektrische Kontaktierung der Vorderseitenkontakte durch Drahtbondung oder Flipchip-Montage realisiert. Bei Anwendung der Hybridbauelemente in Flipchip-Montagen erfolgt der Ausgleich der Höhendifferenzen der Kontaktflächen von Trägerchip und aufgesetzten Bauelementen beispielsweise durch den Einsatz von Mehrfach-An-stud-bumps.
  • Bei der quasimonolithischen Chip On Chip-Anordnung werden die Bauelemente koplanar in die Trägersubstrate aus Silizium eingebettet. Dabei erfolgt keine elektrische Rückseitenkontaktierung durch das Einkleben der zu montierenden Bauelemente. Die Oberflächenplanierung, sowie die Kontaktierung der implantierten Bauelemente durch Dünnschichtverfahren wird von der Vorderseite ausgeführt.
  • Es sind ferner eine Reihe von Verfahren zur monolithischen Integration verschiedener Halbleiterstrukturen und -materialien bekannt, z.B. durch Heteroepitaxie.
  • Mit den gegenwärtigen Lithografie- und Strukturierungsverfahren der Mikroelektronik und Mikrosystemtechnik werden Strukturen in einer Ebene bis in den Submikrometerbereich realisiert, wobei maximale Topologieunterschiede bis zu einigen μm überwunden werden.
  • Spezielle Verfahren der Mikrosystemtechnik erlauben nach einer KOH-Ätzung in das Silizium bis zu einer Tiefe von 50 μm eine gleichzeitige Strukturierung auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes.
  • Aufgrund der optischen Bedingungen für eine zufriedenstellende Auflösung auf der Oberfläche sind der fortschreitenden Tiefenabsenkung enge Grenzen gesetzt. Ferner ergeben sich Probleme für eine ausreichende und reproduzierbare Bedeckung der Grabenkanten mit Photoresist bei größeren Tiefenabsenkungen. Bei diesen Tiefen reißt der Fotolack an den Kanten der abgesenkten Gebiete ab. Bei der Verwendung von Lötstopplacken, die aufgrund ihres Füllstoffanteiles eine bessere Kantenabdeckung gewährleisten, werden die erforderlichen minimalen Strukturbreiten von ca. 10 μm nicht aufgelöst.
  • Bei der Anwendung eines Lift-off-Prozesses wird eine Lackfreiheit für die abgesenkten Grabengebiete bei gleichzeitiger Ausbildung der notwendigen überhängenden Lackkanten für das eigentliche Liften nicht erreicht. Damit werden für die üblichen fotolithografischen Prozeßschritte, das Beschichten, Belichten und Entwickeln Verfahrensgrenzen erreicht.
  • Aus DE 36 33 181 A1 , DE 32 33 177 A1 und JP 05-13663 A sind Chip-on-Chip-Anordnungen bekannt.
  • Anordnungen und Verfahren zur Herstellung hybrider Bauelemente, welche sowohl eine elektrische Rückseitenkontaktierung der zu implantierenden Bauelemente als auch eine planare quasimonolithische Chip On Chip-Anordnung realisieren, sind dem Stand der Technik nach nicht bekannt.
    •
  • Neue Produkte und sensorische Wirkprinzipien erfordern zur Realisierung einer produktionsfähigen Massentechnologie die Absenkung des zu implantierenden Bauelementes in den Träger bis zu einer Tiefe von einigen Hundert Mikrometern. Aus DE 99 25 604 A1 , US 46 70 770 und US 47 97 715 sind Anordnungen bekannt, wo Chips in ein Trägersubstrat implantiert werden, in welchem Kavitäten gebildet sind.
  • Der Erfindung liegt die Aufgabe zugrunde, ein elektronisches Hybrid-Bauelement und ein Verfahren zu seiner Herstellung anzugeben, wobei das Bauelement eine elektrische Rückseitenkontaktierung von implantierten Bauelementen bei gleichzeitiger koplanarer Chip On Chip-Anordnung aufweist und das Verfahren zur Herstellung dieses Bauelementes die Verwendung der in der Mikroelektronik und Mikrosystemtechnik üblichen Verfahrenstechnik gestattet.
  • Die Merkmale der Oberbegriffe der Ansprüche 1 und 6 sind aus DE 32 33 177 A1 , DE 36 33 181 A1 und JP 05-13663 A bekannt.
  • Erfindungsgemäß wird die Aufgabe mit einem Bauelement gelöst, bei dem in einem Trägersubstrat mindestens eine Kavität eingearbeitet ist, in der sich eine elektrische Isolationsschicht mit einer darüber angeordneter Metallschicht befindet und bei dem in der Kavität ein Chip mit der Metallschicht elektrisch kontaktiert ist.
  • Vorteilhafte Ausgestaltungen des erfindungsgemäßen Bauelementes sind in den Unteransprüchen 2 bis 4 angegeben.
  • Das Bauelement ermöglicht die Implantation von aktiven und/oder passiven elektronischen, optoelektronischen, mikromechanischen und/oder aktorischen Bauelementen, die aus Festkörpermaterialen bestehen und halbleiter- bzw. mikrosystemtechnische Funktionen haben. Es ist für konventionelle Kontaktierungstechniken, wie Ultraschall- und Thermosonikbondung oder Leitklebung verwendbar. Der Vorderseitenanschluß des Chips kann konventionell durch Al-Ultraschall-Bondung mit flacher Brückenhöhe realisiert werden. Beim Implantieren einer LED erfolgt die Anordnung der LED zweckmäßig so, daß deren Oberfläche wenige Mikrometer unter dem Oberflächenniveau der Empfängerchips liegt. Auf diese Weise wird eine Direkteinstrahlung des abgestrahlten Lichts auf die fotoempfindliche Oberfläche vermieden. Neben der direkten LED-Abstrahlung in das über der Gesamtanordnung liegende Gebiet kann durch Reflexion von der metallisierten Grabenoberfläche nahezu die gesamte Strahlerleistung zur Signalgewinnung genutzt werden.
  • Das erfindungsgemäße Herstellungsverfahren besteht darin, daß in dem Siliziumträger durch anisotrope Ätzung eingebrachte abgesenkte Gebiete erzeugt werden und daß die Strukturierung zur Erzeugung der elektrisch leitenden Verbindung zwischen den abgesenkten Gebieten und den auf der planaren Fläche befindlichen Leitbahnstrukturen durch ein Mehrfach-Metallisierungssystem erfolgt.
  • Dabei erfolgt zweckmäßigerweise nach dem Si-Ätzen eine Isolierung der abgesenkten Strukturen durch Oxidation oder durch Abscheiden von Isolatorschichten auf dem Träger,
    danach eine Metallisierung der abgesenkten Gebiete und des Trägermaterials,
    als nächstes findet eine Strukturierung der Mehrfach-Metallisierungschicht innerhalb eines fotolithografischen Strukturierungsprozesses unter Einhaltung bestimmter minimaler Strukturbreiten statt (das Mehrfach-Metallisierungssystem wird vorteilhafterweise dadurch erzeugt, daß die obere Metallisierungsschicht als Maskierungsschicht für die nachfolgenden Ätzprozesse verwendet wird),
    danach werden die zu implantierenden Elemente plaziert und kontaktiert und
    anschließend erfolgt die elektrische Kontaktierung zwischen Trägerchip und Implantatvorderseite.
  • Dabei ist es möglich, daß die elektrische Kontaktierung des Hybridbauelementes aus Trägerchip und Implantat auf einem Schaltungsträger (z.B. einer Leiterplatte) in Form von Drahtbondung, Flip-chip-Kontaktierung, TAB und ähnlichem vorgenommen wird.
  • Mit dem erfindungsgemäßen Verfahren können zur Herstellung von Silizium-Bauelementen durch anisotrope Ätzung in dem Silizium abgesenkte Gebiete erzeugt werden, die elektrisch vom Substratmaterial isoliert sind und eine Metallisierungsschicht zur Kontaktierung aufweisen. Damit wird gleichzeitig ein elektrischer Kontakt zwischen der Rückseite des implantierten Bauelementes und der Vorderseite des Trägermaterials erzeugt.
  • Das erfindungsgemäße Verfahren ermöglicht es, eine elektrisch leitende Verbindung zwischen dem abgesenkten Gebiet und der Oberfläche des Trägers herzustellen, an der sich die Schaltung befindet bzw. weiter innerhalb eines fotolithografischen Strukturierungsprozesses realisiert wird. Damit werden die Voraussetzungen zur gleichzeitigen Realisierung eines elektrischen Kontaktes zwischen Rückseite des implantierten Bauelementes und der Vorderseite des Trägermaterials geschaffen.
    •
  • Die Erfindung wird nachfolgend an einem Ausführungsbeispiel näher erläutert.
  • In der zugehörigen Zeichnung zeigen:
  • 1: ein hybrides Bauelement herkömmlicher Ausführung in Chip On Chip-Anordnung und
  • 2: eine Schnittdarstellung eines erfindungsgemäß hergestellten Bauelementes.
  • 1 zeigt ein hybrides Bauelement in Chip On Chip-Ausführung. Bei der Anordnung fotoempfindlicher Schichten auf dem Chip führt in diesem Fall die Direktbestrahlung der fotoempfindlichen Schicht mit störendem Streulicht zu Fehlern bei der fotoelektrischen Auswertung.
  • Das in 2 dargestellte erfindungsgemäße hybride Bauelement mit Chip On Chip-Anordnung weist einen planaren Aufbau von Silizium-Träger 1 und implantierten Chips beliebigen Substratmaterials auf. Mit dieser Anordnung wird eine elektrische Kontaktierung der Rückseite der implantierten Bauelemente realisiert. Die Herstellung des Bauelementes ist mit den in der Mikroelektronik und der Mikrosystemtechnik gebräuchlichen Verfahren möglich. In dem hier erläuterten Fall kommen speziell angepaßte Verfahrensschritte zur Anwendung. Im dargestellten Beispiel wird als Träger ein optisches PIN-Diodenarray mit acht um die zu implantierende LED 2 gruppierten Diodenfeldern 3 verwendet. Die Montage des implantierten Bauelementes erfolgt durch Mikrodispensen von Leitkleber mit eng tolerierter Mengendosierung.
  • Bei der Herstellung der Silizium-Träger 1 kommen speziell entwickelte Verfahrensschritte für die Realisierung von abgesenkten Gebieten im Träger durch entsprechende Ätzverfahren zur Anwendung. Anschließend erfolgt eine Abscheidung oder Oxidation von Schichten zur Isolation der abgesenkten Strukturen auf den Träger. Danach ist eine Metallisierung der abgesenkten Gebiete und des Trägermaterials vorgesehen. Im folgenden wird die elektrisch leitende Verbindung zwischen abgesenktem Gebiet und den Strukturen auf der planaren Oberfläche des Trägermaterials innerhalb eines fotolithografischen Strukturierungsprozesses unter Einhaltung bestimmter minimaler Strukturbreiten hergestellt. Mit diesen Verfahrensschritten wird gleichzeitig ein elektrischer Kontakt zwischen der Landefläche des implantierten Bauelementes und der Vorderseite des Trägermaterials erzielt. In dem Strukturierungsprozeß wird die elektrisch leitende Verbindung zwischen den abgesenkten Gebieten und den auf der planaren Fläche befindlichen Leitbahnstrukturen durch ein Dreifach-Metallisierungssystem realisiert. Dabei dient die obere Metallisierungsschicht als Maskierungsschicht für die nachfolgenden Ätzprozesse. Es wird bei sicherer elektrischer Kontaktierung der abgesenkten Gebiete auf dem Trägerchip eine simultane Strukturierung der Verdrahtungsebene der Trägerchips ohne wesentliche Beeinflussung der Entwurfsregeln erreicht. Die nachgewiesene Auflösungsgrenze liegt bei 10 μm Strukturbreite bis an die Kante des abgesenkten Gebietes.
  • Im Rahmen der technologischen Teilschrittfolge zur Herstellung dieser Strukturen werden folgende Prozesse an <100> – Si – Wafermaterial durchgeführt.
  • Zur Herstellung der abzusenkenden Gebiete wird ein Trägersubstrat mittels einer Passivierungschicht aus Siliziumnitrid beschichtet. In einem getrennten fotolithografischen Schritt werden die abzusenkenden Gebiete strukturiert.
  • Dem schließt sich ein RIE-Ätzen von Si-Nitrid und ein Lackentfernen an.
  • Nach dem naßchemischen Ätzen des Feldoxides (thermisches Tauchätzen) erfolgt die Tiefenätzung ins Silizium und das Rückätzen der Oxidkanten. Anschließend erfolgt eine thermische Oxidation und das Entfernen des Nitrids mittels heißer Phosphorsäure. Danach wird das Material mit Schwefelsäure gereinigt. Dem folgt ein Überätzen vor der Metallisierung und anschließend eine Abscheidung des Dreifach-Metallisierungssystems mit der Schichtfolge Al – TiN – Al.
  • In dem sich anschließenden Komplex zum Beschichten der Grabenkanten wird mit dem Aufbringen und Tempern von Flüssighaftvermittler begonnen. Anschließend werden die abgesenkten Gebiete mit einem modifizierten Positivlack aufgefüllt (Dispensen, Siebdruck o.ä.) und getrocknet. Dem folgt das Aufbringen einer Positivlackschicht durch spin-coating einschließlich Trocknen, Belichten, Entwickeln und Härten der Lackmaske zur Erzeugung der Metallstrukturen.
  • Nach dieser Schrittfolge wird die obere Al-Schicht naßchemisch geätzt und der Lack entfernt. Dem folgt ein RIE-Ätzen der TiN-Schicht und das naßchemische Ätzen der unteren Al-Schicht, die nachfolgend durch H2-Tempern behandelt wird.
  • Die elektrische Kontaktierung der Rückseite der implantierten Bauelemente auf die Landefläche im abgesenkten Gebiet wird durch Leitklebung auf der nichtoxidierenden TiN-Metallisierungsschicht des Silizium-Trägers erreicht. Erzielbare Toleranzen in der Ablagegenauigkeit betragen in Abhängigkeit vom Equipment ca. 10 μm in x- und y-Richtung und ca. 5 μm in z-Richtung.
  • Der Siliziumträger 1 ermöglicht die Implantation von aktiven und/oder passiven elektronischen, optoelektronischen, mikromechanischen und/oder aktorischen Bauelementen, die aus Festkörpermaterialen bestehen und halbleiter- und mikrosystemtechnische Funktionen ausüben. Nach dem Härteprozeß wird die elektrische Kontaktierung von Trägerchip und Implantat durch Drahtbonden durchgeführt.
  • Die obenliegende TiN-Schicht bildet eine nichtoxidierende Metalloberfläche und ist damit für konventionelle Kontaktierungstechniken, wie Ultraschall- und Thermosonikbondung oder Leitklebung verwendbar. Der Vorderseitenanschluß der LED 2 wird konventionell durch Al-Ultraschall-Bondung mit flacher Brückenhöhe realisiert. Die Anordnung der LED 2 erfolgt so, daß die Oberkante wenige Mikrometer unter der Ebene der Empfängerchips liegt. Auf diese Weise wird eine Direkteinstrahlung des abgestrahlten Lichts auf die fotoempfindliche Oberfläche vermieden. Neben der direkten LED-Abstrahlung in das über der Gesamtanordnung liegende Gebiet kann durch Reflexion von der metallisierten Grabenoberfläche nahezu die gesamte Strahlerleistung zur Signalgewinnung genutzt werden.
    • 1
    Silizium-Träger
    2
    implantierte LED
    3
    Diodenfeld

Claims (10)

  1. Elektronisches Hybrid-Bauelement mit Chip On Chip-Anordnung, bei dem mindestens ein implantiertes Chip auf einem Trägersubstrat angeordnet ist, dadurch gekennzeichnet, daß in dem Trägersubstrat mindestens eine Kavität eingearbeitet ist, in der sich eine elektrische Isolationsschicht mit einer darüber angeordneten Metallschicht befindet und daß in der Kavität ein Chip mit der Metallschicht elektrisch kontaktiert ist.
  2. Hybrides Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Oberseite des implantierten Chips koplanar zur Substratoberfläche angeordnet ist.
  3. Hybrides Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Metallschicht als Mehrschichtsystem ausgebildet ist, wobei die obere Metallschicht aus einer nichtoxidierenden Schicht besteht.
  4. Hybrides Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Trägersubstrat als ein optisches PIN-Diodenarray mit um einer implantierten LED (2) gruppierten Diodenfeldern ausgebildet ist.
  5. Hybrides Bauelement nach Anspruch 3, dadurch gekennzeichnet, daß die LED 2 so angeordnet sind, daß ihre Oberkanten wenige Mikrometer unter der Ebene der Diodenfelder liegt.
  6. Verfahren zur Herstellung eines elektronischen Hybrid-Bauelementes mit Chip On Chip-Anordnung, dadurch gekennzeichnet, daß in das Trägersubstrat durch anisotrope Ätzung abgesenkte Gebiete erzeugt werden und die Strukturierung zur Erzeugung der elektrisch leitenden Verbindung zwischen den abgesenkten Gebieten und den auf der planaren Fläche befindlichen Leitbahnstrukturen durch ein Mehrfach-Metallisierungssystem erfolgt.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß – anschließend an das Ätzen eine Isolierung der abgesenkten Strukturen durch Oxidation oder durch Abscheiden von Isolatorschichten auf den Träger erfolgt, – danach eine Metallisierung der abgesenkten Gebiete und des Trägermaterials vorgenommen wird und – danach eine Strukturierung der Mehrfach-Metallschicht innerhalb eines fotolithografischen Prozesses unter Einhaltung bestimmter minimaler Strukturbreiten hergestellt wird, – danach die zu implantierenden Elemente plaziert und kontaktiert werden und – anschließend die elektrische Kontaktierung des Trägerchips mit der Implantatvorderseite erfolgt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die obere strukturierte Metallisierungsschicht als Maskierungsschicht für die nachfolgenden Ätzprozesse dient.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Bedeckung der Grabenkanten der abgesenkten Gebiete ein Beschichtungsverfahren angewendet wird, bei dem ein Auffüllen der abgesenkten Grabengebiete mit einem modifizierten Positivlack durch Dispensen oder Siebdrucken und Trocknen des Lackes und danach ein Aufbringen eines weiteren Positvlackes durch spin-coating, Sprühen oder Vorhanggießen und Trocknen des Lackes erfolgt.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrische Kontaktierung der Rückseite der implantierten Bauelemente durch Leitklebung auf einer nichtoxidierenden TiN-Metallisierungsschicht des Silizium-Trägers erfolgt.
DE19720300A 1996-06-03 1997-05-15 Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung Expired - Fee Related DE19720300B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19720300A DE19720300B4 (de) 1996-06-03 1997-05-15 Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung
PCT/DE1997/002812 WO1999028971A1 (de) 1997-05-15 1997-12-03 Elektronisches hybrid-bauelement und verfahren zu seiner herstellung
EP97954329A EP1036416A1 (de) 1997-05-15 1997-12-03 Elektronisches hybrid-bauelement und verfahren zu seiner herstellung

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE19621982.5 1996-06-03
DE19621982 1996-06-03
DE19720300A DE19720300B4 (de) 1996-06-03 1997-05-15 Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung
PCT/DE1997/002812 WO1999028971A1 (de) 1997-05-15 1997-12-03 Elektronisches hybrid-bauelement und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
DE19720300A1 DE19720300A1 (de) 1997-12-04
DE19720300B4 true DE19720300B4 (de) 2006-05-04

Family

ID=25962941

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19720300A Expired - Fee Related DE19720300B4 (de) 1996-06-03 1997-05-15 Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
EP (1) EP1036416A1 (de)
DE (1) DE19720300B4 (de)
WO (1) WO1999028971A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007057492A1 (de) * 2007-11-29 2009-06-18 Infineon Technologies Ag Mikroelektromechanisches System
CN108039402A (zh) * 2017-12-19 2018-05-15 深圳市瑞丰光电子股份有限公司 Led灯丝基板、led封装结构及led灯具

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11101660A (ja) * 1997-09-26 1999-04-13 Mitsutoyo Corp 光学式変位検出装置
DE29805392U1 (de) 1998-03-25 1999-08-05 Dr. Johannes Heidenhain Gmbh, 83301 Traunreut Optoelektronische Baugruppe
DE19854733A1 (de) * 1998-11-27 2000-05-31 Heidenhain Gmbh Dr Johannes Abtasteinheit einer Positionsmeßeinrichtung
DE19855828A1 (de) 1998-12-03 2000-06-08 Heidenhain Gmbh Dr Johannes Dreidimensionales Meßmodul
DE19859670A1 (de) * 1998-12-23 2000-06-29 Heidenhain Gmbh Dr Johannes Abtastkopf und Verfahren zu dessen Herstellung
DE19859669A1 (de) 1998-12-23 2000-06-29 Heidenhain Gmbh Dr Johannes Integrierter optoelektronischer Sensor und Verfahren zu dessen Herstellung
DE19917950A1 (de) 1999-04-21 2000-10-26 Heidenhain Gmbh Dr Johannes Integrierter optoelektronischer Dünnschichtsensor und Verfahren zu dessen Herstellung
AU7748800A (en) * 1999-09-30 2001-04-30 Alpha Industries, Inc. Semiconductor packaging
US6867499B1 (en) 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
EP1146571A1 (de) * 2000-04-14 2001-10-17 Infineon Technologies AG Lichtemittierendes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10122705B4 (de) * 2000-05-11 2012-07-26 Mitutoyo Corp. Einrichtung mit funktionalem Bauelement und Verfahren zu seiner Herstellung
DE10047213A1 (de) 2000-09-23 2002-04-11 Philips Corp Intellectual Pty Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben
US6686642B2 (en) * 2001-06-11 2004-02-03 Hewlett-Packard Development Company, L.P. Multi-level integrated circuit for wide-gap substrate bonding
DE10309747B4 (de) 2002-03-07 2011-11-24 CiS Institut für Mikrosensorik gGmbH Auflichtsensor und Verfahren zu seiner Herstellung
WO2004112136A1 (en) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Electronic device
EP1501126A1 (de) * 2003-11-05 2005-01-26 Infineon Technologies AG Halbleiterchip mit Hohlraum zur Stapelung von Halbleiterbauelementen
DE102005007423B3 (de) 2005-02-18 2006-06-14 Atmel Germany Gmbh Verfahren zur Integration eines elektronischen Bauteils oder dergleichen in ein Substrat
US20080179613A1 (en) * 2005-06-02 2008-07-31 Koninklijke Philips Electronics, N.V. Silicon Deflector on a Silicon Submount For Light Emitting Diodes
DE102005061206B4 (de) 2005-09-30 2019-10-17 Osram Opto Semiconductors Gmbh Verwendung einer Detektoranordnung als Umgebungslichtsensor
EP1988577B1 (de) * 2007-04-30 2017-04-05 Tridonic Jennersdorf GmbH Leuchtdiode-Modul mit Siliziumplattform
DE102010000738A1 (de) * 2009-11-25 2011-05-26 Ledon Lighting Jennersdorf Gmbh LED-Lampe mit Stiftsockel für Halogenlampen (Bipin)
WO2011103690A1 (en) 2010-02-26 2011-09-01 Solianis Holding Ag Optical determination of blood perfusion and similar parameters
US8846452B2 (en) 2012-08-21 2014-09-30 Infineon Technologies Ag Semiconductor device package and methods of packaging thereof
WO2019119639A1 (zh) * 2017-12-19 2019-06-27 深圳市瑞丰光电子股份有限公司 Led灯丝基板、led封装结构及led灯具

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3233177A1 (de) * 1981-12-10 1983-06-16 Dionics Inc., 11590 Westbury, N.Y. Optisch gekoppelter richtleiter
DE3320275A1 (de) * 1982-06-18 1983-12-22 N.V. Philips' Gloeilampenfabrieken, 5621 Eindhoven Hf-schaltungsanordnung und halbleiteranordnung zum gebrauch in einer derartigen anordnung
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
DE3633181A1 (de) * 1986-09-30 1988-04-07 Siemens Ag Verfahren zur herstellung eines optokopplers bzw. einer reflexlichtschranke und zugehoeriger optokoppler bzw. zugehoerige reflexlichtschranke
JPS63147339A (ja) * 1986-12-11 1988-06-20 Nec Ic Microcomput Syst Ltd 半導体装置
US4797715A (en) * 1985-11-05 1989-01-10 U.S. Philips Corporation Optoelectric component for surface mounting
DE3925604A1 (de) * 1989-08-02 1991-02-07 Siemens Ag Kontaktierung von ungehaeusten halbleiterschaltungen auf substraten
JPH0513663A (ja) * 1991-07-09 1993-01-22 Fujitsu Ltd 半導体装置と半導体チツプの実装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211240A (ja) * 1985-07-09 1987-01-20 Sony Corp 半導体装置
US5093708A (en) * 1990-08-20 1992-03-03 Grumman Aerospace Corporation Multilayer integrated circuit module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3233177A1 (de) * 1981-12-10 1983-06-16 Dionics Inc., 11590 Westbury, N.Y. Optisch gekoppelter richtleiter
DE3320275A1 (de) * 1982-06-18 1983-12-22 N.V. Philips' Gloeilampenfabrieken, 5621 Eindhoven Hf-schaltungsanordnung und halbleiteranordnung zum gebrauch in einer derartigen anordnung
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
US4797715A (en) * 1985-11-05 1989-01-10 U.S. Philips Corporation Optoelectric component for surface mounting
DE3633181A1 (de) * 1986-09-30 1988-04-07 Siemens Ag Verfahren zur herstellung eines optokopplers bzw. einer reflexlichtschranke und zugehoeriger optokoppler bzw. zugehoerige reflexlichtschranke
JPS63147339A (ja) * 1986-12-11 1988-06-20 Nec Ic Microcomput Syst Ltd 半導体装置
DE3925604A1 (de) * 1989-08-02 1991-02-07 Siemens Ag Kontaktierung von ungehaeusten halbleiterschaltungen auf substraten
JPH0513663A (ja) * 1991-07-09 1993-01-22 Fujitsu Ltd 半導体装置と半導体チツプの実装方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
63-147339 A
JP Patents Abstracts of Japan: 61-214444 A
Patents Abstracts of Japan & JP 61214444 A *
WOLSKI,Gerhard,B.: Direkte Integration in Substrat. In: Halbleiter & Hybride, EPP, Nov. 1995, S.84 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007057492A1 (de) * 2007-11-29 2009-06-18 Infineon Technologies Ag Mikroelektromechanisches System
CN108039402A (zh) * 2017-12-19 2018-05-15 深圳市瑞丰光电子股份有限公司 Led灯丝基板、led封装结构及led灯具
CN108039402B (zh) * 2017-12-19 2019-12-27 深圳市瑞丰光电子股份有限公司 Led灯丝基板、led封装结构及led灯具

Also Published As

Publication number Publication date
WO1999028971A1 (de) 1999-06-10
EP1036416A1 (de) 2000-09-20
DE19720300A1 (de) 1997-12-04

Similar Documents

Publication Publication Date Title
DE19720300B4 (de) Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
EP0739540B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE69838849T2 (de) Mehrchip-Modulstruktur und deren Herstellung
DE10205026C1 (de) Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
DE102014119230B4 (de) Gerät mit vorstehenden kontakthöckerpads für bond-auf-leitungs-prozessierung und verfahren
DE10122705A1 (de) Einrichtung mit funktionalem Bauelement und Verfahren zu seiner Herstellung
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
WO2010006916A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102018103061A1 (de) Maskenanrdnung und Verfahren zum Herstellen eines Chip-Package
DE19819456B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
DE102005026229B4 (de) Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
DE10105351A1 (de) Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE102018122358A1 (de) Halbleiter-bauelement und verfahren
DE112018004955B4 (de) Verfahren zur Herstellung mehrerer Halbleiterchips und Halbleiterchip
DE102011013228B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements für 3D-Integration
DE10244077A1 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
DE10300711B4 (de) Verfahren zur Passivierung eines Halbleiterchipstapels
EP0968523B1 (de) Verfahren zum bilden einer strukturierten metallisierung auf einem halbleiterwafer
DE112018007215T5 (de) Lichtemittierende Vorrichtung und Verfahren zur Herstellung einer Vielzahl von lichtemittierenden Vorrichtungen

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8127 New person/name/address of the applicant

Owner name: CIS INSTITUT FUER MIKROSENSORIK GGMBH, 99097 ERFUR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R081 Change of applicant/patentee

Owner name: CIS FORSCHUNGSINSTITUT FUER MIKROSENSORIK GMBH, DE

Free format text: FORMER OWNER: CIS INSTITUT FUER MIKROSENSORIK GGMBH, 99099 ERFURT, DE

R082 Change of representative

Representative=s name: PATENTANWAELTE LIEDTKE & PARTNER, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee