[go: up one dir, main page]

DE19626977A1 - Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung - Google Patents

Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung

Info

Publication number
DE19626977A1
DE19626977A1 DE19626977A DE19626977A DE19626977A1 DE 19626977 A1 DE19626977 A1 DE 19626977A1 DE 19626977 A DE19626977 A DE 19626977A DE 19626977 A DE19626977 A DE 19626977A DE 19626977 A1 DE19626977 A1 DE 19626977A1
Authority
DE
Germany
Prior art keywords
layer
holes
pins
wiring board
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19626977A
Other languages
English (en)
Inventor
Ryuji Watanabe
Takeyuki Itabashi
Osamu Miura
Akio Takahashi
Yukio Ookoshi
Hitoshi Suzuki
Masahiro Suzuki
Tsutomu Imai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE19626977A1 publication Critical patent/DE19626977A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467Adding a circuit layer by thin film methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1089Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092All laminae planar and face to face
    • Y10T156/1093All laminae planar and face to face with covering of discrete laminae with additional lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Die vorliegende Erfindung betrifft eine Dünnfilmviel­ schichtverdrahtungsplatte zur Verpackung in elektroni­ schen Anordnungen oder verschiedenen elektrischen Appara­ tetypen und ein Verfahren zur Herstellung einer solchen Verdrahtungsplatte.
Zur Erhöhung der Arbeitsgeschwindigkeit von Computern ist die Steigerung der Signalübertragungsgeschwindigkeit des Packungsmoduls ein wichtiger Faktor.
Bisher wurde eine Dickfilmplatte mit einem keramischen Substrat und einer Verdrahtungsschicht, die hauptsächlich aus W oder Mo hergestellt und auf dem Keramiksubstrat durch ein Laminier- und Sinterverfahren gebildet wurde, als der Modul verwendet. Kürzlich konzentrierte sich aber die Aufmerksamkeit auf eine Dünnfilmvielschichtverdrah­ tungsplatte, bei der zwecks Verwirklichung einer Be­ schleunigung der Signalübertragung ein Polyimidfilm mit einer niedrigen Dielektrizitätskonstante als ein interla­ minarer Isolierfilm auf dem Keramiksubstrat gebildet wird und eine leitende Schicht aus einem hochleitfähigen Stoff, wie z. B. Cu, Al, Au od. dgl., hergestellt wird.
In den letzten Jahren stieg jedoch die Computerleistung rasch, und die Zahl der verpackten Gates wuchs erheblich, was zur Notwendigkeit der Steigerung der Zahl der Ver­ drahtungsschichten im Dünnfilmverdrahtungssystem führte.
Mehrere Vorschläge wurden zu diesen Dünnfilmvielschicht­ verdrahtungstechniken gemacht, wonach allgemein ein auf­ einanderfolgendes Laminiersystem verwendet wird. Dieses System sieht die Bildung einer Leiterschicht aus Cu, Al od. dgl. auf einem Keramik- oder Si-Substrat, die Bildung von Durchgangslöchern darin, Durchführung einer Isolier­ schichtmusterung durch Photolithographie und die Herstel­ lung elektrischer Verbindungen vor.
Techniken zur Bildung von Durchgangslöchern von 100 µm oder weniger Durchmesser werden für die interlaminare Verbindung benötigt. Auch sind feine Muster mit einer Leiterbreite oder Abstandsbreite von 20-50 µm für eine Dünnfilmverdrahtung erforderlich. Beispielsweise ist es nötig, 2-5 Drähte zwischen die 150-500 µm-Anschlußflecken zu legen. In diesem Fall muß der Durchgangslochdurchmes­ ser etwa 20-50 µm sein. Jedoch ist die Grenze des Loch­ durchmessers, die durch gegenwärtig verfügbare Bohrtech­ niken gebildet werden kann, etwa 70 µm, und es müssen an­ dere Mittel zur Bildung der Löcher geringerer Durchmesser verwendet werden.
Kürzlich richtete sich die Aufmerksamkeit auf Laserbear­ beitung und Trockenätzung als geeignete Verfahren zur Bildung feiner Löcher, wie vorstehend erwähnt. Beide Ver­ fahren sind ausgezeichnet in der Feinbearbeitung, man er­ kennt jedoch einen Unterschied zwischen diesen, was die Gestalt der gebildeten Löcher betrifft.
Es ist bekannt, daß das einen Excimerlaser verwendende Verfahren ein ausgezeichnetes Bearbeitungsverfahren zur Bildung feiner Durchgangslöcher ist (JP-A-60-261685). Je­ doch neigt die projizierte Form des dadurch gebildeten Lochs, mit einem Winkel von etwa 20 bis 30° zum Ende (zur Basis) gegenüber der Achse des Lochs abgeschrägt zu sein.
Als ein Verfahren, das das obige Problem überwinden kann, ist ein sog. winkeltreues Maskenverfahren - ein Verfah­ ren, bei dem die Laserbearbeitung durch eine Maske mit einem Metallfilm erfolgt, der Öffnungen am Musterteil ei­ ner organischen Isolierschicht hat, wo Löcher zu bilden sind - wirksam. Gemäß diesem Verfahren hat, wie in Fig. 2 gezeigt, das gebildete Loch einen Abschrägungswinkel (θ) von etwa 15-5° zur Achse des Lochs, wenn die Energiedich­ te des Excimerlasers 300 bis 1000 mJ/cm² ist. So läßt sich die Abschrägungserscheinung zum Ende (zur Basis) hin in einem beträchtlichen Grad unterdrücken. Das Ergebnis von durch die vorliegenden Erfinder durchgeführten Versu­ chen zeigt, daß der Abschrägungswinkel θ des gebildeten Lochs verringert wird und seine Gradlinigkeit proportio­ nal verbessert wird, wenn die Energiedichte steigt.
Andererseits ist es, im Gegensatz zu dieser Laserbearbei­ tung, gemäß einer Trockenätzung unter Verwendung eines auf einen niedrigen Gasdruck (z. B. 5 Pa oder weniger) ge­ steuerten Sauerstoffplasmas möglich, ein fast gerades Loch mit einem Abschrägungswinkel (θ) unter 5° zu bilden. Es wurde aus einer Anzahl von Versuchen gefunden, daß, wenn der Plasmagasdruck höher als 5 Pa beim Trockenätzen einer organischen Isolierschicht, wie einer Polyimid­ schicht, wird, das gebildete Loch im Schnitt wie ein Faß gekrümmt ist.
Solche Trockenätzungstechniken wurden zur Verdrahtung oder Musterung der Isolierschichten bei den LSI-Halblei­ terherstellungsverfahren verwendet. Beispielsweise wird ein Verfahren zur Bildung der Kontaktlöcher in der inter­ laminaren Isolierschicht auf einem Halbleitersubstrat durch Trockenätzung unter Verwendung eines reaktiven Ga­ ses (eines Mischgases aus CF₄, CHF₃, Ar, O₂, Cl usw.) in JP-A-4-150023 und JP-A-5-121371 offenbart. In der erste­ ren wird der Ätzgasdruck zur Bildung eines geraden Lochs mit 80 Pa oder darunter (0,6 Torr oder darunter) angege­ ben, während in der letzteren der Ätzgasdruck mit 1,33 bis 6,65 Pa (10 bis 50 m Torr) angegeben wird.
Aufgabe der vorliegenden Erfindung ist, eine Dünnfilm­ vielschichtverdrahtungsplatte vorzusehen, bei der die oberen und unteren Verdrahtungsschichten der Platte durch Durchgangsstifte verbunden werden, die durch Einfüllen eines leitenden Metalls in die feinen Durchgangslöcher mit einem bestimmten Durchmesser (beispielsweise 70 µm oder weniger) erzeugt werden, die in einer organischen Isolierschicht gebildet sind, und ein Verfahren zur Her­ stellung einer solchen Verdrahtungsplatte anzugeben.
Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, ist zunächst eine Dünnfilmvielschichtverdrahtungs­ platte mit einer ersten und einer zweiten metallischen Verdrahtungsschicht, die auf einem Substrat mit einer zwischen den metallischen Verdrahtungsschichten eingefüg­ ten organischen Isolierschicht gebildet sind, mit dem Kennzeichen, daß die Anschlußflächen der ersten und zwei­ ten metallischen Verdrahtungsschichten mittels Durch­ gangsstifte elektrisch miteinander verbunden sind, die aus einem in Durchgangslöcher gefüllten leitenden Metall bestehen und durch stromlose Abscheidung gebildet sind, wobei die Dünnfilmvielschichtverdrahtungsplatte, falls erforderlich, eine oder mehrere weitere metallische Ver­ drahtungsschichten abwechselnd mit einer oder mehreren weiteren zwischengefügten organischen Isolierschichten aufweist, welche Verdrahtungsschichten mit der jeweils vorher gebildeten metallischen Verdrahtungsschicht mit­ tels in der gleichen Weise, wie vorstehend beschrieben, gebildeter Durchgangsstifte elektrisch verbunden sind.
Eine vorteilhafte Ausgestaltung der Erfindung sieht vor, daß der Unterschied zwischen dem Oberendendurchmesser und dem Bodendurchmesser der Durchgangsstifte 10% oder weni­ ger ist oder der durch die Abschrägung der Isolier­ schichtgrenzfläche jedes Durchgangsstiftes mit dessen Achse gebildete Winkel 5° oder weniger ist, welche Ausge­ staltung für den Fall der Verdrahtungsplatte mit zwei oder auch mehr metallischen Verdrahtungsschichten gilt.
Gegenstand der Erfindung ist außerdem ein Verfahren zur Herstellung einer Dünnfilmvielschichtverdrahtungsplatte, das die im Anspruch 6 angegebenen Schritte aufweist.
Falls erforderlich, kann die Schritt folge vom Schritt des Aufbringens einer isolierenden Klebefolie bis zum Schritt der Bildung einer zweiten metallischen Verdrahtungs­ schicht mehrmals wiederholt werden.
Gegenstand der Erfindung ist außerdem ein Verfahren zur Herstellung einer Dünnfilmvielschichtverdrahtungsplatte, das die Schritte (1) bis (6) des Anspruchs 7 aufweist, wobei, falls erforderlich, die Schritte (1) bis (6) mehr­ mals wiederholt werden können.
Die Erfindung wird anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert:
Fig. 1 ist eine schematische Schnittdarstellung ei­ ner Dünnfilmvielschichtplatte mit Durchgangs­ stiftverbindungen gemäß der vorliegenden Er­ findung.
Fig. 2 ist eine schematische Schnittdarstellung ei­ nes Durchgangslochs gemäß der vorliegenden Erfindung.
Die Fig. 3A bis 3H bilden einen Arbeitsplan, der durch die schematischen Schnittdarstellungen ein Beispiel eines Herstellungsverfahrens einer Dünnfilmzweischichtverdrahtungsplatte vom Durchgangsstiftverbindungstyp zeigt.
Fig. 4 ist ein Diagramm, das die Beziehung zwischen dem durch Ätzen gebildeten Abschrägungswinkel und dem Partialdruck von Sauerstoffgas zeigt.
Fig. 5 ist ein Diagramm, das die Beziehung zwischen dem Durchgangsstiftdurchmesser und -widerstand zeigt.
Die Fig. 6A bis 6G zeigen einen Arbeitsplan des Herstel­ lungsverfahrens der Dünnfilmvielschichtver­ drahtungsplatte des Beispiels 1.
Fig. 7 ist eine schematische Schnittdarstellung ei­ nes Packungsaufbaus unter Verwendung einer Dünnfilmvielschichtverdrahtungsplatte gemäß der vorliegenden Erfindung.
Die Fig. 8A bis 8G zeigen einen Arbeitsplan des Herstel­ lungsverfahrens der Dünnfilmvielschichtver­ drahtungsplatte des Beispiels 2.
Die Fig. 9A bis 9G zeigen einen Arbeitsplan des Herstel­ lungsverfahrens der Dünnfilmvielschichtver­ drahtungsplatte des Beispiels 3.
Fig. 10 ist eine schematische Schnittdarstellung, die ein Beispiel der Packung mit einer Platte für einen elektronischen Computer großer Abmes­ sung gemäß der vorliegenden Erfindung zeigt.
Die Ausführungsbeispiele der vorliegenden Erfindung, die die Lösung der obigen Probleme anstrebt, sind, wie im folgenden beschrieben.
[1] Eine Dünnfilmvielschichtverdrahtungsplatte weist eine erste und eine zweite metallische Verdrahtungs­ schicht auf, die auf einem Substrat mit einer zwischen den metallischen Verdrahtungsschichten eingefügten orga­ nischen Isolierschicht gebildet sind, wobei die Anschluß­ flächen der ersten und zweiten metallischen Verdrahtungs­ schichten mittels Durchgangsstifte elektrisch miteinander verbunden sind, die aus einem in Durchgangslöcher gefüll­ ten leitenden Metall bestehen und durch stromlose Ab­ scheidung gebildet sind, wobei, falls erforderlich, die Verdrahtungsplatte eine oder mehrere weitere metallische Verdrahtungsschichten abwechselnd mit einer oder mehreren weiteren zwischengefügten organischen Isolierschichten aufweist, welche Verdrahtungsschichten mit der jeweils vorher gebildeten metallischen Verdrahtungsschicht mit­ tels in der gleichen Weise, wie vorstehend beschrieben, gebildeter Durchgangsstifte elektrisch verbunden sind.
[2] Bei der vorstehend beschriebenen Dünnfilmviel­ schichtverdrahtungsplatte ist vorgesehen, daß der Unter­ schied zwischen dem Oberendendurchmesser und dem Boden­ durchmesser der Durchgangsstifte 10% oder weniger ist oder der durch die Abschrägung der Isolierschichtgrenz­ fläche jedes Durchgangsstiftes mit dessen Achse gebildete Winkel 5° oder weniger ist, was auch für den Fall gilt, daß mehr als zwei metallische Verdrahtungsschichten vor­ gesehen sind.
Zum Erhalten eines feinen Dünnfilmmusters ist es wesent­ lich, die Durchgangslöcher mit einem vorstehend angegebe­ nen Abschrägungswinkel vorzusehen, um den Verdrahtungsbe­ reich möglichst weit zu sichern.
Der oben erwähnte Begriff "Durchgangsstift" ist kein technischer Begriff, wird jedoch häufig in der Verarbei­ tungstechnologie der gedruckten Schaltung verwendet. Und zwar hat das Wort "Stift" seine ursprüngliche Bedeutung eines "Niets, Nagels oder Stöpsels", so daß es das meint, was durch vollkommenes Füllen eines Durchgangslochs mit etwas wie einem Niet bedeutet. Bei der vorliegenden Er­ findung bedeutet es einen säulenförmigen Verbinder der metallischen Schichten zur Bildung elektrischer Verbin­ dungen.
[3] In der vorerwähnten Dünnfilmvielschichtverdrah­ tungsplatte wird der Durchgangsstift durch stromlose Ab­ scheidung aus Cu (Kupfer) hergestellt.
[4] In der vorerwähnten Dünnfilmvielschichtverdrah­ tungsplatte wird die zweite metallische Verdrahtungs­ schicht aus einem Metallfilm hergestellt, der durch Vaku­ umabscheidung und/oder Aufstäuben gebildet wird.
[5] Bei der vorstehend erwähnten Dünnfilmverdrahtungs­ platte hat die Durchgangsstiftseite des Verbindungsbe­ reichs jedes Durchgangsstifts und der zweiten metalli­ schen Verdrahtungsschicht eine geschliffene oder polierte Oberfläche.
[6] Ein Verfahren zur Herstellung einer Dünnfilmviel­ schichtverdrahtungsplatte hat die im Anspruch 6 angegebe­ nen Schritte, die bei Bedarf mehrmals wiederholt werden können.
[7] Ein weiteres Verfahren zur Herstellung einer Dünn­ filmvielschichtverdrahtungsplatte weist die Schritte (1) bis (6) des Anspruchs 7 auf, wobei wiederum, falls erfor­ derlich, die Schritte (1) bis (6) mehrmals wiederholt werden können.
Ein Beispiel der Dünnfilmvielschichtplatte des Durch­ gangsstiftverbindungstyps gemäß der vorliegenden Erfin­ dung ist in Fig. 1 veranschaulicht. Auf einem Substrat 1 aus Keramik oder glasverstärktem Epoxyharz ist eine Iso­ lierschicht 2 (beispielsweise aus Polyimid) mit einer me­ tallischen Verdrahtungsschicht darauf gebildet, die das Substrat kontaktiert, wobei Durchgangslöcher in der Iso­ lierschicht 2 gebildet sind. Eine Anzahl von Isolier­ schichten 2, deren jede eine metallische Verdrahtungs­ schicht darauf aufweist, sind laminiert, wobei die metal­ lischen Verdrahtungsschichten 4 über Durchgangsstifte 3 verbunden sind, die aus einem in die Durchgangslöcher ge­ füllten leitenden Metall bestehen und durch stromlose Ab­ scheidung gebildet sind. Zusätzlich sind Durchgangslöcher im Substrat 1 mit Metall 5 gefüllt. Die nacheinander in der oben beschriebenen Weise durch Stifte verbundenen me­ tallischen Verdrahtungsschichten 4 sind laminiert, wo­ durch eine Dünnfilmvielschichtverdrahtungsplatte gebildet ist.
Die Fig. 3A bis 3H sind ein Arbeitsplan, der als Beispiel ein Verfahren zur Herstellung einer Dünnfilmzweischicht­ verdrahtungsplatte (in den einzelnen Herstellungsschrit­ ten) durch schematische Schnittdarstellungen zeigt. Ein Resist 11 wird auf einem Substrat 1 mit einer metalli­ schen Verdrahtungsschicht 4 gebildet, worauf (nicht dar­ gestelltes) Ätzen zur Bildung einer ersten metallischen Verdrahtungsschicht 9 folgt, und eine Isolierschicht 2 wird darauf gebildet und durch eine Ätzmaske 8 zur Bil­ dung von Durchgangslöchern 7 trockengeätzt.
Dann werden die Durchgangslöcher 7 mit einem leitenden Metall durch stromlose Beschichtung gefüllt. Danach wird ein metallischer Verdrahtungsfilm 4 durch Vakuumabschei­ dung oder Aufstäuben gebildet, und eine zweite metalli­ sche Verdrahtungsschicht 10 wird durch Naßätzen gebildet.
Es ist möglich, eine drei- oder mehrschichtige Verdrah­ tungsplatte durch mehrfache Wiederholung des in Fig. 3D gezeigten Schritts und der nachfolgenden, in den Fig. 3E bis 3H gezeigten Schritte zu bilden.
Als die Isolierschicht 2 können ein Film, der durch Wär­ mehärten eines Polyimidvorläuferlacküberzugs gebildet wird, oder eine Verbundfolie verwendet werden, die durch Bilden einer Klebeschicht auf einem Polyimidfilm und de­ ren Pressen zu einer Folie erhalten wird. Eine Verbundfo­ lie wird vom Standpunkt der Verarbeitbarkeit aus bevor­ zugt. Es ist auch möglich, Polyamide und Epoxyharze als das Isoliermaterial zu verwenden.
In den (Polyimid)-Isolierschichten werden die Durchgangs­ löcher, deren jedes in einer Anschlußfläche der ersten metallischen Verdrahtungsschicht (Kupfer) endet, durch Trockenätzung (unter Verwendung von Sauerstoffgasplasma) oder Excimerlaserbearbeitung gebildet, und man läßt einen Durchgangsstift von der Anschlußfläche am Boden des Lochs durch stromlose Abscheidung wachsen.
Ein Grund, weshalb das stromlose Abscheideverfahren zur Bildung der Durchgangsstifte bei der vorliegenden Erfin­ dung gewählt wird, beruht auf der Tatsache, daß, da bei dem aufeinanderfolgenden Laminierverfahren ein Prozeß folgt, bei dem eine Isolierschicht auf einer ersten, auf einem Substrat gebildeten metallischen Verdrahtungs­ schicht gebildet wird, dieses metallische Verdrahtungsmu­ ster allgemein ein unabhängiges Muster ist und es nicht leicht ist, gemeinsame Elektroden wie bei galvanischer Beschichtung herauszuführen. Beim stromlosen Beschichten werden keine solchen gemeinsamen Elektroden benötigt.
Als das leitende Metall zur Herstellung der Durchgangs­ stifte können Kupfer, Gold, Nickel, Silber usw. verwendet werden.
Ein Beispiel zur Verarbeitung der Durchgangslöcher in ei­ ner doppelseitigen gedruckten Vielschichtplatte durch stromlose Beschichtung ist in JP-A-5-335713 offenbart. Bei diesem Verfahren wird eine säulenförmige leitende Be­ schichtung in den Durchgangslöchern in der Isolierschicht mit deren durch eine Kupferfolie blockierten Rückseite durchgeführt, um interlaminare Verbindungen zu bilden, während gleichzeitig die Rückseite der Isolierschicht mit der leitenden Folie an der Frontseite verbunden wird. Dieses Verfahren ist in dem Fall wirksam, wo das Verdrah­ tungsmuster relativ groß ist und auch die Leiterschicht dick, wie z. B. mehrere Zehner µm ist.
In der Dünnfilmvielschichtverdrahtungsplatte, bei der die Isolierschichten von geringerer Dicke sind und durch fei­ ne Durchgangsstifte verbunden werden, ist es jedoch un­ möglich, die Dicke der Leiterfolie (Verdrahtungsschicht) zu verringern, wenn eine solche Leiterfolie auf beiden Seiten der Isolierschicht wie im obigen Fall vorgesehen wird, so daß es schwierig ist, feine Muster auf der zwei­ ten metallischen Verdrahtungsschicht durch Naßätzen zu bilden. Bei der vorliegenden Erfindung wird daher eine Leiterfolie (Verbindungsanschlußfläche) nur für die erste Verdrahtungsschicht verwendet.
Was die Bildung der feinen Durchgangslöcher zur Bildung der feinen Durchgangsstifte betrifft, so ist es möglich, die feinen Durchgangslöcher mit sehr hoher Geradheit zu bilden, wobei der Abschrägungswinkel, der durch die Wandoberfläche des bearbeiteten Lochs mit dessen Achse gebildet wird, 5° oder weniger (bis fast 0°) ist, wie in Fig. 4 gezeigt ist (wobei der Abschrägungswinkel zur Substratoberfläche 85° oder höher ist), indem der Gas­ druck auf einem niedrigen Niveau (5 Pa oder darunter bis 1 Pa oder weniger) gesteuert wird, der eine Plasmabildung ermöglicht.
Fig. 4 zeigt die Beziehung zwischen dem Abschrägungswin­ kel und dem Partialdruck von Sauerstoffgas des Plasmas, als die Durchgangslöcher in einer 20 µm dicken Polyimid­ folie gebildet wurden.
Wenn die Trockenätzung durch Festlegung des Hochfrequenz­ ausgangs auf 500 W und des Sauerstoffstromdurchsatzes auf 15 ml/min durchgeführt wurde, war der Abschrägungswinkel 10-15° bei einem Sauerstoffpartialdruck von 1-5 Pa. Der Abschrägungswinkel wurde jedoch größer als 15°, und die Geradheit des gebildeten Lochs wurde verringert, wenn der Sauerstoffpartialdruck auf 10 Pa angehoben wurde.
Die gemäß dem vorstehend beschriebenen Verfahren herge­ stellte Dünnfilmvielschichtplatte zeigte eine gute Ver­ bindungsqualität (durch Verbindungsrate angegeben) der Durchgangsstifte. Die Verbindungsrate war sogar hoch, wenn der Durchgangslochdurchmesser 60 µm oder weniger war, wie in der Tabelle 1 gezeigt ist. Es wurde weiter gefunden, daß der Durchgangsstiftwiderstand auch klein war, wie in Fig. 5 gezeigt ist.
Tabelle 1
Im Schnitt des erfindungsgemäß gebildeten Durchgangsstif­ tes wurde das horizontale Wachstum des Abscheidungskup­ fers auch am oberen Ende bestätigt, wo die Abscheidung endete. Eine solche Flachheit der Durchgangsstiftoberflä­ che führt nicht nur zur Verbesserung der Musterbildungs­ genauigkeit der Photolithographie beim Bilden der zweiten Metallverdrahtungsschicht, sondern ermöglicht auch eine vertikale Verbindung der zweiten Durchgangsstifte. Und zwar können auf der eben gewachsenen Durchgangsstiftober­ fläche die Verbindungsanschlußflächen der nächsten Schicht gebildet werden, und unmittelbar darauf können die Durchgangsstifte noch einer weiteren Schicht ange­ bracht werden. Da dies eine Verringerung der interlamina­ ren Verdrahtungslänge ermöglicht, kann eine Beschleuni­ gung der Signalübertragung erreicht werden.
Es ist auch möglich, den interlaminaren Verbindungswider­ stand zu verringern, indem man die Flachheit der Durch­ gangsstiftoberfläche zusätzlich durch Abflachungsschleif- und -polierbehandlungen nach Bildung der Durchgangsstifte verbessert.
Die durch Füllen der Durchgangslöcher mit einem leitenden Metall durch stromlose Beschichtung, wie oben beschrie­ ben, gebildeten Durchgangsstifte zeigten eine hohe Ver­ bindungsverläßlichkeit in einem Raumtemperatur- und 300°C-Heizzyklustest, und sie erlitten auch fast keine Leistungsänderung in einem Hochtemperaturstandtest bei 300°C für 100 Stunden.
Aufgrund der Vorsehung der Durchgangsstifte mit einem Durchmesser von 100 µm oder weniger (möglicherweise bis unter 1 µm) kann eine Bildung feiner Muster mit einer Leiterbahnbreite und einer Abstandsbreite von 20 bis 50 µm verwirklicht werden, wodurch ermöglicht wird, 2 bis 5 Drähte zwischen die 150-500 µm-Anschlußflecken zu le­ gen.
Es ist gemäß dem oben beschriebenen Verfahren, bei dem die Verbundfolien verbunden werden, im Vergleich mit dem aufeinanderfolgenden Laminierverfahren, bei dem ein Po­ lyimidlack od. dgl. zur Bildung der Isolierschichten auf­ gebracht wird, auch möglich, das Herstellungsverfahren weiter zu vereinfachen, da kein Lackaushärtungsschritt benötigt wird, und es kann ein Dünnfilmvielschichtver­ drahtungssubstrat mit Eignung einer Hochdichtepackung mit hoher Verläßlichkeit geboten werden.
Die vorliegende Erfindung wird durch die folgenden Bei­ spiele näher erläutert.
Beispiel 1
Ein Ausführungsbeispiel der Erfindung wird im einzelnen anhand der beiliegenden Zeichnungen erläutert.
Die Fig. 6A bis 6G sind ein Arbeitsplan, der ein Beispiel des Herstellungsverfahrens einer Kupfer/Polyimid-Dünn­ filmvielschichtverdrahtungsplatte zeigt, wobei die Veran­ schaulichung durch schematische Querschnittsansichten des Substrats in den einzelnen Schritten erfolgt.
Schritt (a): Auf einem 6 mm dicken glasverstärkten Kera­ miksubstrat 1 wurde ein Cr/Cu/Cr-Leiterfilm (Cr: 50 nm dick; Cu: 5 µm dick), der eine erste metallische Verdrah­ tungsschicht wird, durch Aufstäuben in Ar-Gas, wie in Fig. 6A gezeigt, gebildet.
Schritt (b): Ein Resistmuster (positives Resist) wurde auf dem Cr/Cu/Cr-Leiterfilm gebildet und zur Bildung ei­ ner ersten metallischen Verdrahtungsschicht 9 naßgeätzt, wie in Fig. 6B gezeigt ist, die außerdem das Substrat 1 durchsetzende Metallstifte 5 zeigt.
Schritt (c): Auf die erste metallische Verdrahtungs­ schicht 9 wurde eine 20 µm dicke halbausgehärtete Polyimidklebefolie durch Pressen bei 250°C unter 147 N/cm² Druck fest aufgebracht und dann zur Bildung einer Iso­ lierschicht 2 ausgehärtet, wie in Fig. 6C gezeigt ist.
Schritt (d): Dann wurde ein 200 nm dicker Al-Film 12 durch Vakuumabscheidung als eine Trockenätzungsmaske ge­ bildet, wie in Fig. 6D gezeigt ist.
Schritt (e): Eine Trockenätzungsmaske 8 zum Bilden von Durchgangslöchern wurde durch Photoätzen gebildet, und dann wurden Durchgangslöcher 7 durch eine (nicht darge­ stellte) Parallelplattentyp-Trockenätzungsvorrichtung un­ ter Verwendung eines Sauerstoffgasplasmas mit einem Gas­ druck von 3 Pa und einem Hochfrequenzausgang von 500 W gebildet, wie in Fig. 6E gezeigt ist.
Die erforderliche Trockenätzungszeit zur Bildung der Durchgangslöcher 7 ist etwa 80 Minuten. Wenn das Ätzen weiter für zusätzliche 20 bis 25 Minuten fortgesetzt wird, verschwindet die Cr-Schicht (50 nm) auf der Ober­ fläche der Anschlußfläche 13 am Boden jedes Lochs unter Freilegung der Cu-Oberfläche. Die Polyimidtrockenätzge­ schwindigkeit war 0,2 bis 0,3 µm/min.
Schritt (f): Da die Oberfläche der Anschlußfläche 13 am Boden jedes Durchgangslochs Cu war, ließ man eine chemi­ sche Kupferabscheidung (gewöhnlich Musterabscheidung ge­ nannt) direkt ohne Notwendigkeit der Durchführung irgend­ einer Vorbehandlung wachsen, um einen Durchgangsstift 3 aus Cu in jedem Durchgangsloch zu bilden, wie in Fig. 6F gezeigt ist.
Die erforderliche chemische (oder stromlose) Kupferab­ scheidungszeit zur Bildung der Cu-Durchgangsstifte mit einem Durchmesser von 30 µm und einer Höhe von 25 µm war etwa 5 Stunden.
Schritt (g): Auf der Isolierschicht 2 wurde ein Cr/Cu/Cr-Leiterfilm (Cr: 50 nm dick; Cu: 5 µm dick) gebildet und einem Aufstäuben zur Bildung einer zweiten metallischen Verdrahtungsschicht 10 in der gleichen Weise wie in den Schritten (a) und (b) ausgesetzt, wie in Fig. 6G gezeigt ist.
Es ist möglich, ein Dünnfilmvielschichtverdrahtungs­ substrat mit drei oder mehr metallischen Verdrahtungs­ schichten herzustellen, indem die obigen Schritte (d) bis (g) wiederholt werden.
Fig. 7 ist eine schematische Schnittansicht eines gepack­ ten Substrats mit großintegriertem Schaltkreis 14, der auf einer Dünnfilmvielschichtverdrahtungsplatte 24 mon­ tiert ist, die im oben beschriebenen Beispiel 1 erhalten wurde. Die Polyimid/Kupfer-Dünnfilmverdrahtungsschichten wurden auf einem Keramiksubstrat 15 gebildet und mittels der Durchgangsstifte verbunden, um eine Dünnfilmviel­ schichtverdrahtungsplatte 24 zu bilden, und der großinte­ grierte Schaltkreis 14 wurde auf dieser Platte montiert und durch Lotkugeln 16 verbunden.
Beispiel 2
Die Fig. 8A bis 8G stellen einen Arbeitsplan dar, der ein Beispiel des Herstellungsverfahrens einer Kupfer/Poly­ imid-Dünnfilmvielschichtverdrahtungsplatte zeigt, wie durch die schematischen Schnittansichten des Substrats in den einzelnen Schritten veranschaulicht wird, wobei das Verfahren unter Verwendung einer Verbundfolie anstelle einer halb ausgehärteten Polyimidklebefolie, wie sie im Schritt (c) des Beispiels 1 verwendet wurde, durchgeführt wird.
Die Verbundfolie 17 wurde durch Beschichtung einer Polyi­ midfolie 19 mit einer Klebeschicht 18 erhalten, die aus einem Dehydrierungskondensationstyp-Polyimidharz mit Chinazolinringen in seinem chemischen Aufbau und einem wärmehärtenden Maleimidharz mit Fluorgruppen zusammenge­ setzt war. Die Polyimidfolie 19 war 10 µm dick, und die Klebeschicht 18 war 10 µm dick.
Das Verfahren wurde gemäß den gleichen Schritten wie im Beispiel 1 mit Ausnahme des Schritts (c) durchgeführt, wo die Verbundfolie auf die erste metallische Verdrahtungs­ schicht bei 280°C unter 147 N/cm² Druck aufgepreßt wur­ de.
Die Bildung der Durchgangslöcher im Schritt (e) wurde un­ ter Verwendung eines Sauerstoffgasplasmas mit einem Gas­ druck von 3 Pa und einem HF-Ausgang von 800 W durchge­ führt.
Im einzelnen war die erforderliche Trockenätzungszeit zum Bilden der Durchgangslöcher 7 mit einem Durchmesser von 30 µm und einer Höhe von 20 µm etwa 100 Minuten, und die Trockenätzungsgeschwindigkeit der Verbundfolie 17 war 0,2 µm/min, die also im wesentlichen die gleichen wie bei der Verarbeitung der Polyimidschicht im Beispiel 1 waren.
Durch mehrmaliges Wiederholen der Schritte, die in den Fig. 8D bis Fig. 8G gezeigt sind, ist es möglich, drei oder mehr metallische Verdrahtungsschichten zu bilden.
Beispiel 3
Die Fig. 9A bis 9G sind schematische Schnittansichten, die ein Beispiel des Herstellungsverfahrens einer Kup­ fer/Polyimid- Dünnfilmverdrahtungsplatte unter Verwendung einer kupferbeschichteten Verbundfolie 20 zeigen, die ei­ ne Verbundfolie, die die gleiche wie die im Beispiel 2 verwendete war, und eine auf der Oberseite der Folie ge­ bildete Kupferfolie aufweist.
Die kupferbeschichtete Verbundfolie 20 wurde erhalten, indem man eine kupferbeschichtete Polyimidfolie mit einem Kleber überzog, der aus einem Dehydrierungskondensations­ typ-Polyimidharz mit Chinazolinringen in der chemischen Struktur und einem wärmehärtenden Maleimidharz mit Fluor­ gruppen zusammengesetzt war. Die Kupferschicht, die Po­ lyimidfolie und die Klebeschicht waren jeweils 10 µm dick. Die Kupferschicht dient als eine Trockenätzungsmas­ ke 8 zur Bestimmung der Durchgangslöcher.
Das Verfahren wurde gemäß dem gleichen Vorgehen wie im Beispiel 1 mit Ausnahme des Schritts (c) durchgeführt, wo die kupferbeschichtete Verbundfolie auf die erste metal­ lische Verdrahtungsschicht bei 280°C unter 147 N/cm² un­ ter Druck fest aufgebracht wurde.
Die Bildung der Durchgangslöcher 7 im Schritt (e) wurde unter Verwendung eines Sauerstoffgasplasmas mit einem Gasdruck von 3 Pa und einem HF-Ausgang von 800 W durchge­ führt.
In diesem Ausführungsbeispiel war die erforderliche Trockenätzungszeit zum Bilden der Durchgangslöcher 7 mit ei­ nem Durchmesser von 30 µm und einer Höhe von 20 µm etwa 100 Minuten (0,2 µm/min), die im wesentlichen die gleiche wie die Polyimidschichtverarbeitungsgeschwindigkeit im Beispiel 1 war.
Durch mehrfaches Wiederholen der in den Fig. 9D bis Fig. 9G gezeigten Schritte ist es möglich, drei oder mehr me­ tallische Verdrahtungsschichten zu bilden.
Beispiel 4
Ein Beispiel einer Durchgangsstiftverbindungsplatte mit 6 metallischen Verdrahtungsschichten ist durch eine schema­ tische Schnittdarstellung in Fig. 1 gezeigt.
In diesem Beispiel wurde eine Verbundfolie verwendet, in der die als Isolierschicht 2 dienende Klebeschicht aus einem Dehydrierungskondensationstyp-Polyimidharz mit Chinazolin-Ringen in der chemischen Struktur und einem wärmehärtenden Maleimidharz mit Fluorgruppen zusammenge­ setzt war, und die Durchgangslöcher wurden durch Excimer­ laser gebildet. Wie in den vorstehenden Ausführungsbei­ spielen wurde eine Schichtvervielfachung durch Durch­ gangsstiftverbindung von Schichten zur Bildung einer Dünnfilmvielschichtverdrahtungsplatte vorgenommen.
Beispiel 5
Fig. 10 ist eine schematische Schnittansicht, die ein Beispiel einer Packung zeigt, in der eine gemäß Beispiel 1 erhaltene Dünnfilmvielschichtverdrahtungsplatte als ein großformatiges Computersubstrat verwendet wird. Dies ist ein Beispiel, wobei ein Zapfenverbindungstyp-Modulsub­ strat 22 auf einer großformatigen gedruckten Verdrah­ tungsplatte 21 montiert ist.
Das Modulsubstrat 22 weist einen gesinterten Vielschicht­ körper aus glasverstärkter Keramik und Kupferschichten auf und trägt an seiner Unterseite befestigte Verbin­ dungszapfen 23. Eine Dünnfilmvielschichtverdrahtungsplat­ te 24 gemäß der vorliegenden Erfindung ist auf dem Modul­ substrat 22 gebildet, und ein großintegrierter Schalt­ kreis 14 ist darauf montiert und durch Lotkugeln 16 ver­ bunden. Die Bezugsziffer 25 bezeichnet ein Durchgangs­ loch.
Entsprechend dem Packungssubstrat dieses Ausführungsbei­ spiels der Erfindung war es möglich, die Gesamtzahl von Drähten auf etwa 1/4 zu verringern und die Verdrahtungs­ dichte zu steigern. Weiter kann die Signalübertragungsge­ schwindigkeit auf etwa das 1,5fache im Vergleich mit den herkömmlichen Substraten gesteigert werden.
Die Herstellungskosten des Packungssubstrats lassen sich insgesamt auf 1/2 oder weniger verringern.
Die Dünnfilmvielschichtverdrahtungsplatte gemäß der Er­ findung eignet sich zur Erreichung einer Steigerung der Packungsdichte und der Beschleunigung der Signalübertra­ gung durch Verringerung der Drahtlänge. Außerdem kann das Herstellungsverfahren merklich verkürzt werden, indem ei­ ne folienartige Isolierschicht (beispielsweise die Polyi­ midverbundfolie) verwendet wird.
Die Dünnfilmvielschichtverdrahtungsplatte gemäß der Er­ findung ist ausgezeichnet als ein Substrat für großinte­ grierte elektronische Computer, als Packungssubstrat für Arbeitsstationen, als Packungssubstrat für kleinformatige elektronische Vorrichtungen, wie z. B. eine Videocamera, usw.

Claims (18)

1. Dünnfilmvielschichtverdrahtungsplatte mit einer er­ sten und einer zweiten metallischen Verdrahtungs­ schicht (4, 4) die auf einem Substrat (1) mit einer zwischen den metallischen Verdrahtungsschichten (4, 4) eingefügten organischen Isolierschicht (2) gebil­ det sind, dadurch gekennzeichnet, daß die Anschlußflächen der ersten und zweiten metal­ lischen Verdrahtungsschichten (4, 4) mittels Durch­ gangsstifte (3) elektrisch miteinander verbunden sind, die aus einem in Durchgangslöcher (7) gefüllten leitenden Metall bestehen und durch stromlose Ab­ scheidung gebildet sind.
2. Dünnfilmvielschichtverdrahtungsplatte nach Anspruch 1, dadurch gekennzeichnet, daß der Unterschied zwischen dem Oberendendurchmesser und dem Bodendurchmesser der Durchgangsstifte (3) 10% oder weniger ist oder der durch die Abschrägung der Isolierschichtgrenzfläche jedes Durchgangsstiftes (3) mit dessen Achse gebildete Winkel 5° oder weniger ist.
3. Dünnfilmvielschichtverdrahtungsplatte nach Anspruch 1, dadurch gekennzeichnet, daß jeder Durchgangsstift (3) aus Kupfer besteht und durch stromlose Abscheidung gebildet ist.
4. Dünnfilmvielschichtverdrahtungsplatte nach Anspruch 1, dadurch gekennzeichnet, daß die zweite metallische Verdrahtungsschicht (4) ein durch Vakuumabscheidung und/oder Aufstäuben ge­ bildeter Metallfilm ist.
5. Dünnfilmvielschichtverdrahtungsplatte nach Anspruch 1, dadurch gekennzeichnet, daß die Durchgangsstiftseite des Verbindungsbereichs jedes Durchgangsstiftes (3) und der zweiten metalli­ schen Verdrahtungsschicht (4) eine geschliffene Ober­ fläche hat.
6. Verfahren zur Herstellung einer Dünnfilmvielschicht­ verdrahtungsplatte nach Anspruch 1, das die folgenden Schritte aufweist:
Aufbringen einer isolierenden Klebefolie auf ein Substrat (1) mit einer ersten metallischen Verdrah­ tungsschicht (9) auf seiner Oberfläche zur Bildung einer Isolierschicht (2),
Bilden von Durchgangslöchern (7) in der Isolier­ schicht (2) durch Trockenätzung oder Laserbearbei­ tung,
Füllen der Durchgangslöcher (7) mit einem leitenden Metall durch stromlose Abscheidung zur Bildung von Durchgangsstiften (3),
Abschleifen von aus der Isolierschicht (2) vorragen­ den Teilen der Durchgangsstifte (3) zur Flachmachung der Isolierschichtoberfläche, und
Bilden einer zweiten metallischen Verdrahtungsschicht (10) und deren Verbinden mit den Durchgangsstiften (3).
7. Verfahren zur Herstellung einer Dünnfilmvielschicht­ verdrahtungsplatte nach Anspruch 1, das die folgenden Schritte aufweist:
  • (1) Laminieren einer Verbundfolie (17), die eine Trä­ gerfolie (19) und eine Klebeschicht (18) auf­ weist, auf ein Substrat (1) mit einer ersten me­ tallischen Verdrahtungsschicht (9) auf deren Oberfläche bei Kontaktierung der Klebeschicht (18) mit der ersten metallischen Verdrahtungs­ schicht (9);
  • (2) Entfernen der Trägerfolie (19) und Härten der Klebeschicht (18) zur Bildung einer Isolier­ schicht;
  • (3) Bilden von Durchgangslöchern (7) in der Isolier­ schicht;
  • (4) Füllen der Durchgangslöcher (7) mit einem leiten­ den Metall durch stromlose Abscheidung;
  • (5) Abschleifen von aus der Oberfläche der Isolier­ schicht vorragenden Teilen des leitenden Metalls zur Flachmachung des leitenden Metalls und zur Bildung von Durchgangsstiften (3); und
  • (6) Bilden einer zweiten metallischen Verdrahtungs­ schicht (10) und deren Verbinden mit den Durch­ gangsstiften (3).
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Verbundfolie (17) eine organische Trägerfolie (19) mit einer darauf gebildeten organischen Klebe­ schicht (18) aufweist.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Durchgangslöcher (7) durch Trockenätzung un­ ter Verwendung eines Plasmas von O₂, CF₄ oder eines Mischgases davon gebildet werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das zur Bildung der Durchgangslöcher (7) verwen­ dete O₂-, CF₄- oder O₂/CF₄-Mischgas-Plasma einen Gas­ druck von 5 Pa oder weniger hat.
11. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Durchgangslöcher (7) durch Excimerlaser ge­ bildet werden.
12. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Durchgangslöcher (7) durch winkeltreue Mas­ kenbearbeitung unter Verwendung von Excimerlaser ge­ bildet werden.
13. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Klebeschicht (18) aus einem Dehydrierungskon­ densationstyp-Polyimidharz mit Chinazolinringen und einem wärmehärtenden Maleimidharz mit Fluorgruppen zusammengesetzt ist.
14. Dünnfilmvielschichtverdrahtungsplatte nach Anspruch 1 oder 2, gekennzeichnet durch eine oder mehrere weite­ re metallische Verdrahtungsschichten (4) abwechselnd mit einer oder mehreren weiteren zwischengefügten or­ ganischen Isolierschichten (2), welche Verdrahtungs­ schichten (4) mit der jeweils vorher gebildeten me­ tallischen Verdrahtungsschicht (4) mittels in der gleichen Weise, wie im Anspruch 1 beschrieben, gebil­ deter Durchgangsstifte (3) elektrisch verbunden sind.
15. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß es zusätzlich die mehrmalige Wiederholung des Schritts des Aufbringens einer isolierenden Klebefo­ lie bis zum Schritt des Bildens einer zweiten metal­ lischen Verdrahtungsschicht (10) vorsieht.
16. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß es zusätzlich die mehrmalige Wiederholung der Schritte (1) bis (6) vorsieht.
17. Dünnfilmvielschichtverdrahtungsplatte, die ein Sub­ strat (1) und eine Mehrzahl von darauf gebildeten me­ tallischen Verdrahtungsschichten (4) mit je einer zwischen zwei Verdrahtungsschichten abwechselnd ein­ gefügten organischen Isolierschicht (2) aufweist, dadurch gekennzeichnet, daß alle Anschlußflächen der metallischen Verdrah­ tungsschichten (4) mittels Durchgangsstifte (3), die aus einem in Durchgangslöcher (79 gefüllten, elek­ trisch leitfähigen Metall bestehen und durch stromlo­ se Abscheidung gebildet sind.
18. Dünnfilmvielschichtverdrahtungsplatte nach Anspruch 17, dadurch gekennzeichnet, daß der Unterschied zwischen dem Oberendendurchmesser und dem Bodendurchmesser jedes der Durchgangsstifte (3) 10% oder weniger ist oder der von der Grenzflä­ che zwischen der Isolierschicht (2) und jedem Durch­ gangsstift (3) zu dessen Achse gebildete Winkel 5° oder weniger ist.
DE19626977A 1995-07-05 1996-07-04 Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung Ceased DE19626977A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07169656A JP3112059B2 (ja) 1995-07-05 1995-07-05 薄膜多層配線基板及びその製法

Publications (1)

Publication Number Publication Date
DE19626977A1 true DE19626977A1 (de) 1997-01-09

Family

ID=15890510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19626977A Ceased DE19626977A1 (de) 1995-07-05 1996-07-04 Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung

Country Status (3)

Country Link
US (2) US6326561B1 (de)
JP (1) JP3112059B2 (de)
DE (1) DE19626977A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2766654A1 (fr) * 1997-07-28 1999-01-29 Matsushita Electric Works Ltd Procede de fabrication d'une carte de circuit imprime
DE10136114A1 (de) * 2001-07-26 2003-02-27 Freudenberg Carl Kg Verfahren zur Herstellung eines flächigen Schaltungsträgers

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977642A (en) * 1997-08-25 1999-11-02 International Business Machines Corporation Dendrite interconnect for planarization and method for producing same
USRE40947E1 (en) 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
DE69936892T2 (de) 1998-02-26 2007-12-06 Ibiden Co., Ltd., Ogaki Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern
CN1176567C (zh) 1999-03-03 2004-11-17 株式会社大和工业 制造多层布线板的方法
US7339568B2 (en) * 1999-04-16 2008-03-04 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
KR100304261B1 (ko) * 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
DE19961683A1 (de) * 1999-12-21 2001-06-28 Philips Corp Intellectual Pty Bauteil mit Dünnschichtschaltkreis
WO2001089863A2 (en) * 2000-05-25 2001-11-29 Holland Neway International, Inc. Height control system and sensor therefor
US6600224B1 (en) * 2000-10-31 2003-07-29 International Business Machines Corporation Thin film attachment to laminate using a dendritic interconnection
US6515237B2 (en) * 2000-11-24 2003-02-04 Hitachi Chemical Company, Ltd. Through-hole wiring board
JP2002280737A (ja) * 2001-03-14 2002-09-27 Ibiden Co Ltd 多層プリント配線板
EP1791410B1 (de) 2001-03-14 2009-05-13 Ibiden Co., Ltd. Mehrschichtige Leiterplatte
JP4698046B2 (ja) * 2001-03-16 2011-06-08 イビデン株式会社 多層プリント配線板
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
JP2003017854A (ja) * 2001-06-28 2003-01-17 Kyocera Corp 多層配線基板及びその製造方法
KR20030011433A (ko) * 2001-08-02 2003-02-11 주식회사 디에이피 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
US7222419B2 (en) * 2001-12-19 2007-05-29 Chung-Shan Institute Of Science And Technology Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package
TW544824B (en) * 2002-02-01 2003-08-01 Toppoly Optoelectronics Corp Method of manufacturing conduction wire in touch panel
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
DE10228716A1 (de) * 2002-06-27 2004-01-29 Carl Freudenberg Kg Verfahren zur Herstellung eines flächigen Schaltungsträgers
US6762367B2 (en) * 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
US7098858B2 (en) * 2002-09-25 2006-08-29 Halliburton Energy Services, Inc. Ruggedized multi-layer printed circuit board based downhole antenna
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
US7224040B2 (en) * 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
JP4564343B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
CN101278398B (zh) * 2005-09-30 2010-09-29 株式会社半导体能源研究所 半导体器件的制造方法
US8017022B2 (en) * 2007-12-28 2011-09-13 Intel Corporation Selective electroless plating for electronic substrates
KR20100070161A (ko) * 2008-12-17 2010-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5587116B2 (ja) 2009-09-30 2014-09-10 京セラ株式会社 配線基板及び実装構造体
US8513535B2 (en) 2009-10-30 2013-08-20 Kyocera Corporation Circuit board and structure using the same
US8302298B2 (en) * 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程
JP5355380B2 (ja) * 2009-12-25 2013-11-27 新光電気工業株式会社 多層配線基板
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
CN101916754B (zh) * 2010-06-29 2012-08-29 香港应用科技研究院有限公司 通孔和通孔形成方法以及通孔填充方法
US9786587B2 (en) 2011-12-14 2017-10-10 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2013021374A (ja) * 2012-10-29 2013-01-31 Ibiden Co Ltd 多層プリント配線板
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
EP3373714B1 (de) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybridkomponententräger und verfahren zur herstellung davon

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0164564A1 (de) * 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
WO1988004877A1 (en) * 1986-12-17 1988-06-30 The Foxboro Company Multilayer circuit board fabrication process
JPH04150023A (ja) * 1990-10-12 1992-05-22 Nec Corp 半導体装置の製造方法
JPH05121371A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体装置の製造方法
US5219639A (en) * 1990-03-07 1993-06-15 Fujitsu Limited Multilayer structure and its fabrication method
EP0572121A2 (de) * 1992-05-29 1993-12-01 Sumitomo Electric Industries, Limited Verfahren zur Herstellung von Leiterplatten
JPH05335713A (ja) * 1992-05-28 1993-12-17 Fuji Kiko Denshi Kk 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法
JPH06269969A (ja) * 1993-03-17 1994-09-27 Hitachi Ltd 配線基板のレ−ザ加工装置と方法および配線基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
JPS5850437B2 (ja) 1978-12-25 1983-11-10 シャープ株式会社 多層配線基板の製造方法
US4508749A (en) 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light
JPS6122693A (ja) 1984-07-10 1986-01-31 日本電気株式会社 多層配線基板およびその製造方法
US4764485A (en) 1987-01-05 1988-08-16 General Electric Company Method for producing via holes in polymer dielectrics
US4904340A (en) 1988-10-31 1990-02-27 Microelectronics And Computer Technology Corporation Laser-assisted liquid-phase etching of copper conductors
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
US4981715A (en) 1989-08-10 1991-01-01 Microelectronics And Computer Technology Corporation Method of patterning electroless plated metal on a polymer substrate
US4959119A (en) 1989-11-29 1990-09-25 E. I. Du Pont De Nemours And Company Method for forming through holes in a polyimide substrate
JP2510747B2 (ja) 1990-02-26 1996-06-26 株式会社日立製作所 実装基板
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
JP3320432B2 (ja) 1991-09-05 2002-09-03 イビデン株式会社 多層配線板の製造方法
DE69226411T2 (de) 1991-09-30 1998-12-24 At & T Corp., New York, N.Y. Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
JP3179572B2 (ja) 1992-05-29 2001-06-25 日本シイエムケイ株式会社 多層プリント配線板およびその製造方法
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
JPH06314883A (ja) 1993-04-28 1994-11-08 Ibiden Co Ltd 多層プリント配線基板及びその製造方法
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JPH07115272A (ja) 1993-10-20 1995-05-02 Hitachi Ltd 薄膜多層配線実装基板の製造方法及び製造装置
US5420378A (en) * 1994-07-14 1995-05-30 Dell Usa, L.P. Printed circuit board/chassis grounding apparatus and methods

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0164564A1 (de) * 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
WO1988004877A1 (en) * 1986-12-17 1988-06-30 The Foxboro Company Multilayer circuit board fabrication process
US5219639A (en) * 1990-03-07 1993-06-15 Fujitsu Limited Multilayer structure and its fabrication method
JPH04150023A (ja) * 1990-10-12 1992-05-22 Nec Corp 半導体装置の製造方法
JPH05121371A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体装置の製造方法
JPH05335713A (ja) * 1992-05-28 1993-12-17 Fuji Kiko Denshi Kk 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法
EP0572121A2 (de) * 1992-05-29 1993-12-01 Sumitomo Electric Industries, Limited Verfahren zur Herstellung von Leiterplatten
JPH06269969A (ja) * 1993-03-17 1994-09-27 Hitachi Ltd 配線基板のレ−ザ加工装置と方法および配線基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP-Pat.Abstr. M-1728, Dec. 21 1994, Vol. 18/ No. 679 & JP 6269969 A *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2766654A1 (fr) * 1997-07-28 1999-01-29 Matsushita Electric Works Ltd Procede de fabrication d'une carte de circuit imprime
DE10136114A1 (de) * 2001-07-26 2003-02-27 Freudenberg Carl Kg Verfahren zur Herstellung eines flächigen Schaltungsträgers
DE10136114B4 (de) * 2001-07-26 2010-05-06 Carl Freudenberg Kg Verfahren zur Herstellung eines flächigen Schaltungsträgers

Also Published As

Publication number Publication date
JP3112059B2 (ja) 2000-11-27
US6326561B1 (en) 2001-12-04
US6190493B1 (en) 2001-02-20
JPH0923065A (ja) 1997-01-21

Similar Documents

Publication Publication Date Title
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
DE69811945T2 (de) Verfahren zur herstellung von schaltungselementen für eine z-achsenzwischenverbindung
DE60131934T2 (de) Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE69120198T2 (de) Mehrschichtige, gedruckte Leiterplatte und Verfahren zu ihrer Herstellung
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE69331511T2 (de) Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE68928150T2 (de) Herstellungsverfahren von einer mehrschichtigen Leiterplatte
DE69218344T2 (de) Herstellungsverfahren für eine gedruckte Schaltung
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE69934674T2 (de) Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE19645854A1 (de) Verfahren zur Herstellung von Leiterplatten
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE1815202A1 (de) Verfahren zur Herstellung mehrschichtiger Schaltungskarten
DE10018358A1 (de) Halbleiter-Bauteil und dessen Herstellungsverfahren
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE19636735A1 (de) Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung
DE102006045127A1 (de) Verfahren zum Herstellen einer hochdichten Leiterplatte
DE102007008490A1 (de) Substrat mit vergrabenem Schaltbild und Herstellungsverfahren dafür
EP0549791A1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
EP0451541A1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection