DE19522370C2 - Verfahren zur Herstellung von Stapelkondensatoren von Halbleitervorrichtungen - Google Patents
Verfahren zur Herstellung von Stapelkondensatoren von HalbleitervorrichtungenInfo
- Publication number
- DE19522370C2 DE19522370C2 DE19522370A DE19522370A DE19522370C2 DE 19522370 C2 DE19522370 C2 DE 19522370C2 DE 19522370 A DE19522370 A DE 19522370A DE 19522370 A DE19522370 A DE 19522370A DE 19522370 C2 DE19522370 C2 DE 19522370C2
- Authority
- DE
- Germany
- Prior art keywords
- film
- oxide film
- over
- polysilicon
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 53
- 229920005591 polysilicon Polymers 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 33
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 238000003860 storage Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 239000005368 silicate glass Substances 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 3
- 239000010408 film Substances 0.000 description 85
- 239000010409 thin film Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000158147 Sator Species 0.000 description 1
- VRZFDJOWKAFVOO-UHFFFAOYSA-N [O-][Si]([O-])([O-])O.[B+3].P Chemical compound [O-][Si]([O-])([O-])O.[B+3].P VRZFDJOWKAFVOO-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren für
die Herstellung eines Stapelkondensators einer Halbleitervor
richtung, und besonders auf ein Verfahren für die Herstellung
eines Stapelkondensators für die Verwendung für eine hochinte
grierte Halbleitervorrichtung unter Benutzung einfacher Prozeß
schritte.
Im allgemeinen führt eine hohe Integration von dynamischen
Speichern mit wahlfreiem Zugriff (DRAM), die eine Art von Halb
leiterspeichervorrichtungen sind, unvermeidbar zu einer Verrin
gerung in der Fläche einer Zelle, und dadurch zu einer Begren
zung in der Erlangung einer ausreichenden Kapazität. Um die
Probleme zu lösen, die durch eine derartige Verringerung in der
Einheitsfläche einer Zelle verursacht werden, welche unvermeid
bar ist, um eine hohe Integration der Integrierten Halbleiter
schaltkreise zu erhalten, sind Anstrengungen unternommen worden,
um ausgeklügelte Prozeßtechniken zu entwickeln, und um die
Zuverlässigkeit der Vorrichtungen und eine aus reichende Kapa
zität einer Zelle abzusichern.
Als Teil derartiger Anstrengungen ist ein Verfahren vorge
schlagen worden zur Vergrößerung der wirksamen Fläche eines
Kondensators und ein Verfahren zur Benutzung eines hoch-dielek
trischen, dünnen Films. Die Entwicklung von hoch-dielektrischen,
dünnen Filmen hat noch nicht Reifegrad erreicht, um die hoch
dielektrischen, dünnen Filme in Halbleitervorrichtungen anzu
wenden. In dieser Hinsicht wurde Forschung zum Erhalt einer
Kapazität von gewünschtem Wert oder größer bei einer kleinen
Fläche aktiv betrieben.
Z.B. wurden dreidimensionale Strukturen des Kondensators, wie
etwa eine Stabstruktur, eine Zylinderstruktur und eine Stapel
struktur vorgeschlagen. Jedoch verlangen solche dreidimensiona
len Kondensatorstrukturen die Benutzung von komplexeren Prozeß
schritten zum Erhalt einer vergrößerten Kapazität. Darüber
hinaus führt diese Struktur zu einer Vergrößerung der Höhe eines
Kondensators, woraus sich ein Problem mit der Topologie eines
nachfolgenden Schrittes zur Bildung einer metallischen Verdrah
tung ergibt.
Ein Verfahren zur Herstellung eines Stapelkondensators ist
in DE 42 15 203 A1 geschildert. Dort wird eine H-förmige
Speicherelektrode aus dotiertem Polysilizium gebildet. Diese
Form wird durch Anwendung einer Aufeinanderfolge von Bil
dungsprozessen verschiedener dielektrischer Schichten und
Polysiliziumschichten und Ätzvorgängen, die je nach Aufgabe
des jeweiligen Ätzprozesses bei der Bildung des Stapelkon
densators isotrop oder anisotrop sein können, erreicht. Da
bei wird die jeweilige Schicht flächig auf die gesamte
Struktur aufgebracht und in einem entsprechenden Ätzprozeß
strukturiert. Ebenso wird in der US 51 64 337 der Prozeß der
Bildung eines Stapelkondensators beschrieben, der auf ähnli
che Weise eine strukturierte Elektrode erzeugt, wobei auch
hier eine Aufeinanderfolge von verschiedenen dielektrischen
Schichten und leitfähigen Schichten verwendet wird, die
durch Rückätzprozesse an flächig aufgebrachten Schichten
strukturiert werden. Die in diesen Dokumenten geschilderten
Prozessen benötigen Rückätzprozesse mit entsprechenden Mas
kierungen.
Es ist ein Ziel der Erfindung, ein verbessertes Verfahren
zur Herstellung eines Stapelkondensators vorzusehen, das in
der Lage ist, die Herstellung zu vereinfachen, während es
die Kapazität des Kondensators vergrößert, und die Oberflä
che des Kondensators maximiert, ohne dabei die Höhe des Kon
densators zu vergrößern.
Dieses Ziel wird durch ein Verfahren zur Herstellung von
Stapelkondensatoren mit den Merkmalen der Ansprüche 1 und 3
erreicht.
Andere Ziele und Aspekte der Erfindung werden aus der folgen
den Beschreibung der bevorzugten Ausführungsformen unter Bezug
auf die begleitenden Zeichnungen offensichtlich werden, in
denen:
Fig. 1 bis 7 Querschnittsdarstellungen sind, die die abfol
genden Schritte eines Verfahrens zur Herstellung eines Stapel
kondensators einer Halbleitervorrichtung nach einer ersten Aus
führungsform der vorliegenden Erfindung veranschaulichen; und
Fig. 8 bis 15 Querschnittsdarstellungen sind, die die abfol
genden Schritte eines Verfahrens zur Herstellung eines Stapel
kondensators einer Halbleitervorrichtung nach einer zweiten
Ausführungsform der vorliegenden Erfindung veranschaulichen.
Fig. 1 bis 7 sind Querschnittsdarstellungen, die die abfol
genden Schritte eines Verfahrens zur Herstellung eines auf ein
DRAM angewendeten Stapelkondensators einer Halbleitervorrichtung
nach einer ersten Ausführungsform der vorliegenden Erfindung
veranschaulichen. Zur Erleichterung der Darstellung wird die
DRAM-Struktur so gezeigt, daß sie nicht einen Metalloxid
siliziumfeldeffekttransistor (MOSFET) einschließt, mit dem der
Kondensator verbunden ist. Tatsächlich wird der MOSFET auf dem
Substrat gebildet, das sich unter dem Kondensator erstreckt.
Nach diesem Verfahren wird ein erster Oxidfilm 1 zur Eineb
nung über einer Struktur gebildet, die nach Bildung eines Feld
oxidfilms und des MOSFET über dem Substrat in konventioneller
Weise erhalten wird, wie in Fig. 1 gezeigt. Über dem ersten
Oxidfilm 1 wird dann ein erster Nitridfilm 2 aufgebracht.
Danach wird der erste Nitridfilm 2 und der erste Oxidfilm 1 an
den Stellen geätzt, die mit der Region übereinstimmen, wo eine
Speicherelektrode des zu bildenden Kondensators in Kontakt mit
dem Substrat sein wird. Durch den Ätzschritt wird ein Kontakt
loch gebildet. Über der gesamten, freigelegten Oberfläche der
sich ergebenden Struktur wird ein dotierter, erster Polysilizium
film 4 aufgebracht. Anschließend wird ein zweiter Nitridfilm 5
und ein zweiter Oxidfilm 6 in dieser Reihenfolge über dem ersten
Polysiliziumfilm 4 aufgebracht. Durch einen lithographischen
Prozeß unter Benutzung einer Kondensatorspeicherelektrodenmaske
wird der zweite Oxidfilm 6, der zweite Nitridfilm 5 und der
erste Polysiliziumfilm 4 nacheinander geätzt, um ein gewünschtes
Muster zu bilden. Der erste Nitridfilm 2 wird angepaßt, um ein
selektives Wachsen eines dritten Oxidfilms in einem nachfol
genden Schritt sicherzustellen. D.h., der erste Nitridfilm 2
dient dazu, zu verhindern, daß der dritte Oxidfilm über den
ersten Oxidfilm wächst. Der erste Oxidfilm 1 enthält einen Bor-
Phosphor-Silikatglasfilm (BPSG).
Danach wird ein Oxidfilm selektiv über dem zweiten Oxidfilm
6 aufgebracht, und bildet damit den dritten Oxidfilm, der mit
dem Bezugszeichen 7 bezeichnet ist, wie in Fig. 2 gezeigt. Der
dritte Oxidfilm 7 wird außerordentlich stark aufgetragen, so daß
er sich nach unten über die Seitenflächen des zweiten Oxidfilms
6 hinaus erstreckt, und dabei einen Teil von jeder Seitenfläche
des zweiten Nitridfilms 5 bedeckt. Der dritte Oxidfilm 7 ist aus
O₃-Tetraäthylorthosilikat (TEOS), Phosphorsilikatglas (PSG) oder
TEOS.
Über die gesamte freiliegende Oberfläche der sich ergebenden
Struktur einschließlich des dritten Oxidfilms 7 wird dann ein
dotierter, zweiter Polysiliziumfilm 8 bis zur gewünschten Dicke
aufgebracht, wie in Fig. 3 gezeigt. Der zweite Polysiliziumfilm
8 zeigt eine gute Stufenüberdeckung, so daß er in einer gleich
förmigen Dicke selbst über eine Region aufgebracht wird, die
unter einem überhängenden Teil des dritten Oxidfilms 7 definiert
ist.
Danach wird der zweite Polysiliziumfilm 8 einer anisotropen
Trockenätzung ohne Maske ausgesetzt, und dabei werden die Muster 8′ des
zweiten Polysiliziumfilms 8 an entgegengesetzten Teilen der
durch den ersten Polysiliziumfilm 4 und den zweiten Nitridfilm 5
dargestellten Struktur gebildet, wie in Fig. 4 gezeigt. Eines
der Muster 8′ hat eine um 90° nach rechts gekippte U-Form,
während das andere Muster eine um 90° Grad nach links gekippte
U-Form hat.
Die sich ergebende Struktur wird dann einer isotropen oder
anisotropen Ätzung ausgesetzt, um den dritten Oxidfilm 7 und den
zweiten Oxidfilm 6 zu entfernen, wie in Fig. 5 gezeigt.
Anschließend wird die sich ergebende Struktur einer isotropen
Ätzung ausgesetzt, um den zweiten Nitridfilm 5 und den ersten
Nitridfilm 2 zu entfernen, wie in Fig. 6 gezeigt. Im Ergebnis
wird eine Speicherelektrode 20 erhalten, die aus dem ersten
Polysiliziumfilm 4 und den Mustern 81 des zweiten Polysilizium
films an entgegengesetzten Enden des ersten Polysiliziumfilms 4
gebildet werden.
Ein dielektrischer Film 9 des Kondensators wird dann über der
Speicherelektrode 20 gebildet, wie in Fig. 7 gezeigt. Schließ
lich wird ein gedopter Polysiliziumfilm über der sich ergebenden
Struktur aufgebracht, und bildet damit eine Plattenelektrode 10
des Kondensators.
Fig. 8 bis 15 sind Querschnittsdarstellungen, die die abfol
genden Schritte eines Verfahrens zur Herstellung eines auf ein
DRAM angewendeten Stapelkondensators einer Halbleitervorrichtung
nach einer zweiten Ausführungsform der vorliegenden Erfindung
veranschaulichen. Zur Erleichterung der Darstellung wird die
DRAM-Struktur so gezeigt, daß sie nicht einen Metalloxid
siliziumfeldeffekttransistor (MOSFET) einschließt, mit dem der
Kondensator verbunden ist. Tatsächlich wird der MOSFET auf dem
Substrat gebildet, das sich unter dem Kondensator erstreckt.
Nach diesem Verfahren wird ein erster Oxidfilm 11 zur Eineb
nung über einer Struktur gebildet, die nach Bildung eines Feld
oxidfilms und des MOSFET über dem Substrat in konventioneller
Weise erhalten wird, wie in Fig. 8 gezeigt. Dann wird der erste
Oxidfilm 11 an den Stellen geätzt, die mit der Region überein
stimmen, wo eine Speicherelektrode des zu bildenden Kondensators
in Kontakt mit dem Substrat sein wird. Durch den Ätzschritt wird
ein Kontaktloch gebildet. Über der gesamten, freigelegten Ober
fläche der sich ergebenden Struktur wird ein dotierter, erster
Polysiliziumfilm 13 aufgebracht. Anschließend wird ein zweiter
Oxidfilm 14 über dem ersten Polysiliziumfilm 13 aufgebracht.
Durch einen lithographischen Prozeß unter Benutzung einer Kon
densatorspeicherelektrodenmaske wird der zweite Oxidfilm 14 und
der erste Polysiliziumfilm 13 nacheinander geätzt, um ein
gewünschtes Muster zu bilden. Ein Photoresistfilm 15 wird dann
über der gesamten, freiliegenden Oberfläche der sich ergebenden
Struktur aufgebracht.
Der erste Oxidfilm 11 enthält einen BPSG-Film.
Danach wird der Photoresistfilm 5 bis zu einer gewünschten
Tiefe unter Benutzung von O₂-Plasma flächengeätzt, so daß er bis
zur Hälfte der Höhe des zweiten Oxidfilms 14 erhalten bleibt,
wie in Fig. 9 gezeigt.
Ein Oxidfilm wird dann selektiv über einem freiliegenden Teil
des zweiten Oxidfilms 14 aufgebracht, und bildet dadurch einen
dritten Oxidfilm 16, wie in Fig. 10 gezeigt. Der dritte Oxidfilm
16 besteht aus O₃-TEOS, PSG oder TEOS.
Anschließend wir der verbliebene Photoresistfilm unter
Benutzung eines Naßätzprozesses vollständig entfernt, wie in
Fig. 11 gezeigt.
Über der gesamten, freiliegenden Oberfläche der sich ergeben
den Struktur, einschließlich des dritten Oxidfilms 16, wird ein
dotierter, zweiter Polysiliziumfilm 17 bis zu einer gewünschten
Dicke aufgebracht, wie in Fig. 12 gezeigt. Wegen der guten
Stufenabdeckung von Polysiliziumfilm wird der zweite Poly
siliziumfilm in gleichförmiger Dicke selbst über einer Region
aufgebracht, die unter einem überhängenden Teil des dritten
Oxidfilms 16 definiert ist.
Danach wird der zweite Polysiliziumfilm 17 einer anisotropen
Trockenätzung ausgesetzt, und dabei werden die Muster 17′ des
zweiten Polysiliziumfilms 17 an entgegengesetzten Teilen der
durch den ersten Polysiliziumfilm 13 und den zweiten Oxidfilm 14
dargestellten Struktur gebildet, wie in Fig. 13 gezeigt. Eines
der Muster 17′ hat eine um 90° nach rechts gekippte U-Form,
während das andere Muster eine um 90° Grad nach links gekippte
U-Form hat. Durch eine derartige Form der Muster 17′ wird die
wirksame Fläche des Kondensators maximiert.
Die sich ergebende Struktur wird dann unter Benutzung eines
gepufferten Oxid-Ätzmittels oder einer HF-Lösung einer isotropen
Atzung ausgesetzt, und dabei wird der dritte Oxidfilm 16 und der
zweite Oxidfilm 14 entfernt, wie in Fig. 14 gezeigt. Gleichzei
tig wird der erste Oxidfilm 11, der unter dem zweiten Poly
siliziumfilmmustern 17′ und dem ersten Polysiliziumfilm 13 auf
gebracht ist, bis zu einer benötigten Tiefe geätzt, und dabei
werden Unterschneidungen gebildet. Im Ergebnis wird eine Spei
cherelektrode 22 erhalten, die aus dem ersten Polysiliziumfilm
13 und den Mustern 17′ des zweiten Polysiliziumfilms an entge
gengesetzten Enden des ersten Polysiliziumfilms 13 gebildet
werden. Durch die Unterschneidungen hat die Speicherelektrode 22
eine vergrößerte, wirksame Oberfläche, im Vergleich zu konven
tionellen Speicherelektroden.
Ein dielektrischer Film 18 des Kondensators wird dann über
der Speicherelektrode gebildet, wie in Fig. 15 gezeigt.
Schließlich wird ein dotierter Polysiliziumfilm über der sich
ergebenden Struktur aufgebracht, und bildet damit eine Platten
elektrode 19 des Kondensators.
Wie erkennbar aus der obigen Beschreibung, erreicht die vor
liegende Erfindung eine Vergrößerung in der wirksamen Oberfläche
der Speicherelektrode, wobei ein relativ einfaches Herstellungs
verfahren benutzt wird, das Prozeßschritte einbezieht mit selektivem Auf
bringen von Oxidfilmen über einer frei liegenden Oberfläche
des Oxidfilms, der unter Benutzung von Speicherelektrodenmasken
mit Mustern versehen worden ist, wobei eine überhängende Struktur
gebildet wird, mit Aufbringen eines Polysiliziumfilms, der eine gute
Stufenabdeckung über die sich ergebende Struktur einschließlich
der überhängenden Struktur aufweist, mit Bildung von Mustern des
Polysiliziumfilms unter Benutzung einer Flächenätzung, wobei die
Muster Seitenwände einer Speicherelektrode eines zu bildenden
Kondensators darstellen, um so die wirksame Fläche des Konden
sators zu vergrößern.
Obgleich die bevorzugten Ausführungsformen der Erfindung zu
veranschaulichenden Zwecken offengelegt worden sind, werden die
in der Technik Geübten erkennen, daß verschiedene Modifika
tionen, Ergänzungen und Ersetzungen möglich sind, ohne vom
Umfang und Geist der Erfindung abzuweichen, wie in den beige
fügten Ansprüchen offengelegt.
Claims (6)
1. Verfahren zur Herstellung eines Stapelkondensators einer
Halbleitervorrichtung, die Schritte enthaltend:
Bildung eines ersten Oxidfilms (1) zur Einebnung über einem Substrat, Aufbringung eines ersten Nitridfilms (2) über dem ersten Oxidfilm (1) und dann Bildung eines Kondensatorkon taktlochs in der sich ergebenden Struktur, die nach Aufbrin gung des ersten Nitridfilms erhalten wird;
Aufbringung eines dotierten ersten Polysiliziumfilms (4) über der gesamten, freiliegenden Oberfläche der sich erge benden Struktur, die nach Bildung des Kontaktlochs erhalten wird, derart, daß der Polysiliziumfilm (4) das Kontaktloch füllt, und dann nacheinander Aufbringung eines zweiten Ni tridfilms (5) und eines zweiten Oxidfilms (6) über dem er sten Polysiliziumfilm (4);
nacheinander Ätzung des zweiten Oxidfilms (6), des zweiten Nitridfilms (5) und des ersten Polysiliziumfilms (4) durch einen photolithographischen Prozeß unter Benutzung einer Speicherelektrodenmaske, wobei ein Muster gebildet wird, das durch die nach dem Ätzen verbleibenden Filme dargestellt wird;
selektives Aufwachsen eines dicken, dritten Oxidfilms (7) über dem zweiten Oxidfilm (6), wobei sich der dritte Oxid film (7) über die seitenoberflächen des zweiten Oxidfilms (6) nach unten erstreckt und einen Teil jeder Seitenfläche des zweiten Nitridfilms (5) bedeckt;
Aufbringen eines dotierten zweiten Polysiliziumfilms (8) über der gesamten, freiliegenden Oberfläche der sich erge benden Struktur, die nach dem Aufwachsen des dritten Oxid films (7) erhalten wird;
Ätzen des zweiten Polysiliziumfilms (8) unter Benutzung ei ner anisotropen Trockenätzung ohne Maske, wobei Muster (8′) des zweiten Polysiliziumfilms (8) an den Seitenwänden der Muster des ersten Polysiliziumfilms (4) bzw. des zweiten Ni tridfilms (5) gebildet werden;
Entfernen des dritten Oxidfilms (7) und des zweiten Oxid films (6);
Entfernen des zweiten Nitridfilms (5) und des ersten Nitrid films (2); und
Bildung eines dielektrischen Films (9) über der Speicher elektrode (20), die durch die Muster des ersten Polysilizi umfilms (4) und der Muster (8′) des zweiten Polysilizium films (8) gebildet werden, und dann Bildung einer Platten elektrode (10) über dem dielektrischen Film (9).
Bildung eines ersten Oxidfilms (1) zur Einebnung über einem Substrat, Aufbringung eines ersten Nitridfilms (2) über dem ersten Oxidfilm (1) und dann Bildung eines Kondensatorkon taktlochs in der sich ergebenden Struktur, die nach Aufbrin gung des ersten Nitridfilms erhalten wird;
Aufbringung eines dotierten ersten Polysiliziumfilms (4) über der gesamten, freiliegenden Oberfläche der sich erge benden Struktur, die nach Bildung des Kontaktlochs erhalten wird, derart, daß der Polysiliziumfilm (4) das Kontaktloch füllt, und dann nacheinander Aufbringung eines zweiten Ni tridfilms (5) und eines zweiten Oxidfilms (6) über dem er sten Polysiliziumfilm (4);
nacheinander Ätzung des zweiten Oxidfilms (6), des zweiten Nitridfilms (5) und des ersten Polysiliziumfilms (4) durch einen photolithographischen Prozeß unter Benutzung einer Speicherelektrodenmaske, wobei ein Muster gebildet wird, das durch die nach dem Ätzen verbleibenden Filme dargestellt wird;
selektives Aufwachsen eines dicken, dritten Oxidfilms (7) über dem zweiten Oxidfilm (6), wobei sich der dritte Oxid film (7) über die seitenoberflächen des zweiten Oxidfilms (6) nach unten erstreckt und einen Teil jeder Seitenfläche des zweiten Nitridfilms (5) bedeckt;
Aufbringen eines dotierten zweiten Polysiliziumfilms (8) über der gesamten, freiliegenden Oberfläche der sich erge benden Struktur, die nach dem Aufwachsen des dritten Oxid films (7) erhalten wird;
Ätzen des zweiten Polysiliziumfilms (8) unter Benutzung ei ner anisotropen Trockenätzung ohne Maske, wobei Muster (8′) des zweiten Polysiliziumfilms (8) an den Seitenwänden der Muster des ersten Polysiliziumfilms (4) bzw. des zweiten Ni tridfilms (5) gebildet werden;
Entfernen des dritten Oxidfilms (7) und des zweiten Oxid films (6);
Entfernen des zweiten Nitridfilms (5) und des ersten Nitrid films (2); und
Bildung eines dielektrischen Films (9) über der Speicher elektrode (20), die durch die Muster des ersten Polysilizi umfilms (4) und der Muster (8′) des zweiten Polysilizium films (8) gebildet werden, und dann Bildung einer Platten elektrode (10) über dem dielektrischen Film (9).
2. Verfahren nach Anspruch 1, wobei der dritte Oxidfilm (7)
aus einem O₃-Tetraäthylorthosilikatfilm, einem Phosphorsili
katglasfilm oder einem Tetraäthylorthosilikatfilm besteht.
3. Verfahren zur Herstellung eines Stapelkondensators einer
Halbleitervorrichtung, die Schritte enthaltend:
Bildung eines ersten Oxidfilms (11) zur Einebnung über einem Substrat, und dann Bildung eines Kondensatorkontaktlochs in der sich ergebenden Struktur, die nach Aufbringung des er sten Oxidfilms (11) erhalten wird;
Aufbringung eines dotierten ersten Polysiliziumfilms (13) über der gesamten, freiliegenden Oberfläche der sich erge benden Struktur, die nach Bildung des Kontaktlochs erhalten wird, derart, daß der Polysiliziumfilm (13) das Kontaktloch füllt, und dann Aufbringung eines zweiten Oxidfilms (14) über dem ersten Polysiliziumfilm (13);
nacheinander Ätzung des zweiten Oxidfilms (14) und des er sten Polysiliziumfilms (13) durch einen photolithographi schen Prozeß unter Benutzung einer Speicherelektrodenmaske, wobei ein Muster gebildet wird, das durch die nach dem Ätzen verbleibenden Filme dargestellt wird;
Bildung eines Photoresistfilms (15) über den nach dem Ätzen freiliegenden Teil des ersten Oxidfilms (11), derart, daß der Photoresistfilm (15) sich bis zu einer gewählten Höhe des zweiten Oxidfilms (14) erstreckt;
selektives Aufwachsen eines dicken, dritten Oxidfilms (16) über dem Teil des zweiten Oxidfilms, der nach der Bildung des Photoresistfilms freiliegt, wobei sich der dritte Oxid film (16) über die Seitenoberflächen des zweiten Oxidfilms (14) nach unten erstreckt, und dann Entfernen des verbliebe nen Photoresistfilms;
Aufbringen eines dotierten, zweiten Polysiliziumfilms (17) über der gesamten, freiliegenden Oberfläche der sich erge benden Struktur, die nach dem Entfernen des Photoresistfilms (15) erhalten wird, und dann Ätzen des zweiten Polysilizium films (17) unter Benutzung einer Trockenätzung, wobei Muster (17′) des zweiten Polysiliziumfilms (17) an Seitenwänden der Muster des ersten Polysiliziumfilms (13) bzw. des zweiten Oxidfilms (14) gebildet werden;
Entfernen des dritten Oxidfilms (16) und des zweiten Oxid films (14) und gleichzeitig Bildung von Unterschneidungen unter den Mustern des ersten (13) und zweiten Polysilizium films (17′); und
Bildung eines dielektrischen Films (18) über der Speicher elektrode (22), die durch die Muster des ersten Polysilizi umfilms (13) und die Muster (17′) des zweiten Polysilizium films (17) gebildet wird, und dann Bildung einer Platten elektrode (19) über dem dielektrischen Film (18).
Bildung eines ersten Oxidfilms (11) zur Einebnung über einem Substrat, und dann Bildung eines Kondensatorkontaktlochs in der sich ergebenden Struktur, die nach Aufbringung des er sten Oxidfilms (11) erhalten wird;
Aufbringung eines dotierten ersten Polysiliziumfilms (13) über der gesamten, freiliegenden Oberfläche der sich erge benden Struktur, die nach Bildung des Kontaktlochs erhalten wird, derart, daß der Polysiliziumfilm (13) das Kontaktloch füllt, und dann Aufbringung eines zweiten Oxidfilms (14) über dem ersten Polysiliziumfilm (13);
nacheinander Ätzung des zweiten Oxidfilms (14) und des er sten Polysiliziumfilms (13) durch einen photolithographi schen Prozeß unter Benutzung einer Speicherelektrodenmaske, wobei ein Muster gebildet wird, das durch die nach dem Ätzen verbleibenden Filme dargestellt wird;
Bildung eines Photoresistfilms (15) über den nach dem Ätzen freiliegenden Teil des ersten Oxidfilms (11), derart, daß der Photoresistfilm (15) sich bis zu einer gewählten Höhe des zweiten Oxidfilms (14) erstreckt;
selektives Aufwachsen eines dicken, dritten Oxidfilms (16) über dem Teil des zweiten Oxidfilms, der nach der Bildung des Photoresistfilms freiliegt, wobei sich der dritte Oxid film (16) über die Seitenoberflächen des zweiten Oxidfilms (14) nach unten erstreckt, und dann Entfernen des verbliebe nen Photoresistfilms;
Aufbringen eines dotierten, zweiten Polysiliziumfilms (17) über der gesamten, freiliegenden Oberfläche der sich erge benden Struktur, die nach dem Entfernen des Photoresistfilms (15) erhalten wird, und dann Ätzen des zweiten Polysilizium films (17) unter Benutzung einer Trockenätzung, wobei Muster (17′) des zweiten Polysiliziumfilms (17) an Seitenwänden der Muster des ersten Polysiliziumfilms (13) bzw. des zweiten Oxidfilms (14) gebildet werden;
Entfernen des dritten Oxidfilms (16) und des zweiten Oxid films (14) und gleichzeitig Bildung von Unterschneidungen unter den Mustern des ersten (13) und zweiten Polysilizium films (17′); und
Bildung eines dielektrischen Films (18) über der Speicher elektrode (22), die durch die Muster des ersten Polysilizi umfilms (13) und die Muster (17′) des zweiten Polysilizium films (17) gebildet wird, und dann Bildung einer Platten elektrode (19) über dem dielektrischen Film (18).
4. Verfahren nach Anspruch 3, wobei der dritte Oxidfilm (16)
aus einem O₃-Tetraäthylorthosilikatfilm, einem Phosphorsili
katglasfilm oder einem Tetraäthylorthosilikatfilm besteht.
5. Verfahren nach Anspruch 3, wobei der Schritt zur Bildung
des Photoresistfilm (15) die Schritte enthält:
Aufbringen eines Photoresistfilms (15) über der gesamten, freiliegenden Oberfläche der sich ergebenden Struktur, die nach Ätzen des zweiten Oxidfilms (14) und des ersten Polysi liziumfilms (13) erhalten wird; und
Flächenätzung des Photoresistfilms (15) bis zu einer gewähl ten Tiefe, derart, daß der Photoresistfilm (15) bis zur ge wählten Höhe des zweiten Oxidfilms (14) belassen wird.
Aufbringen eines Photoresistfilms (15) über der gesamten, freiliegenden Oberfläche der sich ergebenden Struktur, die nach Ätzen des zweiten Oxidfilms (14) und des ersten Polysi liziumfilms (13) erhalten wird; und
Flächenätzung des Photoresistfilms (15) bis zu einer gewähl ten Tiefe, derart, daß der Photoresistfilm (15) bis zur ge wählten Höhe des zweiten Oxidfilms (14) belassen wird.
6. Verfahren nach Anspruch 3, wobei der Schritt des Entfer
nens des dritten Oxidfilms (16) und des zweiten Oxidfilms
(14) und der gleichzeitigen Bildung der Unterschneidungen
unter Benutzung eines gepufferten Oxid-Ätzmittels oder einer
HF-Lösung durchgeführt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940014250A KR0154152B1 (ko) | 1994-06-22 | 1994-06-22 | 반도체소자의 스택 캐패시터 제조방법 |
KR1019940015010A KR0147772B1 (ko) | 1994-06-28 | 1994-06-28 | 반도체장치의 캐패시터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19522370A1 DE19522370A1 (de) | 1996-01-04 |
DE19522370C2 true DE19522370C2 (de) | 1996-09-26 |
Family
ID=26630455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19522370A Expired - Fee Related DE19522370C2 (de) | 1994-06-22 | 1995-06-20 | Verfahren zur Herstellung von Stapelkondensatoren von Halbleitervorrichtungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US5510289A (de) |
JP (1) | JP2622243B2 (de) |
CN (1) | CN1044948C (de) |
DE (1) | DE19522370C2 (de) |
GB (1) | GB2291738B (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0810664A3 (de) * | 1996-05-31 | 1999-08-18 | Texas Instruments Incorporated | DRAM Speicherzelle und Verfahren zu deren Herstellung |
KR100219483B1 (ko) * | 1996-06-03 | 1999-09-01 | 윤종용 | 반도체 장치의 커패시터 제조방법 |
US5677221A (en) * | 1996-06-19 | 1997-10-14 | Vanguard International Semiconductor Corp. | Method of manufacture DRAM capacitor with reduced layout area |
KR100235938B1 (ko) | 1996-06-24 | 1999-12-15 | 김영환 | 반구형 실리콘 제조방법 |
GB2321779A (en) * | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | Semiconductor memory device having a capacitor |
KR100236069B1 (ko) * | 1996-12-26 | 1999-12-15 | 김영환 | 캐패시터 및 그 제조방법 |
KR100253086B1 (ko) * | 1997-07-25 | 2000-04-15 | 윤종용 | 반도체장치제조를위한세정용조성물및이를이용한반도체장치의제조방법 |
KR100252055B1 (ko) * | 1997-12-11 | 2000-04-15 | 윤종용 | 커패시터를 포함하는 반도체장치 및 그 제조방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
JP2886280B2 (ja) * | 1990-06-29 | 1999-04-26 | 宮城沖電気株式会社 | 半導体記憶装置の製造方法 |
KR920017248A (ko) * | 1991-02-18 | 1992-09-26 | 문정환 | 반도체 메모리 소자의 커패시터 제조방법 |
JPH05183121A (ja) * | 1991-04-01 | 1993-07-23 | Fujitsu Ltd | 半導体装置とその製造方法 |
US5137842A (en) * | 1991-05-10 | 1992-08-11 | Micron Technology, Inc. | Stacked H-cell capacitor and process to fabricate same |
US5155657A (en) * | 1991-10-31 | 1992-10-13 | International Business Machines Corporation | High area capacitor formation using material dependent etching |
US5330928A (en) * | 1992-09-28 | 1994-07-19 | Industrial Technology Research Institute | Method for fabricating stacked capacitors with increased capacitance in a DRAM cell |
KR940022841A (ko) * | 1993-03-22 | 1994-10-21 | 김광호 | 반도체장치의 커패시터 및 그 제조방법 |
US5449635A (en) * | 1993-12-28 | 1995-09-12 | Goldstar Electron Co., Ltd. | Method of fabricating a semiconductor memory |
KR0135803B1 (ko) * | 1994-05-13 | 1998-04-24 | 김광호 | 상.하로 분리된 커패시터를 갖는 반도체 메모리장치 및 그 제조방법 |
-
1995
- 1995-05-26 CN CN95106001A patent/CN1044948C/zh not_active Expired - Fee Related
- 1995-06-01 US US08/457,222 patent/US5510289A/en not_active Expired - Fee Related
- 1995-06-19 JP JP7151503A patent/JP2622243B2/ja not_active Expired - Fee Related
- 1995-06-20 DE DE19522370A patent/DE19522370C2/de not_active Expired - Fee Related
- 1995-06-22 GB GB9512769A patent/GB2291738B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2291738A (en) | 1996-01-31 |
GB9512769D0 (en) | 1995-08-23 |
CN1044948C (zh) | 1999-09-01 |
GB2291738B (en) | 1998-04-29 |
DE19522370A1 (de) | 1996-01-04 |
JPH0832034A (ja) | 1996-02-02 |
JP2622243B2 (ja) | 1997-06-18 |
US5510289A (en) | 1996-04-23 |
CN1118935A (zh) | 1996-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19933480B4 (de) | Verfahren zur Herstellung eines zylindrischen Kondensators | |
DE4402216C2 (de) | Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren | |
DE4323363B4 (de) | Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE19523743C2 (de) | Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement | |
DE4201506C2 (de) | Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur | |
DE4221511C2 (de) | Verfahren zum Bilden von Bitstellenleitungen auf einem Halbleiterwafer | |
DE69621684T2 (de) | Herstellungsverfahren einer DRAM-Kondensator-Speicherelektrode mit strukturierter Oberfläche | |
DE4430771C2 (de) | Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher | |
DE4224946A1 (de) | Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung | |
DE4412089A1 (de) | Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement | |
DE19848782C2 (de) | Verfahren zum Herstellen einer Speicherelektrode eines DRAM-Zellenkondensators | |
DE4328510C2 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator | |
DE4413152B4 (de) | Verfahren zur Strukturerzeugung in einem Halbleiterbauelement | |
DE4029256A1 (de) | Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung | |
DE19526232C2 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleitervorrichtung | |
DE69133395T2 (de) | Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung | |
DE19925657A1 (de) | Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement | |
DE19729602C2 (de) | Halbleitereinrichtung mit Kurzschlußverhinderung in der Verdrahtungsschicht und zugehöriges Herstellungsverfahren | |
DE19522370C2 (de) | Verfahren zur Herstellung von Stapelkondensatoren von Halbleitervorrichtungen | |
DE4229837C2 (de) | Verfahren zur Herstellung eines Speicherkondensators für eine Halbleiter-Speicherzelle | |
DE10134500B4 (de) | Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement | |
DE10227344B4 (de) | Verfahren zum Herstellen von Kontaktlöchern für einen Kondensator einer Halbleitervorrichtung | |
DE19829864A1 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung | |
DE4320060B4 (de) | Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |