DE1774482A1 - Kapazitiver wortorientierter Speicher unter Verwendung von Feldeffekt-Transistoren - Google Patents

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH

Böblingen, 28. Juni 1968 ko-hn

Anmelderin: International Business Machines

Corporation, Armonk, N. Y. 10 504

Amtliches Aktenzeichen: Neuanmeldung

Aktenzeichen der Anmelderin: Docket YO 9-67-056

Kapazitiver wortorientierter Speicher unter Verwendung von Feldeffekt-Transistoren

Die Erfindung bezieht sich auf einen kapazitiven wortorientierten Speicher unter Verwendung von Feldeffekt-Transistoren für binär codierte Daten,

Es sind bereits Speicher mit Feldeffekt-Transistoren aus folgenden Veröffentlichungen bekannt:

1. IBM Technical Disclosure Bulletin, Vol. 8, No. 3, August 1965,

Seiten 461 und 462, A. S. Faber "Integrated High-Speed Read-Only Memory with Slow Electronic Write".

109886/0508

-Z-

2. IBM Technical Disclosure Bulletin, Vol. 8, No. 8, Januar 1966,

Seiten 1142 und 1143, P. Pleshko, "Nondestructive Readout Memory Cell Using MOS Transistors".

Eine weitere Veröffentlichung über die Verwendung von Feldeffekt-Transistoren, die in einem Speichermodus in einem Photodetektor betrieben werden, ist in der Zeitschrift Electronics, 1. Mai 1967, auf den Seiten ^ 75 bis 78 von G. P. Weckler in dem Artikel "Charge Storage Lights the

Way for Solid-State Image Sensors" erfolgt.

Ein wesentlicher Fortschritt bei der Verwendung von Feldeffekt-Transistoren für Speicher zwecke war die Verbindung mehrerer derartiger Transistoren in jeder Speicherzelle zu einer Ve rrie gelungs schaltung. Derartige Speicher erfordern jedoch zahlreiche aktive Elemente in jeder Zelle und daher benötigt jede Zelle eine relativ große Fläche auf der Trägerschicht der integrierten Schaltung. Diese Kons truktionsart begrenzt deshalb die Anzahl der auf einer Trägerschicht aufbaubaren Speicherzellen und erfordert außerdem die Verwendung längerer Treiber- und Abfrage leitungen auf Kosten der Arbeitsgeschwindigkeit des Speichers.

Der Erfindung liegt daher die Aufgabe zu Grunde, eine möglichst kleine Speicherzelle mit einem Minimum an Elementen bei hoher Arbeitsgeschwindigkeit zu erstellen.

109886/0506

YO 9-67-056

Diese Aufgabe wird dadurch, gelöst, daß jede Speicherzelle aus einem Feldeffekt-Transistor und einem Kondensator besteht, der mit dem Senkenanschluß des Transistors verbunden ist, daß der Toranschluß mit der Wortleitung, derjÖuellenans chluß mit der Bitleitung und der Träge rs chi chtans chluß mit einem Bezugspotential verbunden sind und daß die Bitleitung beim Lesevorgang als Abfrageleitung dient.

Damit werden die Vorteile erzielt, daß in integrierter Schaltungsbauweise der Platzbedarf für die nur zwei Elemente einer Speicherzelle auf der Trägerschicht sehr gering ist und bereits ein größerer Speicher aus vielen Zellen auf einer einzelnen Trägerschicht aufgebaut werden und bei sehr hoher Geschwindigkeit betrieben werden kann. Trotz notwendiger Regenerierung des Speicherinhaltes wegen abnehmender Kondensatorladung sind Le se-Schreib zyklen im Bereich von 120 ns erreichbar.

Gemäß einer Weiterbildung der Erfindung dient als Speicherkondensator die Kapazität zwischen Toranschluß und Trägerschicht eines weiteren Feldeffekt-Transistors, dessen Quellenanschluß an die Wortleitung, dessen Senkenanschluß an die Bitleitung und dessen T rager Schichtanschluß an das Bezugspotential angeschlossen sind.

Damit wird erreicht, daß die Speicherzelle nichtlöschend abgefragt werden kann.

109886/0BO6

YO 9-67-056

Weiterhin wird gemäß einer WeiterMldiaig der ErfindLung. zum Abfragen die Wortleitung mit einem Signal beaufschlagt, welches die dem Einspeicherimpuls entgegengesetzte Polarität hat»

Damit wird ein Löschen der gespeicherten Information beim Abfragen vermieden.

^ Dann werden gemäß einer Weiterbildung der Erfindung der Quellenanschluß des weiteren Transistors an eine zusätzliche Wortleitung und der Senkenanschluß desselben Transistors an eine zusätzliche Bitleitung angeschlossen, denen beim Lesevorgang der Leseimpüls zugeführt bzw. der Abfrageimpuls entnommen wird.

Damit wird erreicht, daß die bei Anlegen bipolarer Signale auf dieselbe Leitung vorliegenden Konstruktionseinschränkungen wegfallen« Außerdem werden durch diese Ausführungsform die elektrischen Parameter der Schaltung weniger kritisch, wodurch sowohl die Fehlermöglichkeit im Betrieb auf ein Minimum herabgesetzt wird als auch die Massenfabrikation großer Stückzahlen betriebsfähiger Speicherzellen auf einem Plättchen erleichtert wird.

Schließlich ist gemäß der Erfindung ein weiterer Feldeffekt-Transistor vorgesehen, dessen Quellen-, Senken- und T rager Schichtanschluß den

8&/050 6

YO 9-67-056

- Sk -

entsprechenden Anschlüssen des Transistors parallelgeschaltet sind rind dessen Transistoranschluß mit seinem Senkenanschluß verbunden ist.

Damit wird erreicht, daß die elektrischen Parameter der Schaltung
weniger kritisch gemacht werden, welches ein wesentlicher Gesichtspunkt bei der Herstellung von Speichern in integrierter Schaltungstechnik ist, wo eine große Anzahl von aktiven Elementen gleichzeitig auf einer Trägerschicht hergestellt werden und alle innerhalb der vorgeschriebenen Toleranzen arbeiten müssen, ohne daß Reservezellen angeschlossen wesrden.

109886/0 5 06

YO 9-67-056

Die Erfindung wird anhand der Zeichnungen im einzelnen erläutert. Es zeigen:

Fig. 1: eine teilweise schematische Darstellung der elektrischen

Verbindungen in einem er findung s gemäß aufgebauten Speicher,

Fig. 2, 2a: Draufsicht bzw. Schnittansicht eines Ausführungsbeispiels

einer Speicherzelle für die in Fig. 1 gezeigte Schaltung, wobei die Zelle in einer integrierten Schaltung auf einer einzigen Trägerschicht gebildet wird,

Fig. 3: eine Schnittansicht eines anderen Ausführungsbeispiels

einer integrierten Schaltungsform einer Speicherzelle des in Fig. 1 dargestellten Speichers,

P Fig. 4a, 4b: zwei verschiedene Arten der Signalanlegung an die Wort-

und Bitleitungen des in Fig. 1 gezeigten Speichers zur Ausführung von Lese- und Schreiboperationen in diesem Speicher und

Fig. 5, 6, 7: elektrische Schaltbilder dreier anderer Ausführungsbeispiele von erfindungs gemäß hergestellten Speicherzellen,

1098 8 8/0506

YO 9-67-056

"V

Der in Fig. 1 dargestellte Speicher ist eine Anordnung von 3x3=9 Speicherzellen 10» von. denen jede aus einem Feldeffekt-Transistor 12 und einem Kondensator 14 besteht. In diesem Ausfuhrungsbeispiel sind nur 9 Zellen gezeigt, da dies zur Darstellung des Erfindungsprinzips genügt. In der Praxis lassen sich natürlich weit größere Anordnungen derartiger Speicherzellen durchführen« Jeder Transistor 12 in jeder Speicherzelle 10 enthält eine Torelektrode 12G, auf welche Signale zur Steuerung des Stromflusses zwischen einem Quellenanschluß 12S und einem. Senkenanschluß 12D gegeben werden. Eine weitere Verbindung besteht
zur Trägerschicht oder dem Plättchen, auf welchem die Feldeffekt-Transistoren gebildet werdep, die bei 12W dargestellt sind. Jeder dieser
Transistoren ist ein isolierter Tor-Feldeffekt-Transistor. Derartige
Transistoren sind als Metalloxyd-Halbleiter-Transistoren bekannt. Alle Transistoren werden auf einer P-leitenden Trägerschicht oder einem
Plättchen aus Silicium aufgebaut. Die Quellen- und Senkenbereiche sind N-dotiert und weisen eine planare Oberfläche auf. Diese beiden Bereiche sind durch eine Brücke an der Oberfläche des Trägerplättchens verbunden, die unmittelbar neben der Torelektrode 12G liegt. Die Transistoren haben Verstärkerwirkung, was besagen soll, daß die Brücke zwischen dem Quellenbereich und dem Senkenbereich normalerweise nichtleitend ist und durch Anlegen eines positiven Signales an die Torelektrode 12G leitend gemacht wird. Da.mit eine Leitung auftritt, muß zwischen Quelle und Senke eine Spannungsdifferenz bestehen und die Span-

1Ö9886/0506 "'^J ' ' ■

YO 9-67-056

nung auf der Torelektrode muß die Spannung an dem negativeren Quellenanschluß um die Schwellenspannung des Transistors überschreiten» Die Erfindung ist jedoch nicht auf Verstärker-Elemente mit NPN-Struktur begrenzt, sondern es können auch PNP-Feldeffekt-Elemente verwendet werden. Es können jedoch auch Sperr-Elemente benutzt werden, in denen die Brücke zwischen Quelle und Senke normalerweise leitet und durch Signale an die Torelektrode gesperrt wird, wobei jedoch die

»auf die Schaltung zu Steuer zwecken gegebenen Signale entsprechend ge-■

ändert werden müssen.

Die Arbeitsweise des in Fig. 1 gezeigten Speichers beim Lesen und Schreiben von Informationen in den Speicherzellen 10 wird durch die Wortleitungs-Treiber, dargestellt durch den Block 20, und die Bitlei tungs-Treiber und Abfragever stärker, dargestellt durch den Block 22, gesteuert. Es sind drei Wortleitungen 24 für jede senkrechte Spalte oder Wortposition im Speicher und drei Bitleitungen für jede horizontale Zeile oder Bitposition im Speicher gezeichnet. Der Speicher ist wortorganisiert und arbeitet auf der Basis eines Lese-S cnreib-Zyklus, Besonders während der ersten oder Leseoperation des Zyklus werden die in den drei Zellen der drei vertikal verlaufenden Wörter gespeicherten Bits durch Anlegen eines Signales an die entsprechende Wortleitung 24 ausgelesen. Die die gespeicherte Information darstellenden Signale werden über die Bitleitungen 26 auf die Abfragever stärker ge-

109886/0506

YO 9-67-056

geben. Während des zweiten Teiles eines jeden Lese-Schreibzyklus wird dieselbe oder eine neue Information in dieselbe Wortposition geschrieben, indem über die Bittreiber-Leitungen entsprechende Signale auf die Bitleitung 26 gegeben -werden. Zwei mögliche verschiedene Impulsfolgen sind in den Fig. 4a und 4b dargestellt. Die Abfrage signale sind in diesen Figuren mit einer relativ zu den Treiber Signalen wesentlich größeren Amplitude dargestellt, als diese in der Praxis auftreten. Der Betrieb der einzelnen Speicherzellen geht aus der folgenden ge- ä

naueren Beschreibung der Arbeitsweise der im linken oberen Teil der in Fig. 1 dargestellten Zelle 10 hervor.

Die in dieser Zelle gespeicherte Information, eine binäre Eins oder eine binäre Null, wird durch die an der Speicheranode 30 anliegenden Spannung angegeben. Beim Einspeichern einer binären Null ist diese Spannung niedrig und der Kondensator 14 wird im wesentlichen nicht geladen. Beim Einspeichern einer binären Eins ist die Spannung an der Anode 30 auf einem höheren positiven Wert und der Kondensator 14 wird geladen. Somit ist das Speicherelement in der Speicherzelle der Kondensator 14 und eine binäre Eins oder eine binäre Null wird in dieser Zelle abhängig von der Ladung des Kondensators gespeichert. Im Ruhezustand der Zelle zwischen Lese- und Schreiboperationen wird eine im Kondensator 14 gespeicherte Ladung über den Transistor 12 gehalten, der im Stromkreis des Kondensators anliegt. Dieser Transi-

109 886/0 50 6

YO 9-67-056

stor ist normalerweise gesperrt und stellt eine sehr hohe Impedanz für die Schaltung dar. Somit kann trotz des Verlustes über den Senkenanschluß über den Trägerschichtkörper zum Trägerschichtanschluß 12W im Kondensator 14 eine Ladung für eine Zeit gespeichert werden, die lang ist im Vergleich zu der für eine Le se-Schreiboperation erforderlichen Zeit.

Während einer in der ersten Wortposition im Speicher durchgeführten Lese-Schreiboperation wird die entsprechende Wortleitung 24 mit einem positiven Impuls erregt, wie in Fig. 4a dargestellt ist. Diese Spannung wird auf die Torelektroden 12G für jeden Transistor in der ersten Spalte gegeben. Die an die Torelektrode angelegte Spannung führt dazu, daß die Brücke den Quellen- und Senkenbereich im Transistor leitend verbindet. Wenn angenommen wird, daß eine binäre Eins in der betrachteten Zelle gespeichert werden soll, so wird der Kondensator 14 aufgeladen und wenn der Transistor 12 leitend ist, entlädt sich der Kondensator 14 darüber und gibt ein Signal auf die Bitleitung 26, die mit dem Quellenanschluß 12S des Transistors verbunden ist. Dieses Signal wird über die Leitung 26 auf einen Abfrageverstärker für die erste Bitposition gegeben und kann von diesem abgefühlt und auf andere Teile des Datenverarbeitungsgerätes übertragen werden, in welchem der Speicher verwendet wird. Wenn das Wortleitungssignal auf die Leitung 24 gegeben wird und eine binäre Null in der Zelle gespeichert wird,

10-9806/0506

YO 9-67-056

hat der Kondensator 14 keine oder nur eine geringe Ladung und die Speicheranode 30 hat niedriges Potential. Dann wird kein Signal über den leitenden Transistor 12 auf die Bitleitung gegeben, welches eine binäre Null in der Zelle anzeigt. Beim Lesen sind nur Zellen des gewählten Wortes mit der Bitleitung verbunden und die Wortleitung der anderen Zellen sind stromlos und können also weder einen Strom auf die Wortleitung geben noch ihn von dieser abnehmen.

Nachdem der erste Teil des Lese-Schreibzyklus beendet ist, wird eine neue Information in die Zellen der ersten Spalte geschrieben, indem entsprechende Signale auf die Bitleitungen 26 unter Steuerung der im Block 22 dargestellten Bittreiber gegeben werden. Die auf die Leitungen 26 gegebenen Signale können dieselbe Information darstellen, die ursprünglich in der ersten Spalte des Speichers gespeichert war, es kann jedoch auch eine neue Information eingeschrieben werden. Die Arbeitsweise der Abfrageverstärker und der Bitleitungs-Treiber beim Anlegen von Informations Signalen an die Leitung 26 ist dieselbe wie bei ™ herkömmlichen Speichern und wird deshalb nicht genauer beschrieben. Wenn eine binäre Eins während des zweiten Teiles des Lese-Schreibzyklus geschrieben werden soll, wird ein positives Signal auf die entsprechende Bitleitung 26 gegeben. Wenn eine binäre Null geschrieben werden soll, bleibt die Leitung 26 im wesentlichen auf Nullpotential. Während des zweiten Teiles der Le se-Schreiboperation wird die Span-

109886/0506

YO 9-67-056

nung der Schreibleitung aufrechterhalten, wie in Fig. 4a dargestellt, und der Transistor 12 bleibt zwischen Quelle und Senke leitend» Somit lädt das auf die Bitleitung 26 gegebene Signal den Kondensator 14 entweder auf Nullpotential oder auf die höhere positive Spannung, wodurch entsprechend der auf die Bitleitung 26 gegebenen Spannung eine binäre Eins dargestellt wird. Das Schreibsignal auf der Leitung 24 wird solange aufrechterhalten, bis der Kondensator 14 ganz geladen ist. Zu diesem Zeitpunkt fällt die Spannung auf der Wortleitung ab und dadurch wird das Signal von der Torelektrode 12G genommen. Der Transistor 12 schaltet dannäb und stellt jetzt eine hohe Impedanz im Ladekreis dar. Nach dem Wörtleitungs signal endet auch das Bitleitungssignal und so wird sichergestellt, daß der Kondensator 14 ungefähr auf die Spannung aufgeladen wird, die an der Bitleitung zu dem Zeitpunkt lag, als der Transistor 12 sperrte.

Nach Abschluß des zweiten Teiles des Lese-Schreibzyklus ist somit eine W binäre Null oder Eins in jeden Kondensator 14 der ersten Speicherspalte eingespeichert und die Spannung an den Speicheranoden 30 zeigt an, ob eine binäre Eins oder Null in der Zelle gespeichert ist.

Ein in Fig, 4b wiedergegebenes anderes Lese-Schreibschema unterscheidet sich von dem in Fig. 4a dargestellten insofern, als die Spannung der Bitleitung normalerweise auf einem positiven Wert gehalten wird und ein

109886/0506

YO 9-67-056

177U82

negativer Impuls auf die Bitleitung gegeben wird, um die Spannung auf Null zu reduzieren, wenn eine binäre Null in eine durch diese Bitlei-

in

tung gesteuerte Zelle geschrieben werden soll. WennYder Praxis Impulse der in Fig. 4b gezeigten Art verwendet werden, zeigt ein bei der Entladung des Kondensators 14 während des Auslesens abgegebenes großes Signal eine binäre Null an, und ein Heines Signal eine binäre Eins. Während des Schreibteiles eines Lese-Schreibzyklus wird kein Signal oberhalb der Bezugs spannung der Bitleitung zum Schreiben einer ä

binären Eins gegeben sondern nur ein negatives Signal zum Schreiben einer binären Null,

In der in Fig. 1 dargestellten Schaltung benötigt jede Zelle nur einen Feldeffekt-Transistor und einen Kondensator. Da die gesamte Schaltung bei Benutzung der bekannten integrierten Schaltungstechnik auf einer einzigen Trägerschicht hergestellt werden kann, benötigt jede Zelle nur einen sehr kleinen Bereich der Trägerschicht, wodurch sich eine hohe Packungsdichte erreichen läßt. Der Speicher selbst ist ein destruktiver Speicher, d.h. bei jedem Auslesen wird die aus gelesene Information gelöscht und muß neu geschrieben werden, wenn sie im Speicher stehenbleiben soll. Außerdem muß die gespeicherte Information periodisch regeneriert werden, da sie durch die Ladung des Kondensators 14 gespeichert wird und diese Art der Speicherung nicht permanent ist. Für die Regenerierung gibt es verschiedene Möglichkeiten. So kann bei jedem

109886/0508

YO 9-67-056

- LA· -

1*

10. Zyklus eine Wortposition im Speicher regeneriert werden, während die anderen Zyklen für normale Speicheroperationen benutzt werden. In. einem solchen Fall durchläuft der Regenerationszyklus der Reihe nach alle Wortpositionen. Die Regenerierung kann außerdem durch periodisches Auslesen und Neuschreiben aller Wortpositionen erfolgen. Die Regenerationsfrequenz hängt in großem Maße von der Größe des Kondensators 14 und den für die Entladung des Kondensators verantwortlichen Kriechstrecken ab, wenn der Transistor 12 sperrt. Die Ableitung erfolgt vorwiegend über eine rückwärts vorgespannte Halbleiter verbindung und ist als solche sehr von der Temperatur an der Verbindungsstelle abhängig. Betriebstemperaturen von etwa 100 C sind möglich, bei niedrigeren Temperaturen lassen sich jedoch wesentlich größere Speicherzeiten erreichen. Da der Stromverlust in der Zelle im statischen Zustand der Größenordnung von Nanowatt oder noch weniger liegt, läßt sich der Speicher auf einer niedrigen Temperatur halten.

" Der gesamte Speicher der Fig. 1 kann als integrierte Schaltung auf

einer einzigen Silicium-Trägerschicht hergestellt werden. Ein günstiges Ausführungsbeispiel einer Speicherzelle ist in den Fig. 2 und 2a gezeigt. Die mit 32 bezeichnete Trägerschicht ist an der ganzen Oberfläche mit einer dicken Schicht Siliciumdioxyd 34 bedeckt, ausgenommen die Stellen auf der Trägerschicht, an denen Anschlüsse herzustellen oder Einzel teile aufzubauen sind. Die Trägerschicht 32 ist P-dotiert und der Quel-

109886/0506

YO 9-67-056

len- und Senkenbereich für die Zelle (12D und 12S) wird durch Diffussion von N-leitenden Störstellen über die Oberfläche der Trägers chicht gebildet, so daß sich zwei stark mit N Störstellen dotierte N+ -Bereiche bilden. Die beiden N+ - Bereiche, die als Quelle und Senke dienen, sind durch eine Brücke an der Oberfläche der Trägerschicht mit-einander verbunden. Die in Fig. 2 dargestellte Wortleitung verläuft horizontal und nicht vertikal wie bei der Darstellung in Fig. 1 und von dieser in Aluminium auf der Oberfläche der Trägerschicht niedergeschlagenen Wortleitung erstreckt sich ein Vorsprung über den Bereich, der die Quelle 12S und die Senke 12D trennt und billet die Torelektrode 12G. Die Torelektrode 12G ist durch eine relativ dünne Oxydschicht 36 von den Oberflächen des Plättchens getrennt.

Die Quellenfläche 12S ist in Wirklichkeit ein Teil einer vertikal verlaufenden Fläche, wie in Fig. 2 zu sehen ist, die sowohl die Quelle für jeden Transistor in einer Reihe als auch die Bitleitung 26 für diese Reihe im Speicher bildet. Die Senkenfläche 12D ist ein Teil einer \

größeren Fläche mit der allgemeinen Bezeichnung 38 in den Fig. 2 und 2a. Diese Fläche schließt einen anderen rechtwinkligen Abschnitt gemäß Fig. 2 ein, der mit 14C bezeichnet ist und einen der Beläge des Kondensators 14 bildet. Unmittelbar über dem durch Diffussion gebildeten Belag 14C befindet sich eine dünne Oxydschicht 14B, die das Dielektrikum des Kondensators bildet. Der zweite Belag ist das nieder-

10 9 8 8 6/0506

YO 9-67-056

177U82" H

geschlagene Aluminium 14A. Dieser obere Belag 14A ist mit dem metallisierten Leiter 14D auf der Oberfläche der Trägerschicht verbunden. Dieser Leiter ist außerdem an die entsprechenden Anschlüsse der anderen Kondensatoren 14 im Speicher angeschlossen und endet am Erdanschluß gemäß der Darstellung in Fig. 1. Die Trägerschicht selbst ist über eine Bezugs- oder Vorspannungsquelle 40 mit Erde verbunden. Die ganze Trägerschicht, auf der der Speicher gebildet wird, sollte an eine Bezugsspannung angeschlossen sein. Wo eine P-dotierte Trägerschicht verwendet wird, wie in diesem Falle, legt man zu diesem Zweck üblicherweise eine negative Vorspannung an. Bei Verwendung einer N-dotierten Trägerschicht kann diese direkt an Erde angeschlossen werden.

Ein anderes Ausführungsbeispiel einer integrierten Zellenstruktur ist in der Schnittansicht der Fig. 3 dargestellt. Diese Struktur unterscheidet sich von dem Ausführungsbeispiel der Fig. 2 und 2a in der Art des Anschlusses der Senke 12D an den Kondensator 14. Bei der in Fig. 2 W gezeigten Ausführung wird diese Verbindung durch die kontinuierliche

Fläche 38 gebildet, die sowohl den Senkenteil 12D des Transistors 12 als auch den Belag 14C des Kondensators 14 enthält. In der in Fig. 3 gezeichneten Ausführung, in der dieselben Bezugszeichen soweit wie möglich verwendet werden, läuft die Senkenfläche 12D nicht durch und bildet keinen Belag des Kondensators 14, sondern es wird eine metalli-

die sierte Verbindung zur Senkenfläche 12D b^e 42 hergestellt,» mit dem obe-

109886/0506

YO 9-67-056

■-*»■-

1?

ren Belag 14A des Kondensators 14 verbunden ist. Wie vorher trennt eine dünne Oxydschicht 14B den Anschluß 14A von einer diffundierten N+ leitenden Schicht 14G, die den anderen Belag des Kondensators 14 bildet. Die Erdverbindung für den Kondensator 14 erfolgt durch einen metallisierten Leiter 44, der den diffundierten Bereich 14C berührt.

Bei den in den Fig. 2, 2a und 3 gezeigten Ausführnngsbeispielen ist der Kondensator 14 so konstruiert, daß eine Reihenschaltung des Kondensators mit der Kapazität vermieden wird, die normalerweise aryder rückwärts vorgespannten Verbindung einer Feldeffekt-Einrichtungvorhanden ist. Die weiteren Verbindungen sind direkt mit beiden Anschlüssen des Kondensators gemacht und nicht über die Silicium-Trägerschicht. 32. Der Anschluß für den Kondensator, der einen Teil der Silicium-Trägerschicht ist, ist stark N-dotiert. Diese Art der Konstruktion soll sicherstellen, daß alle zwangsläufig in der Schaltung vorhandenen kleineren Kapazitäten nicht in Reihe mit dem Kondensator 14 liegen und daher nicht den Aufbau einer großen Ladung dieses Kondensators begrenzen. Diese Struktur erwies sich als vorteilhaft gegenüber denen, in welchen z.B. der Kondensator direkt zwischen einem Aluminiumanschluß und der P-<iotierten Trägerschicht mit einer dünnen Oxyd-Zwischenschicht gebildet wird. Bei dieser Konstruktionsart erschwert die normale Sperrschicht an der Oberfläche der P-dotierten Trägerschicht den Aufbau einer großen Ladung des Kondensators, die nicht schnell abfließt.

109886/05 06

YO 9-67-056

Drei weitere Ausführungsbeispiele der Erfindung sind in den Fig. 5, 6 und 7 dargestellt. Jedes dieser Beispiele unterscheidet sich von dem in Fig. 1 gezeigten Beispiel hauptsächlich dadurch, daß die Kapazität, die zum Speichern der Information in jeder Speicherzelle aufgeladen wird, die Kapazität zwischen Tor- und Trägerschicht eines anderen Feldeffekt-Transistors ist. Die in diesen Figuren dargestellten Ausführungsbeispiele sind insofern von Vorteil, als integrierte Speicherzellen her- ^ gestellt werden, die ein Minimum an Einzelteilen erfordern und nicht-

lösehend abgefragt werden können. Trotzdem ist die Kapazität des als Spei eher medium verwendeten Feldeffekt-Transistors in jeder dieser Ausführungen normalerweise nicht so groß wie die Kapazität des einzelnen in Fig. 1 dargestellten Kondensators, noch hält sie die Ladung für eine solch lange Zeit, Die Kapazität des Transistors kann natürlich durch Vergrößerung der Abmessungen des Torelektroden-Bereiches gesteigert werden. In jedem der in Fig. 6, 5 und 7 gezeigten Ausführungsbeispiele ist nur die Struktur für eine Speicherzelle dargestellt, die ja ein Teil eines größeren in Fig. 1 dargestellten Speichers bildet. Da viele Leitungen und Einzelteile in allen Ausführungsbeispielen hier dieselben Funktionen übernehmen und dieselbe Struktur haben, entsprechen die Bezugsnummern der Fig. 5, 6 und 7 soweit wie möglich den in Fig. 1 verwendeten.

Die in Fig. 5 gezeigte Speicherzelle erfordert nur zwei Feldeffekt-Tran -

109886/0506

YO 9-67-056

sistoren, von denen der eine der Eingangstransistor 12 und der andere der Aus gang s transistor 50 ist. Die Torelektrode 12G des Eingangstransistors 12 ist mit der entsprechenden Wortleitung 24 verbunden, seine Quelle 12S mit der entsprechenden Bitleitung. Die Senke 12D des Tran-

sistors 12 ist an die Torelektrode 50G des Transistors 50 angeschlossen, · dessen Quelle 5OS mit der Wortleitung 24 und dessen Senke 5OD mit der Bitleitung verbunden ist,

Wenn eine binäre Eins in die Speicherzelle geschrieben werden soll, wird dar stellung s gemäß eine positive Spannung auf die Wortleitung 24 gegeben. Diese Spannung wird sowohl auf die Torelektrode 12G des Transistors 12 als auch auf die Quelle 50S des Transistors 50 gegeben. Wenn eine binäre Eins in die Zelle geschrieben werden soll, wird ein positiver Impuls auf die Bitleitung 26 gegeben und wenn eine binäre Null geschrieben werden soll, wird diese Leitung dar stellungs gemäß auf Nullpotential gehalten. Angenommen, eine binäre Eins soll geschrieben werden und wenn infolgedessen ein positives Signal auf die Bitleitung 26 gegeben wird, so gelangt dieses Signal an die Quelle 12S des Transistors 12 und die Senke 5OD des Transistors 50. Zu diesem Zeitpunkt mach das positive Signal auf der Wortleitung 24 den Transistor 12 leitend, so daß das Signal auf der Bitleitung 26 über diesen Transistor auf die Torelektrode 5OG des Transistors 50 gegeben wird. Da zu diesem Zeitpunkt die Quelle 5OS die hohe positive Spannung der Wort-

109886/05 06

YO 9-67-056

leitung 24 hat und die Senke 5OD die positive Spannung der Bitleitung, macht das über den Transistor 12 auf die T_orelektrode 5OG des Transistors 50 übertragene Signal diesen nicht leitend. Um diesen NPN-Transistor leitend zu machen, muß die Tor spannung positiver sein als die Quellenspannung und zwar um einen Betrag, der gleich der Schwellenspannung des Transistors ist. Wenn der Transistor 12 leitet, lädt sich jedoch die Torkapazität des T_ransistors 50 über den Tran-

»sistor 12 bis zum Spannungswert der Bitleitung 26 auf. Der Wortimpuls auf der Bitleitung, so daß die Ladung im Transistor 50 gespeichert wird. Wenn während einer Schreiboperation eine Null geschrieben werden soll und die Bitleitung 26 auf Nullpotential gehalten wird, wird natürlich keine Ladung an der Torelektrode 5OG des Transistors 50 gespeichert.

Der Informationsgehalt der in Fig. 5 dargestellten Zelle wird durch die Spannung an der Anode 30 wiedergegeben. Die Spannung an diesem Punkt ist hoch, wenn eine Ladung in der Kapazität des Transistors 50 gespeichert ist, welches eine binäre Eins anzeigt. Die Spannung an der Anode 30 liegt ungefähr bei Erdpotential, wenn eine Null gespeichert ist. Die gespeicherte Information wird ausgelesen, indem man die Spannung auf der Bitleitung ungefähr bei Nullpotential hält und auf die Wortleitung ein negatives Signal gibt, das die entgegengesetzte Polarität des während der Schreiboperation gegebenen Signales und die andere Amplitude hat. Das

109886/0506

YO 9-67-056

- te -

H'

auf die Torelektrode 12G gegebene negative Lesesignal hat die falsche Polarität, um den Transistor 12 leitend zu machen und hat somit keinen Einfluß auf den Transistor, löscht also infolgedessen auch nicht die an der Anode 30 gespeicherte Information, Das auf die mit der Wortleitung verbundene Quelle 5OS gegebene negative Signal ermöglicht jedoch eine Leitung über den Transistor 50, wenn zu dieser Zeit eine binäre Eins an der Anode 30 gespeichert ist und daher eine positive Spannung an der Torelektrode 5OG liegt. Das Signal auf der Wortleitung läuft dann über den Transistor 50 auf die Bitabfrageleitung und zeigt an, daß eine Eins "

in der Zelle gespeichert ist« Wenn eine Null gespeichert ist, ist die Torelektrode 5OG in bezug auf die Quelle 5OS nicht ausreichend genug positiv, um den Transistor 50 leitend zu machen, und es wird kein Impuls auf der Bitleitung 26 erzeugt. Um einen optimalen Betrieb der in Fig. 5 dargestellten Zelle zu erreichen, sollte die Schwellenspannung des Transistors 50 in der Größe mit der im Einerzustand an der Anode 30 liegenden Spannung und mit dem Leseimpuls auf der Wortleitung vergleichbar sein. Bei einer solchen Konstruktion ist der Transistor 50 i nur leitend, wenn der Leseimpuls auf der Wortleitung angelegt wird und die Einerspannung an der Anode 30 liegt. Andernfalls könnten Zellen, die nicht ausgelesen werden, die Bitleitung "abladen" und einen Teil des Abfrage signals während der Leseoperation ableiten. Die Anschlüsse 12W und 50W, die mit der Trägerschicht verbunden sind, auf der der Feldeffekt-Transistor gebildet wird, sollten ebenfalls so nega-

1098 86/0506

YO 9-67-056

- ae -

ti ν vorgespannt werden, wie der auf die Wortleitung 24 gegebene Leseimpuls ist. Dadur ch wird verhindert, daß beim Auslesen die Verbindungen im Transistor 50 vorwärts vorgespannt werden.

Das in Fig. 6 gezeigte Ausführungsbeispiel unterscheidet sich von dem in Fig. 5 gezeigten nur durch einen dritten zusätzlichen in die Schaltung eingebauten Feldeffekt-Transistor 52, dessen Torelektrode 52G und dessen Senke 52D beide direkt mit der Anode 30 verbunden sind, deren Spannung anzeigt, ob eine Eins oder eine Null in der Zelle gespeichert ist. Die Quelle 52S des Transistors 52, der sicherstellen soll, daß die Spannung am Anschluß 30 nicht zu hoch wird, ist mit der Bitleitung 26 verbunden. "Wenn die Spannung am Anschluß 30 einen vorgegebenen Wert übersteigt, gelangt diese auf die Torelektrode 52G, wodurch der Transistor leitet, bis die Spannung an der Anode 30 auf den entsprechenden Wert abgefallen ist. Der zusätzliche Einbau des Transistors 52 in die Schaltung macht deren elektrische Parameter weniger kritisch, was natürlich ein wichtiger Gesichtspunkt bei der Herstellung von Speichern in integrierter Schaltung ist, wo eine große Anzahl von aktiven Elementen gleichzeitig auf einer Trägerschicht hergestellt werden und alle innerhalb der Konstruktionspararrfter der Schaltung arbeiten müssen, wenn das Tableau verwendet werden soll, ohne daß Reservezellen angeschlossen oder Programmverknüpfungstechniken verwendet werden.

Das in Fig. 7 dargestellte Ausführungsbeispiel gleicht denen der Fig. 5

109886/0506

9-67-056

und 6 insofern, als nur zwei Feldeffekt-Transistoren für jede Speicherzelle erforderlich sind. Dieses Ausführungsbeispiel unterscheidet sich dadurch, daß im. Gegensatz zu den mit nur einer Wortleitung und einer Bitleitung ausgestatteten vorherigen Beispielen Her zwei Wortleitungen 24S und 24L vorgesehen sind, von denen die eine zum Lesen und die andere zum Schreiben benutzt wird. Gleicherweise existieren auch zwei Bitleitungen 26S und 26L, die entsprechend verwendet werden. Obwohl die Verwendung von zusätzlichen Wort- und Bitleitungen die An- i Ordnung von Mehrleitern auf dem integrierten Schaltplättchen erfordert, erweist sich dieses Ausführungsbeispiel doch insofern als vorteilhaft, als die bei Anlegen bipolarer Signale auf dieselbe Leitung vorliegenden Konstruktions eins ehr änkungen wegfallen. Außerdem werden durch diese Konstruktion die elektrischen Parameter der Schaltungen noch weniger kritisch, wodurch sowohl die Fehlermöglichkeit während des Betriebes auf ein Minimum herabgesetzt wird, als auch die Massenfabrikation großer Stückzahlen betriebsfähiger Speicherzellen auf einem Plättchen erleichtert wird. Wie vorher erfolgt die Speicherung durch Laden einer Kapazität in der Schaltung, hauptsächlich der Kapazität zwischen Torelektrode und Trägerschicht des Transistors 50. Wenn eine Null in der Zelle gespeichert wird, ist die Anode 30 im wesentlichen auf Nullpotential, wenn eine Eins gespeichert wird, hat sie ein,e positive Spannung, z.B. 5V. Die Schreib-Wortleitung 24S ist nur mit der Torelektrode 12G des Transistors 12 verbunden und große positive Signale werden beim Schrei-

109886/05 06

YO 9-67-056

ben auf diese Leitung gegeben. Die zu schreibende Information ist durch die Höhe der Spannung auf der Bit-Schreibleitung 26S bestimmt, die nur mit der Quelle 12S des Eingangstransistors 12 verbunden ist. Diese Leitung führt im wesentlichen OV, wenn eine Null zu schreiben ist und wird durch ein entsprechendes Signal auf eine Spannung von etwa 6V gehoben, wenn eine Eins zu schreiben ist. Die Amplitude des positiven Signals auf der Schreib-Wortleitung, z.B. 12V, muß um mindestens die Schwellwertspannung, die ja an die Torelektrode 12G des Transistors gelegt wird, um diesen leitend zu machen, größer sein als das positive Signal auf der Bitleitung 26S.Bei einem eine binäre Eins darstellenden Signal auf der Bitleitung 26S lädt die Leitung des Transistors 12 die Kapazität zwischen Torelektrode, und Trägerschicht des Transistors 50 auf. Diese Ladung bleibt erhalten, wenn zuerst das Schreibsignal auf der Wortleitung 24 und dann das Bitsignal auf der Bitleitung 26S endet. Die Spannung an dem Anschluß 30 liegt dann bei 5V. Außerdem besteht eine Kapazität an der rückwärts vorgespannten Senkenverbindung des Transistors 12, die die gespeicherte Ladung und damit die Spannung am Anschluß 30 beeinflußt.

Beim Auslesen wird,ein negatives Signal von ungefähr -5V auf die Leseleitung 24L gegeben. Wenn zu diesem Zeitpunkt die Zelle eine binäre Eins speichert und die Anode 30 auf einer höheren positiven Spannung zwischen 3 und 5V liegt, ist die Torelektrode 5OG auf einer positiven Spannung,

109886/0506

YO 9-67-056

die die Spannung am Quellenanschluß 5OS um einen Wert übersteigt, der größer ist als die Schwellwertspannung des Transistors 50. Dieser Transistor leitet dann, so daß ein Signal auf die Bit-Abfrageleitung 26L gegeben und auf den an dieser Leitnng angeschlossenen Abfrageverstärker übertragen wird.

Wenn bei einer Schreiboperation ein Signal auf die Bit-Schreibleitung

26S gegeben wird, bleibt die in Fig. 7 dargestellte Speicherzelle davon J

unbeeinflußt, wenn nicht zu diesem Zeitpunkt ein Signal auf die Schreib-Wortleitung 24S gegeben wird. In ähnlicher Weise bleibt die Zelle bei einer Leseoperation unbeeinflußt, wenn nicht ein Signal auf die Lese-Wort-lteitung 24L gegeben wird.

Die Einzelteile der in Fig. 1 gezeigten Ausführung können mit denen der in Fig. 5 gezeigten Ausführung kombiniert werden. Somit kann ein besonderer Kondensator zum Speichern der eine Information darstellenden Ladung verwendet werden, die dann auf die Tor-Steuerelektrode eines zweiten Transistors gekoppelt wird, um ein nichtlöschendes Auslesen zu erreichen.

Wie oben erklärt, wird in allen gezeigten Ausführungsbeispielen der vorliegenden Erfindung eine Information in Form einer Ladung auf einer Kapazität in der Speicherzelle gespeichert. Die Ladung wird entweder

109886/050 6

YO 9-67-056

in einem separaten Kondensator gespeichert oder in der in einem der Feldeffekt-Transistoren der Zelle vorhandenen Kapazität. Prüfungen haben ergeben, daß unter ungünstigen Bedingungen die Ladungsableitung hinreichend langsam erfolgt, so daß eine Regenerierung nur ungefähr alle 200 us erforderlich ist. Bei Betrachtung einer 200-Wortreihe können Lese- und Schreiboperationen in 100 ns ausgeführt werden. Somit können alle Wörter im Speicher der Reihe nach in Perioden von 20 us regeneriert und die Speicheroperationen dann in 180 us (1800 Lese-Schreiboperationen) ausgeführt werden, bevor der nächste Regenerations zyklus erfolgt. Die Regeneration braucht nicht auf einmal zu erfolgen, sondern kann während einer Lese-Schreiboperation eingestreut werden. Bei Anwendung der oben beschriebenen Geschwindigkeiten und Betriebsarten werden nur 10 % der gesamten Speicherzeit für die Regenerierung benötigt und die Zeit für einen effektiven Le se-Schreibzyklus liegt unter 115 NanoSekunden.

109886/05 0 6

YO 9-67-056

Claims (5)

Böblingen, 28. Juni I968 ko -hn PATENTANSPRÜCHE

1. Kapazitiver wortorientierter Speicher unter Verwendung von Feldeffekt-Transistoren für binär codierte Daten, dadurch gekennzeichnet, daß jede Speicherzelle aus einem Feldeffekt-Transistor (12) und einem Kondensator (14) besteht, der mit dem Senkenanschluß (12D) des Transistors -verbunden ist, daß der Toranschluß (12G) mit der Wortleitung (24), der Quellenanschluß (12S) mit der Bitleitung (26) und der T rager Schichtanschluß (12W) mit einem Bezugspotential (40) verbunden sind und daß die Bitleitung (26) beim Lesevorgang als Abfrageleitung dient.

2. Kapazitiver wortorientierter Speicher unter Verwendung von Feldeffekt-Transistoren nach Anspruch 1, dadurch gekennzeichnet, daß

als Speicherkondensator die Kapazität zwischen Toratischluß (50G) ™

und Trägerschicht eines₄ weiteren Feldeffekt-Transistors (50) dient, dessen Quellenanschluß (50S) an die Wortleitung (24), dessen Senkenanschluß (50D) an die Bitleitung (26) und dessen Trägerschichtanschluß (50W) an das Bezugspotential (40) angeschlossen sind.

3. Kapazitiver wortorientierter Speicher unter Verwendungvon Feld-

109886/05 06

YO 9-67-056

effekt-Transistoren, nach Anspruch 2, dadurch gekennzeichnet, daß zum Abfragen die Wortleitung (24) mit einem Signal beaufschlagt wird, welches die dem Einspeicherimpuls entgegengesetzte Polarität hat.

4. Kapazitiver wortorientierter Speicher unter Verwendung von Feldeffekt-Transistoren nach Anspruch 2, dadurch gekennzeichnet, daß der Quellenanschluß (50S) des weiteren Transistors (50) an eine zusätzliche Wortleitung (24L) und der Senkenanschluß (50D) desselben Transistors an eine zusätzliche Bitleitung (26L) angeschlossen sind, denen beim. Lesevorgang der Leseimpuls zugeführt bzw. der Abfrageimpuls entnommen wird.

5. Kapazitiver wortorientierter Speicher unter Verwendung von Feldeffekt-Transistoren nach Anspruch 2, gekennzeichnet durch einen

ψ weiteren Feldeffekt-Transistor (52), dessen Quellen-, Senken-

und Trager schichtans chluß (52S, 52D und 52W) den entsprechenden Anschlüssen des Transistors (12) parallel geschaltet sind und dessen Toranschluß (52G) mit seinem Senkenanschluß (52D) verbunden ist.

109886/0506

YO 9-67-056