DE1499842A1 - Einrichtung fuer die magnetische Aufzeichnung und Wiedergabe von einfachen statischen Informationssignalen - Google Patents
Einrichtung fuer die magnetische Aufzeichnung und Wiedergabe von einfachen statischen InformationssignalenInfo
- Publication number
- DE1499842A1 DE1499842A1 DE19661499842 DE1499842A DE1499842A1 DE 1499842 A1 DE1499842 A1 DE 1499842A1 DE 19661499842 DE19661499842 DE 19661499842 DE 1499842 A DE1499842 A DE 1499842A DE 1499842 A1 DE1499842 A1 DE 1499842A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- information
- output
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dc Digital Transmission (AREA)
Description
H998*2
6336-66/Kö/Bru
Ser.Hos. 467,841;
Ser.Hos. 467,841;
467,931?
467,932;
Convention date*
June 29, 1965
June 29, 1965
Radio Corporation of America, ffew York., N.Y. ,-V.St.A.
Einrichtung für die magnetische Aufzeichnung und Wiedergabe von einfachen statischen Informationssignalen
Die Erfindung betrifft Einrichtungen für die magnetische
Aufzeichnung und Wiedergabe von digitalen Informationen-.
In einem elektronischen Rechner oder Datenverarbeitungsgerät werden normalerweise digitale Informationen in Registern
gespeichert oder durch Register hindurchgeleitet. Wenn eine in einem Register enthaltene Information auf einem magnetischen
Aufzeichnungsträger aufgezeichnet werden soll, wird diese Information
mit Hilfe von Uhr- oder Taktimpulsen aus dem Register
herausgeschleust. Das dabei erhaltene Serieninformationssignal ist ein einfaches Nicht-zurück-nach-Null-Signai, d.h, ein sogenanntes
statisches Signal, das einen , den die Größe n0n verkörpernden
Pegel sowie einen anderen, die Größe "1" verkörpernden
0098 18/1329
U99842
Pegel aufweist und zwischen zwei aufeinanderfolgenden "1" Ä
nicht auf den Pegel für 11O" zurückgeht. Dieses, Informationssignal
kann auf einem magnetischen Aufzeichnungsträger aufgezeichnet und später wiedergegeben werden, vorausgesetzt daß die
dazugehörige Uhr- oder Taictinf ormat ion ebenfalls» und zwar entweder in einer eigenen Spur oder in der gleichen Spur susammen
mit dem n0n- und "1"-Informationssignal, aufgezeichnet wird.
Das -^formationssignal und das Taktsignal wurden für die Aufzeichnung
in einer einzigen Spur auf verschiedene Weise miteinander vereinigt. Für die Aufzeichnung derartiger selbstsynchronisierender, d.h. selbsttaktgebender Signale war es bei dem ungünstigsten
Fall entsprechender Informationsgruppierung erforderlich, pro Informationsbitzelle mindestens zwei Pegelsprünge oder
Pegelübergänge aufzuzeichnen.
Bestimmte Vorteile ergeben sich, wenn man eine Aufzeiehnungseinrichtung
vorsieht, bei der ein selbstsynchronisierendes Signal verwendet wird, das im ungünstigsten Fall nur einen aufgezeichneten
Pegelübergang pro Informationsbitzelle aufweist
und für die Aufzeichnung auf einem magnetischen Aufzeichnungsträger mit hoher Informationsdichte eingerichtet ist, und bei
der die aufgezeichneten Signale abgelesen und in ihre ursprüngliche Form rückübersetzt werden können. i
Gremäss einem Ausführungsbeispiel der Erfindung ist eine
00 9818/1320
Hinrichtung für die magnetische Aufzeichnung eines einfachen
statischen Informationssignals mit begleitendem Taktimpulesignal in Fora eines entsprechenden selbstsynchronisierenden Informations signale Torgesehen, in dem ein Pegelübergang in der Mitte
einer Bitzelle eine *1H und ein Pegelübergang an der Grenze zwi-
sohen zwei Bitzellen zwei aufeinanderfolgende "0" darstellt. Dieses selbstsynchronisierende Informationssignal wird auf einem
magnetischen Aufzeichnungsträger aufgezeichnet und bei der Wiedergabe oder beim Ablesen rom Aufzeichnungsträger einer Extrahier- oder. Auszieheohaltung zugeleitet, um ein Taktimpulssignal
abzuleiten· Eine Umsetzerschaltung übersetzt mit Hilfe dieses
abgeleiteten Taktimpulssignals das wiedergegebene Informationssignal in ein einfaches statisches Signal zurück.
Sie Ausziehsohaltung extrahiert aus dem wiedergegebenen
Signal ein erstes Taktsignal mit je einem Impuls in der ersten
Hälfte jeder wiedergegebenen Signalbitzelle sowie e ine zweite
Taktimpulsfolge mit je einem Impuls in der zweiten Hälfte jeder
wiedergegebenen Signalbitzelle· Die Umsetzerschaltung empfängt das wiedergegebene Signal und wird durch die Impulse des ersten
Taktsignals reranlasst, eine die erste Hälfte der wiedergegebenen.
Signalbitzellen darstellende Informationsanzeigeimpulsfolge zu erzeugen· ferner wird die Umsetzerschaltung durch die Impulse
des zweiten Taktsignals veranlagt, die zweite Hälfte jeder wiedergegebenen Signalbitzelle mit der die erste Hälfte der ent-
0098 18/1329
sprechenden Signalbitzelle darstellenden Informationsanzeigeimpulsfolge
zu vergleichen und ein einfaches statisches Signal» das die Information des wiedergegebenen SignajLs beinhaltet»
bereitzustellen. Mit der Umsetzerschaltung ist eine Informationsausfallanzeigeeinrichtung
gekoppelt» die ein Warnsignal erzeugt» wenn infolge teilweiser oder gänzlicher Nichtwiedergabe
einer Informationsbitzelle, beispielsweise aufgrund von Defekten im Aufzeichnungsträger» ein Fehler auftritt.
In den Zeichnungen* zeigern . x
Fig. 1 das Blockschaltbild einer erfindungsgemäßen magnetischen Aufzeichnungs- und Wiedergabeeinrichtung;
Fig. 2 das Schaltschema eines in der Einrichtung nach
Fig. 1 vorhandenen Codeumsetzer;
Fig. 3 Spannungsverläufe, die im Zusammenhang mit der
Umsetzerschaltung nach Fig. 2 von Bedeutung sind;
Fig. 4 das Schaltschema eines zweiten in der Einrichtung nach Fig. 1 vorhandenen Codeumsetzers;
Fig. 5 Spannungsverlaufe, die im Zusammenhang mit der
Umsetzerschaltung nach Fig.4 von Bedeutung sind;
Fig. 6 Spannungsverläufe, die in etwas, idealisierter
Form ein Eingangsinformationssignal im statischen Code (NRZ-Code),
Zwischensignale sowie ein Ausgangsinformationssignal
wiedergeben;
0098 18/1329
Fig. 7 das Schaltschema einer zweiten Ausführungsform des Codeumsetzers nach fig.2 für die durch die Spannungsverläufe
nach Fig.6 angezeigte Codeumsetzung;
Mg. 8 das detaillierte Schaltschema einer für die Einrichtung
nach Fig.2 u d 7 geeigneten Taktimpulsschaltung;
Pig. 9 etwas idealisiert dargestellte Spannungsverläufe,
die im Zusammenhang mit der Wirkungsweise der Schaltung nach
Fig. 8 von Bedeutung sind;
Fig. 10 Spannungsverlaufe, die ein Eingangsinformationssignal
in Form eines selbstsynchronisierenden Signals hoher
Informationsdichte, verschiedene Zwiachensignale und ein Ausgangsinformationssignal
im einfachen NEZ-Code wiedergeben; und
Fig. 11 das Schaltschema einer zweiten Ausfünrungsform
des Codeumsetzers nach Fig.4 für die durch die Spannungsverläufe
nach Fig.iu angedeutete Codeumsetzung. ·
Die in Fig.1 gezeigte Aufzeichnungs- und Wiedergabeeinrichtung
gemäss einer Ausführungsform der Erfindung enthält ein Schieberegister SRj, in das von einer Eingangsklemme 10 Informationen
und von einer Klemme 12 ein Uhr- oder Taktimpulssignal eingegeben werden. Das Taktimpulssignal beliefert das
Schieberegister SR1 mit Schiebeimpulsen und bewirkt, daß das
Register Serieninformationsbits über die leitung H zum Umsetzer
009310/1320
16 schickt. Der Umsetzer 16, der anhand der Figuren 2 und 3 im
einzelnen beschrieben werden wird, setzt mit Hilfe des Taktimpuls signals das statische Informationssignal in ein selbstsynchronisierendes
Informationssignal um, das in der Ausgangsleitung
18 erscheint. Das selbstsynchronisierende Signal gelangt
über eine Schreibschaltung 19 zu einem Aufzeichnungsmagnetkopf 20, der das Signal auf einem vorbeitransportierten magnetischen
Aufzeichnungsträger 22 aufzeichnet.
Pas aufgezeichnete Signal wird später vom Aufzeichnungsträger 22 durch einen Magnetkopf 23 wiedergegeben oder abgelesen
und anschliessend über eine Verstärker- und Entzerrerschaltung
24 dem Eingang 25 eines Umsetzers 26 zugeleitet. Der Umsetzer
26, der anhand der Figuren 4 und 5 im einzelnen beschrieben
werden wird, beliefert über die Leitung 2? ein Schieberegister SH2 mit einem statischen Serieninformatlonssignal. Der Umsetzer
26 beliefert das Schieberegister SR2 ferner mit Schiebeimpulsen,
so daß die in das Schieberegister'eingegebene Information in der Ausgangsleitung 30 verfügbar gemacht wird.
Die Einrichtung nach Fig.1 übersetzt ein einfaches statisches
Informationssignal in ein selbstsynchronisierendes Signal, in dem ein Pegelübergang jeweils in der Mitte einer eine "Eins"
darstellenden Bitzelle und ein Fegelübergang jeweils^zwischen ι
zwei aufeinanderfolgende "Nullen" darstellenden Bitzellen
00 9 818/1329 0RK»NAt inspected
treten. Das selbstsynchronisierende Signal Kann auf dem Auf-
• ■
zeiohnungsträger 22 mit rerhältnismässig hoher Informationsdichte aufgezeichnet «erden. In der Einrichtung nach Pig. 1■
wird ferner das selbstsynchronisierende Informaxionssignal
nach der Wiedergabe oder Ablesung rom magnetischen Aufzeich·
nungsträger in ein statisches Signal, das für die Eingabe in
ein gewöhnliches Schieberegister geeignet ist, ruekübersetzt.
D.er Umsetzer 16 nach Fig.1 soll jetzt anhand der Figuren 2 und 5 1>
einzelnen beschrieben «erden. Die in Fig. d gezeigte Umsetzerschaltung empfängt'an ihrer Eingangsklemme 14
das statische Informationssignal und an Inrer Eingangsklemme
ein begleitendes Taktimpulssignal, dargestellt durch den Signalverlauf 3a (Fig.}). Das an der JLlemme 14 empfangene Informationssignal wird durch eine Verzögerungseinrichtung Dj verzögert, so daß sich ein verzögertes statisches Informationssignal, dargestellt in Pig.3b, ergibt. Das Informationssignal ist
hler beispielsweise als die Digitalinformation 111000101011
beinhaltend dargestellt. Me Impulse des Taictsignals (Figoa)
liegen zeitlich jeweils in aer zweiten Hälfte der angezeigten
Informationsbitzellen im Inrormationssignal (Pigob;.
Das verzögerte Informationssignal (Fig.3b) gelangt zu
einem Satter G1, das durch die Taktimpulse (Fig.3a) aufgetastet
wird, derart, daß es an seinem Ausgang das in Pig.3d wieder-
00.98
gegebene Informationsanzeigeimpulssignal erzeugt. Das Gatter
G1 sowie sämtliche anderen durch gleichartige Symbole wiedergegebenen
Gatter sind übliche UND-Gatter. Man kann natürlich auch andere Gatterarten verwenden, vorausgesetzt, daß man die
Polaritäten der betreffenden Signale und die durch die Gatter erfüllten Grundfunktionen entsprechend beachtet.
Das Ausgangffj3ignal des Gatters G1 gelangt über ein
QDER-Gatter G2 zum Tasteingang T eines tastbaren Flipflops TF.
Der bisher beschriebene Teil des Umsetzers bewirkt eine solche
Tastung oder Steuerung des Flipflops TF, daß an dessen Ausgangs 18 immer dann ein Pegelübergang oder - wechsel auftritt, wenn
im Eingangssignal an der Eingangsklemme 14 ein Infrmationsbit
"1" erscheint.-
Das verzögerte Eingangssignal (Fig.3b) durchläuft einen
Inverter I1, so daß sich ein umgekehrtes verzögertes Signal
(Fig»3c) ergibt. Dieses Signal gelangt zu einem Gatter G·*,
das durch die Impulse des Taktsignals.(Fig.3a) aufgetastet wird und an seinem Ausgang die in Fig.3e wiedergegebenen Informationsanzeigeimpulse
erzeugt. Dieses Impulssignal wird in der Verzögerungseinrichtung Do um einen Betrag verzögert, der gleich
ist der Hälfte einer InformationsbitzeHe, so daß sich ein
Impulssignal von der in Fig.3f gezeigten Form,ergibt. Dieses
Impulssignal (Fig.3f) und das umgekehrte Informationssignal (Fig.3c) vom Inverter I1 gelangen zu einem Gatter G.. Das
009818/1329
H99842
Auagangasignal des Gatters GA (Fig.3g) gelangt über das ODER-Gatter
G2 zum Iasteingang T des tastbaren Flipflops TF. Die
Impulse vom Gatter Q. (Fig,3g) werden mit den Impulsen vom Gatter
G. (Fig.3d) vereinigt» so daß sich am Ausgang des ODER-Gatters
Gg das in Fig.3h wiedergegebene Impulssignal ergibt» Jeder
Impuls dieses Signals nach Fig.3h erzeugt im Signal am Ausgang
18 des Flipflops TF (Fig.3i) einen Pegelübergang»
Dieses Ausgangssignal (Fig.3i)· ist ein selbstsynchronisierendes Informationssignal, in dem in der Mitte jeder eine "1"
darstellenden Bitzelle sowie an der Grenze zwischen zwei aufeinanderfolgenden
Bitzellen, deren jede eine WOM darstellt, jeweils
ein Pegelübergang auftritt. Dieses selbstsynchronisierende Signal
(Fig.3i) kann auf einem magnetischen Aufzeichnungsträger
mit sehr hoher Informationsdichte pro Längeneinheit des Aufzeichnungsträgers
aufgezeichnet werden. Die hohe Informationsdichte ergibt sich aus der !Tatsache, daß im ungünstigsten Fall,
d.h. wenn die Information ausschließlich aus den Werten "1W
oder ausschließlich aus den Werten n0M zusammengesetzt ist, lediglich
ein Pegelübergang pro lnformationsbitzelle aufgezeichnet zu werden braucht.
Anhand der Figuren 4 und 5 soll jetzt der Umsetzer 26
nach Fig.1,der das vom magnetischen Aufzeichnungsträger abgelesene
selbstsynchronisierende Signal in ein für die Eingabe in ein übliches Schieberegister geeignetes statisches Signal über-
00 9818/1329
U99842
-ΊΟ-
setzt, Im einzelnen beschrieben werden. Das zur Bingangsklemme
gelangende selbstsynchronisierende Informationasignal hat die in Pig.5a gezeigte Form, wenn beispielsweise die Digitalinformation
die Form 00001110101 hat. Bas wiedergegebene Informationssignal gelangt zu einem Impulsgenerator 34, der an seinem Ausgang ein Impulssignal (Fig.ijb) mit je einem Impuls pro Pegelübe
rgang im Eingangssignal (Pig.5a) erzeugt. Dieses Impulssignal (Fig.5b) gelangt über ein Gatter Ge und ein ODBH-Gatter
G™ zum Synchronisiereingang S eines Oszillators 36· Das Impulssignal
(Fig. 5b) gelangt ferner über ein Gatter Gg, ein Verzögerungsglied
D, und das ODER-Gatter G-, zum Synchronisiereingang S des Oszillators 36. Das Verzögerungsglied D, liefert
eine Verzögerung um die Hälfte einer Bitzellenperiode. Das Ausgangssignal des Oszillators 36 (Fig.5c).wird über die Leitung
40 zum Eingang des Gatters Gc und über die Leitung 42 sowie ein
Verzögerungsglied D. zum Eingang des Gatters Gg zurückgekoppelt.
Das Verzögerungsglied D* verzögert um eine halbe Bitzellenperiode.
Am Ausgang des Verzögerungsgliedes D* erscheint das in
Fig. 5d wiedergegebene Signal.
Die Oszillatorrückkopplungsschleife mit der Leitung 40
und dem Gatter Gc stellt sicher, daß in den Oszillator immer
dann ein Synchroni eier impuls eingegeben wird, wenn an der Gren*-
ze zweier Bitzellen des Eingangssignals ein Pegelübergang auf-
0098187 1329
tritt· Sie zweite Rückkoppelungsschleife mit der Leitung 42,
dem Verzögerungsglied D4, dem Gatter Gg und dem Verzögerungsglied
D- stellt sicher» daß ein Synchronisierimpuls in den Oszillator
36 immer dann eingegeben wird, wenn in der Mitte einer Bitzelle des Eingangesignale ein Pegelübergang auftritt. Auf
diese Weise wird die erforderliche Synchronisation des Oszillators 36 hergestellt und aufrechterhalten, ohne Rücksicht darauf,
wie die Informationsbits "1" und "0" im Eingangssignal auftreten und angeordnet sind. Die richtige Phase des Oszillators 36 wird
anfänglich dadurch hergestellt, daß man jeder Informationsnachrioht
eine Einleitung oder einen Vorspann, bestehend aus einer Reihe von Werten "0", vorausschickt. Sobald durch diesen Vorspann
die Phase des Oszillators eingestellt ist, bleibt während des anschließenden Informaxionsteila der gesamten Nachricht
die Synchronisation und Phase des Oszillators erhalten.
Das,Ausgangssignal des Oszillators 36 durchläuft ein
Verzögerungsglied Dg, wodurch sich ein "zweites" Taktsignal (Pig.5e) ergibt. Das Verzögerungsglied Dg verzögert um drei
Viertel einer Bitzellenperiode* Die Impulse dieses "zweiten" Taktsignals
liegen zeitlich jeweils in der zweiten Hälfte jeder Informationsbitzelle
des Eingangssignals. Das Ausgangssignal des Oszillators wird ferner durch die Verzögerungsglieder D. und
De verzögert, wodurch sich ein "erstes" Taktimpulssignal
(Pig.Sf) ergibt. Das Verzögerungsglied Dc verzögert um drei Viertel
einer Bitzellenperiode. Die Impulse dieses "ersten" Takt-
009818/1329
signals liegen zeitlich jeweils in der ersten Hälfte jeder
Informationsbitzelle des Eingangsinformationssignals. Der bisher
beschriebene Teil des Umsetzers nach Fig.4 bildet eine Taktsignalausziehschaltung, mittels deren aus dem Eingangsinformationssignal
ein "erstes" Taktsignal (Fig.5f) und ein "zweites" Taktsignal (Fig.5e) zur Verwendung im nunmehr zu beschreibenden
Codeumsetzerteil des Umsetzers abgeleitet.
Das Eingangsinformationssignal gelangt von der Eingangsklemme 25 zu einem Gatter ü-g sowie über einen Inverter I2 zu
einem Gatter Gg. Die zu den Gattern Gq und Gg gelangenden Informationssignale
haben die in Fig.5a dzw. 5a gezeigte Form.
Die Gatter GQ und G« werden durch das "erste" Taktsignal (Fig.5f)
aufgetastet, so'daß sie die in Fig.5h bzw. 53 gezeigten Informationsanzeigeimpulssignale
erzeugen. Diese Impulssignale werden durch Verzögerungsglieder D™ bzw. Dg um jeweils eine halbe
Bitzellenperiode verzögert und ergeben somit die in Fig. 5i bzw. 5k wiedergegebenen verzögerten Informationsanzeigeimpulssignale.
Das Verzögerungsglied D^ ist ausgangsseitig an Gatter
G11 und Gr1- angeschaltet, und das Verzögerungsglied Dg ist ausgangsseitig
an Gatter G10 und G12 angeschaltet. Das Eingangssignal
von der Klemme 25 gelangt zu den Gattern G10 und G11,
während das umgekehrte Eingangssignal vom Inverter I2 zu den
Gattern G12 und G15 gelangt. Jedes der Gatter G10 bis G13 empfängt
ausserdem vom Verzögerungsglied Dg Auftastimpulse des "zweiten"
Taktsignals (Fig.5e).
00 98 18/1329
BIe Ausgänge der Gatter JJ10 und G^, sind an den Setzeingang S
eines !Flipflops P1 angeschaltet. Die Ausgänge der Gatter G11
und G12 sind an den Zurücksetzeingang B des Flipflops F1 angeschaltet«
Am Ausgang 27 des Flipflops F1 erscheint das- in Fig.5m
wiedergegebene statische Ausgangesignal. Sie Ausgangsleitung
führt das Uhr- oder Taktimpulssignal (Fig.5e).
Sie von den Verzögerungsgliedern S~ und DQ bereitgestellten
Impulssignale (Fig.51 und 5k) verkörpern die erste Hälfte
jeder Informationsbitzelle des Eingangsinformationssignals. Diese Impulssignale werden durch die Gatter G1Q bis G1, mit*dem
Eingangsinformationssignal in der zweiten Hälfte jeder Informationsbitzelle,
wie durch das "zweite11 Taktimpulssignal (Fig.5e)
abgetastet, verglichen. Sie Gatter G11 und G12 sind ausgangsseitig
so zusammenge3ehaltet, daß sie am Funkt 38 ein das Flipflop
F1 zurücksetzendes "Gleich11-Signal bereitstellen, wenn die erwte
und die zweite Hälfte der betreffenden Informationsbitzelle gleich
sind. Sie Gatter G1Q und G1, sind ausgangsseitig so zusammengeschaltet,
daß sie am Punkt 39 ein das Flipflop F1 setzendes "Verschieden"
-Signal bereitstellen, wenn die erste und die zweite Hälfte der betreffenden Informationsbitzelle verschieden sind.
Sas Gatter G11 liefert ein "Gleich"-Signal, wenn die erste und
die zweite Hälfte einer Informationsbitzelle beide hochpegelig sind. Sas Gatter G12 liefert ein "GIeich"-Signal, wenn die
erste und die zweite Hälfte einer Bitzelle beide niederpegelig
00981871329
sind. Das Gatter G10 liefert ein "Verschiedeη"-Signal, wenn
die erste Hälfte niederpegelig, die zweite Hälfte dagegen hochpegelig ist. Bas Gatter G1, liefert ein "Verschieden"-Signal»
wenn die erste Hälfte hochpegelig, die zweite Hälfte dagegen
niederpegelig ist. Bas heißt« es wird, falls vorhanden» ein
Pegelübergang in der Mitte der Bitzelle wahrgenommen und entsprechend das Flipflop F1 gesetzt, so daß bei 27 ein eine "1"
anzeigender Ausgangspegel erscheint. Wird in der Mitte der betreffenden Bitzelle kein Pegelübergang wahrgenommen» so wird das
Flipflop F1 zurückgesetzt, so daß sein Ausgang 27 einen eine
n0" anzeigenden Pegel aufweist. Ss erscheint somit am Ausgang
des Flipflops Fj ein einfaches «tatisches' Informationssignal
von der in Fig.5m gezeigten Form·
Sodann ist eine Informationsauafallanzelgeschaltung
vorgesehen. Biese Schaltung enthält einen Inverter I*, der eingangsseitig an den "Gleich"-Ausgang 38 der Gatter G11 und G12
und ausgangsseitig über ein Gatter G1. an den Setzeingang S
eines Flipflops F2 angeschaltet ist. Ferner ist ein Inverter I*
eingangsaeitig an den "Verschieden"-Ausgang 39 der Gatter G10
und G1, und ausgangsseitig über das Gatter G1. an den Setzeingang S des Flipflops F2 angeschaltet. Bas Gatter G1^ empfängt
an einem dritten Eingang 40 Auftas timpul se des "zweiten" !Taktsignal (Fig.5e). Schliesslich ist der Ausgang des uszillators'
36 über die Leitung 42 an den Zurücksetzeingang R des FlipfJLops
F2 angeschaltet.
009818/1329
U998Λ 2
Im Betrieb der Schaltung wird das Flipflop P2 durch die
Ausgangsimpulse des Oszillators 36 (Fig.5c) jeweils zurückgesetzt.
Das Gatter G1 A wird während der Dauer eines anschliessenden
Impulses des "zweiten" Taktsignals (Fig.5e) durch ein
Signal über die Inverter I, und I. aufgetastet, wenn das Flipflop F1 weder-einen Setzimpuls noch einen Zurücksetzimpuls
empfängt. Das heißt, das Flipflop F2 wird dann gesetzt und erzeugt
an seinem Ausgang 44 ein einen Informationsausfall anzeigendes
Fehlersignalt wenn weder das Gatter G-J1 oder das Gatter.
ein "GIeich"-Signal noch das Gatter G1Q oder das Gatter G1, ein
"Verschieden"-Signal liefern.
Der Zustand, daß keines der Gatter G10 bis G1, ein Ausgangssignal
liefert, tritt aber dann ein, wenn die erste Hälfte oder die zweite Hälfte oder beide Hälften der betreffenden Informationsbitzelle
einen Zwischenpegel oder Zwischenwert zwischen denVfetten "hoch11 und "niedrig" annimmt bzw. annehmen.
Bin SignajL des Wertes "niedrig" erscheint am Eingang eines Gatters
als positives Signal , das durch Umkehrung im Inverter I2
erhalten worden, ist. Die gewünschte Ansprechcharakteristik kann dadurch erhalten werden,daß man für GQ bis G15 solche Gatter
verwendet, die auf einen gegebenen Schwellenwert übersteigende Signale ansprechen, dagegen auf Signale, die einen "Zwischenwert"
unterhalb dieses Schwellenwertes aufweisen, nicht ansprechen.
Wenn dann ein vom magnetischen Aufzeichnungsträger abgelesenes Signal infolge eines Fehxers oder Defekts im
009818/1329
Aufzeichnungsträger einen Teil mit einem Zwischenwert zwischen "hoch" und ''niedrig" aufweist, so wirkt sich dies als Abwesenheit
sowohl eines "G-Ieich"-Signals als auch eines "Verschieden"-Signals
am Ausgang der Gatter G1Q bis G-, aus, und es wird
am Ausgang 44 des Flipflops Fp ein "Ausfall"-Fehlersignal erzeugt.
Die Einrichtung ist somit in der lage, eine Warnung zu
geben, wenn ein Fehler sich daraus ergibt, daß eine Informationsbitzelle teilweise oder gänzlich, beispielsweise infolge
eines Defekts im Aufzeichnungsträger, ausfällt.
Fig. 7 zeigt schematisch eine abgewandelte Ausführungsform
des Godeumsetzers 16 nach Fig. 1 und 2, Dieser Umsetzer
übersetzt ebenfalls ein einfaches NRZ-Signal (statisches Signal), das von einem bchieDeregister geliefert wird, in ein selbstsynchronisierendes Ausgangssignal, das auf einem magnetischen
Aufzeichnungsträger mit verhältnismassig hoher Informationspackungsdichte
aufgezeichnet werden kann.
Fig. 6a zeigt den Verlauf eines einfachen statischen
Signals, das in diesem falle beispielsweise die isinärinforma-τίοη
101000 beinhaltet. Fig.6b zeigt.des Verlauf eines das InlOrmationssignal
begleitenden Taktsignals zum Ableiten der Informations Bits aus dem Informationssignal in regelmässig beabstandeten
Intervallen. Die Signale nach Fig. 6a und 6b sind von
<ler Art, wie sie üblicherweise von einer elektronischen Ziffernanlage
mit Schieberegister geliefert werden. Das Informationssignal
(Fig.6a) wird dem Eingang 10 des Umsetzers nach Fig. 7
0098 18/1329
zugeleitet, während das Taktsignal (Fig.bb) zum Taktgebereingang
12 des Umsetzers gelangt.
Der Umsetzer (Fig.7) enthält eine an den Eingang 10 '
angeschaltete inverterstufe I^, die das Eingangsinformationssignal
in ein umgekehrtes informationssignai überführt. Das Eingangssignal von der Klemme 10 gelangt ferner über ein Gatter
G-- zum Setzeingang eines ersten Flipflops F.j. Das Satter G^
sowie sämtliche anderen mit dem gleichen Symbol versehenen Gatter sind übliche UND-Gatter. Wie bereits erwähnt, kann man
natürlich auch andersartige Gatter verwenden, vorausgesetzt, daß man aie Polaritäten der betreffenden Signale und die Grundiunictionen
der Gatter entsprechend berücksichtigt. Der Inverter I .j ist ausgangsseitig über ein Gatter G£ mit dem Zurücksetzeingang
des Flipflops Fj verbunden. Die Gatter Gj und Gg werden
durch das Ausgangssignal c einer Taktgeberschaltung 14 aufgeta3teto
'■■-"..
Der "1"-Ausgang des Flipflops F1 ist über ein Gatter G,
mit dem Setzeingang eines zweiten Flipflops F2 verbunden. Der
O-Ausgang des Flipflops F^ ist über ein Gatter G. mit dem Zurückset
zeingang des Flipflops F2 verbunden. Die Gatter G^ und
G, werden durch ein von der Taktgeberschaltüng 14 geliefertes
Taktimpulssignal d aufgetastet.
Der Ausgang des Gatters G, ist ferner über eine Leitung
16 mit dem Tasteingang T eines tastbaren Flipflops F, verbunden.
009818/1329
Der O-Ausgang des Flipflops Fp ist über ein Gatter G5 mit dem
Tasteingang des Flipflops F, verbunden. Das Gatter G5 empfängt
ferner über die Leitung 18 das umgekehrte Eingangssignal vom Inverter-I« sowie von der Taktgeberschaltung 14 das Taktimpulssignal
c. In der an den 1-Ausgang des tastbaren Flipflops F^
angeschalteten Ausgangsleitung 20 erscheint das in,Fig. 6k
wiedergegebene selbstsynchronisierende Ausgangsinformationssignal. Dieses Signal enthält Pegelübergänge, die jeweils die
Grosse W1" verkörpern, sowie Pegelübergänge jeweils an der
Grenze zwischen zwei aufeinander folgenden Größen "0" .
Die Arbeitsweise des Umsetzers soll anhand der Figuren
und 7 erläutert werden. Eine später zu beschreibende Ausführungsform der im Block 14 in Fig.7 enthaltenen TaktgeDerschaltung
ist in Fig. 8 gezeigt. Die Taktgeberschältung 14 liefert das erste Taktimpulssignal c (Fig.6c) und das zweite T.aktimpulssignal
d (Fig.öd). Die Impulse des ersten Taktimpulssignals (Fig.6c)
liegen jeweils in der Mitte der Informationsbitzellen des Eingangsinformationssignals (Fig.6a). Die Impulse des zweiten
Taktimpulssignals (Fig.6d) liegen jeweils an den Grenzen der Informationsbitzellen des Eingangsinformationssignals (Fig.6a).
Die Gatter G- und Gp werden durch die Impulse des ersten
Taktimpulssignals c aufgetastet, so daß sie das Eingangsinformationssignal
(Fig.6a und 6e) und das umgekehrte Eingangs-
003018/1329
U 9-9-84 2
informationssignal (Fig.6f) an den Setzeingang bzw. den Zurücksetzeingang
des ersten Flipflops F1 weiterleiten. Daraufhin
erzeugt das Flipflop F1 aas in Fig.6g wiedergegebene verzögerte
Eingangsinformationssignal sowie das in Fig.6h wiedergegebene
verzögerte und umgekehrte Informationssignal. Die Ausgangesignale des Flipflops F1 sind gegenüber dem Eingangsinformationssignal
um eine halbe Bitzellenperiode verzögert.
verzögerten Ausgangssignale des Flipflops F1 gelangen
über die entsprechenden Gutter G^ und G^ zum Setzeingang
bzw. Zurüekaetzeingang des zweiten Flipflops F2* Die Gatter G*
und ö·* werden jeweils durch die Impulse des Taktimpuls signals d
(Fig.öd) aufgetastet, so daß die Ausgänge des zweiten Flipflops
F« ei*1 zusätzlich verzögertes informationssignal bereitstellen.
Dieses Signal ist gegenüber dem Eingangsinformationssignal um
eine Bitzellenperiode verzögert. Verwendet wird lediglich das umgekehrte ,und zusätzlich verzögerte Signal (Fig.6i) am O-Ausgang
des zweiten Flipflops F2.
Das Gatter fr* ist ausgangsseitig ferner über die Leitung
16 und ein- ODER-Gatter 17 mit dem Tasteingang T des tastbaren
Flipflops F, verbunden. Das Gatter G, stellt, wenn es
aktiviert istt in der Leitung 16 die Tast- oder Steuerimpuls«
16· (Fig.63) bereit. Die Tastimpulse 16« bewidcen jeweils ein
Umkippen des tastbaren Flipflops F^, so daß an dessen Ausgang
009818/1329
U99842
ein Signal von der in Fig.6k gezeigten Form mit Pegelübergängen
bei 16" erscheint.
Die Pegelübergänge 16" im Ausgangs signal 6k stellen jeweils Informationsbits des Wertes "1" dar, die den Informationsbits
"1" des Eingangsinformationssignals (Fig.6a) entsprechen.
Diese den Wert "1" anzeigende Pegeliibergänge 16" liegen
jeweils in der Mitte der Bitzellen des Ausgangssignals (Fig.6k).
Die im Ausgangssignal enthaltene Information ist in der Weise codiert,- daß ein Pegelübergang in der Mitte einer Bitzelle eine
"1", dagegen die Abwesenheit eines Pegelübergangs in der Mitte
einer Bitzelle eine "0" verkörpert.
Der Ausgang des Gatters Gr ist ferner über das ODER-Gatter
17 mit dem Tasteingang T des tastbaren Flipflops F* verbunden.
Das Gatter Gc stellt in seiner Ausgangsleitung 22 nur
dann einen Tastimpuls bereit, wenn es eingangsseitig einen Taktimpuls c (Fig.6c) und zugleich ein umgekehrtes Eingangsinformationssignal (Fig. 6f) über die Leitung 18 sowie ein zusätzlich
verzögertes und umgekehrtes Informationssignal (Pig..61)
vom zweiten Flipflop F2" empfängt. Die resultierenden Tastimpulse
2.2< (Fig.6j) rufen im Ausgangssignal 6k des Flipflops F-*
Pegelübergänge 22"· hervor.
Die Tastimpulse 22' sowie axe Pegelübergänge 22" erscheinen
jeweils nur an der Grenze zwischen zwei aufeinanderfolgenden Informationsbits 11O" im Ausgangsignal 6k. Die Mitten der
Q 0 9 (M 8/1329
Bitzellen des Ausgangssignals verkörpern jeweils den Wert "O"
und weisen Iceine Pegelübergänge auf, entsprechend dem obengenannten
Codierungsschema. Die Häufigkeit des Auftretens von
Pegelübergangen hängt von der im Signal enthaltenen Information
ab. Im Ausgangsinformationssignal (Fig.6k) haben die Pegelübergänge
einen Abstand von jeweils zwei Bitzellen, wenn die
Information aus abwechselnd den vierten "1" und "0n bestehen.
Besteht die Information durchwegs aus den Werten "1 "oder "11O1S
so beträgt der Abstand jeweils eine Bitzelle, während, wenn die Information die Form 100100100 hat, der Abstand jeweils eineinhalb
Bitzellen beträgt.
Das Ausgangsinformationssignal nach Fig.6k ist besonders
gut für die Aufzeichnung auf einem magnetischen Aufzeichnungsträger mit hoher Informationspackungsdiehte geeignet. Gemessen
an der G-rösse des Informationsinhalts hat das Signal verhaltnismässig wenig Pege!übergänge, indem pro Informationsbitzelie
niemals mehr als ein Pegelübergang vorhanden ist. Ferner
kann aus dem Signal ein Taktsignal zum Abfragen oder Auswerten des Informationsinhalts des Signals abgeleitet werden.
In mindestens jeder zweiten oder übernächsten Bitzelle des Signals tritt ein Pegelübergang auf. Will man ein Taktsignal
aus dem vom magnetischen Aufzeichnungsträger abgelesenen Signal
ableiten, so kann dies mit hilfe einer Einleitung oder eines Torspanns zu jeder aufgezeichneten Hachricht, und zwar vorzugs-
BAD OR(GINAt 00981871329 . .
i r £
weise in Form von mehreren aufeinanderfolgenden Werten "0M
(oder "1"), geschehen. Mit einem aolchen genormten Vorspann
lässt sich die richtige Phase des abgeleiteten Taktsignals sicherstellen.
(oder "1"), geschehen. Mit einem aolchen genormten Vorspann
lässt sich die richtige Phase des abgeleiteten Taktsignals sicherstellen.
Fig. 8 zeigt ein Ausführungsbeispiel einer für die Taktgeber
schaltung 14 nach Fig. 7 geeigneten Anordnung·' Die Eingangsklemme 12 (Fig.8) empfängt ein .Eingangstaktsignal von der in
Fig.9a"gezeigten Form. Der Inverter Ig kehrt dieses Signal um
(Fig.9b). Im nachgeschalteten Verzögerungsglied D-· wird das
umgekehrte Taktsignal verzögert (Fig.9c). Das Gatter G-g empfängt das Eingangstaktsignal (Fig.9a)' sowie das umgekehrte und verzögerte Eingangstaktsignal (Fig..9c) und erzeugt an seinem Ausgang ein Signal von der in Fig.9d gezeigten Form.
umgekehrte Taktsignal verzögert (Fig.9c). Das Gatter G-g empfängt das Eingangstaktsignal (Fig.9a)' sowie das umgekehrte und verzögerte Eingangstaktsignal (Fig..9c) und erzeugt an seinem Ausgang ein Signal von der in Fig.9d gezeigten Form.
Der Inverter I, erzeugt aus dem Eingangstaktsignal (Fig.9a)
ebenfalls das umgekenrte Taktsignal (Fig.9b). Im nachgeschalteten
Inverter I, wird das Signal abermals umgekehrt, und das'nachgeschaltete
Verzögerungsglied Dg liefert an seinem Ausgang ein
verzögertes Taktsignal (Fig.9e). Die Signale 9e und 9b gelangen
zum Satter G7, das an seinem Ausgang ein Signal von der in Fig.9f
gezeigten Form liefert. Durch Vereinigung der Signale nach Fig. 9d und 9f erhält man das Signal nach Fig.9g.Durch entsprechende
.Einstellung der Verzogerungsglieder D^ und D2 kann erreichi/
werden, daß das Signal nach Fig.9g die Form einer vollkommen
symmetrischen Eechteckschwingung hat.
symmetrischen Eechteckschwingung hat.
00 98 18/1328
Das Signal nach Fig.9g wird einerseits im inverter Ic umgekehrt
(Fig.yh) und andererseits im Verzögerungsglied D- verzögert
(Pig.9i). Diese beiden Signale gelangen zum Gatter G8,
das ausgangsseitig ein Signal von der in Fig.9j gezeigten Form
liefert, das für die Verwendung als Signal d in der Schaltung nach Fig.? geeignet ist. Das Signal nach ü'ig.93 wird im nachgeschalueten
Verzögerungsglied D, verzögert. Das resultierende verzögerte Signal (Fig.9k) ist für die Verwendung als Signal c
in aer ochaltung nach Fig.7 geeignet.
Fig.*11 zeigt das Schaltschema einer abgewandelten Ausführungsform
des Codeumsetzers d6 nach Fig. 1 und 4· Der Umsetzer
nach Fig.i1 übersetzt ebenxalis ein selbstsynchronisierendes Eingangsinformationssignal
in ein einfaches statisches Ausgangssignal mit dem gleichen digitalen Iriformationsinhalt.
Fig.10a zeigt den Verlauf eines selbstsynchronisierenden
Eingangsinformationssignal hoher Packungsdichte, in dem ein Pegelübergahg
jeweils in der Mitte einer den Wert "1" verkörpernden
Bitzelle und ein Pegelübergang jeweils zwischen zwei aufeiaanderfolgenie
Werte "O1' verkörpernden Bitzellen auftreten»
Das Eingangsinformationssignal nach Fig.10 a beinhaltet in diesem
beispielsweisen Falle die Binärinformation 000010111. Die
ersten vier MO"-Bits sollen hier einen gänzlich aus "0"-BItS
zusammengesetzten Vorspann für eine mit der Information 10111 beginnende Nachricht repräsentieren. Sin solcher Vorspann dient
0098 18/1329
zur Sicherstellung der richtigen Phasenlage der aus dem Eingangssignal abgeleiteten Taktimpulssignale* Fig. 1Ov zeigt
das Ausgangssignal im einfachen NRZ-Code, das für die Eingabe
in ein normales Schieberegister geeignet ist. Fig. 1Oq. zeigt ein Taktsignal, das als Schiebesignal für das Schieberegister
geeignet ist. .
Der obere Teil der Fig.11 zeigt denjenigen Teil des Umsetzers,
der aus dem Eingangssignal Taktimpulssignale ableitet. Der Signaleingang 10 (Fig.11) empfängt das Eingangssignal
(Fig.10a). Der Inverter Iv.. kehrt dieses Signal um (Fig.10b). Das
nachgeschaltete Verzögerungsglied D.. liefert eine umgekehrte
und verzögerte Version des Eingangssignals (Fig.10c). Das Gatter Gr- empfängt das Eingangssignal (10a) und das umgekehrte und
verzögerte Eingangssignal (Fig.10c) und erzeugt an seinem Ausgang
ein Signal von der in Fig. 10 d gezeigten Form. Das Gatter Gr^
sowie sämtliche anderen mit dem gleichen Symbol versehenen Gatter sind übliche UND-Gatter.
Der Inverter Ip liefert an seinem Ausgang ebenfalls die
umgekehrte Version (Fig.10b) des Eingangssignals (Fig.10a).-Der
Inverter I, kehrt dieses Signal abermals um, und am Ausgang
des nachgeschalteten Verzögerungsgliedes Dg erscheint eine verzögerte
Version (Fig.1Oe) des Eingangssignals. Die Signale nach
Fig.1Oe und 10b gelangen zum Gatter G2r das an seinem Ausgang
ein Signal nach Fig.10 f bereitstellt. Durch Vereinigen der
QÖ9818/1329
Signale nach Fig.10 d und 10f erhält man das Signal nach
Fig.10g.
Aus dem Signal nach Fig.10 g wird im Inverter I/ eine umgekehrte
Version (Fig.1Oh) und im Verzögerungsglied D* eine
verzögerte Version (Fig.1Oi) erzeugt. Diese beiden Signalversionen
werden in das Gatter G~ eingegeben und erzeugen an dessen
Ausgang ein Signal nach Fig.1Oj, das anschliessend an jeden
Pegelübefgang des .Eingangs signales (Fig.10a) einen Impuls
enthält. Das Signal nach Fig.1Oj gelangt zum Synchronisiereingang des Oszillators 10 mit dem ODER-Gatter Ga, dem Verzögerungsglied
D. und dem Verstärker A. Der Ausgang des Verstärkers A
ist auf einen Eingang des ODER-Gatters G. rückgekoppelt.
Jeder Impuls des zum ODER-Gatter G. gelangenden Signals
nach Fig.10g erscheint in der Ausgangsleitung 12 des Oszillators.
Außerdem wird jeder am Ausgang 12 erscheinende Impuls im Verzögerungsglied
D. verzögert, im Verstärker A verstärkt und durch
das ODSR-Gatter G. geschickt, so daß es abermals in der Ausgangsleitung
12 erscheint. Einmal in Gang gesetzt, erzeugt der Oszillator
fortlaufend eine Ausgangsimpulsfolge (Fig.10k) mit einer Periode gleich der halben Dauer einer Bitzelle des Eingangssignals.
Durch die verdoppelte Freq.ue.nz des Oszillatorausgangssignals
wird sichergestellt, daß jeder vom Gatter G* zum Oszillator gelangende Impuls als Synchronisierimpuls für
die Frequenzsteuerung des Oszillators wirkt.
009318/1329
Der Ausgang 12 des Oszillators ist einerseits an dien
Tasteingang Φ des tastbaren Flipflops TF und andererseits an den Eingang des Gatters Gc angeschaltet· Der Zurücksetzeingang
E des Flipflopa TP erhält vor Beginn der Einleitung oder
des Vorspanns einer Nachricht einen Zurücksetzimpuls, der sicherstellt,
daß das Flipflop TF mit der richtigen Phase auf
die auf seinen Tasteingang T gelangenden Oszillatorimpulse anspricht. Das Ausgangsimpulssignal des Flipflops TF (Fig.10m)
hat eine Folgefrequenz, die gleich der halben Folgefrequenz
des Oszillatorausgangssignals ist. Das frequenzhalbierte Aus«« gangssig'nal des Flipflops TF gelangt zum Gatter Gc und bewirkt,
daß dieses Gatter jfeden zweiten der Oszillatorausgangsimpuise
durchläßt« wodurch am Gatterausgang das Signal nach Fig.1On
erhalten wird. Aus diesem Ausgangssignal des Gatters Gc wird
durch Verzögern im Verzögerungsglied Dc ein "zweites" Taktimpulssignal
(Fig.10p) und durch nochmalige Verzögerung im Verzögerungsglied Dg ein "erstes" TaJctimpulssignal (Fig.1Oq)
erhalten.
Der untere Teil von Fig.11 umfasst diejenige Schaltungsanordnung,
die das Eingangsinformationssignal in ein Ausgangsinformationssignal
umsetzt. Die Signaleingangsklemme 10 ist einerseits an einen Eingang des Gatters Gg und andererseits
über den Inverter Ic an einen Eingang des Gatters G« ange- l
schaltet· Is liegen daher an diesen Eingängen der Gatter Gg
und G« das Eingangssignal (Fig.10a) bezw. das umgekehrte Ein-
009818/1329
gangaeignal (Pig.1Ob). Diese Signale sind im Anschluß an
Pig. 1Oq. noch einmal gezeigt» um ihren Einfluß auf die Gatter Gg
und G» besser zu verdeutlichen. Die Gatter Gg und G« empfangen
ferner das erste Taktsignal (Fig.1Oq).
Flipflope P1 angeschlossen, während der Ausgang des Gatters G^
alt dem ZurUclcsetzeingang R des Flipflops F1 verbunden ist.
Die entsprechenden Ausgangssignale t und u des Flipflops F1
sind in Fig.10t bezw. 10u gezeigt. Diese Ausgangssignale stellen verzögerte Versionen des Eingangssignals (Fig.10a) bzew.
des umgekehrten Eingangssignals (Fig.10b) dar. Die Verzögerung
beträgt ungefähr die halbe Dauer einer Bitzelle des Eingangssignal. Der Zustand des Eingangssignals nach Fig.10 a zum '
Zeitpunkt 20 des Auftretens eines Impulses des ersten Taktsignals (Fig. 1Oq.) wird im Zustand des verzögerten Eingangssignals nach Fig.10t zum Zeitpunkt 22 des Auftretens des nächstfolgenden Impulses des zweiten Taktsignals (Fig.10p) reflektiert
oder erinnert»
Die Gatter Gq, Gq, G1 q und G11 werden sämtlich durch
Impulse des zweiten Taktsignals (Fig.10p) aufgetastet. Das Gatter Gq empfängt ferner als Aktivierungssignale das verzögerte
umgekehrte Eingangs signal u vom Flipflop F1 und das Eingangssignal a von der Eingangsklemme 10. Das Gatter G« empfängt als
009818/1329
Aktivierungssignale aas Eingangsignal a und das verzögerte
Eingangssignal t vom Flipflop F1. Das Gatter G 10 empfängt
als weitere Aktivierungssignale das umgekehrte'verzögerte
Eingangssignal u vom Flipflop F1 und das umgekehrte Eingangssignal
b vom Inverter Ις. Das Gatter G11 empfängt als weitere
Aktivierungssignale das umgekehrte Eingangssignal b und das verzögerte Eingangssignal t vom Flipflop F1.
Die Ausgänge der Gatter G8 und G1^ sind an den Setzeingang
S des zweiten Flipflops F2 angeschaltet. Die Ausgänge der
Gatter G„ und G10 sind an den Zurücksetzeingang E des Flipflops F2 angeschaltet· Am Ausgang 30 des Flipflops F2 erscheint
ein einfaches statisches Signal (Fig.1Ov) mit dem Informationsinhalt des Eingangsinformationssignals nach Fig.10a*
Das zweite Flipflop F2 wird durch ein Ausgangssignal des
Gatters G« oder des Gatters G1Q zum Zeitpunkt des Auftretens
eines Impulses des zweiten !Eaktsignals (Fig. 1p) dann zurückgesetzt,
wenn zu diesem Zeitpunkt das Eingangssignal (Fig.10a
und 10b) das gleiche ist wie aas verzögerte Eingangssignal (Fig.10t und 1Ou). Wenn aas Flipflop F2 zuvor zurückgesetzt
worden ist, hat ein zusätzliches Zurücksetzeingangssignal
natürlich keinen Einfluß auf aen Ausgangszustand aieses Flipflops.
uas flipflop F2 wird vom Gatter G0 oder vom Gatter G11
zum Zeltpunkt des Auftretens eines Impulses des zweiten Taktsignais
Atfig'IOq.) dann gesetzt, wenn das Eingangssignal (Fig. 10a
009818/13 29
H99842
und 1Ob) zu diesem Zeitpunkt einen vom verzögerten Eingangssignal
(fig.10t und 1Ou) abweichenden Pegel hat. Durch den
Vergleich des Eingangssignals mit dem verzögerten Eingangssignal
wird ermittelt, ob das Eingangssignal jeweils.zwischen
den beiden Hälften einer Bitzelle einen Fegelübergang aufweist« Wenn zwischen dem Eingangsignal und dem verzögerten Eingangssignal
kein Unterschied besteht, so enthält die betreffende Bitzelle eine "0", die durch einen niedrigen Pegel ν am
Ausgang 30 des Flipflops F2 repräsentiert wird. Wenn zwischen
dem Eingangssignal und dem verzögerten Eingangssignal ein Unterschied
besteht, so befindet sich zwischen den beiden Hälften der betreffenden Bitzelle ein Pegelübergang im Eingangssignal.
Ein solcher Pegelübergang zeigt eine M1M an, die durch
einen hohen Pegel ν am Ausgang 30 des Flipflops P2 repräsentiert.
'
Am Ausgang 30 des Flipflops F2 erscheint ein einfaches
statisches Signal, das auf den Signaleingang eines üblichen .
Schieberegisters gegeben werden kann« Das am Ausgang des 7erzögerungsgliedes
Dg erzeugte "erste1* Taktsignal (Fig. 10g) wird
dem Taktausgang 32 zur Weiterleitung an den Schiebeeingang des Schieberegisters zugeleitet.
Es ist klar, daß das einfache statische Signal nicht ohne weiteres für die magnetische Ziffernwertaufzeichnung ohne eine
eigene taktgebende. Steuerspur verwendet werden kann, da nämlich
9818/1329
149984?
bei der Aufzeichnung einer langen Folge von "0"-Werten kein
Signal anwesend ist und die aufgezeichnete Information entweder die Abwesenheit eines Signals oder die Anwesenheit eines
oder mehrerer 11O"-Werte beim gleichen Signalabwesenheitspegel
bedeuten kann. Es wäre daher unmöglich, die Abwesenheit eines Signals infolge eines Fehlers von der Abwesenheit eines Signals
infolge des Vorhandenseins mehrerer aufeinanderfolgender "0M-Werte zu unterscheiden. Da ferner weder eine Folge von
nOM~Werten noch eine Folge von "1"-Werten in einem NRZ-Signal
irgendein !Taktsignal bereitzustellen vermag, ist es erforderlich,
in einer getrennten Spur ein solches Taktsignal aufzuzeichnen» Wenn daher Zifferninformationen magnetisch aufgezeichnet
werden sollen, ist es vorteilhaft, das NRZ-Signal in ein selbstsynchronisierendes Signal, und zwar ein solches, das
für jeden Ziffernwert ein Signalbit bereitstellt, umzuwandeln. Eine hierfür bekannte Codierungsmethode ist die Frequenzverdopplung, bei der die eine Binärgrb'sse durch einen Pegelübergang
und die andere Binärgrösse durch einen nichtvorhandenen
Fegelübergang dargestellt wird. Um ein selbstsynchronisierendes Signal bereitzustellen, wird dabei aber an der Grenze jeder
Bitzelle jeweils ein Pegelübergang vorgesehen. Der maximale
Abstand zwischen zwei Pegelübergängen, der mit T bezeichnet werden kann, entspricht zugleich dem Zeitintervall eines Bits.
Eine andere bekannte Codierungsart ist die Phasenaufzeichnung,
die der obenerwähnten Frequenzverdopplungsmethode weitgehend
009316/1329
ähnlich 1st, wobei jedoch die Pegelübergänge in der Mitte
der Bitzellen statt an deren Grenzen liegen* !Der maximale
Abstand T zwischen den Pegelübergängen entspricht ebenfalls dem Zeitintervall eines Bits.
Im Gegensatz zu den bekannten Methoden der PhasenaufZeichnung
und der FrequenzVerdopplung wird erfindungsgemäss'eine
Methode der "Verzögerungsmodulation" vorgeschlagen, bei der
für die eine Binärgrösse ("1") ein Pegelübergang und für
die andere Binärgrösse (n0n) ein verzögerter Pegelübergang vorgesehen
ist. Der Betrag der Verzögerung für die nOH-Pegelübergänge
hängt von der Aufeinanderfolge der Bits ab. An der Grenze
der einzelnen Bitzellen kann ein Pegelübergang vorhanden
sein oder auch nicht. Bei der Aufzeichnung mit Yerzögerungsmodulation
braucht an der Grenze der einzelnen Bitzellen kein
Übergang zum niedrigeren Signalpegel vorhanden zu sein, um die nächste Binargrösse aufzuzeichnen. Sas heißt bei den bekannten
Einrichtungen sind für jedes Bit zwei Pegelübergänge
erforderlich, während bei der erfindungsgemässen Einrichtung
mit Verzögerungsmodulation nur ein einziger Pegelübergang für die Aufzeichnung der einen Binärgrösse oder einer Folge von
mindestens zwei der anderen Binärgrössen verwendet wird. Pies
ergibt einen maximalen zeitlichen Abstand T zwischen den einzelnen
Pegelübergängen, bei dem mindestens ein Pegelübergang für jeweils zwei Bits vorhanden ist. Man kann daher mit der
BAD ORfQlNAL 009818/1329
erfindungsgemäßen Verzögerungsmodulationseinrichtung zweimal
soviel an Information mit der gleichen Frequenz, wie sie bei den bekannten Einrichtungen verwendet wird, aufzeichnen. Beispielsweise
ergibt das Verzögerungsmodulationssignal nach Pig.3i eine Signalrorm, in der die doppelte Menge an Information
mit der gleichen Aufzeichnungsfrequenz enthalten ist, wobei gleichwohl für eine einwandfrei genaue Taktinformation gesorgt
ist. Wie oben ausgeführt, kann bei einem derartigen Signal zwischen
der durch die Binärgrösse "0rt bedingten Signalabwesenheit
und der durch einen Fehler bei der Aufzeichnung bedingten Signalabwesenheit unterschieden werden.
In den Schaltungsanordnungen nach Fig.2 und 7 werden die
ankommenden Informations- und Taktsignale empfangen und so
gegeneinander verschoben, daß diejenigen Fegelübergänge, die die Größe W1" repräsentieren, in der Mitte der entsprechenden
Bitzellen verbleiben und für jede "1" ein eigener Pegelübergang vorhanden ist. Diejenigen Pegelübergänge, die die Größe "Ο"
repräsentieren, werden so verzögert, daß sie an die entsprechenden
Bitzellengrenzen zu liegen kommen· Die Pegelübergänge zwischen
zwei aufeinanderfolgenden M0M-werten werden beibehalten,
während die eine einzige "0" repräsentierenden Pegelübergänge
eliminiert werden, so daß kein eine "0" repräsentierender
Pegelübergang zwischen zwei "1 "-Werten eingeschoben ist. JübenfalJLs
sind für zwei aufeinanderfolgende "1"-Werte keine Pegelübergänge
an den Bitzeliengrenzen vorhanden.
009818/1329
Die Schaltungsanordnung©!! nach Fig.4 und 11 erzeugen
aus dem verzogerungsmoüuiierten Eingangssignal ein einfaches statisches Ausgangssignal mit sämtlichen erforderlichen Informationen.
Dabei wird das selbstsynchronisierende Signal in
der Weise decodiert, daß die positiven und"negativen Hälften
des Eingangssignals voneinander getrennt werden und die Schaltung
getrennt durchlaufen.- Man erhält auf diese Weise aus
jedem Binärbit Ausgangsgruppierungen in zwei Kombinationen. Die entsprechenden Kombinationen werden durch die Decodiermatrix
deeodiert, wobei die Gresamtenergie jeder Sleitzelle
durch zweimaliges Abfragen innerhalb jeder Zelle erfaßt wira·
Ein durch einen Pehier bedingter Ausfall liefert daher keine
Energie, was eindeutig von entweder einer "0" oder einer n1"
unterschieden werden kann. Ebenso wird ein etwaiger Störimpuls
unterdrückt oder als Fehler indentifiziert,_ da ein solcher
. impuls nicht eine derjenigen Ausgangsgruppierungen erzeugen kann, die von der Matrix als isinärbit erkannt werden.
0 098 18/1329
Claims (1)
- Patentansprüche1. Einrichtung für die magnetische Aufzeichnung und Wiedergabe von einfachen statischen Informationssignalen mit begleitenden Taktimpulssignalen, gekennzeichnet durch einen ersten Umsetzer (16), der mit Hilfe des Taktimpulesignals das Informationssignal in ein selbstsynchronisierendes Informationssignal, in dem jeweils ein Pegelübergang, der ein Binärbit des einen Wertes repräsentiert, in der Mitte einer Bitzelle und ein Pegelübergang, der zwei aufeinanderfolgende Binärbits des anderen Wertes repräsentiert, zwischen zwei benachbarten Bitzellen auftreten, übersetzt? eine Einrichtung (20) zum Aufzeichnen des selbstsynchronisierenden Informationssignals auf einem magnetischen Aufzeichnungsträger; eine Einrichtung (23) zum Ablesen des selbstsynchronisierenden Informationssignals vom magnetischen Aufzeichnungsträger; eine an die Ableseeinrichtung angeschaltete Schaltungsanordnung (36, Pig.4), die aus dem abgelesenen Informationssignal das laktimpulssignal ableitet; und einen zweiten Umsetzer (26), der mit Hilfe des abgeleiteten Taktimpulssignals das abgelesene informations signal in ein einfaches statisches Signal rticJcübersetzt. /98187 13292. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß mit der Schaltungsanordnung zum Ableiten des Taktimpulssignals und dem zweiten Umsetzer eine Informationsausfallanzeigeschaltung gekoppelt ist, die ein Fehlersignal erzeugt, wenn eine Informationsbitzel^e,beim Ablesen, rom magnetischen Aufzeichnungsträger teilweise oder gänzlich ausfällt.3. Einrichtung nach Anspruch !,dadurch g e k e η nze i c h η e t , daß der erste Umsetzer folgende Schaltungselemente enthält: eine erste Gatteranordnung, die das Informationssignal so mit dem !Taktimpulssignal vereinigt, daß für jedes Informationsbit Pegelübergänge erzeugt werden, wobei ein solcher Pegelübergang in der Mitte der entsprechenden Bitseil· ein Binärbit des einen Wertes repräsentiertj ein Verzögerungsglied» das .diejenigen Pegelübergänge, die Binärbits des anderen Wertes repräsentieren, an die entsprechenden Bitzellengrenzen verschiebt; eine zweite Gatteranordnung, die solche Pegelübergänge eliminiert, die ein einzelnes Binärbit des anderen Wertes zwischen zwei Binärbits des einen Wer-, tes repräsentieren; und eine an die beiden Gatteranordnungen angeschaltete tastbare Schaltungsanordnung, welche die Ausgangssignale der Gatteranordnungen in das selbstsynchronisierende Informations signal Übersetzt.00 98 18/13 294· Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Umsetzer folgende Schaltungselemente enthält! ein tastbares Flipflopj eine erste Gatteranordiiung, die Jeweils bei Empfang eines "!"-Wertes des Informationssignals den Taktimpuls zum Tasteingang des tastbaren Flipflops weiterleitet; eine Einrichtung, die das Taktimpulssignal um eine halbe Bitzellenperiode des Informationseignale verzögert; und eine zweite Gatteranordnung, diedem Tasteingangdes tastbaren Flipflops ein verzögertes Impulssignal zuleitet, derart, daß am Ausgang des tastbaren· Flipflops das selbstsynchronisierende Informationssignal erscheint, in dem ein Pegelübergang für jeden "!"-Wert und ein Pegeltibergang jeweils an der Grenze zwischen zwei aufeinanderfolgenden "O«-Werten vorbanden sind.5. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erst« Umsetzer aus folgenden Schaltungselementen besteht ρ einer ersten Gatteranordnung und einem Inverter, die an den beta- bezw« Zurücksetzeingang eines ersten Flipflopβ angeschlossen sind, um das Informationssignal zu verzögern} einer durch das Tastimpulseignal aufgetasteten zweiten Gatteranordnung, die zwischen den einen Ausgang des ersten Flipflops und den Tasteingang einee tastbaren Flipflops geschaltet ist, um ein Informaxionseignal bereitzustellen, in dem der eine Binärwert durch einen Pegelübergang in der Mitte einer Bitzelle repräsentiert wird; einer dritten Gatteranordnung und einem00981871329zweiten Plipflop, die,an den anderen Ausgang dee ersten Flipflops angeschaltet sind, um denjenigen Teil des Informationesignals, der den zweiten Binärwert repräsentiert, zusätzlich zu verzögern; und einer durch das Taktimpuleeignal aufgetasteten vierten Gatteranordnung, die zwischen einen Ausgang des zweiten Flipflops und den Tasteingang des tastbaren Flipflops geschaltet ist, um ein Informationseignal bereitzustellen, in dem jeweils zwei aufeinanderfolgende Binärbits des anderen Wertes durch einen Pegelübergang zwischen zwei Bitzellen repräsentiert werden.6., Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite umsetzer eine Vergleiehersehaltung enthält, welche die Information in der ersten Hälfte leder Bitzelle des abgelesenen selbstsynchronisierenden Informationssignals jeweils mit der Information in der zweiten Hälf/c© der gleichen Bitzelle vergleicht und, wenn die beiden Informationen gleich sind, ein "G-leieh11-Ausgangssignal, dagegea wenn die beiaen InformaTionen verschieden sind, ein "Verschieden"-Ausgangssignal erzeugt, wobei diese Ausgangssignale dem Setzeingang bzw» dem Zurücksetzeingang eines yiipfioi-s zugeleitet werden, das an seinem Auegang das statische Sigaal /bereitstellt. ' _ _ ."."■■■■;7. Jfiinriöatttng naoh Anspruch 6, dadurch gtfeennzeichket, daß da» H(Jleiohn-Ausgangeeign«l und dme nVer»©ßi9den"-Auigangsaignal einer Warneignalschaltüng zugeleitet und dortBAD GRIGINALO0981$/132Ö1*990.4?ait tine» Taktsignal Terelatgi w€n€®»t iOTaÄ fi~ ä ein Warnsignal erzeugt wird, wenn wedtr ein "eieich^ u ^augBeignal noch ein N79reohieden*-Au8gangsBlgiial erscheint»8. Einrichtung nach Anspruch 6S dadurch gekennzeichnet» daß die Vergleicherschaltung die positiven und di« negativen Hälften des abgelesenen Signale voneinander trennt und eine Gatteranordnung enthält, die sowohl die positive ale auch die negative Information in der ersten Hälfte jeder Bitzelle mit der positiven bzw» der negativen Information in der zweiten Hälfte der betreffenden Bitzelle vergleicht«9. Einrichtung nach Anspruch 0, dadurch gekennzeichnet, daß der zweite Umsetzer einem durafe das abgeleitete Taktimpuls signal synchronisierten oscillator enthält, der @lft 9rstes Taktsignal mit jeweils einem in d@sf ersten Hälfte jeder Bingangsbitzelle auftretend®« Impuls sowie,etm sweitee Taktsignal mit jeweils einem in der zweiten Hälft® ^sder Eingangsbitzelle auftretenden Impulsto» Sinriehtung nach ijsspruclL 9, dadurch gekennzeichnet» d&6 die Periode See Oep-.illatore gleich äer halben Dauer jeder Bitzell9 ist. j11 · ü»f!*taerauhaltung »u» Üfcersetien «ineβ einfachen ■t*tieoö<iii InformationeeignalB mit eitttH bereitenden fakt* φ in ein eelbstgynehroniiieseM«· Iiifoxsationc-BAD149984? jsignal, gekennzeichnet durch eine erste. Gatteranordnung, di· durch 7treinigtη dee Xnformationssignale mit den Taktimpulssignal Ptgtlübergängt lir jedes Informationsbit erzeugt,' «obei ein toloher Pegelübergang in der Mitte der entsprechen-♦ -den Bitteile ein Binärbit des einen Wertes repräsentiert; eine Verzögerungseinrichtung, die diejenigen Pegelübergänge, die ' ' Binärbitβ des anderen Wertes repräsentieren» an die entsprechenden Bitsellengrenzen Terechiebtj eine zweite Gatteranord- llung, die diejenigen Fegelübergänge eliminiert» die ein ein- j- ■ ■ ' s»einte Binärbit des anderen Wertes zwisohen zwei Binärbits !des einen Wertes repräsentieren} und eine an die beiden Satter* anordnungen angeeoniossene tastbare Schaltung, welche die AuegAngesignale der Gatttranordnungen in das stibetsynchronieierende Informationieignal ilbersetst·12· Uasetierschaltung sum Übersetzen eines einfachen statischen Inforaationeeignals mit einem begleitenden Taktiapuloeignal in ein selbstsynohronisierendes Infonaationeeignal, gek^nmeiohnet durch ein erstes Jlipflop, das die posit ire n und negatiren Teilt des Informationssignale, welche die beiden Binärwerte repräsentieren, verzögert; eine erste Gatteranordnung, die mit einen Eingang zwecks Vereinigung des verzögerten Teils des Xnformationssignals mit dem laktimpulssignai an das erste Plipflop angeschaltet und ferner mit dem Xafcteingang eines tastbaren Ilipflope verbunden ist, um ein""-■ Q09818M329Informationssignal bereitsuetelien, in dem der durch den einen verzögerten Teil repräsentierte Binärwort als Pegel-übergang in der Mitte einer Bitzelle erseheintj und eine zwischen den Ausgang des ersten Flipflops und den Tasteingang des tastbaren Flipflops geschaltete zweite Gatter- und Verzögerungsanordnung, die den anderen verzögerten Teil des Informationseignale fcueätslich verzögert und mit einem verzögerten Taktimpuls vereinigt, wobei das Informationssignal am Ausgang des tastbaren Flipflops jeweils zwei aufeinanderfolgende Binärbits des anderen wertes durch einen Pegelübergang zwischen,zwei Bits repräsentiert. «—~13. Umsetzerschaltung zum tibersetzen eines selbetsynchronisierenden Informationseignale in ein einfaches statisches Informationssignal, gekennzeichnet durch eine Vergleicherschaltung, welche die Information in der ersten Hälfte jeder Bitselle des abgelesenen selbstsynehronisierenden Informationssignals jeweils mit der Information in der zweiten Hälfte der gleichen Bitselle vergleicht und, wenn die beiden Informationen gleich sind, ein "gleich"-Ausgangssignal, dagegen wenn die beiden Informationen verschieden sind, ein "Verschieden"-Ausgangesignal erzeugt, wobei diese beiden Ausgangseignale auf den Setzeingang oezw. den Zurücksetzeingang, eines Flipflops gekoppelt werden, um das statische Signal zu erzeugen.Ö0 9818/T3 29149984?14· Umsetzerschaltung nach Anspruch 15» dadurch gekennzeichnet, daß das HGrleichM-Ausgangssignal und das "Verschieden"-Aus gangs signal einer Warnsignalschaltung zugeleitet und dort mit einem Taktsignal vereinigt werden, derart, daß ein Warnsignal erzeugt wird, wenn weder ein MQ-leichw-Ausgangssignal noch ein "Verschieden"-Ausgangssignal anwesend ist«15. Umsetzerschaltung nach Anspruch 13, dadurch gekennzeichnet, daß die Vergleichsschaltung die positiven und die negativen Hälften des abgelesenen Signals voneinander trennt und eine Gatteranordnung enthält, die sowohl die positive als auch die negative Information in aer ersten Hälfte jeder Bitzelle mit der positiven bzw. der negativen Information in der zweiten Hälfte der betreffenden BitzeHe vergleicht.16. Verfahren zum Übersetzen eines einfachen statischen Informationssignals mit einem begleitenden Taktimpulssignal in ein selbstsynchronisierendes Informationssignal, dadurch gekennzeichnet« daß das Informationssignal mit dem Taktimpulssignal so vereinigt wird» daß Pegelübergäage für jedes Informationsbit erzeugt werden, wobei ein solcher Pegelübergangin aer mitte einer Bitzelle ein Binärbit dee ©Inta Wertete repräsentiert! daß diejenigen Pegelübergänge, di· Binärbite des anderen Wertes repräsentieren, durch Verengerung an djle entsprechenden tiitzellengrenzen verschoben werden? daß di*jeni-BADν ;gen Pegelübergänge, dl® ein eisselmts BinärMt des anderen Wertes zwischen zwei Binärbite des einen Wertes repräsentieren, eliminiert werden* und daß die resultierenden Signal» ! in das selbstsynehronlsierende Inforaationssignel übersetzt werden«17· Verfahren zum Übersetzen eines einfachen statischen Informationssignals alt einem begleitenden Ta'Jetimpulesiga&l in ein selbetsynchronlsierendes Informatlonssignal» dadurch gekennzeichnet, daß sowohl die positiven als auch die negativenfeile des Informationseignais, welche die beiden Binärwerte repräsentieren, verzögert werden| daß durch Vereinigen des einen verzögerten Seils des Informationssignals mit dem Taktimpulssignal ein Informationssignal bereitgestellt wird, in dem der den einen Binärwert repräsentierende verzögerte Teil durch einen Pegellibergang in der Mitte einer Bitzelle wiedergegeben ist! und daß der andere verzögerte feil des Informationssignale zusätzlich verzögert und alt einem verzögerten Taktiapula vereinigt wird, wobei im Informationssignal je zwei aufeinanderfolgend« Bits des andere» Binärwertes durch einen Pegelübergang: zwischen swei Bits repräsentiert wird·18· Yeriahraa sum 8fetrs#tze» einee aelbetayncferonisierenden. Informationssignali In ein «iafa^h·« stmliiachee^informa- i tlomsslgnalJ- dadug-eit gekenn^eiehajy| a ; imf die Information in ~: d«r e*it«n Hilft· !«fifts Bitaelle dta afegeleaefteß a#lbet»yn-i.· l · -"it·H9984?oni'onieier enden Informationesignale mit der Information in der «weiten Hälfte der gleichen. Bit zeflle rergliehen wird - und daß,* wenn die beiden Informationen gleioh sind, ein "Gleioh"-auigangeeignal, dagegen wenn die beiden Informationenverschieden sind, ein "Verschieden"-Ausgangssignal er- stttgt wird, und daß aus diesen Ausgangrosignalen das stati-eohe Signal abgeleitet wird.19* Verfahren naoh Anspruch 18, dadurch gekennzeichnet» daß das "öleich"-Auegangesignal und das "Verschieden"-Auegange-Bignal Mit eines Taktsignal vereinigt werden, derart, daß ein Warnsignal erzeugt wird, wenn weder ein "aleich"«-AuBgang8-signal noch ein "Verschieden"-Auegangseignal anwesend ist.20* Verfahren nach Anspruch 18, ftfr^ujghdaß die positiren und die negativen Hälften des abgelesenen Signale Toneinander getrennt werden und daß sowohl die positire als auch die negatire Information in der ersten Hälfte 3eder BitBelle »it der positiren bzw« der negativen Information in der »weiten Halfte der betreffenden Bitzelle verglichen wird·00 9818/13 29
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US46793265A | 1965-06-29 | 1965-06-29 | |
US46793165A | 1965-06-29 | 1965-06-29 | |
US467841A US3414894A (en) | 1965-06-29 | 1965-06-29 | Magnetic recording and reproducing of digital information |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1499842A1 true DE1499842A1 (de) | 1970-04-30 |
DE1499842B2 DE1499842B2 (de) | 1973-10-18 |
DE1499842C3 DE1499842C3 (de) | 1974-05-09 |
Family
ID=27413030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1499842A Expired DE1499842C3 (de) | 1965-06-29 | 1966-06-28 | Einrichtung zur Codeumwandlung eines einfachen NRZ-Signals in ein selbsttaktierendes NRZ-Signal |
Country Status (5)
Country | Link |
---|---|
US (2) | US3422425A (de) |
JP (1) | JPS5113007B1 (de) |
DE (1) | DE1499842C3 (de) |
GB (1) | GB1138609A (de) |
SE (1) | SE329040B (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1482006A (fr) * | 1966-02-09 | 1967-05-26 | Labo Cent Telecommunicat | Perfectionnements aux procédés de transmission en modulation codée d'impulsions |
US3537082A (en) * | 1968-04-19 | 1970-10-27 | Rca Corp | Decoder for self-clocking digital magnetic recording |
JPS5040338B1 (de) * | 1968-12-04 | 1975-12-23 | ||
US3631463A (en) * | 1969-03-10 | 1971-12-28 | Sperry Rand Corp | Self-clocked encoding scheme |
US3623074A (en) * | 1969-06-27 | 1971-11-23 | Ibm | Digital data recovery by wavelength interpretation |
GB1338237A (en) * | 1969-12-22 | 1973-11-21 | Union Carbide Corp | Hydroformylation process |
US3626395A (en) * | 1970-05-06 | 1971-12-07 | Burroughs Corp | Dual clocking recording and reproducing system for magnetic data |
US3678503A (en) * | 1970-07-06 | 1972-07-18 | Honeywell Inc | Two phase encoder system for three frequency modulation |
US3671960A (en) * | 1970-07-06 | 1972-06-20 | Honeywell Inc | Four phase encoder system for three frequency modulation |
US3697977A (en) * | 1970-07-06 | 1972-10-10 | Honeywell Inc | Two phase encoder system for three frequency modulation |
US3656149A (en) * | 1970-11-23 | 1972-04-11 | Honeywell Inf Systems | Three frequency data separator |
US3691553A (en) * | 1970-12-01 | 1972-09-12 | Gen Motors Corp | Method and apparatus for decoding digital information |
US3750121A (en) * | 1971-06-18 | 1973-07-31 | Honeywell Inc | Address marker encoder in three frequency recording |
US3728716A (en) * | 1971-07-29 | 1973-04-17 | Rca Corp | Digital signal decoder using two reference waves |
US3774178A (en) * | 1971-08-18 | 1973-11-20 | Int Video Corp | Conversion of nrz data to self-clocking data |
US3810111A (en) * | 1972-12-26 | 1974-05-07 | Ibm | Data coding with stable base line for recording and transmitting binary data |
US3815122A (en) * | 1973-01-02 | 1974-06-04 | Gte Information Syst Inc | Data converting apparatus |
US3848251A (en) * | 1973-07-02 | 1974-11-12 | Ibm | Logical circuitry for recovering rpm decoded prm recorded data |
IT991746B (it) * | 1973-07-13 | 1975-08-30 | Olivetti & Co Spa | Sistema per la registrazione di informazioni su un supporto magnetico |
FR2246117B1 (de) * | 1973-09-28 | 1976-05-14 | Labo Cent Telecommunicat | |
US3942124A (en) * | 1973-12-26 | 1976-03-02 | Tarczy Hornoch Zoltan | Pulse synchronizing apparatus and method |
US4034348A (en) * | 1976-06-28 | 1977-07-05 | Honeywell Information Systems, Inc. | Apparatus, including delay means, for sampling and recovering data recorded by the double transition recording technique |
JPS54149718U (de) * | 1978-04-10 | 1979-10-18 | ||
JPH04150612A (ja) * | 1990-10-15 | 1992-05-25 | Mitsubishi Electric Corp | 半導体集積回路 |
EP3623347A1 (de) | 2018-09-17 | 2020-03-18 | Yara International ASA | Verfahren zum entfernen einer verunreinigung aus abwasser einer industrieanlage und system zur durchführung dieses verfahrens |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2927305A (en) * | 1951-05-23 | 1960-03-01 | Timing equipment | |
US2937371A (en) * | 1955-07-26 | 1960-05-17 | Curtiss Wright Corp | Information transfer system |
US3047853A (en) * | 1958-04-04 | 1962-07-31 | Ibm | Signal converter |
US3264623A (en) * | 1960-05-03 | 1966-08-02 | Potter Instrument Co Inc | High density dual track redundant recording system |
US3235855A (en) * | 1961-10-02 | 1966-02-15 | Honeywell Inc | Binary magnetic recording apparatus |
GB950133A (en) * | 1961-12-22 | 1964-02-19 | Potter Instrument Co Inc | Improvements in or relating to high density recording systems |
US3300578A (en) * | 1963-06-12 | 1967-01-24 | Bell Telephone Labor Inc | Data transmission |
DE1252245B (de) * | 1964-02-06 |
-
1965
- 1965-06-29 US US467931A patent/US3422425A/en not_active Expired - Lifetime
- 1965-06-29 US US467932A patent/US3452348A/en not_active Expired - Lifetime
-
1966
- 1966-06-13 GB GB26260/66A patent/GB1138609A/en not_active Expired
- 1966-06-28 SE SE08777/66A patent/SE329040B/xx unknown
- 1966-06-28 JP JP41042958A patent/JPS5113007B1/ja active Pending
- 1966-06-28 DE DE1499842A patent/DE1499842C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
SE329040B (de) | 1970-09-28 |
GB1138609A (en) | 1969-01-01 |
US3452348A (en) | 1969-06-24 |
US3422425A (en) | 1969-01-14 |
DE1499842C3 (de) | 1974-05-09 |
JPS5113007B1 (de) | 1976-04-24 |
DE1499842B2 (de) | 1973-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1499842A1 (de) | Einrichtung fuer die magnetische Aufzeichnung und Wiedergabe von einfachen statischen Informationssignalen | |
DE2847800C2 (de) | Digitales Informationsverarbeitungssystem zur Datenformatierung | |
DE2557864C3 (de) | Schaltungsanordnung zur Beseitigung von Zeitbasisfehlern, mit denen Informationssignale in aufeinanderfolgenden Intervallen auftreten | |
DE2844216C2 (de) | Erzeugung von Synchronisier-Bitfolgemustern bei Code mit begrenzter Lauflänge | |
DE2606688C2 (de) | Signalverarbeitungsschaltung zum Decodieren einer Signalform | |
DE2711526A1 (de) | Verfahren und anordnung zur sequentiellen uebertragung von binaerdaten in aufeinanderfolgenden bitzellen eines uebertragungskanals | |
DE2460979A1 (de) | Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung | |
DE3404416A1 (de) | Digitaler detektor fuer klasse iv-teiluebertragungs-signalgeber | |
DE1940021B2 (de) | Impulsdiskriminatorschaltung | |
DE2300179C2 (de) | Schaltungsanordnung zum Aufzeichnen von Magnetisierungsmustern auf einem magnetischen Aufzeichnungsträger | |
DE3226642A1 (de) | Datenlesegeraet zur verwendung bei der datenuebertragung | |
DE2659468A1 (de) | Harmonisch und anharmonisch arbeitender phasendetektor | |
DE2349685A1 (de) | Verfahren und vorrichtung zum wiederauffinden binaer kodierter daten | |
DE2719309C3 (de) | Serielle Datenempfangsvorrichtung | |
DE1913622C3 (de) | Schaltungsanordnung zur Taktrückgewinnung | |
DE3724572C2 (de) | ||
DE2803424A1 (de) | Detektor-schaltung | |
DE1242688B (de) | Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen | |
DE3331205C2 (de) | ||
DE3787267T2 (de) | Gerät zur digitalen Datenaufzeichnung. | |
DE1919871C3 (de) | Schaltungsanordnung zur Erzeugung von Taktimpulsen aus einem Eingangssignal | |
DE2628907C2 (de) | Verfahren zur gleichzeitigen Übertragung eines Hauptpulses und zweier hiervon abgeleiteter Hilfspulsationen | |
DE2444218C2 (de) | Verfahren und anordnung zum darstellen von digitalen daten durch binaersignale | |
DE2428444A1 (de) | Einrichtung zur codierung bzw. decodierung von binaerdaten | |
DE1299309B (de) | Datenempfangsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |