[go: up one dir, main page]

DE1141724B - Verfahren zum Herstellen eines p-n-UEbergangs in einer einkristallinen Halbleiteranordnung - Google Patents

Verfahren zum Herstellen eines p-n-UEbergangs in einer einkristallinen Halbleiteranordnung

Info

Publication number
DE1141724B
DE1141724B DES73904A DES0073904A DE1141724B DE 1141724 B DE1141724 B DE 1141724B DE S73904 A DES73904 A DE S73904A DE S0073904 A DES0073904 A DE S0073904A DE 1141724 B DE1141724 B DE 1141724B
Authority
DE
Germany
Prior art keywords
layer
semiconductor
substrate
grown
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DES73904A
Other languages
English (en)
Other versions
DE1141724C2 (de
Inventor
Dr Richard Wiesner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL275313D priority Critical patent/NL275313A/xx
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE1961S0073904 priority patent/DE1141724C2/de
Priority to CH17662A priority patent/CH415856A/de
Priority to US193270A priority patent/US3260624A/en
Priority to FR896985A priority patent/FR1321379A/fr
Priority to GB17968/62A priority patent/GB966257A/en
Publication of DE1141724B publication Critical patent/DE1141724B/de
Application granted granted Critical
Publication of DE1141724C2 publication Critical patent/DE1141724C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/039Displace P-N junction
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/049Equivalence and options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/151Simultaneous diffusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/919Compensation doping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/923Diffusion through a layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Bipolar Transistors (AREA)

Description

DEUTSCHES
PATENTAMT
S 73904 VIII c/21g
ANMELDETAG: 10. MAI 1961
BEKANNTMACHUNG
DER ANMELDUNG
UNDAUSGABE DER
AUSLEGESCHRIFT: 27. DEZEMBER 1962
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines p-n-Übergangs in einer einkristallinen Halbleiteranordnung, bei dem aus einem mit Donatoren und Akzeptoren verschiedener Diffusionskonstante dotierten Gebiet des Halbleiterkörpers, in welchem die Störstellenart mit dem kleineren Diffusionskoeffizienten überwiegt, beide Störstellenarten gleichzeitig in ein benachbartes Gebiet unter Bildung eines p-n-Übergangs in diesem benachbarten Gebiet eindiffundieren.
Es ist ein Verfahren zur Herstellung einer elektrischen Halbleiteranordnung bekannt, bei dem auf einen Körper aus Halbleitermaterial ein Legierungsstück, das ein langsam diffundierendes Material von dem einen Leitungstyp und ein rasch diffundierendes Material vom entgegengesetzten Leitungstyp enthält, aufgebracht wird. Die Halbleiteranordnung wird auf eine Temperatur erhitzt, die ausreichend hoch ist, das Legierungsstück zum Schmelzen und zum Legieren mit einem Teil des Körpers zu bringen. Die geschmolzene Legierung wird dann geringfügig abgekühlt und das in ihr aufgelöste Körpermaterial zur Wiederausscheidung gebracht. Während einer Diffusionsperiode wird die Halbleiteranordnung auf einer erhöhten Temperatur gehalten, so daß das langsam diffundierende Material eine erste Diffusionsschicht im Körper bildet und das rasch diffundierende Material eine zweite Diffusionsschicht vom entgegengesetzten Leitungstyp im Körper bildet. Die so hergestellte Schichtenfolge bildet den sogenannten »Hakenkollektor« eines Transistors, bei dem auf diese Weise die den »Haken« im Potentialverlauf verursachende Schicht hinsichtlich ihrer Dicke und ihres Leitungstyps in definierter Weise hergestellt werden soll.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, in der Basiszone eines Transistors, die durch epitaktisches Aufwachsen auf einer Unterlage hergestellt wird, ■ bei der also Epitaxie zwischen dem Kristallgitter der Basiszone und dem der Unterlage vorhanden ist, eine Dotierung zu erzeugen, bei der die Leitfähigkeit in der aufgewachsenen Zone in Richtung auf die Unterlage von einem kleinen Wert beginnend ansteigt. Eine solche Dotierung ist z. B. bei Transistoren, insbesondere für höhere Frequenzen oder für kurze Schaltzeiten günstig, um die Emitterkapazität möglichst klein zu halten; man muß daher im epitaktisch aufgewachsenen Basisbereich vor dem Emitter eine verhältnismäßig hochohmige Zone herstellen.
Es ist bekannt, auf eine einkristalline Halbleiterunterlage eine einkristalline Halbleiterschicht des Verfahren zum Herstellen eines
p-n-Übergangs in einer einkristallinen
Halbleiteranordnung
Anmelder:
Siemens & Halske Aktiengesellschaft,
Berlin und München,
München 2, Wittelsbacherplatz 2
Dr. Richard Wiesner, München,
ist als Erfinder genannt worden
gleichen Halbleitermaterials epitaktisch niederzuschlagen, indem eine gasförmige Verbindung des Halbleiterstoffes thermisch-chemisch an der erhitzten und als Wärmequelle für die Zersetzung dienenden Oberfläche der Unterlage zersetzt wird. Wendet man ein derartiges Verfahren an, um auf einer z. B. später als Kollektorzone an einem Transistor dienenden Unterlage die Basiszone aufwachsen zu lassen, so ist es schwierig, in dem aufgewachsenen Halbleitermaterial diesen Dotierungsverlauf zu erzeugen.
Um in einem auf eine Halbleiterunterlage epitaktisch aufgewachsenen Halbleiterteil eine Leitfähigkeit zu erhalten, die von einem relativ kleinen Wert beginnend zunächst in Richtung auf die Unterlage steigt, wird gemäß der Erfindung auf eine einkristalline, mit Donatoren und Akzeptoren hochdotierte Halbleiterunterlage eine einkristalline HaIblederschicht durch thermisch-chemisches Zersetzen einer gasförmigen Halbleiterverbindung an der als Wärmequelle für die Zersetzung dienenden Oberfläche der Unterlage niedergeschlagen und nach Beendigung des Niederschlagsverfahrens der so hergestellte Halbleiterkörper so lange erhitzt, bis von den beiden beim Tempern aus der Unterlage in die aufgewachsene Schicht eindiffundierenden Störstellenarten im wesentlichen nur die eine, an der der Unterlage abgewandten Seite der aufgewachsenen Schicht die gewünschte Leitfähigkeit hervorruft, die andere jedoch einen großen Teil dieser Schicht praktisch noch nicht erreicht hat.
209 749/268
3 4
An Stelle des Tempers nach dem Aufwachsen der aufgewachsene Schicht 2 eindiifundiert, wobei die Schicht kann auch in der Weise vorgegangen werden, Diffusionsbedingungen und die Akzeptoren und daß durch Wahl der Aufwachsgeschwindigkeit, Donatoren in der Unterlage 1 so gewählt worden der Temperatur und der Aufwachsdauer die Stör- sind, daß nach Fertigstellung der Halbleiteranstellen während des Aufwachsens in die aufge- 5 Ordnung die Zone 2 auf der der Unterlage 1 abwachsene Schicht derart eindiffundieren, daß im gewendeten Seite eine geringe Dichte der Donatoren wesentlichen nur die eine Störstellenart an der der (Nd) besitzt, die (s. Fig. 1) von links nach rechts, Unterlage abgewandten Seite der aufgewachsenen also in Richtung auf die Unterlage 1, ansteigt. Die Schicht die gewünschte Leitfähigkeit hervorruft, Akzeptoren (Na) sind dagegen noch nicht durch die die andere jedoch einen großen Teil dieser Schicht 10 Zone 2 hindurchdiffundiert. Infolge des geringen praktisch noch nicht erreicht hat. Bei dieser Aus- Diffusionskoeffizienten der Akzeptoren fällt somit führungsform des Verfahrens kann zusätzlich eine in der Schicht 2 die Dichte der Akzeptoren steil ab. Temperung nach dem Aufwachsen der Schicht während die Konzentration (Nd) der Donatoren erfolgen. wegen des größeren Diffusionskoeffizienten dieser Die beiden Störstellenarten, die in der ein- 15 Störstellen nur relativ flach abfällt. An der der kristallinen Halbleiterunterlage vor dem Aufwachsen Unterlage am weitesten entfernten Seite der aufbereits vorhanden sind, werden so gewählt, daß gewachsenen Schicht 2 beträgt die Konzentration diejenige dieser beiden Störstellenarten, die durch der Donatoren vorteilhaft nur etwa noch 1015 bis ihre höhere Konzentration den Leitfähigkeitstyp 1017 Störstellen pro Kubikzentimeter. In der Fig. 2 der Unterlage bestimmt, bei den Temperaturen, 20 ist die sich aus dieser Störstellenverteilung der Fig. 1 die beim epitaktischen Aufwachsen angewandt ergebende Differenz (ND—Na) der beiden Störstellenwerden bzw. bei der Temperatur der dem Auf- arten in der Unterlage 1 und in der epitaktisch aufwachsen folgenden Temperung, einen wesentlich gewachsenen Schicht 2 aufgetragen. Wie ersichtlich, kleineren Diffusionskoeffizienten als die andere ist die Unterlage 1 infolge des starken Überschusses Störstellenart besitzt. Wenn z. B. eine epitaktisch 25 der Akzeptoren (Na) p+-leitend. Diese p-Leitung aufgewachsene Germaniumzone η-leitend werden nimmt dann bis zur Kreuzungsstelle 2' der beiden soll, so empfiehlt es sich, in der Unterlage z.B. Na- und iVD-Linien in der Schicht2 (s. Fig. 1) Phosphor und Indium als Donatoren und Akzep- schnell ab und geht an dieser Kreuzungsstelle in die toren anzuwenden und sie mengenmäßig derart zu η-Leitung über. Diese η-Leitfähigkeit nimmt bei bemessen, daß die Unterlage p-leitend ist. 30 weiterer Entfernung schnell bis zum Maximum 2" Bei Silizium ist es aber vorteilhafter, die Unter- zu und fällt danach stetig und weniger steil bis auf lage η-leitend zu machen, z.B. dadurch, daß ihr den gewünschten niedrigen Wert an der der UnterAntimon und/oder Arsen in größerer Konzentration lage 1 abgewandten Seite der aufgewachsenen Schicht und als Akzeptoren Aluminium, Gallium, Bor ab.
und/oder Indium in kleinerer Konzentration zu- 35 Das Verfahren ist für Germanium wegen der gesetzt werden. Gegebenenfalls kann die η-Leitung schnelleren Diffusion der Donatoren gut geeignet, der Unterlage auch durch eine hohe Phosphor- Die Unterlage 1 der Fig. 1 besteht somit vorteilhaft dotierung erzielt werden, wenn in der Siliziumunter- aus Germanium mit einem starken Überschuß lage als Akzeptor in geringerer Konzentration der Akzeptoren (Na), so daß die Unterlage p*-leitend Aluminium verwendet wird, denn die Diffusions- 40 ist. Beim Aufwachsen der Schicht 2 bzw. bei der nach konstante des Aluminiums ist im Silizium noch dem Aufwachsen durchgeführten Temperung hat größer als die des Phosphors. Bei Germanium also die Schicht 2 an der der Unterlage 1 abgekehrten empfiehlt es sich jedoch, die Unterlage stark p-leitend Seite eine η-Leitfähigkeit in der Größenordnung zu machen, da die Diffusionskonstante der Akzep- von nur 0,1 Ohm~1cm~1, die in Richtung auf den toren, insbesondere des Bors, Indiums und Galliums, 45 p-n-Übergang 2' zunächst bis zum Maximum 2" im Germanium klein ist gegenüber der der Donatoren, von etwa 1 Ohm^cmr1 ansteigt, wie vor allem gegenüber der Diffusionskonstante des Erzeugt man somit auf der der Unterlage 1 Arsens, des Antimons und des Phosphors. abgekehrten Seite der aufgewachsenen Schicht 2 Weitere Einzelheiten des Verfahrens nach der in an sich bekannter Weise eine entgegengesetzt Erfindung gehen aus der Erläuterung der folgenden 50 dotierte Zone 3, z. B. durch Eindiffundieren oder Ausführungsbeispiele hervor. Einlegieren von p-leitenden Störstellen in die In den Fig. 1 und 2 ist der Verlauf der Konzen- η-leitende Schicht 2 [s. die dicht schraffierte Zone 3 tration der Akzeptoren (Na) und Donatoren (Nd) in Fig. 1 und den gestrichelt gezeichneten Verlauf in der Halbleiterunterlage 1 und in der epitaktisch der Differenz (Na-Nd) in Fig. 2], so bildet diese aufgewachsenen Schicht 2 logarithmisch aufgetragen. 55 Schicht 3 die p-leitende Emitterzone E, die zunächst Die Unterlage 1 besitzt eine hohe Donatoren- und in eine relativ hochohmige Zone B und nach dem Akzeptorenkonzentration in der Größenordnung p-n-Übergang 2' in den niederohmigen Kollektor C von etwa 10ls bis 1019/cm3 und ist in dem Aus- übergeht (s. Fig. 2). Das gewünschte Störstellenführungsbeispiel derart gewählt, daß die Dichte profil in der Easiszone B des Transistors ist somit der Akzeptoren (Na) die der Donatoren (Nd) 60 gewährleistet, nämlich hoher spezifischer Widerwesentlich überwiegt; sie ist also ρ'■-leitend. Diese stand vor dem Emitter, durch den eine kleine Emitterhohe Leitfähigkeit ist für Kollektorzonen von sperrschicht-Kapazität erreicht wird, und ein Do-Transistoren wertvoll, weil in ihr dann nur geringe tierungsmaximum, durch welches ein kleiner Basis-Verluste beim Stromdurchgang entstehen. Auf die widerstand erzielt wird.
Kollektorzone 1 ist, wie oben geschildert, die Zone 2 65 Wie schon oben ausgeführt, ist für das Ein-
epitaktisch aufgewachsen. Dabei und/oder in der diffundieren der Donatoren und Akzeptoren in die
nachfolgenden Temperung ist ein Teil der Akzep- aufgewachsene Schicht 2 eine nachträgliche Tempe-
toren und Donatoren aus der Unterlage 1 in die rung nicht unbedingt erforderlich, wenn bereits
während des Aufwachsprozesses die Störstellen aus der Unterlage in die aufwachsende Zone eindiffundieren. Dabei ist es auch möglich, dem Störstellenprofil eine vom normalen Diffusionsverlauf abweichende Gestalt zu geben, indem die Geschwindigkeit des Aufwachsens während des Aufwachsvorgangs verändert wird. Man kann z. B. durch Änderung der Abscheidebedingungen (Temperatur der Unterlage, Zusammensetzung des an der Unterlage vorbeiströmenden Gases) den Halbleiter zunächst langsam und dann schneller abscheiden, so daß die Dicke der Schicht 2 zunächst langsam und dann schneller wächst. Man erhält auf diese Weise einen zunächst flachen Verlauf der Dotierung (s. Fig. 3) in der Schicht 2, der dann (bei 2'") in 1S einen steileren Verlauf übergeht; dies ist in den Fig. 3 und 4 gezeigt. In diesen Figuren sind die gleichen Bezeichnungen wie in den Fig. 1 und 2 gewählt. In der Senkrechten sind die Logarithmen der Konzentrationen Na bzw. Nd aufgetragen (Fig. 3) bzw. der Logarithmus der Differenz beider Konzentrationen (Fig. 4). Vor allem bei kontinuierlicher Beschleunigung der Abscheidung kann man statt einer nach oben konkaven (Fig. 1) eine nach oben konvexe Verteilung erhalten, wie dies in den Fig. 5 und 6 schematisch gezeigt ist. Der Knickpunkt (s. 2'" in Fig. 3) der Konzentration Nd des Donators in der aufgewachsenen Schicht 2 ist dagegen durch sprunghafte Änderung der Geschwindigkeit des Aufwachsens auf die Unterlage 1 entstanden; bis zum Erreichen des Punktes 2'" wuchs die Dicke der Schicht 2 langsam und danach erheblich schneller. In den Fig. 3 bis 6 sind ferner die Emitterzone 3; E, die Basiszone B und die Kollektorzone C sowie durch die punktierte Linie der Verlauf des Störstellenüberschusses (Nd-Na), wie er sich im Halbleiterkristall nach Fertigstellung und nach Bildung der Zone 3 ergibt, gezeigt. Wie sich aus dem Verlauf des Störstellenüberschusses Na-Nd) ergibt, besitzt die Basis B in allen Fällen an dem p-n-Übergang zum Emitter eine relativ geringe Leitfähigkeit, so daß die Emitter-Basis-Kapazität, wie für Transistoren vielfach erwünscht, klein ist.
Vielfach empfiehlt es sich, während des epitaktischen Niederschiagens des Halbleiters auf der Unterlage 1 Fremdstoffe (Aktivatoren) zusätzlich niederzuschlagen, um der Störstellenverteilung im fertigen Halbleiterkristall den gewünschten Verlauf zu geben. Vorteilhaft werden hierfür solche Fremdstoffe gewählt, die in der aufgewachsenen Halbleiterschicht 2 einen dem der Unterlage 1 entgegengesetzten Leitfähigkeitstyp erzeugen. Auch kann die Konzentration des Fremdstoffniederschlags während des epitaktischen Aufwachsens der Schicht 2 geändert werden, insbesondere in der Weise, daß nach dem Aufwachsen bzw. nach dem Tempern die Konzentration in der Schicht 2 praktisch bis zur Unterlage 1 den der Unterlage entgegengesetzten Leitungstyp mit steilem Abfall der Leitfähigkeit e0 in der von der Unterlage wegweisenden Richtung bestimmt.
Es können noch weitere, als Rekombinationszentren wirkende Störstellenarten, wie z. E. Nickel oder Gold, in der Unterlage vorhanden sein, die s5 während des Aufwachsens und/oder durch das nachfolgende Tempern in die epitaktisch aufgewachsene Schicht 2 eindiffundiert werden. Dem Legierungsmaterial für Halbleiteranordnungen ein eine erhöhte Rekombination im Halbleiterkörper bewirkendes Element zuzusetzen, ist bekannt.
Fig. 7 stellt den Halbleiterkörper eines p-n-p-Transistors im Schnitt dar, der nach dem Verfahren nach der Erfindung hergestellt worden ist. Gleiche Teile sind in dieser Figur mit den gleichen Bezeichnungen versehen wie in den Fig. 1 bis 6. Demnach ist 1 die Unterlage, die, wie in der Fig. 7 angegeben, durch einen starken Überschuß von Akzeptoren p+-leitend ist. Auf ihr ist epitaktisch in der angegebenen Weise die Schicht 2 aufgewachsen, in der sich der p-n-Übergang befindet und die an der der Unterlage abgewendeten Seite η-leitend ist. In diese Schicht 2 ist die Metallelektrode 4 in an sich bekannter Weise unter Bildung der Emitterschicht 3 einlegiert. Diese einlegierte Emitterschicht 3 ist p-leitend. Ferner ist an die epitaktisch aufgewachsene Schicht 2 die Basiselektrode 5 sperrschichtfrei aufgebracht, indem unter der Basiselektrode 5 die Schicht 2 stark mit η-leitenden Störstellen überdotiert ist, so daß sie dort η+-leitend ist. Die Unterlage 1 ist selbst mit der Kollektorelektrode 6 sperrschichtfrei versehen, indem bei ihr z. B. beim Aufbringen der Elektrode 6 eine ρ++-Schicht erzeugt wurde.

Claims (8)

PATENTANSPRÜCHE:
1. Verfahren zum Herstellen eines p-n-Übergangs in einer einkristallinen Halbleiteranordnung, bei dem aus einem mit Donatoren und Akzeptoren verschiedener Diffusionskonstante dotierten Gebiet des Halbleiterkörpers, in welchem die Störstellenart mit dem kleineren Diffusionskoeffizienten überwiegt, beide Störstellenarten gleichzeitig in ein benachbartes Gebiet unter Bildung eines p-n-Übergangs in diesem benachbarten Gebiet eindiffundieren, dadurch gekenn zeichnet, daß auf eine einkristalline, mit Donatoren und Akzeptoren hochdotierte Halbleiterunterlage eine einkristalline Halbleiterschicht durch thermisch-chemisches Zersetzen einer gasförmigen Halbleiterverbindung an der als Wärmequelle für die Zersetzung dienenden Oberfläche der Unterlage niedergeschlagen wird und daß nach Beendigung des Niederschlagsverfahrens der so hergestellte Halbleiterkörper so lange erhitzt wird, bis von den beiden beim Tempern aus der Unterlage in die aufgewachsene Schicht eindiffundierenden Störstellenarten im wesentlichen nur die eine an der der Unterlage abgewendeten Seite der aufgewachsenen Schicht die gewünschte Leitfähigkeit hervorruft, die andere jedoch einen großen Teil dieser Schicht praktisch noch nicht erreicht hat.
2. Verfahren zum Herstellen eines p-n-Übergangs in einer einkristallinen Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß an Stelle des Temperns nach dem Aufwachsen der Schicht durch Wahl der Aufwachsgeschwindigkeit, der Temperatur und der Aufwachsdauer die Störstellen während des Aufwachsens in die aufgewachsene Schicht derart eindiffundieren, daß im wesentlichen nur die eine Störstellenart an der der Unterlage abgewendeten Seite der aufgewachsenen Schicht die gewünschte Leitfähigkeit hervorruft, die andere jedoch einen großen Teil dieser Schicht praktisch noch nicht erreicht hat.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zusätzlich eine Temperung nach dem Aufwachsen der Schicht erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die Verwendung einer Unterlage aus Germanium mit hoher p-Leitfähigkeit.
5. Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet" durch die Verwendung einer Unterlage aus Silizium mit hoher n-Leitfähigkeit.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die auf die Halbleiterunterlage einkristallin aufwachsende Halbleiterschicht unter gleichzeitigem Niederschlag von zusätzlichem Dotierungsmaterial hergestellt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, gekennzeichnet durch die Verwendung einer Halbleiterunterlage, in der außer den beiden als Donatoren bzw. Akzeptoren wirkenden Stör-
stellenarten noch mindestens eine weitere, als Rekombinationszentrum wirkende Störstellenart, wie z. B. Nickel oder Gold, enthalten ist.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die auf die Halbleiterunterlage aufwachsende Schicht unter gleichzeitigem Niederschlagen von als Rekombinationszentren wirksamen Störstellen hergestellt wird. ,9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Abscheidegeschwindigkeit des Halbleitermaterials während des Aufwachsens geändert, insbesondere beschleunigt wird. ______
In Betracht gezogene Druckschriften:
Deutsche Patentschrift Nr. 865 160;
deutsche Auslegeschrift Nr. 1 058 632;
deutsche Auslegeschrift W 14766 VIIIc/21g (bekanntgemacht am 9. 2. 1956);
»Scientia electrica«, 1960, H. 2, S. 80 bis 91.
Hierzu 1 Blatt Zeichnungen
DE1961S0073904 1961-05-10 1961-05-10 Verfahren zum Herstellen eines p-n-UEbergangs in einer einkristallinen Halbleiteranordnung Expired DE1141724C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
NL275313D NL275313A (de) 1961-05-10
DE1961S0073904 DE1141724C2 (de) 1961-05-10 1961-05-10 Verfahren zum Herstellen eines p-n-UEbergangs in einer einkristallinen Halbleiteranordnung
CH17662A CH415856A (de) 1961-05-10 1962-01-08 Verfahren zum Herstellen eines pn-Übergangs in einer Halbleiteranordnung
US193270A US3260624A (en) 1961-05-10 1962-05-08 Method of producing a p-n junction in a monocrystalline semiconductor device
FR896985A FR1321379A (fr) 1961-05-10 1962-05-09 Procédé pour réaliser une jonction p-n dans un dispositif à semi-conducteur monocristallin
GB17968/62A GB966257A (en) 1961-05-10 1962-05-10 Improvements in or relating to methods of producing p-n junctions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1961S0073904 DE1141724C2 (de) 1961-05-10 1961-05-10 Verfahren zum Herstellen eines p-n-UEbergangs in einer einkristallinen Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE1141724B true DE1141724B (de) 1962-12-27
DE1141724C2 DE1141724C2 (de) 1963-07-25

Family

ID=7504268

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1961S0073904 Expired DE1141724C2 (de) 1961-05-10 1961-05-10 Verfahren zum Herstellen eines p-n-UEbergangs in einer einkristallinen Halbleiteranordnung

Country Status (6)

Country Link
US (1) US3260624A (de)
CH (1) CH415856A (de)
DE (1) DE1141724C2 (de)
FR (1) FR1321379A (de)
GB (1) GB966257A (de)
NL (1) NL275313A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1283398B (de) * 1967-01-13 1968-11-21 Itt Ind Gmbh Deutsche Diffusionsverfahren zum Herstellen eines Halbleiterbauelementes mit einem Halbleiterkoerper aus Galliumarsenid
DE1293908B (de) * 1963-03-07 1969-04-30 Northern Electric Co Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1298191B (de) * 1962-06-06 1969-06-26 Philips Nv Verfahren zum Herstellen eines Halbleiterkoerpers aus Siliziumkarbid

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1052447A (de) * 1962-09-15
DE1227154B (de) * 1963-07-23 1966-10-20 Siemens Ag Verfahren zur Herstellung eines pn-UEbergangs in einer einkristallinen Halbleiteranordnung
BR6462522D0 (pt) * 1963-10-28 1973-05-15 Rca Corp Dispositivos semicondutores e processo de fabrica-los
GB1071294A (en) * 1963-12-17 1967-06-07 Mullard Ltd Improvements in and relating to the manufacture of transistors
US3327181A (en) * 1964-03-24 1967-06-20 Crystalonics Inc Epitaxial transistor and method of manufacture
US3327136A (en) * 1964-03-30 1967-06-20 Abraham George Variable gain tunneling
US3354009A (en) * 1965-06-29 1967-11-21 Ibm Method of forming a fabricating semiconductor by doubly diffusion
US3418473A (en) * 1965-08-12 1968-12-24 Honeywell Inc Solid state junction device for ultraviolet detection
US3422322A (en) * 1965-08-25 1969-01-14 Texas Instruments Inc Drift transistor
US3463972A (en) * 1966-06-15 1969-08-26 Fairchild Camera Instr Co Transistor structure with steep impurity gradients having fast transition between the conducting and nonconducting state
US3481801A (en) * 1966-10-10 1969-12-02 Frances Hugle Isolation technique for integrated circuits
US3930909A (en) * 1966-10-21 1976-01-06 U.S. Philips Corporation Method of manufacturing a semiconductor device utilizing simultaneous outdiffusion during epitaxial growth
US3414801A (en) * 1967-04-25 1968-12-03 Bell Telephone Labor Inc Inverter symmetry correction circuit
US3663319A (en) * 1968-11-20 1972-05-16 Gen Motors Corp Masking to prevent autodoping of epitaxial deposits
SE372375B (de) * 1970-01-26 1974-12-16 Gen Electric
US3879230A (en) * 1970-02-07 1975-04-22 Tokyo Shibaura Electric Co Semiconductor device diffusion source containing as impurities AS and P or B
US3856578A (en) * 1972-03-13 1974-12-24 Bell Telephone Labor Inc Bipolar transistors and method of manufacture
US3798079A (en) * 1972-06-05 1974-03-19 Westinghouse Electric Corp Triple diffused high voltage transistor
JPS5942989B2 (ja) * 1977-01-24 1984-10-18 株式会社日立製作所 高耐圧半導体素子およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
DE1058632B (de) * 1955-12-03 1959-06-04 Deutsche Bundespost Verfahren zur beliebigen Verringerung des Sperrwiderstandes einer Legierungs-elektrode von Halbleiteranordnungen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA629213A (en) * 1961-10-17 Hoselitz Kurt Manufacture of semi-conductor device
BE557168A (de) * 1956-05-02
US2899344A (en) * 1958-04-30 1959-08-11 Rinse in
NL105824C (de) * 1958-06-26
BE580254A (de) * 1958-07-17
US3085033A (en) * 1960-03-08 1963-04-09 Bell Telephone Labor Inc Fabrication of semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
DE1058632B (de) * 1955-12-03 1959-06-04 Deutsche Bundespost Verfahren zur beliebigen Verringerung des Sperrwiderstandes einer Legierungs-elektrode von Halbleiteranordnungen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1298191B (de) * 1962-06-06 1969-06-26 Philips Nv Verfahren zum Herstellen eines Halbleiterkoerpers aus Siliziumkarbid
DE1293908B (de) * 1963-03-07 1969-04-30 Northern Electric Co Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1283398B (de) * 1967-01-13 1968-11-21 Itt Ind Gmbh Deutsche Diffusionsverfahren zum Herstellen eines Halbleiterbauelementes mit einem Halbleiterkoerper aus Galliumarsenid

Also Published As

Publication number Publication date
FR1321379A (fr) 1963-03-15
US3260624A (en) 1966-07-12
DE1141724C2 (de) 1963-07-25
GB966257A (en) 1964-08-06
CH415856A (de) 1966-06-30
NL275313A (de)

Similar Documents

Publication Publication Date Title
DE1141724C2 (de) Verfahren zum Herstellen eines p-n-UEbergangs in einer einkristallinen Halbleiteranordnung
DE961913C (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE2618733C2 (de) Halbleiterbauelement
DE69126901T2 (de) Halbleiteranordnungen aus Diamant
DE3123234C2 (de) Verfahren zur Herstellung eines pn-Übergangs in einem Halbleitermaterial der Gruppe II-VI
DE1179646B (de) Flaechentransistor und Verfahren zu seiner Herstellung
DE1185293B (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE68929145T2 (de) Dotierungsverfahren für Halbleiterkristalle mit grosser Bandlücke
DE1101624B (de) Verfahren zur Herstellung einer Legierungselektrode an einer Halbleiteranordnung
DE3685842T2 (de) Verfahren zur herstellung eines ohmischen kontaktes auf einem iii-v halbleiter und hergestelltes halbleiterzwischenprodukt.
DE2030367A1 (de) Verfahren zur Herstellung \on Halb leiterelementen mit p n Verbindungen
DE2346399A1 (de) Verfahren zum zuechten von epitaxialschichten
DE2832153C2 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE1026433B (de) Flaechenhalbleiter und Verfahren zur Herstellung desselben durch lokale Schmelzung
DE2154386B2 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE1288687B (de) Verfahren zur Herstellung eines Flaechentransistors mit einlegierter Elektrodenpille, aus welcher beim Einlegieren Stoerstoffe verschiedener Diffusionskoeffizienten in den Halbleitergrundkoerper eindiffundiert werden
DE69207069T2 (de) Lichtemittierende Halbleitervorrichtung
DE1260032B (de) Verfahren zur Bildung einer gleichrichtenden Sperrschicht in einem Halbleiterscheibchen
DE1963131B2 (de) Verfahren zum herstellen eines aus einer p-leitenden epitaktisch gewachsenen galliumarsenid-schicht und einer einkristallinen n-leitenden galliumarsenidunterlage bestehenden halbleiterkoerpers
AT230432B (de) Verfahren zum Herstellen eines pn-Übergangs in einer einkristallinen Halbleiteranordnung
DE2420741C2 (de) Herstellungsverfahren für eine Leuchtdiode
AT219097B (de) Tunnel-Diode und Verfahren zu ihrer Herstellung
DE1035780B (de) Transistor mit eigenleitender Zone
DE3720750C2 (de)
DE1099080B (de) Verfahren zur Herstellung von Flaechentransistoren mit mehreren p-n-UEbergaengen