DE1227154B - Verfahren zur Herstellung eines pn-UEbergangs in einer einkristallinen Halbleiteranordnung - Google Patents
Verfahren zur Herstellung eines pn-UEbergangs in einer einkristallinen HalbleiteranordnungInfo
- Publication number
- DE1227154B DE1227154B DES86327A DES0086327A DE1227154B DE 1227154 B DE1227154 B DE 1227154B DE S86327 A DES86327 A DE S86327A DE S0086327 A DES0086327 A DE S0086327A DE 1227154 B DE1227154 B DE 1227154B
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- donors
- acceptors
- doping
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 22
- 239000000370 acceptor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000002144 chemical decomposition reaction Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000000354 decomposition reaction Methods 0.000 claims description 3
- 238000001556 precipitation Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005496 tempering Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/923—Diffusion through a layer
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. α.:
HOIl
Deutsche Kl.: 21g-11/02
Nummer: 1227154
Aktenzeichen: S 86327 VIII c/21 g
Anmeldetag: 23. Juli 1963
Auslegetag: 20. Oktober 1966
Das Hauptpatent 1141724 bezieht sich auf ein
Verfahren zum Herstellen eines pn-Übergangs in einer einkristallinen Halbleiteranordnung, bei dem
aus einem mit Donatoren und Akzeptoren verschiedener Diffusionskonstante dotierten Gebiet des Halbleiterkörpers,
in welchem die Störstellenart mit dem kleineren Diffusionskoeffizienten überwiegt, beide
Störstellenarten gleichzeitig in ein benachbartes Gebiet unter Bildung eines pn-Übergangs in diesem benachbarten
Gebiet eindiffundieren, das dadurch gekennzeichnet ist, daß auf eine einkristalline, mit
Donatoren und Akzeptoren hochdotierte Halbleiterunterlage eine einkristalline Halbleiterschicht durch
thermisch-chemisches Zersetzen einer gasförmigen Halbleiterverbindung an der als Wärmequelle für die
Zersetzung dienenden Oberfläche der Unterlage niedergeschlagen wird und daß nach Beendigung des
Niederschlagverfahrens der so hergestellte Halbleiterkörper
so lange erhitzt wird, bis von den beiden beim Tempern aus der Unterlage in die aufgewachsene
Schicht eindiffundierenden Störstellenarten im wesentlichen nur die eine, an der der Unterlage abgewandten
Seite der aufgewachsenen Schicht die gewünschte Leitfähigkeit hervorruft, die andere jedoch
einen großen Teil dieser Schicht praktisch noch nicht erreicht hat.
Auf diese Weise gelingt es in einer epitaktisch auf einer Unterlage entsprechender Kristallstruktur aufgewachsenen
Halbleiterschicht eine Dotierung zu erzeugen, durch die in der aufgewachsenen Zone eine
in Richtung auf die Unterlage vom kleineren Wert aus ansteigende Leitfähigkeit hervorgerufen wird.
Eine derartige Dotierung ist beispielsweise für die Basiszone von Transistoren geeignet, deren Anwendungsgebiet
eine möglichst kleine Emitterkapazität erfordert.
Davon ausgehend hat es sich als vorteilhaft erwiesen, den im Hauptpatent beschriebenen Dotierungsverlauf in der Aufwachsschicht auf begrenzte Bereiche
zu beschränken, so daß beispielsweise nach Art des üblichen Planartransistors ein begrenzter
Basisraum entsteht.
Derartige Anordnungen werden günstigerweise nach dem Verfahren gemäß der Erfindung zur Herstellung
eines pn-Übergangs in einer einkristallinen Halbleiteranordnung hergestellt, bei dem aus einem
mit Donatoren und Akzeptoren verschiedener Diffusionskonstante dotierten Gebiet des Halbleiterkörpers,
in welchem die Störstellenart mit dem kleineren Diffusionskoeffizienten überwiegt, beide Störstellenarten
gleichzeitig in ein benachbartes Gebiet unter Bildung eines pn-Übergangs in diesem benachbarten
Verfahren zur Herstellung eines pn-Übergangs in einer einkristallinen Halbleiteranordnung
Zusatz zum Patent: 1141724
Anmelder:
Siemens & Halske Aktiengesellschaft,
Berlin und München,
München 2, Wittelsbacherplatz 2
Als Erfinder benannt:
Dr. Richard Wiesner, München
Gebiet eindiffundieren, was in der Weise geschieht, daß auf eine einkristalline, mit Donatoren und
as Akzeptoren hochdotierte Halbleiterunterlage eine
einkristalline Halbleiterschicht durch thermischchemisches Zersetzen einer gasförmigen Halbleiterverbindung
an der als Wärmequelle für die Zersetzung dienenden Oberfläche der Unterlage niedergeschlagen
wird und daß nach Beendigung des Niederschlagverfahrens der so hergestellte Halbleiterkörper
so lange erhitzt wird, bis von den beim Tempern aus der Unterlage in die aufgewachsene Schicht eindiffundierenden
Störstellenarten im wesentlichen nur die eine, an der der Unterlage abgewandten Seite
der aufgewachsenen Schicht die gewünschte Leitfähigkeit hervorruft, die andere jedoch einen großen
Teil dieser Schicht praktisch noch nicht erreicht hat. Erfindungsgemäß wird nur ein begrenzter Bereich der
Unterlage sowohl mit Donatoren als auch mit Akzeptoren versehen und die Oberfläche der auf der
Unterlage aufgewachsenen einkristallinen Halbleiterschicht vor oder während des Diffusionsvorgangs mit
einer Oxydschicht überzogen.
Dabei geht man so vor, daß auf eine Unterlage eines bestimmten Leitungstyps auf begrenzte Bereiche
Dotierungsmaterial anderen Leitungstyps aufgebracht und in den Halbleiterkörper eindiffundiert wird oder
daß Dotierungsmaterial, das gleichzeitig Donatoren und Akzeptoren in entsprechender Konzentration
erhält, auf begrenzte Bereiche des Halbleiterkörpers aufgebracht und in diesen eindiffundiert wird.
609 707/329
Es ist vorgesehen^.daß die auf begrenzte Bereiche
oder Oberflächen beschränkte Auftragung der Dotierungsmaterialien durch Aufdampfen durch eine
Maske bzw. durch EindifEundieren unter Verwendung einer Oxydmaskierung erfolgt.
Eine andere Ausführungsform des Verfahrens gemäß der Erfindung sieht vor, daß die Begrenzung der
dotierten Bereiche in: der Weise vorgenommen wird, daß die Dotierungsmaterialien zunächst auf die ganze
Oberfläche des Halbleiterkörpers aufgebracht und dort eindiffundiert werden und daß danach an den
nicht für die Dotierung vorgesehenen Stellen die Dotierungsmaterialien durch Ätzen abgetragen werden
und daß dann die DotierungsstofEe im Zuge einer Nachdiffusion in den Halbleiterkörper eindiffundiert
werden. ,
Um vor Beginn des epitaktischen Aufwachsens
eine glatte Oberfläche der Unterlage zu erhalten, ist
es günstig, die Oberfläche der mit Donatoren und Akzeptoren versehenen Unterlage vor Beginn des
Aufwachsvorgangs äürch mechanische Mittel und/ oder durch Ätzen einzuebnen.
Nähere Einzelheiten der Erfindung sind aus den an Hand der F i g. 1 bis 5 beschriebenen Ausführungsbeispielen zu entnehmen; dabei werden für die gleichen Gegenstände bei allen Figuren die gleichen Bezeichnungen
gewählt.
In Fig. 1 und'2is"f der Verlauf der Konzentration
der Akzeptoren nA und der Donatoren nD in den mit
einer »doppelten«?JDotierung versehenen Bereichen
der Halbleiterunteriage 1 und der epitaktisch aufgewachsenen Schicht 2 dargestellt.
Im vorliegenden Fall besteht die Unterlage 1 aus Silizium mit einer" Donatorkonzentration von
1020 Atomen/cm3 Phosphor. Darauf wird unter Verwendung einer Maske Aluminium auf begrenzte Bereiche
der Oberfläche der Unterlage 1, beispielsweise von. der gewünschten Basisausdehnung aufgedampft
und einlegiert, so daß in diesen Bereichen in einer Tiefe von 10 bis 30 μηι eine Dotierung mit einer
Akzeptorenkonzentration von 1019 Atomen/cm3 Aluminium entsteht. Dann wird unter Anwendung der
Epitaxie eine schwach mit Donatoren dotierte Aufwachsschicht 2 von 5 bis 10 μηι Dicke aufgebracht,
deren Oberfläche anschließend oxydiert wird. Zuletzt wird die Anordnung in der im Hauptpatent beschriebenen
Weise einer Temperung unterworfen, um die notwendige Diffusion der Dotierungsstoffe zu bewerkstelligen.
Der Dotierungsverlauf entspricht dann in den Gebieten mit »doppelter« Dotierung dem in
den F i g. 1 und 2 dargestellten. In den Bereichen außerhalb der doppelten Dotierung entspricht der
Verlauf der Konzentration der Donatoren in der Halbleiterunterlage 1 und der epitaktischen Schicht 2
dem in Fig. 3 dargestellten.
In F i g. 4 ist ein Beispiel für die räumliche Dotierungsverteilung
in einem Halbleiterkörper dargestellt.
Auf eine η-dotierte Unterlage 1 aus Silizium ist eine ebenfalls η-dotierte Schicht 2 aus dem gleichen
Material epitaktisch aufgewachsen. In dieser Schicht ist ein begrenzter Bereich 3, beispielsweise das Basisgebiet,
mit einer n-Dptierung versehen. Bei den vorliegenden Ausführungsbeispiel wird das dadurch bewerkstelligt,
daß auf einen begrenzten Bereich der Oberfläche der Unterlage 1 unter Anwendung einer
Oxydmaskierung Bor in der gewünschten Konzentration, beispielsweise 1019 Atome/cm3, aufgebracht und
eindiffundiert wird. Nach Entfernen der Oxydmaske wird darauf die epitaktische Schicht 2 aufgebracht.
Nach Beendigung des Aufwachsvorgangs wird die epitaktische Schicht mit einer Oxydschicht 4 versehen.
Daran anschließend wird der Halbleiterkörper S einer Temperung unterworfen, wodurch eine Diffusion
der Dotierungsstoffe in der Unterlage 1 und der epitaktischen Schicht 2 bewirkt wird, die zu dem erwünschten
Verlauf der Dotierungskonzentration in diesen Gebieten führt. Bei dem vorliegenden Ausführungsbeispiel
wurde in einem weiteren Verfahrensschritt der Emitter 5 durch Diffusion erzeugt.
Bei der Herstellung von Germaniumtransistoren ist das Verfahren in gleicher Weise anwendbar. In diesem
Fall ist es zweckmäßig, als Grunddotierung Akzeptoren und als partielle Dotierungsstoffe Donatoren
zu verwenden. Die Reihenfolge der Schichten ist dann umgekehrt zu der in F i g. 4 dargestellten.
Soll zur Vereinfachung des Verfahrens die Oxydmaskierung zur partiellen Auftragung derDotierungsstoffe
vermieden werden, so kann man, wie in den Fig. 5 bis 8 schematisch dargestellt, vorgehen.
Zunächst wird, wie in F i g. 5 angedeutet, in' einem ersten Verfahrensschritt' die ganze Oberfläche der
Unterlage 1 mit Dotierungsstoffen (11), im vorliegenden Fall bei Verwendung einer Unterlage aus n-dotierten
Silizium mit Akzeptoren, z. B. Bor oder Aluminium, beladen.
In einem zweiten Verfahrensschritt wird die mit Dotierungss'toffen beladene Oberfläche bis auf die
Bereiche 12 und 13, entsprechend Fig. 6, durch Ätzen abgetragen.
Bei der nachfolgenden Temperung diffundieren, wie in Fig. 7 angedeutet, die Dotierungsstoffe in die
Oberfläche der Unterlage 1 ein und bilden auf diese Weise die dotierten Bereiche 12 und 13.
Zweckmäßigerweise wird vor Beginn des Aufwachsvorgangs in einem weiteren Verfahrensschritt,
wie beispielsweise in F i g. 8 angedeutet, die Oberfläche der Unterlage 1 durch mechanische oder chemische
Mittel eingeebnet.
Das Verfahren eignet sich außer zur Herstellung von Transistoren auch zur Herstellung von Dioden,
insbesondere Varactordioden.
Claims (7)
1. Verfahren zum Herstellen eines pn-Übergangs in einer emkristallinen Halbleiteranordnung
nach Patent 1141724, bei dem aus einem mit
Donatoren und Akzeptoren verschiedener Diffusionskonstante dotierten Gebiet des Halbleiterkörpers,
in welchem die Störstellenart mit dem kleineren Diffusionskoeffizienten überwiegt, beide
Störstellenarten gleichzeitig in ein benachbartes Gebiet unter Bildung eines pn-Ubergangs in diesem
benachbarten Gebiet eindiffundieren, was in der Weise geschieht, daß auf eine einkristalline,
mit Donatoren und Akzeptoren hochdotierte Halbleiterunteriage eine einkristalline Halbleiterschicht
durch thermisch-chemisches Zersetzen einer gasförmigen Halbleiterverbindung an der
als Wärmequelle für die Zersetzung dienenden Oberfläche der Unterlage niedergeschlagen wird
und daß nach Beendigung des Niederschlagver-, fahrens der so hergestellte Halbleiterkörper so
lange erhitzt wird, bis von den beiden beim Tempern aus der Unterlage in die aufgewachsene
Schicht eindiffundierenden Störstellenarten im wesentlichen nur die eine,. an der der Unterlage
abgewendeten Seite der aufgewachsenen Schicht die gewünschte Leitfähigkeit hervorruft, die
andere jedoch einen großen Teil dieser Schicht praktisch noch nicht erreicht hat, dadurch
gekennzeichnet, daß nur ein begrenzter Bereich der Unterlage sowohl mit Donatoren als
auch mit Akzeptoren versehen wird und daß die Oberfläche der auf der Unterlage aufgewachsenen
einkristallinen Halbleiterschicht vor oder während des Diffusionsvorgangs mit einer Oxydschicht
überzogen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf eine Halbleiterunterlage
eines bestimmten Leitungstyps auf begrenzte Bereiche Dotierungsmaterial anderen Leitungstyps
aufgebracht und in den Halbleiterkörper eindiffundiert wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Dotierungsmaterial, das gleichzeitig
Donatoren und Akzeptoren in entsprechender Konzentration enthält, auf begrenzte Bereiche
des Halbleiterkörpers aufgebracht und in diesen eindiffundiert wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Begrenzung der dotierten
Bereiche in der Weise vorgenommen wird, daß die Dotierungsmaterialien zunächst auf die ganze
Oberfläche des Halbleiterkörpers aufgebracht und dort eindiffundiert werden, daß danach an den
nicht für die Dotierung vorgesehenen Stellen die Dotierungsmaterialien durch Ätzen abgetragen
werden und daß dann die Dotierungsstoffe im Zug einer Nachdiffusion in den Halbleiterkörper
eindiffundiert werden.
5. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die auf begrenzte Bereiche
der Oberfläche beschränkte Auftragung der Dotierungsmaterialien durch Aufdampfen durch
eine Maske erfolgt.
6. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die auf begrenzte Bereiche
der Oberfläche beschränkte Auftragung der Dotierungsmaterialien durch Eindiffundieren
unter Verwendung einer Oxydmaskierung erfolgt.
7. Verfahren nach wenigstens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die
Oberfläche der mit Donatoren und Akzeptoren versehenen Unterlage vor Beginn des Aufwachsvorgangs
durch mechanische Mittel und/oder durch Ätzen eingeebnet wird.
Hierzu 1 Blatt Zeichnungen
609 707/329 10.66 © Bundesdruckerei Berlin
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DES86327A DE1227154B (de) | 1963-07-23 | 1963-07-23 | Verfahren zur Herstellung eines pn-UEbergangs in einer einkristallinen Halbleiteranordnung |
| CH266064A CH421305A (de) | 1963-07-23 | 1964-03-03 | Verfahren zur Herstellung eines pn-Übergangs in einer einkristallinen Halbleiteranordnung |
| SE6273/64A SE300039B (de) | 1963-07-23 | 1964-05-22 | |
| FR981471A FR1402299A (fr) | 1963-07-23 | 1964-07-10 | Procédé pour réaliser une jonction p-n dans un dispositif à semi-conducteurs monocristallin |
| NL6408025A NL6408025A (de) | 1963-07-23 | 1964-07-14 | |
| US383040A US3375146A (en) | 1963-07-23 | 1964-07-16 | Method for producing a p-n junction in a monocrystalline semiconductor member by etching and diffusion |
| GB30697/64A GB1049408A (en) | 1963-07-23 | 1964-08-04 | Improvements in or relating to methods of producing pn-junctions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DES86327A DE1227154B (de) | 1963-07-23 | 1963-07-23 | Verfahren zur Herstellung eines pn-UEbergangs in einer einkristallinen Halbleiteranordnung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1227154B true DE1227154B (de) | 1966-10-20 |
Family
ID=7512928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DES86327A Pending DE1227154B (de) | 1963-07-23 | 1963-07-23 | Verfahren zur Herstellung eines pn-UEbergangs in einer einkristallinen Halbleiteranordnung |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US3375146A (de) |
| CH (1) | CH421305A (de) |
| DE (1) | DE1227154B (de) |
| FR (1) | FR1402299A (de) |
| GB (1) | GB1049408A (de) |
| NL (1) | NL6408025A (de) |
| SE (1) | SE300039B (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8006668A (nl) * | 1980-12-09 | 1982-07-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3085033A (en) * | 1960-03-08 | 1963-04-09 | Bell Telephone Labor Inc | Fabrication of semiconductor devices |
| NL268758A (de) * | 1960-09-20 | |||
| NL275313A (de) * | 1961-05-10 | |||
| NL286507A (de) * | 1961-12-11 | |||
| US3194969A (en) * | 1962-02-12 | 1965-07-13 | Burroughs Corp | Optical reader with integral lens and light responsive device |
| US3243323A (en) * | 1962-06-11 | 1966-03-29 | Motorola Inc | Gas etching |
| US3215570A (en) * | 1963-03-15 | 1965-11-02 | Texas Instruments Inc | Method for manufacture of semiconductor devices |
-
1963
- 1963-07-23 DE DES86327A patent/DE1227154B/de active Pending
-
1964
- 1964-03-03 CH CH266064A patent/CH421305A/de unknown
- 1964-05-22 SE SE6273/64A patent/SE300039B/xx unknown
- 1964-07-10 FR FR981471A patent/FR1402299A/fr not_active Expired
- 1964-07-14 NL NL6408025A patent/NL6408025A/xx unknown
- 1964-07-16 US US383040A patent/US3375146A/en not_active Expired - Lifetime
- 1964-08-04 GB GB30697/64A patent/GB1049408A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| SE300039B (de) | 1968-04-01 |
| NL6408025A (de) | 1965-01-25 |
| US3375146A (en) | 1968-03-26 |
| CH421305A (de) | 1966-09-30 |
| GB1049408A (en) | 1966-11-30 |
| FR1402299A (fr) | 1965-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1141724C2 (de) | Verfahren zum Herstellen eines p-n-UEbergangs in einer einkristallinen Halbleiteranordnung | |
| DE2752439A1 (de) | Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung | |
| DE3030385C2 (de) | Verfahren zur Herstellung einer MOS-Halbleitervorrichtung | |
| DE2422621A1 (de) | Halbleiteranordnung vom iii-v-typ mit ohmschen kontakten und verfahren zur herstellung dieser kontakte | |
| DE68928286T2 (de) | Verfahren zur Bildung einer Schicht aus P-Typ-Germanium auf einem Körper aus Gallium-Arsenid | |
| DE2005271C3 (de) | Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat | |
| DE1614423B2 (de) | Halbleiteranordnung | |
| DE3012119C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
| DE2155816A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung | |
| DE2419142B2 (de) | Verfahren zur Ausbildung einer Halbleiterschicht mit einer niedrigen Störstellendichte auf einem Halbleitersubstrat mit einer hohen Störstellendichte | |
| DE2148119A1 (de) | Verfahren zum Herstellen epitaktischer Schichten auf Halbleitersubstraten | |
| DE2154386C3 (de) | Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch | |
| DE1227154B (de) | Verfahren zur Herstellung eines pn-UEbergangs in einer einkristallinen Halbleiteranordnung | |
| DE2657415C2 (de) | Verfahren zum Eindiffundieren von Fremdstoffen in ein Halbleitersubstrat | |
| DE1258983B (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang | |
| AT242201B (de) | Verfahren zur Herstellung eines pn-Überganges in einer einkristallinen Halbleiteranordnung | |
| DE1297763B (de) | Verfahren zum Herstellen eines Transistors fuer sehr hohe Frequenzen | |
| DE2732582C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE69821560T2 (de) | Epitaxieverfahren auf einem Siliciumsubstrat mit durch Arsen hochdotierten Gebieten | |
| DE3831555C2 (de) | Verfahren zum Herstellen eines Emitterbereichs einer Bipolartransistoreinrichtung | |
| DE2753533A1 (de) | Verfahren zum selektiven eindiffundieren von aluminium | |
| DE1619961A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen aus Galliumarsenid | |
| DE1464921B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
| DE2049696C3 (de) | Halbleiterbauelement und Verfahren zum Herstellen | |
| DE1240826B (de) | Verfahren zur Herstellung dotierter einkristalliner Halbleiterkoerper durch epitaktisches Aufwachsen aus der Dampfphase |