DE1044864B

DE1044864B - Circuit arrangement for converting teletype characters

Info

Publication number: DE1044864B
Application number: DES55220A
Authority: DE
Inventors: Dipl-Ing Friedrich Ohmann
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1957-09-23
Filing date: 1957-09-23
Publication date: 1958-11-27
Also published as: BE571419A

Description

DEUTSCHESGERMAN

In der Nachrichtenübertragungstechnik bei der Übertragung von codierten Nachrichten, wie beispielsweise in der Fernschreibtechnik, ist häufig die Aufgabe gegeben, ein einem bestimmten Nachrichtenelement, z. B. einem Fernschreibzeichen, zugeordnetes primäres Signal in ein sekundäres Signal überzuführen. Die Überführung der Signale erfolgt hierbei jeweils von einer Parallel- in eine Seriendarstellung und umgekehrt. Beispielsweise ist diese Aufgabe schon innerhalb der Fernschreibmaschine gegeben, in der das primäre Signal durch das parallele Einstellen von fünf Sendekontakten gegeben ist, wenn dieses Signal zur Aussendung über die Leitung in Seriendarstellung, sekundäres Signal, übergeführt werden muß. Eine ähnliche Aufgabe liegt beim Empfang eines Fernschreibzeichens vor, bei dem das primär vorhandene Empfangssignal in Form einer in Serie vorliegenden Stromschrittkombination zum Einstellen von Empfangsstromkreisen, z. B. fünf Lochmagneten eines Fernschreiblochers, in Paralleldarstellung, sekundäres Signal, übergeführt werden muß. Die nämliche Aufgabe ist dann auch in Vermittlungsämtern gegeben, bei denen, insbesondere bei der Tastaturwahl, in Serie vorliegende Fernschreibzeichen zu einer beliebigen Auswertung in Paralleldarstellung übergeführt werden müssen.In communication technology in the transmission of coded messages, such as in telex technology, the task is often given to a specific message element, z. B. a telex character, assigned primary signal to be converted into a secondary signal. The signals are transferred from a parallel to a series display and vice versa. For example, this task is already given within the teletypewriter in which the primary signal is given by the parallel setting of five send contacts when this signal for transmission over the line in series display, secondary signal must be transferred. A similar task is involved in receiving a teletype character before, in which the primary received signal is in the form of a series Current step combination for setting receiving circuits, e.g. B. five hole magnets one Telegraph puncher, in parallel display, secondary signal, must be transferred. The same task is then also given in switching offices, where, especially when choosing the keyboard, in series existing telex characters can be transferred to any evaluation in parallel display have to.

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Umsetzen von codierten Nachrichten, z. B. Fernschreibzeichen, aus einem primären Signal, z. B. Seriendarstellung, in ein sekundäres Signal, z. B. Paralleldarstellung. Bei der Schaltungsanordnung nach der Erfindung wird für einen Umsetzervorgang ein an sich bekannter, vorzugsweise einachsiger Entzerrer verwendet, von dem die für den Umsetzervorgang notwendigen Zeiten (Abtastungs- oder Einspeicherzeiten) abgenommen werden und der mit einer Speichereinrichtung derart kombiniert ist, daß abhängig von den vom Entzerrer abgegriffenen Zeiten der Einspeicher- bzw. Abtastvorgang zeitrichtig für die Umsetzung gesteuert wird. Gemäß einem weiteren Merkmal der Erfindung ist hierbei der Entzerrer so aufgebaut, daß er gleichzeitig als üblicher Entzerrer, zumindest solange er nicht für eine Umsetzung benötigt wird, Verwendung finden kann. Dies ist insbesondere in Wählämtern von großem Vorteil, da beim Aufbau einer Verbindung der Entzerrer für eine Umsetzung verwendet werden kann, während er nach dem Aufbau der Verbindung als Entzerrer für die von der Ortsleitung kommenden Fernschreibzeichen verwendet werden kann. Darüber hinaus kann selbstverständlich der Entzerrer auch für einen Umsetzervorgang des gesamten Fernschreibtextes Verwendung finden, wenn z. B. der Text innerhalb einer Lochstreifenvermittlung oder bei einem Übergang auf Multi-Schaltungsanordnung zum Umsetzen
von FernschreibzeichenThe invention relates to a circuit arrangement for converting coded messages, e.g. Teletype characters, from a primary signal, e.g. B. serial display, in a secondary signal, z. B. Parallel display. In the circuit arrangement according to the invention a known, preferably uniaxial equalizer is used for a converter process, from which the times necessary for the converter process (sampling or storage times) are taken and which is combined with a memory device in such a way that depending on the Equalizer tapped times the storage or sampling process is controlled correctly in time for the implementation. According to a further feature of the invention, the equalizer is constructed in such a way that it can be used at the same time as a conventional equalizer, at least as long as it is not required for a conversion. This is of great advantage in particular in telephone exchanges, since the equalizer can be used for a conversion when a connection is set up, while after the connection has been set up it can be used as an equalizer for the telex characters coming from the local line. In addition, the equalizer can of course also be used for a conversion process of the entire telex text, if z. B. the text within a punched tape exchange or in a transition to multi-circuit arrangement for implementation
of telex characters

Anmelder:Applicant:

Siemens & Halske Aktiengesellschaft,Siemens & Halske Aktiengesellschaft,

Berlin und München,
München 2, Wittelsbacherplatz 2Berlin and Munich,
Munich 2, Wittelsbacherplatz 2

Dipl.-Ing. Friedrich Ohrnann, München,
ist als Erfinder genannt wordenDipl.-Ing. Friedrich Ohrnann, Munich,
has been named as the inventor

plexbetrieb zunächst in Paralleldarstellung gespeichert, z. B. abgelocht werden muß. Wird außerdem gemäß einer Weiterbildung des Erfindungsgedankens ein nach dem Abzählverfahren arbeitender Entzerrer verwendet, der in rein passiver Schaltkreistechnik aufgebaut ist, dann kann durch Wahl der Taktpulsfrequenz ein beliebig großer Verzerrungsspielraum in Kauf genommen werden, und darüber hinaus kann der Entzerrer sehr leicht jeder beliebigen Schrittgeschwindigkeit der Stromschrittkombination, also der Fernschreibzeichen, angepaßt werden, d. h., auch der Umsetzer ist ohne weiteres jeder Schrittgeschwindigkeit anzupassen.plex operation initially stored in parallel display, z. B. must be punched. Is also according to a development of the inventive concept an equalizer that works according to the counting method is used, which is based on purely passive circuit technology is built, then by choosing the clock pulse frequency, any amount of distortion margin in Purchased, and in addition, the equalizer can be very easily any walking pace the current step combination, i.e. the telex characters, are adapted, d. h., also the The converter can be adapted to any walking speed without further ado.

Die Schaltungsanordnung nach der Erfindung wird im folgenden an Hand eines Serien-Parallelumsetzers im einzelnen erläutert. Gerade ein Serien-Parallelumsetzer wird besonders häufig, z. B. beim Empfang von Fernschreibzeichen zur Einstellung der Empfangskreise (Wählschienen, Lochmagnete usw.), in Wählvermittlungsämtern zur Verarbeitung der in Form von Fernschreibzeichen vorliegenden Wahlkriterien (Tastaturwahl), benötigt.The circuit arrangement according to the invention is described below using a series-parallel converter explained in detail. A series-parallel converter is particularly common, e.g. B. when receiving Teletype characters for setting the receiving circuits (selector bars, perforated magnets, etc.), in telephone exchanges to process the selection criteria available in the form of telex characters (keyboard selection).

An Hand der Fig. 1 sei zunächst das Prinzip eines Serien-Parallelumsetzers kurz erläutert. Zur Erläuterung ist der Fall angenommen, daß ein Teil der Nachricht, die Nachricht a, in dem Entzerrer JS+27, entzerrt werden soll, während ein anderer Teil der Nachricht, die Nachricht h, von dem gleichzeitig als Umsetzer arbeitenden Entzerrer B+ U in Paralleldarstellung an die Auswerteschaltung A weitergegebenThe principle of a series-parallel converter will first be briefly explained with reference to FIG. 1. For explanation, the case is assumed that part of the message, the message a, is to be equalized in the equalizer JS + 27, while another part of the message, the message h, is to be equalized by the equalizer B + U , which is simultaneously working as a converter passed on to the evaluation circuit A.

.SOi 680/210.SOi 680/210

wird. Abhängig von dieser Auswerteschaltung wird beispielsweise die Verbindung über das Leitungsvielfach L aufgebaut.will. Depending on this evaluation circuit, the connection is established via the line manifold L , for example.

Soll die gesamte Fernschreibnachricht in Paralleldarstellung übergeführt werden, dann bleibt der Ausgang des Entzerrers E + U unbeschaltet. In dem Auswerter ^f sind dann beispielsweise Auswerteglieder vorhanden, die eine beliebige Wiedergabe der Fernschreibnachricht, z. B. durch Abstanzen in einem Lochstreifen, ermöglichen.If the entire telex message is to be transferred in parallel, the output of the equalizer E + U remains unconnected. In the Auswerter ^ f there are then, for example, evaluation members that allow any reproduction of the telex message, e.g. B. by punching in a punched tape, allow.

Die Fig. 2 zeigt an Hand eines Blockschaltbildes den Aufbau der Schaltungsanordnung nach der Erfindung, während an Hand der Fig. 3 im folgenden eine Schaltungsausführung im einzelnen erläutert wird, die aus lauter gleichartigen Transistorkippschaltungen aufgebaut ist.FIG. 2 shows the structure of the circuit arrangement according to the invention on the basis of a block diagram, while a circuit design is explained in detail below with reference to FIG. 3 which is made up of nothing but similar transistor flip-flops.

In Fig. 2 sind die zu einem üblichen Entzerrer gehörenden Teile mit einer gestrichelten Linie/ umgrenzt. Der Entzerrer enthält eine Eingangskippstufe EK und eine Äusgangskippstufe AK. Die Eingangskippstufe wird von den am Eingang E anliegenden Fernschreibzeichen jeweils umgesteuert. Die Darstellung ist so gewählt, daß bei der Einspeicherung eines Schrittes von dem rechten System der Kippstufe ein ein nachgeschaltetes Koinzidenzgatter aussteuerndes Potential abgeleitet werden kann. Die Wirkungsweise eines derartigen Entzerrers, der mit einer Eingangsschaltung ES, einem Umlauf schalter US, einem Schrittlängenzähler Zl und einem Zeichenlängenzähler Z 2 ausgerüstet ist, ist an sich bekannt und nicht Gegenstand dieser Erfindungsmeldung.In FIG. 2, the parts belonging to a conventional equalizer are surrounded by a dashed line /. The equalizer contains an input flip-flop EK and an output flip-flop AK. The input flip-flop is reversed by the telex characters present at input E. The representation is chosen so that when a step is stored, a potential that controls a downstream coincidence gate can be derived from the right system of the flip-flop. The operation of such an equalizer, which is equipped with an input circuit ES, a circulation switch US, a step length counter Zl and a character length counter Z 2, is known per se and is not the subject of this invention disclosure.

Der Entzerrer arbeitet mit zwei phasenverschobenen Taktpulsen gleicher Frequenz, die über die Klemmen Tl bzw. T 2 zugeführt werden.The equalizer uses two phase-shifted clock pulses of the same frequency which are supplied via terminals Tl and T2.

Erfindungsgemäß soll ein derartiger Entzerrer, der in seiner Funktion voll betriebsfähig ist, an dem sich also gegenüber einem üblichen Entzerrer im Aufbau nichts geändert hat, für die Serien-Parallelumsetzung von Fernschreibzeichen verwendet werden. Zu diesem Zweck ist dem Entzerrer eine Gattermatrix GM und ein Speicher Sp zugeordnet. In die einzelnen Glieder des Speichers Sp sollen die einzelnen Schritte des zunächst am Eingang E anliegenden Fernschreibzeichens nach ihrer Abtastung eingespeichert werden. Der Anlaufschritt wird nicht eingespeichert, während der Sperrschritt als sechster Schritt eingespeichert wird und die Auslösung für den Speicher, also beispielsweise die Abtastung oder Weitergabe des Speicherinhalts, verursacht.According to the invention, such an equalizer, which is fully operational in its function, that is to say in terms of structure that has not changed in relation to a conventional equalizer, is to be used for the serial parallel conversion of telex characters. For this purpose, a gate matrix GM and a memory Sp are assigned to the equalizer. The individual steps of the telex character initially present at input E are to be stored in the individual members of the memory Sp after they have been scanned. The start-up step is not stored, while the blocking step is stored as the sixth step and causes the memory to be triggered, for example the scanning or forwarding of the memory content.

Die Wirkungsweise der dargestellten Schaltungsanordnung ist folgendermaßen:The mode of operation of the circuit arrangement shown is as follows:

Beim Eintreffen eines Anlaufschrittes wird der Entzerrer in üblicher Weise freigegegen, und in den Zähler Z1 laufen Impulse des Taktpulses T 2 zur Ermittlung der Abtastzeitpunkte ein. Ein Abtastimpuls wird an jedes der Gatter Kl bis K6 parallel gegeben. Gleichzeitig liegt parallel an allen Gattern Kl bis K 6 die Polarität des zu diesem Zeitpunkt in der Eingangskippschaltung noch gespeicherten Stromschrittes, während der dritte Eingang der einzelnen Gatter von dem Zähler Z 2 ausgesteuert wird, und zwar derart, daß immer eines der Gatter K1 bis K 6 geöffnet ist, so daß entsprechend der von der Eingangskippschaltung abgegriffenen Polarität das zugehörige Speicherglied in die gewünschte Lage gesteuert wird bzw. in der entsprechenden Lage verharrt. Beim Abtasten des ersten Codeschrittes wird also beispielsweise das Gatter K1, beim Abtasten des zweiten Codeschrittes das zweite Gatter ausgesteuert usw. Bei der Abtastung des Sperrschrittes und seiner Einspeicherung wird ein Signal an dem Ausgang der sechsten Speicherzelle abgegeben, das anzeigt, daß nunmehr die Serien-Parallelumsetzung abgeschlossen ist, so daß der Speicherinhalt parallel über die Speicherausgange B abgenommen werden kann. Bei Rückstellung des Entzerrers werden gleichzeitig über die Rückstellleitung R die Speicherglieder in die Ausgangslage zurückgestellt, d. h., jede einzelne Speicherzelle wird in ihren Ruhestand übergeführt.When a start-up step arrives, the equalizer is released in the usual way, and pulses of the clock pulse T 2 for determining the sampling times enter the counter Z 1. A strobe pulse is applied in parallel to each of the gate Kl to K6. At the same time in parallel on all gates Kl to K6, the polarity of the even stored at this time in the input flip-flop current step, while the third input of each gate of the counter Z 2 is modulated in such a manner that always one of the gates K 1 to K 6 is open, so that the associated memory element is controlled into the desired position or remains in the corresponding position in accordance with the polarity tapped off by the input flip-flop. When scanning the first code step, for example, the gate K1, when scanning the second code step, the second gate is activated, etc. When scanning the blocking step and storing it, a signal is output at the output of the sixth memory cell, which indicates that the series Parallel conversion is complete, so that the memory content can be picked up in parallel via memory outputs B. When the equalizer is reset, the memory elements are simultaneously reset to their initial position via the reset line R , that is, each individual memory cell is switched to its rest position.

ίο Die Fig. 3 zeigt eine mögliche Schaltungsausführung eines Serien-Parallelumsetzers nach der Erfindung. In dem dargestellten Schaltungsbeispiel sind die Schaltungsteile jeweils durch eine strichlierte Umrandung zusammengefaßt und mit denselben Bezugszeichen versehen, die in der Darstellung nach Fig. 2 mit einem einzigen Blockschaltsymbol wiedergegeben sind. So ist beispielsweise der Speicher Sp und die Gattermatrix GM zusammengefaßt. Außerdem sind die Klemmenbezeichnungen der Fig. 2 beibehalten worden.3 shows a possible circuit design of a serial parallel converter according to the invention. In the circuit example shown, the circuit parts are each summarized by a dashed border and provided with the same reference numerals that are reproduced in the illustration according to FIG. 2 with a single block circuit symbol. For example, the memory Sp and the gate matrix GM are combined. In addition, the terminal designations of FIG. 2 have been retained.

Wie das Schaltbild nach Fig. 3 erkennen läßt, ist der gesamte Entzerrer zusammen mit dem Speicher aus völlig gleichartigen Transistorkippstufen aufgebaut. Auch die Kippstufen des Zählers sind in nämlicher Schaltungsausführung zusammengesetzt, so daß es besonders einfach ist, die Schaltungsanordnung nach der Erfindung in sogenannter Baukastenweise zu realisieren, d. h. aus lauter einzelnen gleichartigen Schaltbrettchen zusammenzusetzen. Lediglich die Ausgangsschaltung AS ist anders aufgebaut. Dies ist deshalb notwendig, da am Ausgang Doppelstromzeichen abgegeben werden sollen, während von einer einfachen bistabilen Kippschaltung lediglich Einfachstromzeichen abgenommen werden können.As the circuit diagram according to FIG. 3 shows, the entire equalizer, together with the memory, is made up of completely identical transistor flip-flops. The flip-flops of the counter are also assembled in the same circuit design, so that it is particularly easy to implement the circuit arrangement according to the invention in a so-called modular manner, that is, to assemble it from nothing but individual, similar switchboards. Only the output circuit AS is constructed differently. This is necessary because double current characters are to be emitted at the output, while only single current characters can be taken from a simple bistable multivibrator.

Die Arbeitsweise von Transistorkippschaltungen, wie sie zum Aufbau der Schaltungsanordnung nach der Erfindung verwendet werden, ist hinreichend bekannt. Die Steuerimpulse werden jeweils der Basis eines bzw. beider Verstärkersysteme einer Kippschal tung zugeführt, und hierdurch wird die Kippschaltung in eine bestimmte Lage gesteuert.The mode of operation of transistor flip-flops, as they are used to build the circuit arrangement of the invention are well known. The control impulses are each the base one or both amplifier systems are fed to a flip-flop device, and this becomes the flip-flop circuit controlled in a certain position.

Außer den bistabilen Kippschaltungen besteht die Schaltungsanordnung aus einer Mehrzahl von Gattern. Jedes einzelne Gatter besitzt hierbei mindestens einen Transistor, der einmal über die Basis, gegebenenfalls über eine Mehrzahl von parallelen Entkopplungsrichtleitern, und einmal über den Emitter angesteuert wird. Nur beim gleichzeitigen Auftreten eines Auftastpotentials an der Basis und eines Steuerimpulses am Emitter wird der Transistor geöffnet, so daß am Kollektor ein entsprechendes Potential abgenommen werden kann.In addition to the bistable multivibrators, the circuit arrangement consists of a plurality of gates. Each individual gate here has at least one transistor, which is once via the base, if necessary via a plurality of parallel decoupling directional conductors, and once via the emitter is controlled. Only if a gating potential occurs at the base and a control pulse occurs at the same time the transistor is opened at the emitter, so that a corresponding potential at the collector can be removed.

Die einzelnen Speicherstufen bestehen ebenfalls aus bistabilen Transistorkippschaltungen, wobei jede einzelne Kippschaltung noch mit einem bistabilen Relais zusammenarbeitet, das mit seinen beiden Wicklungen jeweils in die beiden Kollektorzuleitungen einer Speicherkippschaltung eingebaut ist. Über den Kontakt des Relais können die einzelnen Potentiale dann entsprechend abgenommen werden.The individual memory stages also consist of bistable transistor flip-flops, with each individual Toggle circuit still works with a bistable relay that works with its two windings is installed in each of the two collector leads of a storage flip-flop circuit. About the contact of the relay, the individual potentials can then be tapped accordingly.

Im folgenden wird die Arbeitsweise eines Umsetzervorganges kurz erläutert. Es wird unterstellt, daß an den beiden Klemmen Tl und T 2 wiederum ein Taktpuls mit um 180° verschobenen Impulsen anliegt, der aus einem beliebig aufgebauten, z. B. innerhalb einer Amtszentrale angeordneten Taktpulsgenerator abgenommen sein kann.The method of operation of a converter process is briefly explained below. It is assumed that, in turn, a clock pulse applied to the two terminals Tl and T2 with shifted 180 ° pulses, the built-up from an arbitrary z. B. arranged within a central office clock pulse generator can be removed.

Beim Eintreffen des Anlaufschrittes wird die Eingangskippschaltung umgesteuert, d. h., wenn zunächst das linke Verstärkersystem leitend war, wird diesesWhen the start-up step arrives, the input toggle switch reversed, d. i.e. if the left amplifier system was initially conductive, this will be

Verstärkersystem gelöscht und gleichzeitig das rechte Verstärkersystem aufgetastet. Hierdurch steigt die Spannung am Kollektor des linken Verstärkersystems, und die den Eingangsschalter ES darstellende Kippschaltung wird umgesteuert, d. h., das rechte Verstärkersystem wird geöffnet und das linke Verstärkersystem dementsprechend gelöscht. Das Potential am Kollektor des rechten Transistors dieser Kippstufe und damit das Potential an der Basis des Transistors Tr 1 wird positiv angehoben und das aus dem Transistor Tr 1 bestehende, dem Umlauf schalter US vorgeschaltete Gatter vorbereitet, so daß der über die Klemme Tl ankommende nächste Impuls den Umlaufschalter US umsteuern kann. Dieser Umlaufschalter gibt seinerseits wieder das durch den Transistor Tr 2 gebildete, dem Zähler Z1 vorgeschaltete Gatter frei, so daß die an der Klemme T 2 anliegenden Impulse des Taktpulses, die um 180° zu den Impulsen an die Klemme T1 verschoben sind, in den Zähler einlaufen können. Für den Zähler Z1 ist ein fünfstufiger binärarbeitender Zähler verwendet, der die Frequenz eines Taktpulses so teilt, daß an seinen Ausgangsklemmen alle 10 msec ein Polaritätswechsel stattfindet. Die Anzahl der Kippschaltungen des Zählers Zl sind hierbei ausschließlich durch die Frequenz des verwendeten Taktpulses bestimmt. Bekanntlich wird, um Einrastfehler weitgehend zu vermeiden, ein im Vergleich zur Schrittlänge verhältnismäßig hochfrequenter Taktpuls, z. B. 3,2 kHz, verwendet. The amplifier system is deleted and the right amplifier system is activated at the same time. This increases the voltage at the collector of the left amplifier system, and the flip-flop circuit representing the input switch ES is reversed, ie the right amplifier system is opened and the left amplifier system is correspondingly deleted. The potential at the collector of the right transistor of this flip-flop and thus the potential at the base of the transistor Tr 1 is raised positively and the gate consisting of the transistor Tr 1, the circuit switch US upstream gate prepared so that the next pulse arriving via the terminal Tl can reverse the circulation switch US . This rotor switch are in turn again formed by the transistor Tr 2, the counter Z1 upstream gate freely, so that the voltage applied to the terminal T 2 pulses of the clock pulse, which are shifted by 180 ° with respect to the pulses to the terminal T 1, in the Meters can run in. A five-stage binary counter is used for the counter Z1, which divides the frequency of a clock pulse in such a way that a polarity change takes place at its output terminals every 10 msec. The number of flip-flops in the counter Zl is determined exclusively by the frequency of the clock pulse used. As is known, in order to largely avoid locking errors, a clock pulse that is relatively high-frequency compared to the step length, e.g. B. 3.2 kHz is used.

Beim Auftreten eines Polaritätswechsels am Ausgang der fünften Kippstufe des Zählers Z1 (nach 10 msec seit Anlauf des Zählers) wird der Transistoi- Tr 3 aufgetastet. Gleichzeitig wird ein Impuls an den Zeichenlängenzähler Z2 weitergegeben. Dieser Zeichenlängenzähler Z 2 übernimmt, wie an Hand der Fig. 2 schon erläutert wurde, eine Rückstellung des gesamten Entzerrers und auch des Speichers nach sieben Abtastimpulsen.When a polarity change occurs at the output of the fifth flip-flop of the counter Z1 (after 10 msec since the start of the counter) the transistor Tr 3 is gated. At the same time, a pulse is passed on to the character length counter Z2. As has already been explained with reference to FIG. 2, this character length counter Z 2 resets the entire equalizer and also the memory after seven sampling pulses.

Beim Auftreten des ersten Abtastimpulses wird nun ein Impuls an die beiden aus den Transistoren Tr 4 und Tr 5 bestehenden Abtastgatter weitergegeben. Je nach der in der Eingangslippschaltung eingespeicherten Polarität wird nun die Ausgangskippschaltung AK und damit die Ausgangsschaltung AS in die eine oder andere Lage gesteuert. Beim Abtasten des Anlaufschrittes also derart, daß das rechte Verstärkersystem leitend gemacht wird, so daß auch das am Kollektor des rechten Verstärkersystems der Ausgangskippschaltung AK auftretende Potential absinkt und eine entsprechende Steuerung der beiden die Ausgangsschaltung AS im wesentlichen darstellenden Transistoren verursacht. Beim Auftreten des ersten Abtastimpulses wird noch keines der aus den Transistoren Tr 6 bis Tr 12 bestehenden Gatter der Gattermatrix GM ausgesteuert, da von dem sich noch in Grundstellung befindlichen Zählers Z 2 noch keine Vorbereitungsspannung an einer der Basen dieser Transistoren gelegt ist.When the first sampling pulse occurs, a pulse is passed on to the two sampling gates consisting of the transistors Tr 4 and Tr 5. Depending on the polarity stored in the input flip-flop, the output flip-flop AK and thus the output circuit AS are now controlled in one position or the other. When scanning the start-up step so that the right amplifier system is made conductive so that the potential occurring at the collector of the right amplifier system of the output flip-flop AK drops and causes a corresponding control of the two transistors essentially representing the output circuit AS. When the first sampling pulse occurs, none of the gates of the gate matrix GM consisting of the transistors Tr 6 to Tr 12 are activated, since the counter Z 2, which is still in its basic position, has not yet applied any preparatory voltage to one of the bases of these transistors.

Nach dem Auftreten des ersten Abtastimpulses hingegen ist nun in den Zähler Z 2 ein Wert eingespeichert, und es wird zunächst die Basis des Transistors Tr 6 vorbereitet. Wird nun bei der Abtastung des zweiten Abtastimpulses, also nach 30 msec, wiederum an den Transistor Tr 3 und unter anderem auch an der Ausgangskippschaltung, den Zähler Z2, ein Abtastimpuls gegeben, dann erhält der Transistor Tr 6 über seine Basis ein solches, von der Lage der Ausgangskippschaltung AK abhängiges Potential über die Leitung L1 und die Transistoren Tr 13 und Tr 14, daß er gegebenenfalls geöffnet wird. Dann und nur dann also, wenn bei der Abtastung in der Eingangskippstufe ein Zeichenstromschritt eingetastet wurde, was über die Leitung L1 von der Ausgangskippstufe geprüft wird und wenn ein Abtastimpuls auftritt, und wenn außerdem die drei zu dem Zähler Z2 gehörigen Kippstufen das zugehörige Potential besitzen, wird über den Transistor Tr 6 die erste Stufe des Speichers Sp umgesteuert, was gleichzeitig eine Umsteuerung des im Kollektorkreis der ersten Stufe befindlichen bistabilen Relais zur Folge hat, so daß auch der Kontakt SpI an entsprechendes Potential gelegt wird. Durch die Verwendung von bistabilen Speichergliedern wird dann erreicht, daß diese nunmehr eingestellte Lage der Kippstufe beibehalten wird. Beim Auftreten der weiteren Abtastimpulse werden dann nacheinander die Transistoren Tr 7 bis TrIl ausgesteuert und so die abgetasteten Potentiale in die einzelnen Speicherstufen eingetastet.After the occurrence of the first sampling pulse, however, a value is now stored in the counter Z 2, and the base of the transistor Tr 6 is first prepared. If a sampling pulse is now given to the transistor Tr 3 and, among other things, also to the output trigger circuit, the counter Z2, when the second sampling pulse is sampled, i.e. after 30 msec, then the transistor Tr 6 receives one via its base from which Location of the output flip-flop AK dependent potential via the line L 1 and the transistors Tr 13 and Tr 14 that it is opened if necessary. Then, and only then, if a character stream step was keyed in during sampling in the input flip-flop, which is checked by the output flip-flop via line L 1 and if a sampling pulse occurs, and if the three flip-flops belonging to the counter Z2 also have the associated potential , the first stage of the memory Sp is reversed via the transistor Tr 6, which at the same time results in a reversal of the bistable relay located in the collector circuit of the first stage, so that the contact SpI is also connected to the corresponding potential. The use of bistable storage elements then ensures that this now set position of the flip-flop is maintained. When the further scanning pulses occur, the transistors Tr 7 to TrIl are then controlled one after the other and the scanned potentials are thus keyed into the individual memory stages.

Beim Abtasten des siebten Schrittes, also des sogenannten Sperrschrittes, wird nun eine Steuerimpuls über den Transistor Tr 12 gegeben. Dieser Steuerimpuls verursacht über die Leitung L 2 eine Rückstellung der gesamten zu dem Speicher Sp gehörenden Kippstufen in die Ausgangslage.When scanning the seventh step, i.e. the so-called blocking step, a control pulse is now given via the transistor Tr 12. This control pulse causes the entire flip-flops belonging to the memory Sp to be reset to the initial position via the line L 2.

Claims

PATENT CLAIMS:

1.Circuit arrangement for converting telex characters from a primary signal, for example series display, in a secondary signal, z. B. parallel display, characterized in that that a known, preferably uniaxial equalizer is used, of which the The times necessary for the conversion process (sampling or storage times) have been removed and which is combined with a memory device in such a way that depending on the Equalizer tapped times of Einspeicherbzw. Scanning process at the right time for implementation is controlled.

2. Circuit arrangement according to claim 1 for converting current step combination present in series in parallel representation, preferably a dial character converter for keyboard selection, thereby characterized in that the sampling pulses, which are usually used to pass the individual in the input stage existing current steps are used to the output stage, also for the Storage of the current steps in the storage device depending on the location of the Input stage can be used.

3. Circuit arrangement according to claim 1 and 2, characterized by the use of an after the counting process, which works purely electronically, preferably made up of transistor flip-flops Equalizer.

4. Circuit arrangement according to claim 1 and 2, characterized in that the memory device is connected to the equalizer via a gate matrix, the individual stages of the counter associated gates each with one input from the sampling pulse and at the other Input can be acted upon by the step counter.

5. Circuit arrangement according to claim 1 to 4, characterized in that within the equalizer a monitoring device is provided which, after the last scanning process, the scanning of the memory triggers for the parallel removal of the stored step combination.

6. Circuit arrangement according to claim 5, characterized in that the memory is also from bistable transistor flip-flops, which preferably work together with bistable storage relays, is constructed.

7. Circuit arrangement according to claim 1 to 3, characterized in that as a memory device a shift register is provided into which the individual current steps are inserted at the sampling time will.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings