[go: up one dir, main page]

DE10355587B4 - Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors - Google Patents

Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors Download PDF

Info

Publication number
DE10355587B4
DE10355587B4 DE10355587A DE10355587A DE10355587B4 DE 10355587 B4 DE10355587 B4 DE 10355587B4 DE 10355587 A DE10355587 A DE 10355587A DE 10355587 A DE10355587 A DE 10355587A DE 10355587 B4 DE10355587 B4 DE 10355587B4
Authority
DE
Germany
Prior art keywords
recesses
semiconductor transistor
source
forming
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10355587A
Other languages
English (en)
Other versions
DE10355587A1 (de
Inventor
Jenö Dr. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10355587A priority Critical patent/DE10355587B4/de
Publication of DE10355587A1 publication Critical patent/DE10355587A1/de
Application granted granted Critical
Publication of DE10355587B4 publication Critical patent/DE10355587B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors (1, 1'),
umfassend die folgenden Schritte:
– Ausbilden einer als Gate dienenden Leiterschicht (5) auf einer Substratschicht (2), wobei die Leiterschicht Aussparungen (61, 62) zur Kontaktierung von in der Substratschicht (2) auszubildenden Source-/Bodygebieten (101, 102, 71, 72) aufweist,
– Ausbilden der Bodygebiete (71, 72) durch Bestrahlen der Aussparungen (61, 62) mit Ionenstrahlen,
– Verkleinern der Aussparungen (61, 62) durch Ausbilden einer Spacerstruktur (8) als laterale Fortsetzung der als Gate dienenden Leiterschicht (5), so dass die Leiterschicht (5) mit der an sie angrenzenden lateralen Fortsetzung Teile der Aussparungen (61, 62) bedeckt und durch Wahl der Breite der Spacerstruktur (8) die Länge eines in dem jeweiligen Bodygebiet (71, 72) auszubildenden Kanals festgelegt wird,
– Ausbilden der Sourcegebiete (101, 102) durch Bestrahlen der verkleinerten Aussparungen (91, 92) mit Ionenstrahlen, und
– Durchführen einer RTA-Temperaturbehandlung.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors.
  • Um die Herstellungskosten für Halbleiterbauteile möglichst gering zu halten, ist man bestrebt, deren Integrationsdichte so weit wie möglich zu erhöhen. Ein weiterer Vorteil hoher Integrationsdichte bei Leistungs-Halbleiterbauteilen ist, dass bei gleichen Bauteilabmessungen höhere Ströme bzw. Spannungen durch das Leistungs-Halbleiterbauteil verarbeitbar sind, da mehr Halbleiter-Funktionselemente parallel geschaltet werden können. Problematisch ist jedoch, dass durch die zwangsweise immer feiner werdenden Halbleiterstrukturen innerhalb des Halbleiterbauteils hohe Prozessausschüsse generiert werden, wenn im Herstellungsverfahren des Halbleiterbauteils entsprechende Toleranzbereiche auch nur geringfügig überschritten werden.
  • Aus der US 4,774,198 ist ein Verfahren zum Herstellen von DMOS-Zellen bekannt, bei dem Spacer aus Siliziumdioxid angrenzend an eine Leiterschicht aus polykristallinem Silizium vorgesehen werden. Diese Spacer werden nach Implantieren einer Zone, bei der sie als Maske wirken, wieder entfernt.
    •
  • Die der Erfindung zugrunde liegende Aufgabe ist es, ein Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors anzugeben, mit dem sehr feine und gleichzeitig äußerst präzise Halbleiterstrukturen innerhalb dieses Bauteils hergestellt werden können.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Das erfindungsgemäße Verfahren weist die folgenden Schritte auf:
    • – Ausbilden einer als Gate dienenden Leiterschicht auf einer Substratschicht, wobei die Leiterschicht Aussparungen zur Kontaktierung von in der Substratschicht auszubildenden Source-/Bodygebieten aufweist,
    • – Ausbilden der Bodygebiete durch Bestrahlen der Aussparungen mit Ionenstrahlen,
    • – Verkleinern der Aussparungen durch Ausbilden einer Spacerstruktur als laterale Fortsetzung der als Gate dienenden Leiterschicht, so dass die Leiterschicht mit der an sie angrenzenden lateralen Fortsetzung Teile der Aussparungen bedeckt und durch Wahl der Breite der Spacerstruktur die Länge eines in dem jeweiligen Bodygebiet auszubildenden Kanals festgelegt wird,
    • – Ausbilden der Sourcegebiete durch Bestrahlen der verkleinerten Aussparungen mit Ionenstrahlen, und
    • – Durchführen einer RTA-Temperaturbehandlung.
  • Die Kontaktierung der so hergestellten, als Gate dienenden Leiterschicht und der Source-/Bodygebiete erfolgt vorzugsweise durch das Ausbilden von Plugs, die aus einem leitenden Material (beispielsweise Poly-Material, Poly-Material mit Silizidschicht, Metall, etc.) bestehen, wobei die Plugs nach oben aus dem Halbleitertransistor herausgeführt werden.
  • Ebenso wie die Source-/Bodygebiete können auch die Draingebiete mittels entsprechender Plugs nach oben durch ein Source-/Bodygebiet hindurch aus dem Halbleitertransistor herausgeführt werden, wobei diese Plugs gegenüber den Source-/Bodygebieten, durch die sie hindurchgeführt werden, elektrisch isoliert sind.
  • Bei dem erfindungsgemäßen Verfahren zur Herstellung eines ver tikalen Leistungs-Halbleitertransistors werden also entsprechende Source-/Bodygebiete in der Substratschicht des Halbleitertransistors beziehungsweise in einer darüber vorgesehenen Halbleiterschicht durch Ionenimplantation und anschließende RTA ("Rapid Thermal Annealing")-Temperaturbehandlung hergestellt.
  • Die durch die Ionenimplantation erzeugten n-/p-dotierten Gebiete werden kurzzeitig auf eine hohe Temperatur gebracht (beispielsweise durch Kontaktieren dieser Gebiete mit einem heißen Stempel oder durch kurzzeitiges Bestrahlen dieser Gebiete mit hochenergetischem Licht), wodurch die Ionen-Implantationsschichten aktiviert (ausgeheilt) werden (Rapid Thermal Annealing).
  • Das erfindungsgemäße Herstellungsverfahren ermöglicht das Erzeugen der Source-/Bodygebiete mittels Ionenimplantation in der Substratschicht, ohne dass nennenswerte Nachfolge-Diffusionen auftreten (da aufgrund der RTA-Temperaturbehandlung die dotierten Gebiete nur kurzzeitig aufgeheizt werden). Es können sehr feine Kanal-/Gatebreiten bei gleichzeitig hoher Robustheit hergestellt werden; ein erfindungsgemäß hergestellter Leistungs-Halbleitertransistor kann Strukturen aufweisen, die ebenso fein wie VLSI (Very Large Scale Integration)- bzw. SOI (Silicon On Insulator)-Strukturen sind.
  • Die Ionenimplatations-Parameter sollten so gewählt werden, dass die Oberflächendotierung (gegebenenfalls kann die Oberfläche vorher auch n-implantiert sein) eine gewünschte Einsatzspannung ergibt und die Dosis mindestens die Durchbruchsladung erreicht.
  • Der erfindungsgemäß hergestellte vertikale Leistungs-Halbleitertransistor zeigt keine "Hot-Electron-Effekte" und keine "Short-Channel-Abhängigkeit" und keinen "Kink-Effekt"; die Einsatzspannung des Halbleitertransistors wird durch die Ionenimplantation bestimmt. Der erfindungsgemäß hergestellte Halbleitertransistor lässt sich als n-Kanal als auch als p-Kanal-Version realisieren. Die Erfindung lässt sich auf SOI-MOS- Strukturen anwenden. Eine Kombination von lateralen und vertikalen MOSFET-Strukturen ist möglich.
    •
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert.
  • Es zeigen:
  • 1 eine bevorzugte Ausführungsform eines Leistungs-Halbleitertransistors, der nach dem erfindungsgemäßen Verfahren hergestellt wurde,
  • 2 eine weitere bevorzugte Ausführungsform eines in SOI-Ausführung nach dem erfindungsgemäßen Verfahren hergestellten Leistungs-Halbleitertransistors,
  • 3 eine Draufsicht einer ersten Ausführungsform einer erfindungsgemäßen Gate-/Sourcekontaktierung,
  • 4 eine Draufsicht einer zweiten Ausführungsform einer erfindungsgemäßen Source-/Drain-/Gate-Kontaktierung,
  • 5 eine Draufsicht einer dritten bevorzugten Ausführungsform einer erfindungsgemäßen Source-/Drain-/Gate-Kontaktierung,
  • 6 eine Draufsicht einer vierten bevorzugten Ausführungsform einer erfindungsgemäßen Source-/Gate-/Drain-Kontaktierung,
  • 7 eine Draufsicht einer fünften erfindungsgemäßen Source-/Gate-Kontaktierung.
  • In den Zeichnungen sind identische bzw. einander entsprechende Bauteile bzw. Bauteilgruppen mit den gleichen Bezugsziffern gekennzeichnet.
  • Im Folgenden soll anhand von 1 das erfindungsgemäße Herstellungsverfahren beispielhaft erläutert werden.
  • Zur Herstellung eines Halbleitertransistors 1 wird auf/in einem Substrat 2, das aus einer n+-dotierten Schicht 3 und einer n-Schicht 4 besteht, eine als Gate dienende Leiterschicht 5 aufgebracht, wobei die Leiterschicht 5 erste Aussparungen 61 , 62 aufweist.
  • Durch Bestrahlen der ersten Aussparungen 61 , 62 mit Ionenstrahlen werden in dem Substrat 2 Bodygebiete 71 , 72 , die p-dotiert sind, erzeugt. Anschließend werden die ersten Aussparungen 61 , 62 durch Ausbilden einer Spacerstruktur 8, die eine laterale Fortsetzung der Leiterschicht 5 dargestellt und Teile der ersten Aussparungen 61 , 62 bedeckt, verkleinert, so dass zweite Aussparungen 91 , 92 entstehen. Nun werden Sourcegebiete 101 , 102 durch Bestrahlen der verkleinerten, zweiten Aussparungen 91 , 92 mit Ionenstrahlen erzeugt. Durch Wahl des Abstands d der Spacerstruktur 8 wird die Länge eines in den Bodygebieten 71 , 72 ausbildbaren Kanals festgelegt. Nun erfolgt eine Kontaktierung der Bodygebiete/Sourcegebiete 71 , 72 /101 , 102 durch Ausbilden von Plugs 111 , 112 , wobei die Plugs 111 , 112 nach oben aus dem Halbleitertransistor 1 herausgeführt werden. Analog hierzu wird das Gate (die Leiterschicht 5) durch ein Plug 12 kontaktiert. Vor Ausbilden der Plugs 111 , 112 , 12 müssen die Source- bzw. Bodygebiete 101 , 102 bzw. 71 , 72 mittels eines "Rapid Thermal Annealing" aktiviert (ausgeheilt) werden. Die Plugs 111 , 112 sind über Metallleiterbahnen 131 , 132 nach außen elektrisch verbunden. Die Plugs 111 , 112 , 12 sind durch eine Isolatorschicht 14 voneinander elektrisch isoliert. Die Leiterschicht 5 ist von dem Substrat 2 durch eine Isolatorschicht 15 getrennt.
  • Der in 2 gezeigte Ausschnitt eines Halbleitertransistors 1' unterscheidet sich von dem in 1 gezeigten Halbleitertransistor 1 dadurch, dass dieser in SOI-Technik ausgeführt ist, d.h. in dem Halbleitertransistor 1' sind mehrere Transistor-Funktionselemente 16 (Silizium-Inseln) vorgesehen, von denen in 2 nur eines gezeigt ist, und die voneinander durch eine Isolatorschicht 14 getrennt sind. Ein weiterer Unterschied ist, dass das Draingebiet nicht von unten, d.h. rückseitig abgegriffen wird, sondern in Form eines Plugs 17 nach oben aus dem Halbleitertransistor 1' herausgeführt wird, wobei der Plug 17 durch ein Sourcegebiet 102 /Bodygebiet 72 durchgeführt wird, jedoch von dem Sourcegebiet 102 /dem Bodygebiet 72 elektrisch isoliert ist. Der Plug 17 wird über eine Metallleiterbahn 18 nach außen hin kontaktierbar. Sämtliche Transistor-Funktionselemente 16 sind auf einem gemeinsamen Substrat 19 positioniert. Der Transistor in SOI-Ausführung ist genauso groß wie ein lateraler FET mit Source-/Gate-/Drainanschluss.
  • In 3 ist eine mögliche Ausführungsform einer Kontaktierung des in 1 gezeigten Halbleitertransistors 1 gezeigt (Draufsicht). Es ist zu sehen, dass die Leiterschichten 5 eine runde Form aufweisen.
  • In 4 ist eine Draufsicht auf ein Transistor-Funktionselement 16 (eine Silizium Insel einer SOI-Struktur) gezeigt, das in dem in 2 gezeigten Halbleitertransistor 1' enthalten ist. Im Gegensatz zu der in 3 gezeigten Ausführungsform ist die Leiterschicht 5 rechteckig ausgebildet. Des Weiteren werden sowohl Sourcegebiete, Bodygebiete als auch Draingebiete von oben her kontaktiert, wohingegen in der in 3 gezeigten Kontaktierung die Draingebiete von unten kontaktiert werden.
  • In der in 5 gezeigten Kontaktierungs-Ausführungsform werden ebenfalls Sourcegebiete, Bodygebiete und Draingebiete von oben durch den Halbleitertransistor 1' kontaktiert, wobei sich in dieser Ausführungsform die Drain- bzw. Sourcegebiete teilweise außerhalb des Transistor-Funktionselements 16 (d. h. der Silizium Insel einer SOI-Struktur) befinden. Dadurch können noch kleinere Strukturen (Si-Inseln) erzeugt werden.
  • In 6 ist eine Kontaktierungs-Ausführungsform für SOI-Strukturen gezeigt, in der Sourcegebiete, Bodygebiete und Draingebiete von oben durch den Halbleitertransistor 1' kontaktiert werden, und sich die Leiterschicht 5 teilweise außerhalb des Transistor-Funktionselements 16 (der Silizium Insel) befindet. Dadurch können noch kleinere Strukturen (Si-Inseln) erzeugt werden.
  • In 7 ist eine weitere mögliche Kontaktierungs-Ausführungsform gezeigt. Hier werden nur Sourcegebiete und Bodygebiete (und die Leiterschichten 5) von oben kontaktiert.
    • 1, 1'
    Halbleitertransistor
    2
    Substrat
    3
    n+-Schicht
    4
    n-Schicht
    5
    Leiterschicht
    61, 62
    erste Aussparungen
    71, 72
    Bodygebiete
    8
    Spacerstruktur
    91, 92
    zweite Aussparungen
    101, 102
    Sourcegebiete
    111, 112
    Plug
    12
    Plug
    131, 132
    Metallleiterbahnen
    14
    Isolatorschicht
    15
    Isolatorschicht
    16
    Transistor-Funktionselement
    17
    Plug
    18
    Metallleiterbahn
    19
    Substrat
    d
    Abstand (Breite)

Claims (3)

  1. Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors (1, 1'), umfassend die folgenden Schritte: – Ausbilden einer als Gate dienenden Leiterschicht (5) auf einer Substratschicht (2), wobei die Leiterschicht Aussparungen (61 , 62 ) zur Kontaktierung von in der Substratschicht (2) auszubildenden Source-/Bodygebieten (101 , 102 , 71 , 72 ) aufweist, – Ausbilden der Bodygebiete (71 , 72 ) durch Bestrahlen der Aussparungen (61 , 62 ) mit Ionenstrahlen, – Verkleinern der Aussparungen (61 , 62 ) durch Ausbilden einer Spacerstruktur (8) als laterale Fortsetzung der als Gate dienenden Leiterschicht (5), so dass die Leiterschicht (5) mit der an sie angrenzenden lateralen Fortsetzung Teile der Aussparungen (61 , 62 ) bedeckt und durch Wahl der Breite der Spacerstruktur (8) die Länge eines in dem jeweiligen Bodygebiet (71 , 72 ) auszubildenden Kanals festgelegt wird, – Ausbilden der Sourcegebiete (101 , 102 ) durch Bestrahlen der verkleinerten Aussparungen (91 , 92 ) mit Ionenstrahlen, und – Durchführen einer RTA-Temperaturbehandlung.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Kontaktierung der als Gate dienenden Leiterschicht (5) und der Source-/Bodygebiete (101 , 102 , 71 , 72 ) durch Ausbilden von Plugs (111 , 112 , 12) erfolgt, die nach oben aus dem Halbleitertransistor (1, 1') herausgeführt werden.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Kontaktierung eines Draingebiets des Halbleitertransistors durch Ausbilden von Plugs (17) erfolgt, die jeweils nach oben durch eines der Source-/Bodygebiete (102 , 72 ) hindurch aus dem Halbleitertransistor (1') herausgeführt werden, wobei die Plugs (17) gegenüber den Source-/Bodygebieten (102 , 72 ) elektrisch isoliert sind.
DE10355587A 2003-11-28 2003-11-28 Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors Expired - Fee Related DE10355587B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10355587A DE10355587B4 (de) 2003-11-28 2003-11-28 Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10355587A DE10355587B4 (de) 2003-11-28 2003-11-28 Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors

Publications (2)

Publication Number Publication Date
DE10355587A1 DE10355587A1 (de) 2005-07-07
DE10355587B4 true DE10355587B4 (de) 2007-05-24

Family

ID=34638209

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10355587A Expired - Fee Related DE10355587B4 (de) 2003-11-28 2003-11-28 Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors

Country Status (1)

Country Link
DE (1) DE10355587B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774198A (en) * 1986-03-06 1988-09-27 Sgs Microelettronica Spa Self-aligned process for fabricating small DMOS cells
US5684319A (en) * 1995-08-24 1997-11-04 National Semiconductor Corporation Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same
US6054352A (en) * 1997-02-20 2000-04-25 Fuji Electric Co., Ltd. Method of manufacturing a silicon carbide vertical MOSFET
WO2000060654A1 (en) * 1999-04-01 2000-10-12 Advanced Power Devices, Inc. Power rectifier device
WO2001078134A1 (en) * 2000-04-06 2001-10-18 Apd Semiconductor Corporation Method of fabricating power rectifier device to vary operating parameters and resulting device
US6515330B1 (en) * 2002-01-02 2003-02-04 Apd Semiconductor, Inc. Power device having vertical current path with enhanced pinch-off for current limiting

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774198A (en) * 1986-03-06 1988-09-27 Sgs Microelettronica Spa Self-aligned process for fabricating small DMOS cells
US5684319A (en) * 1995-08-24 1997-11-04 National Semiconductor Corporation Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same
US6054352A (en) * 1997-02-20 2000-04-25 Fuji Electric Co., Ltd. Method of manufacturing a silicon carbide vertical MOSFET
WO2000060654A1 (en) * 1999-04-01 2000-10-12 Advanced Power Devices, Inc. Power rectifier device
WO2001078134A1 (en) * 2000-04-06 2001-10-18 Apd Semiconductor Corporation Method of fabricating power rectifier device to vary operating parameters and resulting device
US6515330B1 (en) * 2002-01-02 2003-02-04 Apd Semiconductor, Inc. Power device having vertical current path with enhanced pinch-off for current limiting

Also Published As

Publication number Publication date
DE10355587A1 (de) 2005-07-07

Similar Documents

Publication Publication Date Title
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102006030631B4 (de) Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement
DE69123950T2 (de) SOI-Feldeffekttransistor und dessen Herstellungsverfahren
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE112010001315B4 (de) Feldeffekttransistor und verfahren zum ausbilden eines feldeffekttransistors
DE69226223T2 (de) Kontaktausrichtung für Festwertspeicher
DE19540124C2 (de) Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements
DE19720193C2 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.
DE10063443B4 (de) Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
DE69017798T2 (de) Dünnfilm-MOS-Transistor, bei dem die Kanalzone mit der Source verbunden ist, und Verfahren zur Herstellung.
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE2912535A1 (de) Verfahren zur herstellung eines mis-feldeffekt-transistors mit einstellbarer, extrem kurzer kanallaenge
EP0716453A1 (de) MOSFET auf SOI-Substrat
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
DE10215365B4 (de) Transistorstruktur unter Verwendung von Epitaxialschichten und Verfahren zur Herstellung derselben
DE2854073A1 (de) Feldeffekttransistor-anordnung sowie verfahren zu ihrer herstellung
DE10355587B4 (de) Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors
DE102008050298A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee