[go: up one dir, main page]

DE10316579A1 - Treiberschaltung mit einer Mehrzahl von Treibern zum parallelen Treiben von Signalen - Google Patents

Treiberschaltung mit einer Mehrzahl von Treibern zum parallelen Treiben von Signalen Download PDF

Info

Publication number
DE10316579A1
DE10316579A1 DE10316579A DE10316579A DE10316579A1 DE 10316579 A1 DE10316579 A1 DE 10316579A1 DE 10316579 A DE10316579 A DE 10316579A DE 10316579 A DE10316579 A DE 10316579A DE 10316579 A1 DE10316579 A1 DE 10316579A1
Authority
DE
Germany
Prior art keywords
drivers
output signal
driver circuit
signal line
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10316579A
Other languages
English (en)
Other versions
DE10316579B4 (de
Inventor
Marcin Gnat
Ralf Schneider
Joerg Dr. Vollrath
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10316579A priority Critical patent/DE10316579B4/de
Priority to US10/819,222 priority patent/US6956404B2/en
Publication of DE10316579A1 publication Critical patent/DE10316579A1/de
Application granted granted Critical
Publication of DE10316579B4 publication Critical patent/DE10316579B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069I/O lines read out arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096Write circuits, e.g. I/O line write drivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0019Arrangements for reducing power consumption by energy recovery or adiabatic operation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

In einer Treiberschaltung (1) mit einer Mehrzahl von Treibern (11 bis 13) zum parallelen Treiben von Signalen sind die Treiber (11 bis 13) jeweils mit einer Eingangssignalleitung (51 bis 53) zum Empfang eines jeweiligen Eingangssignals (E1 bis E3) und einer Ausgangssignalleitung (61 bis 63) zur Ausgabe eines jeweiligen getriebenen Ausgangssignals (A1 bis A3) verbunden. Eine Ausgangssignalleitung (61 bis 63) eines der Treiber ist über ein Schaltmittel (41 bis 43) mit einer Ausgangssignalleitung eines anderen der Treiber verbindbar. Eine Steuerschaltung (21 bis 23, 31 bis 33) ist mit dem einen der Treiber verbunden und dient zur Ansteuerung des Schaltmittels (41 bis 43), derart, daß das Schaltmittel durch die Steuerschaltung nach einem Treibevorgang des einen der Treiber (11 bis 13) für einen Ladungsausgleich aktivierbar ist. Dadurch ist es möglich, den Leistungsverbrauch der Treiberschaltung insgesamt zu minimieren.

Description

  • Die vorliegende Erfindung betrifft eine Treiberschaltung mit einer Mehrzahl von Treibern zum parallelen Treiben von Signalen, bei der die Treiber jeweils mit einer Eingangssignalleitung zum Empfang eines jeweiligen Eingangssignals und einer Ausgangssignalleitung zur Ausgabe eines jeweiligen getriebenen Ausgangssignals verbunden sind.
  • Treiberschaltungen mit einer Mehrzahl von Treibern zum parallelen Treiben von Signalen werden in integrierten Schaltungen in einer Vielzahl von Anwendungen eingesetzt. Beispielsweise werden integrierte Schaltungen, wie insbesondere integrierte Speicherschaltungen, in unterschiedlichen Datenkonfigurationen oder Organisationsformen eingesetzt. Die Organisationsformen unterscheiden sich insbesondere in der Anzahl der verwendeten Datenleitungen, die an Datenanschlußpads, sogenannten I/O-Pads, angeschlossen sind. Die Anzahl der I/O-Pads richtet sich dabei nach einer vorbestimmten Systembus-Breite. Die I/O-Pads dienen zum Austausch von insbesondere Datensignalen zwischen der integrierten Schaltung und beispielsweise einem Systemcontroller.
  • Zum Treiben der Datensignale ist eine Treiberschaltung erforderlich, die eine Mehrzahl von Treibern zum parallelen Treiben von Datensignalen aufweist. Die Treiber einer solchen Treiberschaltung sind jeweils mit einer Eingangssignalleitung zum Empfang eines jeweiligen zu treibenden Eingangssignals und mit jeweils einer Ausgangssignalleitung zur Ausgabe eines jeweiligen getriebenen Ausgangssignals verbunden. Vor dem Hintergrund des Einsatzes von integrierten Schaltungen insbesondere in mobilen Datenverarbeitungssystemen ist es Ziel, den Leistungsverbrauch einer integrierten Schaltung weiter zu verringern.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Treiberschaltung der eingangs genannten Art zum Einsatz in einer integrierten Schaltung anzugeben, die einen geringeren Leistungsverbrauch der integrierten Schaltung ermöglicht.
  • Diese Aufgabe wird durch eine Treiberschaltung gemäß Patentanspruch 1 gelöst.
  • Die Treiberschaltung gemäß der Erfindung weist eine Mehrzahl von Treibern zum parallelen Treiben von Signalen auf, wobei die Treiber jeweils mit einer Eingangssignalleitung zum Empfang eines jeweiligen Eingangssignals und mit jeweils einer Ausgangssignalleitung zur Ausgabe eines jeweiligen getriebenen Ausgangssignals verbunden sind. Erfindungsgemäß ist eine Ausgangssignalleitung eines der Treiber über ein Schaltmittel mit einer Ausgangssignalleitung eines anderen der Treiber verbindbar. Weiterhin ist eine mit dem einen der Treiber verbundene Steuerschaltung zur Ansteuerung des Schaltmittels vorgesehen, welches durch die Steuerschaltung nach einem Treibevorgang des einen der Treiber aktivierbar ist.
  • Dadurch ist es möglich, den Leistungsverbrauch der Treiberschaltung insgesamt zu minimieren, da, unter der statistischen Annahme, daß wenigstens einige der Treiber der Treiberschaltung unterschiedliche Signalzustände treiben, Ladungen zwischen den Ausgangssignalleitungen dieser einzelnen Treiber über das jeweilige Schaltmittel ausgeglichen werden können, insbesondere wenn sich ein mit dem Treibevorgang getriebenes Ausgangssignal eines betreffenden Treibers in seinem Zustand von einem nachfolgend zu treibenden Ausgangssignal dieses Treibers unterscheidet. Damit müssen die für diesen Schaltvorgang notwendigen Ladungen nicht von extern von einer Spannungsversorgung der integrierten Schaltung bereitgestellt werden.
  • In einer vorteilhaften Ausführungsform der Erfindung weist die Treiberschaltung eine gemeinsame Leitung auf, wobei die Ausgangssignalleitungen der einzelnen Treiber über ein jeweiliges Schaltmittel mit der gemeinsamen Leitung verbindbar sind. Mit dieser Ausführungsform ist es ermöglicht, eine Vielzahl von parallel zu betreibenden Treibern innerhalb der Treiberschaltung nach einem jeweiligen Treibevorgang über ein jeweiliges Schaltmittel miteinander zu verbinden, um so einen Ladungsausgleich auf den betreffenden Ausgangssignalleitungen zu erreichen. Hierbei macht sich der vorteilhafte Effekt bemerkbar, daß mit steigender Anzahl von Treibern die statistische Wahrscheinlichkeit zunimmt, daß wenigstens ein Teil der Treiber beim parallelen Treiben von Ausgangssignalen einen anderen Signalzustand treibt als der jeweils andere Teil der Treiber. Damit wird das Potential einer wirksamen Leistungsreduzierung der Treiberschaltung erhöht.
  • In einer bevorzugten Ausführungsform der Erfindung wird den einzelnen Treibern eine jeweilige Verknüpfungsschaltung zugeordnet, deren Eingänge mit der jeweiligen Ausgangssignalleitung bzw. mit der jeweiligen Eingangssignalleitung des zugeordneten Treibers verbunden sind. Insbesondere wird durch eine solche Verknüpfungsschaltung eine Exklusiv-ODER-Verknüpfung (EXOR-Verknüpfung) der an den Eingängen anliegenden Signale vorgenommen. Die jeweilige Verknüpfungsschaltung erzeugt ein Steuersignal, das beispielsweise über einen Pulsformer dem zugeordneten Schaltmittel zugeführt wird. Die vorstehend beschriebene Ausführungsform der Verknüpfungsschaltung ist insbesondere bei nicht invertierenden Treibern der Treiberschaltung anwendbar, um den Zustand eines zuvor getriebenen Ausgangssignals mit einem Zustand eines nachfolgend empfangenen Eingangssignals zu vergleichen, wobei das empfangene Eingangssignal seinen logischen Zustand beim nachfolgenden Treibevorgang durch die nicht invertierende Treiberschaltung nicht verändert.
  • Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in Unteransprüchen angegeben.
  • Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figur, die eine Ausführungsform einer erfindungsgemäßen Treiberschaltung darstellt, näher erläutert.
  • Die Figur zeigt eine Ausführungsform einer erfindungsgemäßen Treiberschaltung 1 mit einer Mehrzahl von Treibern 11 bis 13 zum parallelen Treiben von Signalen A1 bis A3. Wie anhand des Treibers 11 beispielhaft dargestellt, sind die Treiber 11 bis 13 als nicht invertierende Treiber ausgeführt und weisen beispielsweise zwei in Serie geschaltete Inverterstufen 101 und 102 auf. Die Treiber 11 bis 13 sind mit jeweils einer der Eingangssignalleitungen 51 bis 53 zum Empfang eines jeweiligen Eingangssignals E1 bis E3 und mit jeweils einer der Ausgangssignalleitungen 61 bis 63 zur Ausgabe eines jeweiligen getriebenen Ausgangssignals A1 bis A3 verbunden.
  • Gemäß der Erfindung weist die Treiberschaltung 1 eine gemeinsame Leitung 4 auf, wobei die Ausgangssignalleitungen 61 bis 63 der einzelnen Treiber 11 bis 13 über einen jeweiligen Schalter 41 bis 43 mit der gemeinsamen Leitung 4 verbindbar sind. Auf diese Weise ist wenigstens eine der Ausgangssignalleitungen 61 bis 63 eines der Treiber 11 bis 13 mit wenigstens einer Ausgangssignalleitung eines anderen der Treiber verbindbar. Die Schalter 41 bis 43 werden hierbei von einer Steuerschaltung angesteuert, die im vorliegenden Ausführungsbeispiel jeweils eine Verknüpfungsschaltung und einen Pulsformer aufweist.
  • Im einzelnen ist jedem Treiber 11 bis 13 der Treiberschaltung 1 eine jeweilige Verknüpfungsschaltung 31 bis 33 zugeordnet, die über einen jeweiligen Pulsformer 21 bis 23 ein jeweiliges Steuersignal S1 bis S3 erzeugt, welches dem jeweiligen zugeordneten Schalter 41 bis 43 zugeführt wird. Ein erster Eingang der jeweiligen Verknüpfungsschaltung 31 bis 33 ist mit der Ausgangssignalleitung 61 bis 63 des zugeordneten Treibers verbunden, ein zweiter Eingang der jeweiligen Verknüpfungsschaltung 31 bis 33 ist mit der Eingangssignalleitung 51 bis 53 des zugeordneten Treibers verbunden.
  • Die Verknüpfungsschaltungen 31 bis 33 sind im vorliegenden Ausführungsbeispiel als EXOR-Gatter ausgeführt, so daß eine Exklusiv-ODER-Verknüpfung eines jeweiligen Eingangssignals E1 bis E3 mit dem jeweiligen Ausgangssignal A1 bis A3 vorgenommen wird. Beispielhaft anhand des Treibers 11 erläutert, wird durch die EXOR-Verknüpfung des getriebenen Ausgangssignals A1 mit dem nachfolgend empfangenen Eingangssignal E1 ein logischer Zustand 1 am Ausgang der Verknüpfungsschaltung 31 erzeugt, wenn sich das getriebene Ausgangssignal A1 in seinem Zustand von dem nachfolgend empfangenen Eingangssignal E1 unterscheidet. Dieses aktive Ausgangssignal der Verknüpfungsschaltung 31 wird dem Pulsformer 21 zugeführt, der daraus ein pulsartiges Steuersignal S1 zur Ansteuerung des Schalters 41 erzeugt, so daß dieser in den leitenden Zustand übergeht. Für den Fall, daß sich die Zustände eines getriebenen Ausgangssignals und eines nachfolgend empfangenen Eingangssignals bei einem anderen der Treiber unterscheiden (beispielsweise Treiber 13), wird der betreffende zugeordnete Schalter (im Beispiel 43) analog wie vorstehend beschrieben von der zugeordneten Steuerschaltung ebenfalls leitend geschaltet, so daß die Ausgangssignalleitung 61 über die betreffenden leitend geschalteten Schalter 41 und 43 mit der Ausgangssignalleitung 63 dieses anderen Treibers 13 verbunden ist.
  • Für den weiteren Fall, daß die Schaltvorgänge der betreffenden Treiber zueinander komplementär sind, kann durch die leitende Verbindung der betreffenden Ausgangssignalleitungen über die gemeinsame Leitung 4 ein Ladungsaustausch erfolgen, so daß die für einen Umschaltvorgang nötige Ladung nicht vollständig von einer externen Spannungsversorgung zur Verfügung gestellt werden muß. Eine Umladung einer Ausgangssignalleitung erfolgt hierbei nur dann, wenn sich ein mit dem Trei bevorgang getriebenes Ausgangssignal in seinem Zustand von einem nachfolgend zu treibenden Ausgangssignal unterscheidet. Für diesen Fall werden die jeweiligen Ausgangssignalleitungen 61 bis 63 über den jeweils zugeordneten Schalter 41 bis 43 mit der gemeinsamen Leitung 4 verbunden, um mittels eines innerhalb der Treiberschaltung 1 erfolgenden Ladungsausgleichs den Leistungsverbrauch der Treiberschaltung insgesamt zu reduzieren. Hierbei liegt die statistische Annahme zugrunde, daß bei einer Treiberschaltung mit beispielsweise 16 einzelnen Treibern wenigstens eine nicht unerhebliche Anzahl von Treibern einen zueinander komplementären Schaltvorgang ausführen, so daß ein gegenseitiger Ladungsausgleich über die gemeinsame Leitung erfolgen kann. Im Idealfall kann hierbei bis zu der Hälfte der ansonsten aufzubringenden Leistung für einen Schaltvorgang der Treiberschaltung eingespart werden.
  • In einer vorteilhaften Ausführungsform der in der Figur dargestellten Treiberschaltung ist an die jeweilige Ausgangssignalleitung 61 bis 63 eine jeweils zugeordnete Speicherschaltung 71 bis 73 angeschlossen, über welche die jeweils zugeordnete Verknüpfungsschaltung 31 bis 33 mit der betreffenden Ausgangssignalleitung 61 bis 63 verbunden ist. Dadurch kann wirksam vermieden werden, daß infolge des nachfolgend empfangenen Eingangssignals das zuvor getriebene Ausgangssignal bereits seinen Zustand ändert, noch bevor es der jeweiligen Verknüpfungsschaltung zugeführt wird. Die jeweilige Speicherschaltung 71 bis 73 wird von einem nachfolgend getriebenen Ausgangssignal jeweils überschrieben.
  • Um den oben beschriebenen Betriebsablauf der Treiberschaltung 1 bzw. die einzelnen Schaltungskomponenten miteinander zu synchronisieren, ist es vorteilhaft, die Treiber 11 bis 13, die Pulsformer 21 bis 23 und die Speicherschaltungen 71 bis 73 mit zueinander synchronisierten Taktsignalen CK1 bis CK3 synchronisiert zu betreiben. Damit wird beispielsweise der Gefahr vorgebeugt, daß die Schalter 41 bis 43 in den leitenden Zustand übergehen, noch bevor die Ausgangssignale A1 bis A3 für einen definierten Zeitraum auf der jeweiligen Ausgangssignalleitung 61 bis 63 anliegen. Weiterhin kann gewährleistet werden, daß die Treiber 11 bis 13 im wesentlichen gleichzeitig schalten.
  • Die vorliegende Erfindung wurde vorstehend anhand einer Anzahl von drei Treibern 11 bis 13 beschrieben, wobei es jedoch grundsätzlich möglich ist, die Erfindung auf eine Treiberschaltung mit einer im Prinzip beliebigen Anzahl an Treibern zum parallelen Treiben von Signalen anzuwenden. Da vor allem Ausgangstreiberschaltungen einer integrierten Schaltung, wie beispielsweise eines integrierten Speichers, eine vergleichsweise hohe Leistungsaufnahme aufweisen, ist die vorliegende Erfindung vor allem vorteilhaft für eine Ausgangstreiberschaltung einsetzbar, bei der die Treiber als Ausgangstreiber zum Treiben von Signalen nach außerhalb der integrierten Schaltung ausgeführt sind.
  • 1
    Treiberschaltung
    4
    gemeinsame Leitung
    11
    bis
    13
    Treiber
    21
    bis
    23
    Pulsformer
    31
    bis
    33
    Verknüpfungsschaltung
    41
    bis
    43
    Schalter
    51
    bis
    53
    Eingangssignalleitung
    61
    bis
    63
    Ausgangssignalleitung
    71
    bis
    73
    Speicherschaltung
    E1
    bis
    E3
    Eingangssignal
    A1
    bis
    A3
    Ausgangssignal
    CK1
    bis
    CK3
    Taktsignal
    S1
    bis
    S3
    Steuersignal
    101, 102
    Treiberstufe

Claims (8)

  1. Treiberschaltung (1) – mit einer Mehrzahl von Treibern (11 bis 13) zum parallelen Treiben von Signalen, – bei der die Treiber (11 bis 13) jeweils mit einer Eingangssignalleitung (51 bis 53) zum Empfang eines jeweiligen Eingangssignals (E1 bis E3) und einer Ausgangssignalleitung (61 bis 63) zur Ausgabe eines jeweiligen getriebenen Ausgangssignals (A1 bis A3) verbunden sind, – bei der die Ausgangssignalleitung (61 bis 63) eines der Treiber über ein Schaltmittel (41 bis 43) mit der Ausgangssignalleitung eines anderen der Treiber verbindbar ist, – mit einer mit dem einen der Treiber verbundenen Steuerschaltung (21 bis 23, 31 bis 33) zur Ansteuerung des Schaltmittels (41 bis 43), wobei das Schaltmittel durch die Steuerschaltung nach einem Treibevorgang des einen der Treiber (11 bis 13) aktivierbar ist.
  2. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Schaltmittel durch die Steuerschaltung nach einem Treibevorgang des einen der Treiber (11 bis 13) aktivierbar ist, wenn sich ein mit dem Treibevorgang getriebenes Ausgangssignal in seinem Zustand von einem nachfolgend zu treibenden Ausgangssignal des einen der Treiber unterscheidet.
  3. Treiberschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Treiberschaltung (1) eine gemeinsame Leitung (4) aufweist, wobei die Ausgangssignalleitungen (61 bis 63) der einzelnen Treiber über ein jeweiliges Schaltmittel (41 bis 43) mit der gemeinsamen Leitung verbindbar sind.
  4. Treiberschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß – den einzelnen Treibern (11 bis 13) eine jeweilige Verknüpfungsschaltung (31 bis 33) zugeordnet ist, wobei ein erster Eingang der jeweiligen Verknüpfungsschaltung mit der jeweiligen Ausgangssignalleitung (61 bis 63) und ein zweiter Eingang der Verknüpfungsschaltung mit der jeweiligen Eingangssignalleitung (51 bis 53) des zugeordneten Treibers verbunden sind, – die jeweilige Verknüpfungsschaltung (31 bis 33) ein Steuersignal (S1 bis S3) erzeugt, das dem Schaltmittel (41 bis 43) zugeführt wird.
  5. Treiberschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die jeweilige Verknüpfungsschaltung (31 bis 33) eine EXOR-Verknüpfung von am ersten und zweiten Eingang anliegenden Signalen vornimmt.
  6. Treiberschaltung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß an der jeweiligen Ausgangssignalleitung (61 bis 63) eine Speicherschaltung (71 bis 73) angeschlossen ist, über welche die jeweils zugeordnete Verküpfungsschaltung (31 bis 33) mit der Ausgangssignalleitung verbunden ist.
  7. Treiberschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Treiber (11 bis 13) und die Steuerschaltung (21 bis 23) mit einem jeweiligen Taktsignal (CK1 bis CK3) synchronisiert betrieben werden.
  8. Treiberschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Treiber (11 bis 13) als Ausgangstreiber zum Treiben von Signalen nach außerhalb einer integrierten Schaltung ausgeführt sind.
DE10316579A 2003-04-10 2003-04-10 Treiberschaltung mit einer Mehrzahl von Treibern zum parallelen Treiben von Signalen Expired - Fee Related DE10316579B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10316579A DE10316579B4 (de) 2003-04-10 2003-04-10 Treiberschaltung mit einer Mehrzahl von Treibern zum parallelen Treiben von Signalen
US10/819,222 US6956404B2 (en) 2003-04-10 2004-04-07 Driver circuit having a plurality of drivers for driving signals in parallel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10316579A DE10316579B4 (de) 2003-04-10 2003-04-10 Treiberschaltung mit einer Mehrzahl von Treibern zum parallelen Treiben von Signalen

Publications (2)

Publication Number Publication Date
DE10316579A1 true DE10316579A1 (de) 2004-11-04
DE10316579B4 DE10316579B4 (de) 2005-04-28

Family

ID=33103317

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10316579A Expired - Fee Related DE10316579B4 (de) 2003-04-10 2003-04-10 Treiberschaltung mit einer Mehrzahl von Treibern zum parallelen Treiben von Signalen

Country Status (2)

Country Link
US (1) US6956404B2 (de)
DE (1) DE10316579B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047664A1 (de) * 2004-09-30 2006-04-13 Infineon Technologies Ag Schaltung und Verfahren zum Erzeugen eines Ausgangssignals

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080168273A1 (en) * 2007-01-05 2008-07-10 Chung Hyen V Configuration mechanism for flexible messaging security protocols
TWM406327U (en) * 2010-10-27 2011-06-21 Aravision Inc 3D LC lens driving circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927742A (ja) * 1995-07-12 1997-01-28 Nec Corp 出力回路
JPH09321602A (ja) * 1996-05-28 1997-12-12 Nippon Telegr & Teleph Corp <Ntt> 出力バッファ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356115B1 (en) * 1999-08-04 2002-03-12 Intel Corporation Charge sharing and charge recycling for an on-chip bus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927742A (ja) * 1995-07-12 1997-01-28 Nec Corp 出力回路
JPH09321602A (ja) * 1996-05-28 1997-12-12 Nippon Telegr & Teleph Corp <Ntt> 出力バッファ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047664A1 (de) * 2004-09-30 2006-04-13 Infineon Technologies Ag Schaltung und Verfahren zum Erzeugen eines Ausgangssignals
US7298174B2 (en) 2004-09-30 2007-11-20 Infineon Technologies Ag Circuit and method for generating an output signal
DE102004047664B4 (de) * 2004-09-30 2013-02-07 Qimonda Ag Schaltung und Verfahren zum Erzeugen eines Ausgangssignals

Also Published As

Publication number Publication date
DE10316579B4 (de) 2005-04-28
US6956404B2 (en) 2005-10-18
US20040222820A1 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
DE102010007351B4 (de) Pegelschieber zur Verwendung in LCD-Anzeige-Anwendungen
DE3587103T2 (de) Elektrische schaltungseinrichtung und elektrisches schaltungsgeraet mit einem adressgenerator zur anwendung in einer solchen einrichtung.
DE2029874B2 (de) Überwachungsschaltung
DE10130123A1 (de) Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
EP0252999A1 (de) Getaktete CMOS-Schaltung mit mindestens einem CMOS-Schalter
DE10316579A1 (de) Treiberschaltung mit einer Mehrzahl von Treibern zum parallelen Treiben von Signalen
DE10241385A1 (de) Integrierter Schaltkreis
DE19701911C2 (de) Verfahren und Schaltungsanordnung zur Steuerung von Betriebszuständen einer zweiten Einrichtung durch eine erste Einrichtung
EP1361660B1 (de) Elektronische Schaltung mit mindestens einem Eingang zum Wählen eines Zustands der elektonischen Schaltung
EP0178437A1 (de) Programmierbare Schaltung in dynamischer C-MOS-Technik
DE4440064C2 (de) Schaltungsanordnung zur Ansteuerung elektrischer Lasten
DE102004015318B3 (de) Eingangsschaltung für eine elektronische Schaltung
EP1210802B1 (de) Verfahren und vorrichtung zur übertragung differentieller signale
DE112013006844T5 (de) Signal-Übertragungsschaltung und damit ausgestattete Energie-Umwandlungseinrichtung
DE2527098B2 (de) Schaltungsanordnung zur ueberpruefung der uebernahme bei digitalen speichern
DE102004047663B4 (de) Speicherschaltung mit einer Initialisierungseinheit, sowie Verfahren zum Optimieren von Datenempfangsparametern in einem Speichercontroller
DE102004004808A1 (de) Verfahren und Vorrichtung zum Sichern und Einstellen eines Schaltungszustandes einer mikroelektronischen Schaltung
DE19923327C2 (de) Verfahren zur seriellen Übertragung digitaler Daten
DE102022124702A1 (de) Netzwerk zum Austausch von Daten zwischen Netzwerkgeräten mit Bypass-Option
EP0392636A2 (de) Integrierte Schaltungsanordnung
DD200594A1 (de) Anordnung zur programmierbaren steuerung von mehrkanalports
EP1095284A2 (de) Schaltung zur ermittlung der zeitdifferenz zwischen flanken eines ersten und eines zweiten digitalen signals
DE10336807B4 (de) Verfahren und Vorrichtung zur Erweiterung der Funktionalität einer seriellen Schnittstelle sowie ein das Verfahren verwendendes Mobilfunkgerät und ein die Vorrichtung umfassendes Mobilfunkgerät
DE19959405A1 (de) Umkonfigurierbare Geräteschnittstelle
DE102004023737A1 (de) Steuerungsschaltung für eine Busplatine eines Computersystems

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee