-
Nichtflüchtiger Speicher und Verfahren
zum Auslesen desselben Die vorliegende Erfindung betrifft einen
nichtflüchtigen
Speicher mit zumindest einer Speicherzelle, die mittels Wort-, Bit-
und Source-Leitungen zum Beschreiben, Auslesen und Löschen ansprechbar
ist und mit zumindest einer Auswerteeinrichtung, die mit der Speicherzelle
gekoppelt ist und beim Anlegen einer Lesespannung an die Bitleitung
durch Detektion des durch die Speicherzelle fließenden Stromes den Inhalt der
Speicherzelle auswertet. Die Erfindung betrifft ferner ein Verfahren
zum Auslesen dieses nichtflüchtigen
Speichers.
-
Nichtflüchtige Speicher und Verfahren
zum Betreiben derselben zum Einschreiben, Auslesen und Löschen von
Daten sind seit langem bekannt und werden in steigendem Maß verwendet.
-
Ein herkömmlicher nichtflüchtiger
Speicher weist eine Vielzahl von in einem Speicherzellenfeld angeordneten
Speicherzellen auf, die mittels jeweiliger Wort-, Bit- und Source-Leitungen ansprechbar sind.
Jede Speicherzelle weist einen Auswahltransistor und einen Speichertransistor
auf. Der Auswahltransistor ist ein "normaler" Feldeffekttransistor,
dessen Wirkungsweise und Funktion bekannt sind und keiner weiteren
Erläuterung
bedürfen.
Der Speichertransistor ist ein ein floatendes (verbindungsloses) Gate
mit einem Tunnelfenster aufweisender Feldeffekttransistor, dessen
Wirkungsweise und Funktion auf Grund des weitverbreitenden Einsatzes
in Speicherzellen ebenfalls bekannt sind und folglich auch keiner
weiteren Erläuterung
bedürfen.
Vom Auswahltransistor ist der Source-Anschluß mit einer Bitleitung, der
Gate-Anschluß mit
einer Auswahlleitung und der Drain-Anschluß mit dem Drain-Anschluß des Speichertransistors
verbunden. Vom Speichertransistor ist der Source-Anschluß mit einer
Source-Leitung, der Steueranschluß mit einer Steuerleitung und der
Drain-Anschluß
mit
dem Drain-Anschluß des Auswahltransistors
verbunden. Die Auswahlleitung und die Steuerleitung bilden dabei
gemeinsam eine sogenannte Wortleitung.
-
Der Zustand einer Speicherzelle wird
durch die Schwellenspannung des Speichertransistors dargestellt.
Die Speicherzelle kann dabei zwei unterschiedliche Zustände, nämlich „programmiert"
oder „gelöscht", annehmen.
Zum Auslesen des Zustandes der Speicherzelle bringt man den Gate-Anschluß des Auswahltransistors
auf eine definierte Spannung. Im Falle einer programmierten Speicherzelle
fließt
ein Drain-Strom im Speichertransistor, im Falle einer gelöschten Speicherzelle
ist kein Drain-Strom in der Speicherzelle meßbar. Jeder Lesezugriff auf
eine Speicherzelle ist demnach mit einem Stromfluß verbunden.
-
Dieser als Zellstrom bezeichnete
Strom bestimmt im Wesentlichen die Lesegeschwindigkeit und gibt
somit die notwendige Zugriffszeit vor. Typische Werte liegen derzeit
bei ca. 20-30 μA.
-
Abhängig von der Bitbreite des
Speicherzellenfeldes erhöht
sich somit die Stromaufnahme des nichtflüchtigen Speichers im Falle
eines Lesezugriffes. Bei einer hohen Bitbreite, z. B. 64 Bit, dominiert der
Lesestrom sogar die Gesamtstromaufnahme des nichtflüchtigen
Speichers.
-
Beim sequentiellen Lesen eines Speicherbereiches
werden die Lesespannungen an der Speicherzelle so lange gehalten,
bis der Wechsel zur nächsten
Adresse stattfindet. Dies gilt auch dann, wenn der Lesevorgang bereits
vor dem Wechsel zur nächsten
Adresse abgeschlossen ist. Die durch den Lesevorgang verursachte
Stromaufnahme bleibt in diesem Fall konstant, unabhängig davon,
mit welcher Geschwindigkeit jede einzelne Speicherzelle ausgelesen
wird. Die Lesespannung ist diejenige Spannung, die an den Steueranschluß des Auswahltransistors
angelegt wird. Der Begriff "sequentielles Lesen eines Spei cherbereiches"
bedeutet, daß mehrere
in einer Wortleitung gelegene Speicherzellen nacheinander folgend
ausgelesen werden.
-
Insbesondere im Bereich der Chipkarten,
bei denen die Energie- und Datenübertragung
häufig kontaktlos
erfolgt, gibt es Anwendungsfälle,
in denen die Stromaufnahme strikt begrenzt ist. Um die Stromaufnahme
auf einen maximalen Wert zu begrenzen, wird gezielt die Taktfrequenz
verringert. Da die bei einem Lesevorgang hervorgerufene Stromaufnahme bei
den bisherigen Ausleseverfahren gegenüber der Taktfrequenz jedoch
nicht variiert, der durch den Lesevorgang hervorgerufene Strom jedoch
einen erheblichen Anteil der gesamten Stromaufnahme darstellt, ist
dieses Verfahren für
den Bereich der Kontaktlos-Chipkarten
nicht tauglich.
-
Aus der
DE 196 00 288 A1 ist ein
Halbleiterspeicher bekannt, bei dem der Lesestrom einer nichtflüchtigen
Speicherzelle unterbrochen wird, sobald das Leseergebnis am Datenausgang
verfügbar
ist.
-
Die Aufgabe der vorliegenden Erfindung
besteht deshalb darin, einen nichtflüchtigen Speicher sowie ein
Verfahren zum Auslesen desselben anzugeben, welcher bei einem Lesevorgang
eine verringerte Stromaufnahme aufweist.
-
Diese Aufgabe wird durch einen nichtflüchtigen
Speicher mit den Merkmalen des Anspruches 1 gelöst. Das Verfahren zum Auslesen
des nichtflüchtigen
Speichers ist im Patentanspruch 10 wiedergegeben. Vorteilhafte Ausgestaltungen
ergeben sich jeweils aus den abhängigen
Ansprüchen.
-
Bei dem erfindungsgemäßen nichtflüchtigen Speicher
erfolgt das Auslesen einer Speicherzelle in zwei Phasen. In einer
ersten Phase, der sogenannten Vorladephase, ist die Speicherzelle
noch nicht selektiert, während
der die Bitleitung durch eine Auswertevorrichtung bis auf die Lesespannung
aufgeladen wird. In einer zweiten Phase, der sogenannten Lesephase,
wird dann die auszulesende Speicherzelle selektiert, so daß die Auswerteeinrichtung
den in der Speicherzelle gespeicherten Inhalt durch Erfassen des
Lesestromes auslesen kann. Unmittelbar nach dem Auslesen des Inhaltes
wird die Auswerteeinrichtung deaktiviert.
-
Der Vorteil diese Vorgehens besteht
darin, daß die
Lesespannung nur genau solange angelegt ist, solange der eigentliche
Lesevorgang stattfindet. Damit fließt der Zellstrom nur solange,
wie dies zum Auslesen unbedingt notwendig ist. Der Ladungsverbrauch
pro Lesezugriff ist somit konstant und minimal. Der erfindungsgemäße nichtflüchtige Speicher eignet
sich deshalb insbesondere für
den Einsatz in Chipkarten, bei denen die Daten- und Energieübertragung
auf kontaktlose Art und Weise erfolgt.
-
Zur Vermeidung eines falsch ausgelesenen Datums
wird während
der Vorladephase die Auswerteeinrichtung deaktiviert. Dieses Vorgehen
vermeidet, daß ein
während
der Vorladephase fließender Ladestrom
zur Aufladung einer Bitleitungskapazität als Datum der Speicherzelle
interpretiert wird. Solange die Speicherzelle während der Vorladephase nicht selektiert
ist, fließt
auch im Falle einer programmierten Speicherzelle kein statischer
Strom, da der Ladestrom nach dem Aufladen der Bitleitungskapazität bis auf
"0" abklingt.
-
Weiterhin ist es vorteilhaft, wenn
das Deaktivieren der Auswerteeinrichtung unmittelbar nach dem Auslesen,
d. h. nach dem Erkennen des programmierten Zustandes, des Inhaltes
der Speicherzelle erfolgt. Unter dem Deaktivieren der Auswerteeinrichtung
ist hierbei das Auftrennen der elektrischen Verbindung zu der zumindest
einen Speicherzelle zu verstehen. Durch das Auftrennen der elektrischen
Verbindung wird nämlich
weiterhin nach dem Erkennen des programmierten Zustandes das Fließen des
Zellstromes verhindert.
-
Vorzugsweise erfolgt das Deaktivieren
der Auswerteeinrichtung unabhängig
von der Zeitdauer des Auslesevorganges. Das Deaktivieren erfolgt
vorzugsweise nur dann, wenn die Speicherzelle einen ersten logischen
Zustand, z.B. "1" aufweist. Um das Deaktivieren der Auswerteeinrichtung
unabhängig von
der Zeitdauer des Auslesevorganges machen zu können, wird vorzugswei se das
an dem Ausgang der Auswerteeinrichtung anliegende Signal als Steuersignal
für die
Deaktivierung verwendet. Sobald die Auswerteeinrichtung ermittelt
hat, daß die
Speicherzelle einen programmierten Zustand aufweist, ist an ihrem
Ausgangsanschluß ein
entsprechendes Signal abgreifbar. Dieses kann ihrerseits wieder
dazu verwendet werden, um die Auswerteeinrichtung zu deaktivieren.
Das Deaktivieren erfolgt somit unabhängig davon, wie lange die Zeitdauer
von Beginn des Auslesevorganges bis zum Abgreifen des Signals am
Ausgangsanschluß ist.
-
Vorzugsweise weist die Auswerteeinrichtung einen
Sense-Amplifier
auf. Die Vorrichtung, durch die das Auslesen der Speicherzelle in
zwei Schritten bzw. Phasen erfolgt, ist vorzugsweise zwischen dem Sense-Amplifier
und der Speicherzelle verschalten und durch das an dem Ausgangsanschluß anliegende
Signal ansteuerbar. Die Vorrichtung kann in einem Schaltelement
bestehen, welches als Feldeffekttransistor oder beliebiger anderer
Halbleiterschalter ausgebildet sein kann.
-
In einer bevorzugten Ausgestaltung
der Erfindung ist vorgesehen, daß jeder Bitleitung des nichtflüchtigen
Speichers genau eine Auswerteeinrichtung zugeordnet ist.
-
Die Speicherzelle enthält einen
Auswahltransistor und einen Speichertransistor, deren Drain-Abschnitte
miteinander verbunden sind. Eine Speicherzelle ist dabei zur Speicherung
genau eines Datenbits ausgelegt.
-
Anhand der nachfolgenden Figuren
wird die Erfindung näher
erläutert.
Es zeigen:
-
1 ein
Ausführungsbeispiel
eines erfindungsgemäßen nichtflüchtigen
Speichers,
-
2 ein
zu 1 gehöriges Signallaufdiagramm,
-
3 einen
aus dem Stand der Technik bekannter nichtflüchtigen Speicher und
-
4 ein
zu 3 gehöriges Signallaufdiagramm.
-
Ein aus dem Stand der Technik bekanntes Verfahren
zum Auslesen eines nichtflüchtigen
Speichers soll anhand der 3 und 4 nachfolgend näher erläutert werden.
-
3 zeigt
einen nichtflüchtigen
Speicher mit einer Speicherzelle und einer Auswertevorrichtung.
Die Speicherzelle besteht aus einem Auswahltransistor T1, der in
Serie mit einem Speichertransistor T2 verschalten ist. Die Drain-Anschlüsse des
Auswahl- und Speichertransistors sind miteinander verbunden. Der
Source-Anschluß des
Auswahltransistors T1 ist im dargestellten Ausführungsbeispiel mit einem Bezugspotentialanschluß BP verbunden.
An einen Steueranschluß ST1
des Auswahltransistors T1 ist ein Steuersignal SGL anlegbar. Der
Steueranschluß ST1
ist mit einer (nicht dargestellten) Steuerleitung verbunden und
bildet zusammen mit einer mit einem Steueranschluß ST2 des
Speichertransistors T2 verbundenen Auswahlleitung die eingangs genannte
Wortleitung. Der Source-Anschluß des Speichertransistors
T2 ist mit der Auswerteeinrichtung AW, die beispielsweise als sogenannter
"Sense Amplifier SA" ausgebildet ist, verbunden. Die Auswerteeinrichtung
AW weist einen Ausgangsanschluß AA auf.
An diesem ist das aus der Speicherzelle ausgelesene Datensignal
später
abgreifbar. Ein in 3 dargestellter
Ladungsspeicher C, der zwischen der Speicherzelle und der Auswerteeinrichtung
AW und einem Bezugspotential angeschlossen ist, stellt ein parasitäres Bauelement
dar.
-
Für
die folgenden Erläuterungen
wird davon ausgegangen, daß der
gelöschte
Zustand der Speicherzelle durch einen Zellstrom von 0μA dargestellt wird,
während
der programmierte Zustand durch einen Zellstrom von größer 0μA repräsentiert
wird. Ein in der Praxis gebräuchlicher
Zellstrom beträgt
dabei 30μA.
-
Bei dem im Stand der Technik üblichen
Auslesevorgang ist die jeweils zu lesende Speicherzelle bis zum
nächsten
Adreßwechsel
ausgewählt.
Dies bedeutet, am Steueranschluß ST1
liegt ein erster logischer Zustand, VSGL =
high, an. Beim sequentiellen Lesen über eine Wortleitung bleibt
demnach die mit dem Steueranschluß ST1 verbundene Steuerleitung permanent
selektiert.
-
Der Sense-Amplifier SA beaufschlagt
während
der gesamten Dauer einer Ausleseperiode die Bitleitung mit einer
Lesespannung VBL. Zu Beginn der Ausleseperiode
(ZI2 in 4) fließt ein relativ
hoher Ladestrom IBL bis der als Bitleitungskapazität bezeichnete
Ladungsspeicher C auf den Wert der Lesespannung VBL geladen
ist .
-
Im Fall einer programmierten Zelle
geht der Ladestrom IBL in den Zellstrom über und
bleibt bis zum Ende der Ausleseperiode (Ende des Intervalls ZI3)
konstant. Da bereits der Ladestrom von dem Sense-Amplifier SA als
Zellstrom interpretiert wird, interpretiert der Sense-Amplifier
SA das ermittelte Datum während
der gesamten Ausleseperiode ZI2, ZI3 als einen ersten logischen
Wert, hier "1" oder „high".
-
Im Falle einer gelöschten Speicherzelle
(ZI4, ZI5) klingt der Ladestrom, der zu Beginn der Ausleseperiode
(ZI4) zunächst
wieder relativ hoch ist bis die Bitleitungskapazität C auf
den Wert der Lesespannung geladen ist, schließlich bis auf 0μA ab. Erst wenn
der Ladestrom einen Referenzwert, der in 4 mit der gestrichelten Linie Iref bezeichnet ist, unterschreitet, wird
von dem Sense-Amplifier SA das korrekte Datum "0" oder „low" erkannt.
-
Die Zugriffszeit, also die Zeit vom
Beginn der Ausleseperiode bis zum sicheren Erkennen des in der Speicherzelle
gespeicherten Datums, wird folglich durch das Auslesen einer gelöschten Speicherzelle
bestimmt.
-
1 zeigt
einen erfindungsgemäßen nichtflüchtigen
Speicher. In 1 ist lediglich
beispielhaft eine einzelne Speicherzelle mit einem Auswahltransistor
T1 und einem Speichertransistor T2 dargestellt. Der konstruktive
Aufbau entspricht dem aus 3,
so daß an
dieser Stelle auf eine weitere Beschreibung verzichtet wird. Der
durch die Laststrecken des Auswahltransistors T1 und Speichertransistors
T2 gebildete Pfad wird als Bitleitung bezeichnet. Der Source-Anschluß des Speichertransistors
T2 ist mit einer Auswerteeinrichtung AW verbunden.
-
Die Auswerteeinrichtung AW weist
einen Sense-Amplifier auf, der prinzipiell identisch mit der in 1 gezeigten Anordnung sein
kann. Weiterhin ist ein Schaltelement SE vorgesehen, das zwischen dem
Sense-Amplifier SA und dem Source-Anschluß des Speichertransistors T2
gelegen ist. Das Schaltelement SE kann als Halbleiter-Schalter,
z. B. als Feldeffekttransistor, ausgebildet sein.
-
Die Auswerteeinrichtung AW weist
einen Ausgangsanschluß AA
auf, der mit dem Ausgang des Sense-Amplifiers identisch ist: An
dem Ausgangsanschluß AA
kann ein Signal DATA abgegriffen werden. Dieses Signal DATA gibt
nach dem Auslesen einer Speicherzelle den in ihr gespeicherten Wert
wieder.
-
Mit dem Ausgangsanschluß AA ist
ein Steueranschluß des
Schaltelementes SE verbunden. Das an dem Ausgangsanschluß AA anliegende
Signal DATA bestimmt somit, ob sich das Schaltelement SE in geschlossenem
oder offenem Zustand befindet.
-
Zwischen einem Bezugspotentialanschluß BP und
einem Knoten zwischen dem Source-Anschluß des Speichertransistors T2
und dem Schaltelement SE ist ein Ladungsspeicher C verschalten, der
lediglich ein parasitäres
Bauelement darstellt und als Bitleitungs-Kapazität bezeichnet wird.
-
Das Auslesen des erfindungsgemäßen nichtflüchtigen
Speichers erfolgt in zwei Phasen: Die erste Phase wird als Vorladephase
oder Precharge-Phase bezeichnet, die zweite Phase als Lese- oder Sense-Phase.
-
In der Vorlade-Phase ist die Speicherzelle noch
nicht selektiert. Das an dem Steueranschluß ST1 des Auswahltransistors
T1 anliegende Signal SGL weist somit einen ersten Zustand "0" auf.
Während
der Vorladephase (in 2 mit
ZI2 bezeichnet) lädt
der Sense-Amplifier SA die Bitleitung bis auf die Lesespannung VBL auf. Der Ausgang des Sense-Amplifiers
SA ist dabei deaktiviert, so daß an
dem Ausgangsanschluß AA
kein Signal abgreifbar ist. Durch die Deaktivierung des Sense-Amplifiers wird eine Fehlinterpretation
des Ladestroms als Datum der Speicherzelle vermieden. Da die Speicherzelle
während
der Vorladephase nicht selektiert ist, fließt auch im Falle einer programmierten
Speicherzelle kein statischer Strom durch den Sense-Amplifiers.
Dies bedeutet, nachdem der Ladungsspeicher C auf die Lesespannung
VBL aufgeladen ist, klingt der Ladestrom IBL auf den Wert „0" ab. Während der gesamten Zeitdauer
der Vorlade-Phase ist das Schaltelement geschlossen, d. h. es besteht
eine elektrische Verbindung zischen dem Sense-Amplifier SA und der
Speicherzelle.
-
In der Lese-Phase wird die Speicherzelle durch
Anlegen eines Steuersignals SGL an den Steueranschluß ST1 des
Auswahltransistors T1 selektiert. Die Lese-Phase ist in 2 mit den Zeitintervallen
ZI3, ZI5, ZI7 bezeichnet. Im Falle einer gelöschten Zelle (ZI5) bleibt der
Zellstrom „0".
Im Falle einer programmierten Zelle (ZI3) fließt ein Zellstrom IBL und der
Sense-Amplifier SA liefert das korrekte Datum "1". Dieses Datum
ist an dem Ausgangsanschluß AA abgreifbar.
-
Unmittelbar nach dem Anliegen dieses
Datums an dem Ausgangsanschluß AA,
also nach dem Erkennen des Zellzustandes, wird der Sense-Amplifier
SA durch Öffnen
des Schaltelementes SE deaktiviert, d.h. von der Bitleitung getrennt.
Das gelesene Datum "1" an dem Ausgangsanschluß AA ist somit direkt der Indikator
für den
abgeschlossenen Lesevorgang und bewirkt das Abschalten des jeweiligen Sense-Amplifiers
SA individuell für
jede Bitleitung. Dieser Vorgang ist somit vollständig selbststeuernd und unabhängig von
physikalischen Parametern, wie der Bitleitungskapazität, der Temperatur
usw.
-
Da das Abschalten unmittelbar nach
dem Erkennen des programmierten Zustandes der Speicherzelle erfolgt,
wird der Stromfluß durch
die Speicherzelle auf die minimal notwendige Zeit begrenzt. Dies
ist, wie aus den obigen Ausführungen
hervorgeht, unabhängig
von der Dauer des Auslesens. Das erfindungsgemäße Vorgehen weist den Vorteil
auf, daß der
mittlere Stromverbrauch durch die Wahl der Taktfrequenz nunmehr
skalierbar ist und auf beliebig kleine Werte reduziert werden kann.
-
- AW
- Auswerteeinrichtung
- SA
- Sense-Amplifier
- T1
- Auwahltransistor
- T2
- Speichertransistor
- ST1
- Steueranschluß
- ST2
- Steueranschluß
- SE
- Schaltelement
- C
- (parasitärer) Ladungsspeicher
- AA
- Ausgangsanschluß
- IBL
- Strom
- VBL
- Spannung
- DATA
- Ausgangssignal
- SGL
- Steuersignal
- SZ
- Speicherzelle
- BP
- Bezugspotentialanschluß