[go: up one dir, main page]

DE10217386A1 - Verfahren zum Herstellen eines elektrisch leitenden Kontaktes auf einem Substrat - Google Patents

Verfahren zum Herstellen eines elektrisch leitenden Kontaktes auf einem Substrat

Info

Publication number
DE10217386A1
DE10217386A1 DE10217386A DE10217386A DE10217386A1 DE 10217386 A1 DE10217386 A1 DE 10217386A1 DE 10217386 A DE10217386 A DE 10217386A DE 10217386 A DE10217386 A DE 10217386A DE 10217386 A1 DE10217386 A1 DE 10217386A1
Authority
DE
Germany
Prior art keywords
trench
substrate
dielectric layer
contact hole
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10217386A
Other languages
English (en)
Inventor
Matthias Kroenke
Werner Graf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10217386A priority Critical patent/DE10217386A1/de
Publication of DE10217386A1 publication Critical patent/DE10217386A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Elektrisch leitende Verbindungen zwischen Bitleitungskontakten (10) in dynamischen Speicherzellen werden durch Verfüllen von ungewollt in einer dielektrischen Schicht (40) zwischen Wortleitungen (20) entstandenen Hohlräumen (50) mit isolierendem Material verhindert. Eine dünne isolierende Schicht (80), vorzugsweise Siliziumnitrid umfassend, wird dazu auf ein geöffnetes Kontaktloch (60) in dem Graben (30) zwischen den Wortleitungen (20, 20') konform abgeschieden. Anschließend wird ein Ätzschritt durchgeführt, um das isolierende Material (80) auf der Grundfläche (70) und den Seitenwänden des Kontaktloches (60) wieder zu entfernen. Danach wird das Kontaktloch (60) mit leitendem Material zur Bildung von Bitleitungskontakten (10) verfüllt. Ein Temperungsschritt, welcher sich nachteilig auf die Strukturen der Schaltung und die Kosten des Herstellungsprozesses auswirkt, kann somit vorteilhaft vermieden werden.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines elektrisch leitenden Kontaktes auf einem Substrat. Insbesondere betrifft sie auch ein Verfahren zum Herstellen eines Kontaktes zum Anschluß einer Bitleitung an ein Source- oder Drain-Gebiet eines Auswahltransistors einer dynamischen Speicherzelle.
  • Durch die sich stetig verkleinernden Strukturgrößen bei der Herstellung von Leiterbahnen in integrierten Schaltungen und den indessen immer größer werdenden Integrationsdichten stellt die Abscheidung von dielektrischen Schichten zur Isolation der Leiterbahnen voneinander eine große Herausforderung dar. Durch eine möglichst konforme Abscheidung des dielektrischen Materials ist dabei zu gewährleisten, daß bei einer bereits vorhandenen, komplexen Oberflächentopographie der gebildeten Leiterbahnen auch entlegene Räume, welche mit dem isolierenden Material zu füllen sind, durch die konforme Abscheidung erreicht werden.
  • Wird beispielsweise ein reines und daher kostengünstiges Siliziumdioxid als Dielektrikum in einem Graben mit hohem Aspektverhältnis - d. h. mit einem großen Verhältnis von Grabenbreite zu Grabentiefe - abgeschieden, so kann es trotz moderner Abscheideverfahren (beispielsweise TEOS) in solchen Gräben zu einer Bildung von Hohlräumen (englisch: voids) kommen. Diese auch als Lunker bezeichneten Hohlräume sind oftmals mit Luft gefüllt und verändern die dielektrischen Eigenschaften der dielektrischen Schichten wenig. Allerdings kann es auf nachteilhafte Weise zu Rißbildungen und anderen durch Spannung verursachten ungewünschten Nebeneffekten kommen.
  • Ein besonderer Nachteil tritt dann auf, wenn die dielektrische Schicht in einem zwei Leiterbahnen trennenden Graben zum Öffnen eines unterhalb liegenden elektrischen Anschlusses geätzt werden soll. Bei diesem Vorgang werden die vorher verschlossenen Hohlräume wieder geöffnet und bei der Abscheidung eines leitenden Materials zur Herstellung eines Kontaktes ebenfalls mit leitendem Material verfüllt. Entlang parallel laufender Stege als Leiterbahnen können die Hohlräume miteinander verbundene Raumsysteme bilden, so daß diese bei der Verfüllung mit leitendem Material ungewollt elektrische Verbindungen bilden können. Beim Öffnen der dielektrischen Schicht zur Bildung zweier unabhängiger Kontakte in demselben Graben kann es daher zu einer nachteilhaften Verbindung zwischen diesen Kontakten kommen, so daß die Schaltung möglicherweise unbrauchbar wird.
  • Durch die hohen Anforderungen an die Integrationsdichten tritt dieser nachteilhafte Effekt besonders bei Speicherbausteinen für dynamische Speicherzellen auf. Mit dem Übergang von Strukturgrößen mit 170 bzw. 140 nm zur 110 nm-Technologie ist zukünftig eine Vergrößerung der Aspektverhältnisse von Gräben zu erwarten. Dabei werden die Gräben von zwei benachbarten Wortleitungen zur Ansteuerung der Gate-Anschlüsse von Auswahltransistoren in den dynamischen Speicherzellen gebildet. Die verfüllten Gräben werden bei der Herstellung mit einem Dielektrikum gefüllt und anschließend zum Anschluß der jeweiligen Dotiergebiete der Auswahltransistoren zur Bildung von Kontaktlöchern geöffnet. Da benachbarte Kontakte auf nachteilhafte Weise durch die mit leitendem Material gefüllten Hohlräume elektrisch leitend verbunden werden können, werden auch benachbarte Bitleitungen möglicherweise miteinander verbunden.
  • Eine Lösung besteht darin, als dielektrisches Material Bor- Phosphor-Silikatglas (BPSG) zu verwenden und anschließend zum Beispiel in Wasserdampf zu tempern. Durch diese Temperung werden die Hohlräume mittels Verfließens des Glases aufgelöst. Durch das Versetzen des Glases mit Bor und/oder Phosphor erreicht man ein Verfließen des Silikatglases bei Temperaturen etwa ab 800°C. Diese Temperatur ist damit erheblich niedriger als jene des reinen Siliziumdioxids, so daß durch den Temperungsschritt die Funktionsweise der Schaltung weniger beeinträchtigt wird. Dennoch sind beispielsweise die Einflüsse durch Ausdiffusion von Bor und/oder Phosphor aufgrund der Temperaturen in dem Temperungsschritt bei sehr kleinen Strukturgrößen besonders nachteilhaft.
  • Man ist daher bestrebt, den BPSG-Prozeß unter hohem Druck und über lange Zeit auszuführen. Dennoch lassen sich bessere Fließeigenschaften nur durch noch höhere Dotierung oder höhere Temperungs-Temperaturen erreichen.
  • Weitere Alternativen betreffen die Entfernung der üblicherweises die Wortleitungen seitlich isolierenden Spacer zur Verringerung der Aspektverhältnisse, die Schaffung weiterer Redundanz durch Berücksichtigung des statistischen Ausfalls von Speicherzellenzeilen an einer Bitleitung, oder die Verwendung leitender Materialien mit höherem spezifischen Widerstand für die Kontakte etc.
  • Es ist daher die Aufgabe der vorliegenden Erfindung ein Verfahren bereitzustellen, mit dem die vorgenannten Nachteile verhindert werden, so daß insbesondere in Speicherzellenfeldern Kontakte in isolierenden Gräben mit hohen Aspektverhältnissen hergestellt werden können, ohne daß diese durch elektrisch leitende Verbindungen zur Unbrauchbarkeit der Schaltung führen.
  • Die Aufgabe wird gelöst durch die Merkmale des Anspruches 1. Weitere vorteilhafte Ausgestaltungen ergeben sich aus den untergeordneten Ansprüchen.
  • Erfindungsgemäß wird nach der Öffnung der substratseitigen Grundfläche des Grabens zwischen zwei Stegen - insbesondere bei einem Ätzschritt - eine Abscheidung von Siliziumdioxid oder einem Nitrid durchgeführt, woran sich eine vorzugsweise isotrope Ätzung des Materials der abgeschiedenen Schicht anschließt. Der Vorteil entsteht dadurch, daß der durch die erste Ätzung bei der Öffnung der substratseitigen Grundfläche ebenfalls geöffnete Hohlraum mit dem abgeschiedenen Material füllt. Wird die Abscheidedicke derart gewählt, daß sie mindestens der halben Querschnittsbreite des Hohlraums entspricht, so wird der Hohlraum bei einer konformen Abscheidung im Idealfall vollständig verfüllt. Bei einem real vorkommenden Hohlraum wird dieser durch eine konforme Abscheidung zumindest an mehreren Stellen vollständig zuwachsen.
  • An den Grabenseitenwänden und der Grundfläche findet ebenfalls eine konforme Abscheidung statt. Der anschließende Ätzschritt dient dazu, die aufgebrachte Schicht vor allem an den Seitenwänden und der Grundfläche wieder zu entfernen, wobei der einmal verschlossene Hohlraum durch die Ätzung nicht mehr geöffnet wird.
  • Bei den beiden Stegen kann es sich erfindungsgemäß um auf dem Substrat angeordnete Wortleitungen oder andere Leiterbahnen handeln. Es ist auch möglich, daß die Stege als Strukturen aus isolierendem Material gebildet sind. Desweiteren kann es sich bei den Stegen um Erhebungen des Substrats handeln, welche beispielsweise epitaktisch aufgewachsen oder durch eine Ätzung eines Grabens unter Bildung von umliegenden Stegen im Substrat entstanden sind. Es ist außerdem möglich, daß der Querschnitt der Stege wesentlich größer als der Querschnitt des Grabens ist, so daß die Stege ausgedehnte flächige Strukturen darstellen.
  • Die Erfindung ist besonders vorteilhaft, wenn die beiden Stege mit ihren einander zugewandten Seitenflächen auf dem Substrat parallel angeordnet sind. In diesem Fall ist das Grabenprofil an verschiedenen Orten entlang der Stege im wesentlichen identisch, so daß auch die Bedingungen für die Bildung von Hohlräumen bei der Abscheidung der dielektrischen Schicht jeweils gleich sind. Es können dadurch bei der Abscheidung ausgedehnte, miteinander verbundene Hohlraumsysteme entstehen. Nach dem Öffnen dieser Hohlräume bei der Bildung zweier Kontaktlöcher zur Kontaktierung unterschiedlicher Schaltungselemente im Substrat wird der verbindende Hohlraum durch den erfindungsgemäßen Schritt der Abscheidung der isolierenden Schicht verfüllt. Eine ungewünschte elektrische Verbindung zwischen den zwei Kontakten wird dadurch auf besonders vorteilhafte Weise verhindert.
  • Die Durchführung einer sich auf bereits hergestellte Strukturen der Schaltung - etwa den Dotiergebieten - nachteilhaft auswirkenden Temperung zum Verfließen der Hohlräume ist dadurch nicht mehr notwendig. Gemäß einer vorteilhaften Ausgestaltung des Verfahrens wird der Temperungsschritt zwischen dem Ätzen der dielektrischen Schicht und dem Abscheiden der isolierenden Schicht explizit nicht ausgeführt.
  • Die dielektrische Schicht, bei deren Bildung in einem Abscheideschritt die Hohlräume auf nachteilhafte Weise entstehen, umfaßt gemäß einer vorteilhaften Ausgestaltung ein Phosphor-Silikatglas oder Bor-Phosphor-Silikatglas. Der Vorteil ist hier, daß die Temperatur in einem eventuell durchgeführten Temperungsschritt besonders niedrig - etwa in dem Bereich der Glastemperatur des betreffenden Materials - gewählt werden kann, um andere bereits strukturierte Teile der Schaltung nicht zu beeinträchtigen. Hingegen können aufgrund der niedrigen Temperatur möglicherweise nicht verflossene Hohlräume durch den Abscheideschritt des isolierenden Materials verfüllt werden. Durch die Kombination von Temperungsschritt unter Verwendung von BPSG und dem Abscheideschritt des isolierenden Materials kann eine besonders hohe Ausbeute bei der Herstellung von Schaltungen erreicht werden.
  • Gemäß einer weiteren Ausgestaltung wird für die dielektrische Schicht undotiertes Siliziumdioxid verwendet. Dabei wird durch Einsatz eines besonders kostengünstigen Materials in Kauf genommen, daß in besonders starkem Maße Hohlräume gebildet werden, wonach - vorzugsweise bei Unterlassung eines die Schaltung beeinträchtigenden Temperungsschrittes - diese Hohlräume mittels des erfindungsgemäßen Abscheideschrittes der isolierenden Schicht verfüllt werden. In einer weiteren Ausgestaltung kann hier auch ein Material verwendet werden, welches eine relative Dielektrizitätszahl von weniger als 3,7 aufweist, wobei es sich um ein sogenanntes "Low-k-Dielektrikum" handelt.
  • Weitere Ausgestaltungen betreffen die Wahl des isolierenden Materials. Dieses kann Siliziumdioxid umfassen. Gemäß einer Ausgestaltung der vorliegenden Erfindung wurde außerdem gefunden, daß Siliziumnitrid nicht nur den jeweiligen Eingangsbereich der Hohlräume, sondern auch tiefere Bereiche abschließen und verfüllen kann.
  • Besonders vorteilhafte Ausgestaltungen betreffen die Anwendung des erfindungsgemäßen Verfahrens auf die Herstellung von Kontaktlöchern in dynamischen Speicherzellen. Durch die zunehmenden Integrationsdichten werden hierbei die Aspektverhältnisse, d. h. das Verhältnis von Tiefe zur Breite eines Grabens, von Technologiegeneration zu Technologiegeneration immer größer. Mit größerem Aspektverhältnis nimmt jedoch auch die Wahrscheinlichkeit für das Auftreten von Hohlräumen bei der Verfüllung von Gräben mit isolierendem Material zu. Bei Speicherbausteinen gibt es zudem das Bestreben besonders hohe Integrationsdichten zu erreichen.
  • Desweiteren laufen die Leiterbahnen in einem Speicherzellenfeld, beispielsweise die Wortleitungen oder Bitleitungen zur Ansteuerung beziehungsweise Auswerten des Inhaltes von Speicherzellen, über große Distanzen hinweg parallel zueinander. Dabei sind diese Bahnen kreuzweise zueinander angeordnet, so daß zwei verschiedene Bitleitungen jeweils einen Kontakt in demselben Graben zwischen zwei Wortleitungen hindurch zum Substrat benötigen. Für Speicherzellen treten daher die durch das Auftreten von Hohlräume verursachten Nachteile besonders deutlich hervor, welche die vorliegende Erfindung vorteilhaft zu verhindern mag.
  • Dies soll im folgenden anhand eines Ausführungsbeispiels mit Hilfe einer Zeichnung näher erläutert werden. Darin zeigen
  • Fig. 1 in Draufsicht einen Ausschnitt aus einem Speicherzellenfeld mit Wort- und Bitleitungen,
  • Fig. 2-Fig. 7 den Zustand des Ausschnittes aus Fig. 1 nach Ausführung jeweils eines weiteren Prozeßschrittes des erfindungsgemäßen Verfahrens in jeweils einem vertikalen Querschnitt entlang eines Grabens zwischen zwei Wortleitungen (a: Schnitt A-B), und entlang einer Bitleitung (b: Schnitt C-D).
  • Fig. 2 Zustand nach Bereitstellen des Substrates und Bilden der Grabenkondensatoren, Auswahltransistoren und Wortleitungen,
  • Fig. 3 Zustand nach Abscheiden einer dielektrischen Schicht aus Bor-Phosphor-Silikatglas,
  • Fig. 4 Zustand nach dem Ätzen eines Kontaktloches,
  • Fig. 5 Zustand nach Abscheiden einer dünnen isolierenden Schicht zum Verfüllen von Hohlräumen,
  • Fig. 6 Zustand nach einem isotropen Ätzschritt zum Entfernen der dünnen isolierenden Schicht,
  • Fig. 7 Zustand nach Verfüllen der Kontaktlöcher mit einem leitenden Material und Bildung der Bitleitungen.
  • Fig. 1 zeigt in Draufsicht den Ausschnitt eines Speicherzellenfeldes mit in der Figur senkrecht verlaufenden Wortleitungen 20, 20' sowie waagerecht verlaufenden Bitleitungen 25. Die Bitleitungen 25 liegen oberhalb der Zeichenebene, so daß auf der rechten Seite von Fig. 1 deren Position und Richtung skizzenhaft hinzugefügt wurde. Die Wortleitungen 20 steuern auf dem Substrat 1 aufliegende Gate-Kontakte 21 an, welche mit ersten Dotiergebieten 101 und zweiten Dotiergebieten 102 in dem Substrat 1 einen Auswahltransistor einer Speicherzelle bilden. An das zweite Dotiergebiet 102 sind Grabenkondensatoren 110 angeschlossen.
  • In der Zeichenebene der Fig. 1 sind die oberflächennahen Bereiche des Substrates 1 beispielsweise in einem vorangegangenen Schritt entfernt und durch Isolationsgräben 120 ersetzt worden. Diese werden z. B. als sogenannter Shallow Trench Isolation (STI) gebildet. Es verbleiben danach streifen- beziehungsweise balkenförmige aktive Gebiete im Substrat 1, welcher in Fig. 1 als jeweils zwei Grabenkondensatoren 110 verbindende Balken dargestellt sind.
  • Durch Schaltung eines Gate-Kontaktes 21 mittels einer Wortleitung 20 kann der Ladungsinhalt eines Grabenkondensators 110 über das zweite Dotiergebiet 102 und das erste Dotiergebiet 101 in Richtung auf den Bitleitungskontakt 10 ausgelesen werden. Der Bitleitungskontakt 10 trifft in Fig. 1 senkrecht von oben auf das Substrat 1 auf die Zeichenebene. Jeder Balken eines aktiven Gebietes des Substrates 1 wird in der beschriebenen Architektur eines Speicherzellenfeldes von jeweils einem Bitleitungskontakt 10, 10' kontaktiert. Die Bitleitungen 25 verlaufen oberhalb der dazu senkrecht angeordneten Wortleitungen 20, so daß die Bitleitungskontakte, welche mit den Bitleitungen 25 verbunden sind, durch die Ebene der Wortleitungen 20 hindurch auf die Zeichenebene, d. h. der Substratoberfläche treffen.
  • Wie in Fig. 1 zu sehen ist, schließen die Wortleitungen 20, 20' einen Graben 30 ein, welcher zur gegenseitigen Isolationen mit einem Dielektrikum gefüllt ist. Bei der Abscheidung des Dielektrikums unterliegt diese Schicht dem eingangs beschriebenen Problem der Hohlraumbildung. Im folgenden soll daher das erfindungsgemäße Verfahren anhand von in Fig. 2 bis 7 gezeigten Zuständen nach Durchführung einzelner Schritte des erfindungsgemäßen Verfahrens erläutert werden, so daß die in Fig. 1 dargestellte Architektur von Speicherzellen erreicht werden kann.
  • In den Fig. 2-7 zeigt die Abbildung (a) jeweils einen vertikalen Schnitt durch das Substrat entlang der Linie A-B im Graben 30, sowie die Abbildung (b) einen Schnitt entlang der Linie C-D beziehungsweise entlang der zu bildenden Bitleitung 25.
  • Fig. 2 zeigt einen Zustand der Querschnitte nach Bereitstellen des Substrates und Bildung der Grabenkondensatoren 110, sowie der Auswahltransistoren mit den Wortleitungen 20, 20' und den Dotiergebieten 101, 102. Die Wortleitungen 20, 20' mit einer Strukturbreite von 140 nm umfassen eine Schicht Poly-Siliziums 24, auf der eine weitere Schicht aus Wolfram- Silizid 23 gebildet ist. Darüber ist eine Deckelschicht bestehend aus Silizium-Nitrid 22 angeordnet. Seitlich an diesem Schichstapel (Gate Stack) sind Spacer 26 aus Siliziumdioxid mit einer Dicke von 26 nm angeordnet. Auch die Grabenisolation 120 (STI) aus einem dielektrischen Material ist bereits gebildet. Der Graben 30 ist nicht verfüllt.
  • Der Graben 30 weist eine horizontale Querschnittsfläche 31 auf, welche über der substratseitigen Grundfläche 70 des Grabens in dem Ausführungsbeispiel eine Höhe 33 von 210 nm besitzt. Desweiteren weist sie eine Breite 32 von etwa 80 nm zwischen den Seitenwänden, d. h. den Spacern 26 der Wortleitungen 20, 20' auf (Zeichnung nicht maßstabsgerecht). Der Quotient aus Höhe 33 und Breite 32 beschreibt das Aspektverhältnis des Grabens 30, welches im vorliegenden Beispiel einen Wert von mehr als zwei annimmt. Sind die Seitenwände der Wortleitungen 20, 20' nicht - wie in Fig. 2b dargestellt - senkrecht, sondern vielmehr schräg angeordnet, so ist dieses Aspektverhältnis abhängig von der jeweils betrachteten Höhe der horizontalen Querschnittsfläche 31.
  • Fig. 3 zeigt den Zustand der Querschnittsprofile ausgehend von Fig. 2 jedoch nach Abscheidung einer dielektrischen Schicht umfassend Bor-Phosphor-Silikatglas 40. Durch das hohe Aspektverhältnis können sich dabei jeweils zwischen den Wortleitungen 20, 20' Hohlräume 50 in den Gräben 30 gebildet. Fig. 3a zeigt einen Schnitt entlang eines solchen Hohlraums 50, Fig. 3b zeigt den dazu senkrechten Schnitt durch mehrere in den parallelen Gräben 30 angeordnete Hohlräume 50.
  • Fig. 4 zeigt den Zustand der Querschnittsprofile ausgehend von Fig. 3, jedoch nach Öffnung der Kontaktlöcher 60 zum ersten Dotiergebiet 101 des Substrates 1 mittels eines anisotropen Ätzschrittes. Zur Durchführung dieses Ätzschrittes ist die Bildung einer photolithografischen Maske in einer Lackschicht sowie deren spätere Entfernung nach dem Ätzschritt notwendig.
  • Der in dem Graben 30 gebildete Hohlraum 50, in welchem das Kontaktloch 60 geätzt wird, wird bei diesem Ätzschritt geöffnet. Vor der Durchführung des Ätzschrittes wurde kein Temperungsschritt durchgeführt, so daß die Hohlräume 50 den anfänglichen Zustand aufweisen.
  • Fig. 5 zeigt einen Zustand ausgehend von Fig. 4, jedoch nach Abscheidung einer dünnen Schicht Siliziumnitrids. Beträgt der Durchmesser des Hohlraums 50 nach dem Schritt gemäß Fig. 4 noch 20 nm, so wird durch die konforme Abscheidung mit einer Abscheidedicke von 15 nm der Hohlraum 50 homogen und vollständig verfüllt. Da ein Bitleitungskontakt nur in jedem zweiten Graben 30 gebildet wird, werden die Hohlräume 50 der in Fig. 5 gezeigten benachbarten Gräben 30 nicht verfüllt.
  • Fig. 6 zeigt einen Zustand gemäß Fig. 5, jedoch nach Durchführung eines isotropen Ätzschrittes, beispielsweise mit einem RIE-Ätzverfahren (Reactive Ion Beam Etching). Dabei wird die isolierende Schicht des Siliziumnitrids von der Grundfläche 70, den Seitenwänden des Grabens 30 und der Oberfläche der dielektrischen Schicht 40 entfernt. Die isolierende Schicht 80, das Siliziumnitrid, verbleibt lediglich in dem verfüllten Hohlraum 50. Der isotrope Ätzschritt wird mit einer Dauer und Rate durchgeführt, welcher einem Abtrag von 20 nm Siliziumnitrids entspricht. Die Ätzung des Siliziumnitrids wird selektiv zu Siliziumdioxid durchgeführt.
  • Fig. 7 zeigt den Zustand ausgehend von Fig. 6, jedoch nach Abscheidung einer Schicht umfassend ein Wolframsilizid. In dem Beispiel wird vorab eine weitere dielektrische Schicht 41 abgeschieden und lithografisch strukturiert. In den darin entstandenen Gräben wird das leitende Material abgeschieden und anschließend rückplanarisiert. Die Kontaktlöcher 60 sind somit mit leitendem Material, d. h. Wolframsilizid, verfüllt und stellen elektrisch leitende Verbindungen zwischen den ersten Dotiergebieten 101 und den Bitleitungen 25 her.
  • Es ist alternativ auch möglich Polysilizium zur Bildung von Kontakten 10 abzuscheiden und erst in weiteren Prozeßschritten die Bitleitungen 25 aus Wolframsilizid zu bilden. Bezugszeichenliste 1 Substrat
    10, 10' Bitleitungskontakt
    20, 20' Wortleitung
    21 Gate-Kontakt
    22 Silizuim-Nitrid-Deckel
    23 Wolfram-Silizid
    24 Poly-Silizium
    25 Bitleitung
    26 Siliziumdioxid-Spacer
    30 Graben
    31 horizontale Querschnittsfläche
    32 Breite des Grabens
    33 Tiefe bzw. Höhe des Grabens
    40 dielektrische Schicht, Bor-Phosphor-Silikatglas
    41 dielektrische Schicht
    50 Hohlraum
    60 Kontaktloch
    70 Grundfläche des Grabens
    80 Isolationsschicht, Siliziumnitrid
    101 erstes Dotiergebiet
    102 zweites Dotiergebiet
    110 Grabenkondensator
    120 Isolationsgraben, STI

Claims (14)

1. Verfahren zum Herstellen wenigstens eines elektrisch leitenden Kontaktes (10) auf einem Substrat (1), umfassend die Schritte:
- Bereitstellen des Substrates (1),
- Bilden wenigstens zweier Stege (20, 20') mit jeweils in einem Teilbereich einander zugewandten Seitenflächen auf dem Substrat (1), so daß ein Graben (30) zwischen den beiden Stegen (20, 20') entsteht,
- Abscheiden einer dielektrischen Schicht (40) zur Verfüllung des Grabens unter Bildung wenigstens eines Hohlraumes (50) mit einem Querschnitt innerhalb der dielektrischen Schicht (40) innerhalb des Grabens (30),
- Selektives Ätzen der dielektrischen Schicht (40) zur Bildung wenigstens eines Kontaktloches (60) mit einer Grundfläche (70) in einem Teilausschnitt des verfüllten Grabens (30) zwischen den Stegen (20, 20') derart, daß der Hohlraum (50) geöffnet und das Substrat (1) auf der Grundfläche (70) des Kontaktloches (60) freigelegt wird,
- Konformes Abscheiden einer isolierenden Schicht (80) in dem Kontaktloch (60) und in dem Hohlraum (50),
- Ätzen der isolierenden Schicht (80) zur Freilegung des Substrates (1) auf der Grundfläche (70) des Kontaktloches (60),
- Verfüllung des Kontakloches (60) mit einem leitenden Material zur Bildung des elektrisch leitenden Kontaktes (10).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
- der zwischen den Stegen (20, 20') entstandene Graben (30) eine horizontale Querschnittsfläche (31) umfaßt, welche eine Breite (32) und eine Höhe (33) über der Grundfläche (70) des Grabens (30) aufweist und
- der Quotient aus der Höhe (33) und der Breite (32) mehr als den Wert 0,5 beträgt.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die dielektrische Schicht (40) Bor-Phosphor-Silikatglas umfaßt.
4. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die dielektrische Schicht (40) undotiertes Siliziumdioxid umfaßt.
5. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die dielektrische Schicht (40) aus einem Material besteht, welches eine relative Dielektrizitszahl von weniger als 3,7 aufweist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die isolierende Schicht (80) Siliziumdioxid umfaßt.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die isolierende Schicht (80) Siliziumnitrid umfaßt.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß
- in dem Substrat (1) wenigstens ein Grabenkondensator (110) gebildet wird,
- die wenigstens zwei Stege (20, 20') jeweils als Wortleitungen mit je wenigstens einem Gate-Anschluß (21) zum Substrat (1) hin gebildet werden,
- wobei wenigstens einer der Stege (20) auf dem Substrat (1) in einem Abstand von dem Grabenkondensator (110) gebildet wird,
- ein erstes (101) und ein zweites Dotiergebiet (102) gleichen Leitungstyps in dem Substrat (1) jeweils seitlich neben dem Gate-Anschluß (21) gebildet wird,
- wobei der Grabenkondensator (110) mit dem zweiten Dotiergebiet (102) elektrisch leitend verbunden wird,
- der selektive Ätzschritt zur Bildung des Kontaktloches (60) derart durchgeführt wird, daß die Grundfläche (70) des Kontaktloches (70) mit einer Oberfläche des ersten Dotiergebietes in dem Substrat (1) zusammentrifft.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in einem weiteren Schritt in eine weitere dielektrische Schicht (41) oberhalb des Kontaktloches (60) ein weiterer Graben geätzt und mit leitendem Material zur Bildung einer Bitleitung (25) verfüllt wird, so daß das erste Dotiergebiet (101) des Auswahltransitors über den elektrisch leitenden Kontakt (10) in dem verfüllten Kontaktloch (60) mit der Bitleitung (25) elektrisch verbunden wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß zwischen dem Abscheiden und dem selektiven Ätzen der dielektrischen Schicht (40) eine Temperung zum Verfließen der dielektrischen Schicht (40) nicht durchgeführt wird.
11. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Quotient aus der Höhe (33) und der Breite (23) in dem Graben (30) mehr als einen Wert 3 beträgt.
12. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Schritt des Ätzens der isolierenden Schicht (80) isotrop auf naßchemischem Wege durchgeführt wird.
13. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Schritt des Ätzens der isolierenden Schicht (80) mittels reaktiven Ionenätzens durchgeführt wird.
14. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß das Abscheiden der isolierenden Schicht (80) mit einer Abscheidedicke durchgeführt wird, welche mehr als die Hälfte des Querschnittes des Hohlraums und weniger als die Breite (32) des Grabens beträgt.
DE10217386A 2002-04-18 2002-04-18 Verfahren zum Herstellen eines elektrisch leitenden Kontaktes auf einem Substrat Ceased DE10217386A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10217386A DE10217386A1 (de) 2002-04-18 2002-04-18 Verfahren zum Herstellen eines elektrisch leitenden Kontaktes auf einem Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10217386A DE10217386A1 (de) 2002-04-18 2002-04-18 Verfahren zum Herstellen eines elektrisch leitenden Kontaktes auf einem Substrat

Publications (1)

Publication Number Publication Date
DE10217386A1 true DE10217386A1 (de) 2003-11-13

Family

ID=29224569

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10217386A Ceased DE10217386A1 (de) 2002-04-18 2002-04-18 Verfahren zum Herstellen eines elektrisch leitenden Kontaktes auf einem Substrat

Country Status (1)

Country Link
DE (1) DE10217386A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009006881A1 (de) * 2009-01-30 2010-08-12 Advanced Micro Devices, Inc., Sunnyvale Hohlraumversiegelung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, das dicht liegende Transistoren aufweist

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4312468A1 (de) * 1992-04-17 1993-10-21 Hyundai Electronics Ind Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung
WO1997006556A1 (de) * 1995-08-04 1997-02-20 Siemens Aktiengesellschaft Verfahren zum erzeugen einer abstandsschicht in einer struktur
US6140705A (en) * 1995-01-03 2000-10-31 Texas Instruments Incorporated Self-aligned contact through a conducting layer
US6204161B1 (en) * 1998-10-17 2001-03-20 Samsung Electronics, Co., Ltd. Self aligned contact pad in a semiconductor device and method for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4312468A1 (de) * 1992-04-17 1993-10-21 Hyundai Electronics Ind Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung
US6140705A (en) * 1995-01-03 2000-10-31 Texas Instruments Incorporated Self-aligned contact through a conducting layer
WO1997006556A1 (de) * 1995-08-04 1997-02-20 Siemens Aktiengesellschaft Verfahren zum erzeugen einer abstandsschicht in einer struktur
US6204161B1 (en) * 1998-10-17 2001-03-20 Samsung Electronics, Co., Ltd. Self aligned contact pad in a semiconductor device and method for forming the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US 2002/01 936 A1 *
US 2002/36 349 A1 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009006881A1 (de) * 2009-01-30 2010-08-12 Advanced Micro Devices, Inc., Sunnyvale Hohlraumversiegelung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, das dicht liegende Transistoren aufweist
DE102009006881B4 (de) * 2009-01-30 2011-09-01 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Hohlraumversiegelung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, das dicht liegende Transistoren aufweist und Halbleiterbauelement mit derselben
US8129276B2 (en) 2009-01-30 2012-03-06 Globalfoundries Inc. Void sealing in a dielectric material of a contact level of a semiconductor device comprising closely spaced transistors

Similar Documents

Publication Publication Date Title
DE102019106763A1 (de) Vergrabene stromschiene und ausbildungsverfahren
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE10204871A1 (de) Kondensatorlose 1-Transistor-DRAM-Zelle und Herstellungsverfahren
DE3834241A1 (de) Halbleitereinrichtung
DE102006049158A1 (de) Transistor, Speicherzellenfeld und Verfahren zur Herstellung eines Transistors
DE112016000050B4 (de) Verfahren zur Herstellung eines Splitgate-Leistungsbauelements
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE3937502A1 (de) Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE102010063775B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
DE102006040584A1 (de) Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts
DE4232820B4 (de) Verfahren zur Herstellung eines MOSFET
DE69226223T2 (de) Kontaktausrichtung für Festwertspeicher
DE102005047058A1 (de) Herstellungsverfahren für einen Graben-Transistor und entsprechender Graben-Transistor
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE4038115A1 (de) Halbleiterspeicher
EP1068644B1 (de) Speicherzellenanordnung und verfahren zu ihrer herstellung
DE19739755A1 (de) Halbleitereinrichtung und zugehöriges Herstellungsverfahren
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE10217386A1 (de) Verfahren zum Herstellen eines elektrisch leitenden Kontaktes auf einem Substrat
DE19714687C2 (de) Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur
DE102005037029B4 (de) Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt
EP0924767B1 (de) EEPROM-Anordnung und Verfahren zu deren Herstellung
DE10353771A1 (de) Halbleiterbauelement mit Tiefgrabenisolierung und Verfahren zu seiner Herstellung
DE10157179C1 (de) Verfahren zur Herstellung einer Speicherzelle eines Speicherzellenfeldes in einem Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection