[go: up one dir, main page]

DE10203820B4 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE10203820B4
DE10203820B4 DE10203820A DE10203820A DE10203820B4 DE 10203820 B4 DE10203820 B4 DE 10203820B4 DE 10203820 A DE10203820 A DE 10203820A DE 10203820 A DE10203820 A DE 10203820A DE 10203820 B4 DE10203820 B4 DE 10203820B4
Authority
DE
Germany
Prior art keywords
zone
semiconductor
platinum
conductivity type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10203820A
Other languages
English (en)
Other versions
DE10203820A1 (de
Inventor
Shoji Kawasaki Kitamura
Toshiyuki Kawasaki Matsui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE10203820A1 publication Critical patent/DE10203820A1/de
Application granted granted Critical
Publication of DE10203820B4 publication Critical patent/DE10203820B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/045Manufacture or treatment of PN junction diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiterbauelement, umfassend:
eine Halbleiterzone (22; 42; 141) eines ersten Leitfähigkeitstyps mit einer ersten und einer dieser gegenüber liegenden zweiten Oberfläche; und
eine Platin enthaltende Umkehrzone (23; 43) eines zweiten Leitfähigkeitstyps, die in der Halbleiterzone an deren erster Oberfläche gebildet ist;
wobei die Konzentration des Platins in der Umkehrzone nahe der ersten Oberfläche der Halbleiterzone höher ist als im Inneren der Halbleiterzone und die Halbleiterzone sowie die Umkehrzone einen pn-Übergang (29; 49) bilden,
dadurch gekennzeichnet, daß der Leitfähigkeitstyp der Umkehrzone (23; 43) ausschließlich durch Dotierung mit dem Platin gegenüber dem ersten Leitfähigkeitstyp umgekehrt ist.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung. Insbesondere betrifft die vorliegende Erfindung ein Halbleiterbauelement, das als Gleichrichter verwendet wird und einen pn-Übergang besitzt.
  • Im allgemeinen verwenden Halbleiterbauelemente, die zum Schalten bei hohen Frequenzen verwendet werden, Dioden mit kurzer Sperrverzögerungszeit. Diese Dioden weisen einen pn-Übergang zwischen einer p-leitenden Halbleiterzone und einer n-leitenden Halbleiterzone auf. Die Lebenszeit der Ladungsträger wird durch die Diffusion eines Schwermetalls wie beispielsweise Platin verkürzt, was als "Lebenszeitkiller" bekannt ist.
  • Gemäß dem in 21 dargestellten Längsschnitt einer Diode mit kurzer Sperrverzögerungszeit enthält diese ein n-leitendes Halbleitersubstrat 11. Eine n-leitende Halbleiterschicht 12 weist eine niedrigere Ladungsträgerdichte auf als das Halbleitersubstrat 11.
  • Die Halbleiterschicht 12 wird durch Epitaxie auf dem Halbleitersubstrat 11 aufgewachsen. Eine aktive Zone 13 und eine Schutzringzone 14 werden durch Mustern eines auf der Halbleiterschicht 12 aufliegenden Oxidfilms 15 gebildet, und unter Verwendung des Oxidfilms 15 als Maske werden p-leitende Dotierstoffe durch Ioneninjektion eingebracht. Nach der Ioneninjektion wird die Oberfläche der Halbleiterschicht durch Wärmebehandlung wieder mit einem Oxidfilm 15 bedeckt. Ein Abschnitt des Oxidfilms 15 wird entfernt, um die aktive Zone 13 freizulegen. Nach der Wärmediffusion von Platin wird eine Vorderelektrode 16 auf der aktiven Zone 13 gebildet. Eine Rückelektrode 17 wird auf der Rückseite des Halbleitersubstrats 11 gebildet.
  • Die oben beschriebene Diode wird manchmal bei Leistungsfaktorverbesserungsschaltungen (PFC) verwendet. Im allgemeinen müssen für diesen Zweck eingesetzte Dioden weiche Verzögerungscharakteristika aufweisen, bei denen der Sperrverzögerungsstrom klein ist und der Stromdämpfungsfaktor nach der Spitze des Sperrstroms während der Sperrverzögerung klein ist.
  • Wenn der Sperrverzögerungsstrom groß ist, führt dies zu einer unerwünschten Erhöhung der Einschaltverluste bei einem MOS-Transistor, der häufig als Schaltelement bei der Leistungsfaktorverbesserungsschaltung (PFC) verwendet wird, und es führt zu einem unerwünschten Anstieg der Temperatur des Elements.
  • Wenn die Abnahmerate groß ist, wird eine große Störspannung erzeugt und der Speisespannung überlagert, und indem diese Spannung an die Diode und den MOS-Transistor angelegt wird, kann das Element zerstört werden, woraus Fehler in der Schaltung resultieren können.
  • Bei der gezeigten Diode gemäß dem Stand der Technik mit dem pn-Übergang wurde versucht, den Sperrverzögerungsstrom durch Verkürzung der Ladungsträgerlebenszeit durch Steuern der Platindiffusionsbedingungen zu reduzieren. Es gibt jedoch ein "Kompromißverhältnis" zwischen der Durchlaßspannung der Diode und dem Sperrverzögerungsstrom, und die Durchlaßspannung der Diode nimmt zu. Außerdem reduziert das Steuern der Platindiffusionsbedingungen allein nicht nur die Abnahmerate des Sperrstroms während der Sperrverzögerung. Als Folge wird keine angemessen weiche Verzögerung erzielt.
  • Zusätzlich zur Platinkonzentration sind die Dicke der Halbleiterschicht 12 und die Anodenladungsträgerkonzentration optimierbar, aber wenn die Dicke der Halbleiterschicht 12 zunimmt, tritt eine entsprechende Zunahme der Durchlaßspannung auf, und das Kompromißverhältnis wird verschlechtert.
  • Bei Dioden mit pn-Übergang, in den Platin diffundiert ist, sammelt sich Platin als "Lebensdauerkiller" nahe der Oberfläche der Diode in einem Bereich und einer Tiefe von einigen um an. Daher ist die vorteilhafte Wirkung des Platins in der Nähe von pn-Übergängen nicht ausreichend, die tiefer als einige um sind. Als Folge reicht die Verbesserung beim "Kompromißverhältnis" nicht aus, und es kann wenig bis gar keine Verbesserung der weichen Verzögerungscharakteristika erzielt werden.
  • Um eine ausreichende Wirkung des Platins in der Nähe des pn-Übergangs zu schaffen, kann die Menge des injizierten Platins erhöht werden. Unglücklicherweise nimmt, wenn die Injektionsmenge erhöht wird, nicht nur die n-leitende Halbleiterschicht einen hohen Widerstand an, sondern die Anzahl der Defekte wird aufgrund der hohen Platinkonzentration in der p-leitenden aktiven Zone erhöht, was zumindest zu einer Zunahme des Leckstroms führt.
  • Ein Halbleiterbauelement nach dem Oberbegriff des Patentanspruchs 1, das dem oben erörterten Stand der Technik entspricht ist aus der JP 9-205217/1997 A bekannt. Hier wird die Umkehrzone durch Dotierung mit Bor erzeugt, und Platin wird anschließend als Lebensdauerkiller eingebracht.
  • Die Druckschrift Y. K. KWON, T. ISHIKAWA, H. KUWANO: Properties of platinum-associated deep levels. In: Journal of Applied Physics, Feb. 1987, Vol. 61, Nr. 3, Seiten 1055–1058 berichtet von einem Versuch, bei dem Platin in n-leitendes und p-leitendes Silizium unter verschiedenen Temperatur- und Zeitbedingungen diffundiert wurde. Dabei zeigte sich, daß unter bestimmten Voraussetzungen n-leitendes Silizium durch das Eindiffundieren von Platin zu p-leitendem Silizium umgekehrt wurde.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement sowie ein Verfahren zu dessen Herstellung zu schaffen, womit die vorstehend beschriebenen Nachteile des Stands der Technik beseitigt werden können und womit eine sehr schnelle Diode mit weichen Verzögerungscharakteristika geschaffen werden kann.
  • Diese Aufgabe wird mit einem Halbleiterbauelement gemäß Anspruch 1 und einem Verfahren zu dessen Herstellung gemäß Anspruch 8 beziehungsweise 11 und 14 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Um die obigen Aufgaben zu lösen, wird bei der vorliegenden Erfindung eine Halbleiterzone des ersten Leitfähigkeitstyps mit Platin dotiert, ein nicht von einem Oxidfilm bedeckter Abschnitt der Halbleiterzone nahe der Oberfläche wird durch die Dotierung mit Platin zu einem zweiten Leitfähigkeitstyp umgekehrt, und ein pn-Übergang wird durch diese Umkehrzone des zweiten Leitfähigkeitstyps sowie die Halbleiterzone des ersten Leitfähigkeitstyps gebildet. Die Tiefe des pn-Übergangs wird durch Steuern der Temperatur und/oder Zeit für die Wärmediffusion des Platins eingestellt.
  • Da erfindungsgemäß der pn-Übergang durch die Umkehrzone des zweiten Leitfähigkeitstyps und die Halbleiterzone des ersten Leitfähigkeitstyps gebildet ist, ist er flacher als beim Stand der Technik, und die Position des pn-Übergangs stimmt mit der Stelle überein, wo das Platin eine effektive Wirkung zeigt.
  • Weitere Merkmale, Besonderheiten und Vorteile der Erfindung gehen aus der folgenden, nicht beschränkenden Beschreibung vorteilhafter Ausführungsformen der Erfindung hervor. Es zeigen:
  • 1 einen Längsschnitt durch ein Halbleiterbauelement gemäß einer ersten Ausführungsform der Erfindung;
  • 2(A) und 2(B) Modelldiagramme, die das Tiefenprofil des Platins zeigen, das in den Halbleiter wärmediffundiert wurde;
  • 3 einen Längsschnitt durch ein Halbleiterbauelement, der zeigt, wie eine Umkehrzone nur in einem spezifizierten Bereich durch einen Oxidfilm gebildet wird;
  • 4 ein Diagramm, das die Beziehung zwischen der Wärmediffusionstemperatur des Platins und der Verteilung der Ladungsträgerkonzentration in einem Bereich nahe der Oberfläche zeigt;
  • 5 ein Diagramm, das Änderungen der Verteilung der Ladungsträgerkonzentration vor und nach dem Ausführen einer Wärmebehandlung nach der Wärmediffusion des Platins zeigt;
  • 6 einen Längsschnitt, der die anfänglichen Schritte im Verlauf der Herstellung des in 1 gezeigten Halbleiterbauelements zeigt;
  • 7 und 8 Längsschnitte, die weitere Schritte im Verlauf der Herstellung des in 1 gezeigten Halbleiterbauelements zeigen;
  • 9 einen Längsschnitt, der die letzten Schritte im Verlauf der Herstellung des in 1 gezeigten Halbleiterbauelements zeigt;
  • 10 ein Wellenformdiagramm, das den Sperrverzögerungsstrom des in 1 gezeigten Halbleiterbauelements zeigt;
  • 11 ein Wellenformdiagramm, das den Sperrverzögerungsstrom eines Halbleiterbauelements gemäß dem Stand der Technik zeigt;
  • 12 ein Diagramm, das die Verbesserung (im Vergleich zum Stand der Technik) des VF-und des IRP-Kompromißverhältnisses des Halbleiterbauelements gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt;
  • 13 einen Längsschnitt durch ein anderes Beispiel eines Halbleiterbauelements von Ausführungsform 1 der vorliegenden Erfindung;
  • 14 einen Längsschnitt, der den Aufbau eines Halbleiterbauelements einer zweiten Ausführungsform der Erfindung zeigt;
  • 15 einen Längsschnitt, der die Anfangsschritte bei der Herstellung des in 14 gezeigten Halbleiterbauelements zeigt;
  • 16 einen Längsschnitt, der die nächsten Schritte bei der Herstellung des in 14 gezeigten Halbleiterbauelements zeigt;
  • 17 einen Längsschnitt, der weitere Schritte bei der Herstellung des in 14 gezeigten Halbleiterbauelements zeigt;
  • 18 einen Längsschnitt eines anderen Beispiels eines Halbleiterbauelements der zweiten Ausführungsform der vorliegenden Erfindung;
  • 19 einen Längsschnitt eines weiteren Beispiels eines Halbleiterbauelements der zweiten Ausführungsform der vorliegenden Erfindung;
  • 20 ein Schaltbild, das ein Beispiel einer Leistungsfaktorverbesserungsschaltung (PFC) unter Verwendung eines Halbleiterbauelements der vorliegenden Erfindung zeigt; und
  • 21 einen Längsschnitt eines Halbleiterbauelements gemäß dem Stand der Technik.
  • In der nachstehenden Beschreibung ist in einem aus einem geeigneten Halbleitermaterial wie beispielsweise Silicium hergestellten Halbleiter der erste Leitfähigkeitstyp der n-Leitungstyp, und der zweite Leitfähigkeitstyp ist der p-Leitungstyp.
  • Erste Ausführungsform
  • Gemäß 1 umfaßt ein Halbleiterbauelement ein n-leitendes Halbleitersubstrat 21 mit einer As(Arsen)-Dotierung und eine n-leitende Halbleiterschicht 22 mit einer P(Phosphor)-Dotierung. Eine Umkehrzone 23 ist p-leitend, und eine Schutzringzone 24 ist p-leitend. Ein Oxidfilm 25 und eine Vorderelektrode 26 befinden sich auf der Halbleiterschicht 22. Eine Rückelektrode 27 befindet sich auf der von der Vorderelektrode 26 und einem Rand 28 der aktiven Zone abgewandten Seite.
  • Als Beispiel beträgt die Dicke des Halbleitersubstrats 21 300 μm, und seine Dotierstoffkonzentration beträgt 2 × 1019 cm–3. Als zusätzliches Beispiel beträgt die Dicke der Halbleiterschicht 22 60 μm, und ihre Dotierstoffkonzentration beträgt 2 × 1014 cm–3.
  • Ein Abschnitt der Oberfläche der Halbleiterschicht 22 ist durch den Oxidfilm 25 bedeckt. Die Umkehrzone 23 ist in einer flachen Zone in einem nicht vom Oxidfilm 25 bedeckten Bereich gebildet. Die Tiefe xj (xj: einige μm) des Zonenübergangs der Umkehrzone 23, in anderen Worten die Tiefe des pn-Übergangs, beträgt beispielsweise einige μm. Die Umkehrzone 23 wird dadurch geschaffen, daß in einem Teil die n-leitende Halbleiterschicht 22 aufgrund der hohen Konzentration an Platin, das sich in dem Bereich nahe der Oberfläche der Halbleiterschicht 22 ansammelt, zu einer p-leitenden umgekehrt wird.
  • Die Grenze des Bereichs, wo sich der Leitfähigkeitstyp aufgrund der Diffusion von Platin umkehrt, ist durch eine gestrichelte Linie gezeigt (gleich wie in den anderen Figuren). Die durch diese gestrichelte Linie angegebene Grenze entspricht dem pn-Übergang 29 der Umkehrzone 23 und der Halbleiterschicht 22. Die Tiefe des pn-Übergangs 29 ist als Folge der Wärmediffusionsbedingungen des Platins und der Bedingungen der anschließenden Wärmebehandlung änderbar. In anderen Worten kann durch Einstellung der Wärmediffusionsbedingungen des Platins und der Bedingungen der anschließenden Wärmebehandlung die Tiefe des pn-Übergangs 29 eingestellt werden.
  • Der Rand 28 der aktiven Zone ist in einem Bereich der Oberflächenseite der Halbleiterschicht 22 gebildet und umgibt die Umkehrzone 23. Der Rand 28 der aktiven Zone ist mit der Umkehrzone 23 verbunden und bildet zusammen mit dieser Umkehrzone 23 die aktive Zone.
  • Die Tiefe xj des Zonenübergangs des Rands 28 der aktiven Zone beträgt ungefähr 10 μm und ist damit größer als bei der Umkehrzone 23. Um eine weiche Verzögerung zu erzielen, ist es bevorzugt, daß die Tiefe des Zonenübergangs der aktiven Zone klein ist.
  • Wenn die aktive Zone dünn ist, kommt es leicht dazu, daß aufgrund des erhöhten elektrischen Felds an den Rändern die Spannungsfestigkeit nicht mehr gegeben ist. Bei der vorliegenden Ausführungsform wird selbst dann eine ausreichende Spannungsfestigkeit beibehalten, wenn die Tiefe des Zonenübergangs der aktiven Zone kleiner als im Stand der Technik ist, indem der Zonenrand 28 am Rand der aktiven Zone vorgesehen ist. Dies ist eine nützliche Verbesserung.
  • Die Schutzringzone 24 ist in einem Bereich der Oberfläche der Halbleiterschicht 22 gebildet. Bei der vorliegenden Ausführungsform ist die Schutzringzone 24 in Form eines einzigen Rings ausgebildet, der die Umkehrzone 23 und den Zonenrand 28 umgibt. Die Schutzringzone 24 ist nicht auf diese Form beschränkt, sondern kann jede beliebige durch das Design erforderliche Form aufweisen.
  • Die Tiefe des Zonenübergangs der Schutzringzone 24 beträgt etwa 10 μm. Die Schutzringzone 24 kann die doppelte Tiefe oder Größe aufweisen oder in anderer Weise an alternative Ausführungsformen angepaßt sein.
  • Die Vorderelektrode 26 ist so gebildet, daß sie sich mit der Umkehrzone 23 und dem Zonenrand 28 in Kontakt befindet. Die Rückelektrode 27 ist so ausgebildet, daß sie sich in Kontakt mit der Rückseite des Halbleitersubstrats 21 befindet.
  • Gemäß 2(A) und 2(B) resultiert die Bildung der Umkehrzone in einem Abschnitt (Bereich) nahe der Oberfläche der Halbleiterschicht 22 aus der Ansammlung von Platin während der Wärmediffusion. Die 2(A) und 2(B) zeigen ein Modelldiagramm zum Beschreiben des Tiefenprofils von Platin, das in einen Halbleiter wärmediffundiert wird.
  • Beispielsweise wird eine n-leitende Halbleiterschicht 22 mit P-Dotierung (Dotierstoffkonzentration: 2 × 1014 cm–3, Dicke: 60 μm) durch Epitaxie auf einem n-leitenden Halbleitersubstrat 21 mit As-Dotierung (Dotierstoffkonzentration: 2 × 1019 cm–3, Dicke: 300 μm) aufgewachsen.
  • Die Rückseite des Halbleitersubstrats 21 oder die Vorderseite der Halbleiterschicht 22 wird mit einer Paste überzogen, die 1 Gew.-% Platin enthält. Eine Wärmebehandlung wird für drei Stunden bei 920°C ausgeführt. Während der Wärmebehandlung findet ein "Ansammeln" von Platin statt, und es tritt eine Verteilung von Platin auf, die an der Rückseite des Halbleitersubstrats 21 und der Vorderseite der Halbleiterschicht 22 erhöht ist. Wenn die Behandlung abgeschlossen ist, wirkt das Platin als Akzeptor, und ein Bereich bis zu einigen um von der Vorderseite der Halbleiterschicht 22 (die eine geringe Dotierstoffkonzentration aufweist) wird p-leitend.
  • Gemäß 3 ist in dem Bereich nahe der Oberfläche der n-leitenden Halbleiterschicht 22 die Zone, die aufgrund des "Ansammelns" von Platin p-leitend wird, eine Zone, in der die Oberfläche der Halbleiterschicht 22 nicht durch den Oxidfilm 25 bedeckt ist. In anderen Worten ist ein Oxidfilm 25 mit einer Dicke von 90 nm auf der Oberfläche der n-leitenden Halbleiterschicht 22 gebildet. Der mittlere Teil wird durch eine Fotolithografietechnik entfernt, und die Halbleiterschicht 22 liegt frei. Eine 1 Gew.-% Platin enthaltende Paste wird auf die Rückseite des Halbleitersubstrats 21 oder die freiliegende Fläche der Halbleiterschicht 22 aufgebracht. Für drei Stunden wird bei 920°C eine Wärmebehandlung ausgeführt. Es tritt eine ungleichmäßige bzw. erhöhte Verteilung mit einer hohen Konzentration an Platin nur im nicht vom Oxidfilm 25 bedeckten freiliegenden Bereich der Halbleiterschicht 22 auf, und dieser Bereich wird p-leitend. Dieses Ergebnis tritt auf, weil das in die Nähe der Oberfläche der Halbleiterschicht 22 diffundierte Platin vom Oxidfilm 25 aufgenommen wird und daher der vom Oxidfilm 25 bedeckte Bereich nicht p-leitend wird.
  • Anhand von 4 wird nun beschrieben, wie die Tiefe des pn-Übergangs 29 durch Steuern der Wärmediffusionsbedingungen des Platins und der Bedingungen der nachfolgenden Wärmebehandlung einstellbar ist. Der Graph zeigt klar die Beziehung zwischen der Wärmediffusionstemperatur des Platins und der Verteilung der Lagerungsträgerkonzentration nahe bei dem Oberflächenbereich eines etwa durch die Mitte der Umkehrzone 23 verlaufenden Längsquerschnitts (wie durch die gestrichelte Linie im Querschnitt von 3 angegeben). Das Tal jedes Profils entspricht der Tiefe des pn-Übergangs.
  • Wie in 4 gezeigt, beträgt für eine gegebene Wärmediffusionszeit bei einer Diffusionstemperatur von 930°C die Tiefe des Zonenübergangs etwa 1 μm, bei 970°C die Tiefe des Zonenübergangs etwa 10 μm und bei 1000°C die Tiefe des Zonenübergangs etwa 25 μm. Wie klar ersichtlich ist, wird mit zunehmender Diffusionszeit das Profil des Platins von der Oberfläche des Halbleiters weg zur Innenseite hin verschoben (J. Appl. Phys. Vol. 61, No. 3, 1055). Somit wird selbst bei gleicher Temperatur mit zunehmender Diffusionszeit die Tiefe des Zonenübergangs größer.
  • Während der Bildung der Vorderelektrode 26 und der Rückelektrode 27 wird, um den Kontaktwiderstand der Elektroden zu stabilisieren, eine Wärmebehandlung ausgeführt, beispielsweise für eine Stunde bei 500°C. Es ändert sich jedoch auch die Tiefe des pn-Übergangs 29 mit dieser Wärmebehandlung.
  • In 5 sind Änderungen der Verteilung der Ladungsträgerkonzentration bei Wärmediffusion von Platin in ein Halbleiterbauelement bei 930°C vor und nach der Wärmebehandlung (bei 500°C für eine Stunde) klar gezeigt. Die Tiefe des Zonenübergangs vor der Wärmebehandlung beträgt 1 μm, aber nach der Wärmebehandlung beträgt die Tiefe des Zonenübergangs 2 μm. In dieser Weise ist die Tiefe des Zonenübergangs der n-leitenden Halbleiterschicht 22 und der p-leitenden Umkehrzone 23 durch die Platinwärmediffusionsbedingungen und die Bedingungen der anschließenden Wärmebehandlung steuerbar.
  • Unter Bezugnahme auf die 6 bis 9 werden die Schritte des erfindungsgemäßen Herstellungsverfahrens beschrieben. Zuerst wird die Halbleiterschicht durch Epitaxie auf dem Halbleitersubstrat aufgewachsen. Ein Wärmeoxidfilm 20 mit einer Dicke von 900 nm (beispielsweise) wird dann auf der Oberfläche der Halbleiterschicht 22 gebildet. Durch Ätzen mit einer Fotolithografietechnik wird der Oxidfilm beispielsweise in Form von Ringen aus den Abschnitten entsprechend den Bereichen zur Bildung des Rands 28 für die aktive Zone und der Schutzringzone 24 entfernt.
  • Danach werden unter Verwendung des verbleibenden Teils des Oxidfilms 20 als Maske Borionen (B) mit Ioneninjektion in die Halbleiterschicht 22 eingebracht. Die Dosismenge beträgt 1 × 1014 cm–2, und die Beschleunigungsspannung beträgt 50 kV. Danach wird eine Wärmebehandlung für sieben Stunden bei 1200°C ausgeführt, wodurch der Rand 28 der aktiven Zone und die Schutzringzone 24 gebildet werden. Der gleichzeitig gebildete Oxidfilm 25 (mit einer Dicke von beispielsweise 400 nm) bedeckt die gesamte Oberfläche des Wafers. Die Situation bis zu diesem Punkt ist in 7 gezeigt.
  • Als nächstes wird unter Verwendung von Fotolithografietechniken und Ätzen der Oxidfilm 25 von dem zur Bildung der aktiven Zone ausgewählten Bereich entfernt. In diesem Zustand wird die Rückseite des Halbleitersubstrats 21 oder die Halbleiteroberfläche des die aktive Zone bildenden Bereichs mit einer 1 Gew.-% Platin enthaltenden Paste überzogen. Dann wird für drei Stunden bei 920°C eine Wärmebehandlung ausgeführt. Dadurch wird der Bereich nahe der Oberfläche der aktiven Zone der Halbleiterschicht 22 p-leitend, und die Umkehrzone 23 wird gebildet.
  • Als nächstes wird AlSi mit etwa 3 μm Dicke (beispielsweise) durch Aufstäuben bzw. Sputtern auf der Waferoberfläche aufgebracht. Durch eine Fotolithografietechnik und Ätzen wird die AlSi-Schicht zu einer vorbestimmten und gewünschten Form gemustert. Danach wird eine Wärmebehandlung für eine Stunde bei 500°C in einer N2-Atmosphäre ausgeführt. Diese Schritte bilden eine Vorderelektrode 26 mit niedrigem Widerstand, die sich in Kontakt mit der Umkehrzone 23 und dem Zonenrand 28 befindet. Alternativ kann die Vorderelektrode 26 auch durch Vakuumnie derschlagung von reinem Al gebildet werden.
  • Schließlich werden Ti, Ni und Au durch Vakuumniederschlagung auf der Rückseite des Halbleitersubstrats 21 in Schichten aufgebracht und bilden die Rückelektrode 27. Bei dem vorliegenden Beispiel beträgt die Dicke des Ti 0,7 μm, die Dicke des Ni beträgt 0,3 μm, und die Dicke des Au beträgt 0,1 μm.
  • Als nächstes werden die Meßergebnisse der Sperrverzögerungscharakteristik des Halbleiterbauelements der vorliegenden Erfindung (1) und des Halbleiterbauelements gemäß dem Stand der Technik (in 21 gezeigt) beschrieben.
  • In 10 zeigt ein Wellenformdiagramm den Sperrverzögerungsstrom des Halbleiterbauelements der vorliegenden Erfindung.
  • In 11 zeigt ein Wellenformdiagramm den Sperrverzögerungsstrom des Halbleiterbauelements gemäß dem Stand der Technik.
  • Wie ersichtlich ist, beträgt bei dem Halbleiterbauelement der vorliegenden Erfindung der Spitzenwert für den Sperrverzögerungsstrom etwa 2,3 A. Im Gegensatz dazu beträgt der Spitzenwert für den Sperrverzögerungsstrom des Halbleiterbauelements gemäß dem Stand der Technik etwa 4,6 A. Somit ist der Spitzenwert für den Sperrverzögerungsstrom der vorliegenden Erfindung etwa 50% desjenigen des Stands der Technik, und es ist ersichtlich, daß eine starke, vorteilhafte Reduzierung des Sperrverzögerungsstroms vorhanden ist. Als weiterer Vorteil ist die Abnahme des Sperrverzögerungsstroms nach der Spitze im Vergleich zur Wellenform des Stands der Technik stark abgeflacht.
  • In 12 sind die Ergebnisse für eine Durchlaßspannung VF und einen Sperrverzögerungsstromspitzenwert IRP gezeigt. Beim Stand der Technik stellen die aus den Pt-Diffusionsbedingungseinstellungen resultierenden "Kompromißverhältnisse" alle harte Verzögerungen dar. Um diese Verzögerungen weicher zu machen, wird die VF erhöht, oder in anderen Worten führt dieses "Kompromißverhältnis" zu einer Verschiebung im Graphen nach rechts. Somit zeigen die Ergebnisse bei der ersten Ausführungsform der Erfindung im Vergleich zu den aus den Pt-Diffusionsbedingungseinstellungen gemäß dem Stand der Technik resultierenden "Kompromißverhältnissen", daß eine wesentliche Verbesserung der "Kompromißverhältnisse" erzielt wird.
  • Erfindungsgemäß wird durch Wärmediffusion von Platin in der n-leitenden Halbleiterschicht 22 der Bereich nahe der Oberfläche der Halbleiterschicht 22 von einem n-leitenden zu einem p-leitenden Zustand gebracht bzw. umgekehrt. Da durch die p-leitende Umkehrzone 23 und die n-leitende Halbleiterschicht 22 ein flacher pn-Übergang gebildet wird, braucht die Platinkonzentration nicht höher als erforderlich sein, und der pn-Übergang wird an einer Position gebildet, wo die Effekte des Platins wahrnehmbar sind. Als Folge dieses Designs und Herstellungsverfahrens wird in einfacher Weise ein Halbleiterbauelement zum Aufbau einer Diode geschaffen, das schnell ist und des weiteren ausreichend weiche Verzögerungseigenschaften aufweist.
  • Außerdem wird, da die aktive Zone in einem flachen Bereich gebildet wird, das Kompromißverhältnis zwischen der Durchlaßspannung und dem Sperrverzögerungsstrom der Diode verbessert. Daher wird, da der pn-Übergang nicht durch Bildung einer p-leitenden Halbleiterzone mittels Injektion eines p-leitenden Dotierstoffs in eine n-leitende Halbleiterschicht 22 gebildet zu werden braucht (wie beim Stand der Technik), der Herstellungsprozeß vereinfacht.
  • Bei der oben beschriebenen ersten Ausführungsform werden die Elektrode 26 und die Elektrode 27 nach der Wärmediffusion von Platin gebildet, aber die vorliegende Erfindung ist nicht auf dieses spezielle Design beschränkt. Beispielsweise kann nach der Wärmediffusion von Platin und vor der Bildung der Elektroden 26, 27 die Rückseite des Halbleitersubstrats 21 so poliert werden, daß das Halbleiterbauelement eine Gesamtdicke von etwa 300 μm aufweist. Dadurch werden die Wärmeabstrahleigenschaften in günstiger Weise verbessert.
  • Wie oben beschrieben, setzt sich die aktive Zone aus der Umkehrzone 23 und dem Zonenrand 28 zusammen, aber die vorliegende Erfindung ist nicht auf dieses spezielle Design beschränkt.
  • Wenn keine hohe Spannungsfestigkeit erforderlich ist, kann gemäß 13 die aktive Zone aus lediglich der Umkehrzone 23 ohne den Zonenrand 28 aufgebaut sein. Bei diesem Design ist die Schutzringzone 24 als Doppelring vorgesehen.
  • Zweite Ausführungsform
  • Anhand von 14 wird die Struktur einer zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements gezeigt. Das Halbleiterbauelement weist ein mit As (Arsen) dotiertes n-leitendes Halbleitersubstrat 41 und eine mit P (Phosphor) dotierte n-leitende Halbleiterschicht 42 auf. Des weiteren sind eine p-leitende Umkehrzone 43, eine p-leitende Schutzringzone 44, ein Oxidfilm 45, eine Vorderelektrode 46 und eine Rückelektrode 47 vorhanden.
  • Die Dicke des Halbleitersubstrats 41 beträgt beispielsweise 500 μm, und seine Dotierstoffkonzentration beträgt 2 × 1019 cm–3. Die Dicke der Halbleiterschicht beträgt ebenfalls beispielsweise 60 μm, und ihre Dotierstoffkonzentration beträgt 2 × 1014 cm–3.
  • Ein Teil der Oberfläche der Halbleiterschicht 42 ist mit dem Oxidfilm 45 bedeckt. Die Umkehrzone 43 liegt flach in einem Bereich an der Oberfläche der Halbleiterschicht 42, der nicht vom Oxidfilm 45 bedeckt ist. Die Tiefe xj (xj: einige μm) des Zonenübergangs der Umkehrzone 43 (die Tiefe eines pn-Übergangs 49) beträgt einige μm.
  • Die Schutzringzone 44 ist in einem Bereich auf der Oberfläche der Halbleiterschicht 42 gebildet, der die Umkehrzone 43 umgibt. Die Schutzringzone 44 ist bei der vorliegenden Ausführungsform in Form eines Doppelrings gebildet, ist jedoch nicht auf dieses Design beschränkt. Die Tiefe xj des Zonenübergangs der Schutzringzone 44 ist gleich wie bei der Umkehrzone 43. Die Schutzringzone 44 kann auch ein einzelner Ring oder aber auch drei oder mehrere Ringe sein. Die Vorderelektrode 46 ist so gebildet, daß sie in Kontakt mit der Oberfläche der Umkehrzone 43 steht. Die Rückelektrode 47 ist in Kontakt mit der Rückseite des Halbleitersubstrats 41 gebildet.
  • Die Umkehrzone 43 und die Schutzringzone 44 sind durch die hohe Konzentration an Platin gebildet, das nahe dem Oberflächenbereich der Halbleiterschicht 42 "angehäuft" ist und eine Umkehrung der n-leitenden Halbleiterschicht 42 in eine p-leitende bewirkt. Daher wird wie bei der ersten Ausführungsform die Tiefe des Zonenübergangs für die Umkehrzone 43 und die Schutzringzone 44 durch Steuern der Wärmediffusionsbedingungen und der Bedingungen der nachfolgenden Wärmebehandlung gesteuert.
  • Gemäß Darstellung in den 15 bis 17 umfaßt wie bei der ersten Ausführungsform das Herstellungsverfahren der zweiten Ausführungsform einen ersten Schritt des Bildens der Halbleiterschicht 42 und des Wärmeoxidfilms 45 mit einer Dicke von 900 nm (beispielsweise) nacheinander auf dem Halbleitersubstrat 41. Durch Fotolithografietechniken und Ätzen wird dann ein Teil des Oxidfilms 45 entfernt, und die Halbleiteroberfläche in dem Bereich, der dann die Umkehrzone 43 und die Schutzringzone 44 bilden wird, liegt frei.
  • Als nächstes wird eine 1 Gew.-% Platin enthaltende Paste auf die Rückseite des Halbleitersubstrats 41 oder auf die durch das Entfernen des Oxidfilms 45 freigelegte Halbleiterfläche aufgetragen. Als nächstes wird eine Wärmebehandlung für drei Stunden bei 920°C durchgeführt. Durch diese Wärmebehandlung wird der Bereich nahe der freiliegenden Oberfläche der Halbleiterschicht 42 p-leitend, wodurch die Umkehrzone 43 und die Schutzringzone 44 gebildet werden.
  • Eine Vorderelektrode 46 mit geringem Widerstand wird dann in Kontakt mit der Umkehrzone 43 gebildet. Schließlich wird eine Rückelektrode 47 auf der Rückseite des Halbleitersubstrats 41 gebildet.
  • Bei der zweiten Ausführungsform wird wie bei der ersten in einfacher Weise ein Halbleiterbauelement zur Bildung einer Diode geschaffen, die schnell ist und eine ausreichend weiche Verzögerungscharakteristik aufweist. Dieser Prozeß schafft des weiteren einen vorteilhaften und vereinfachten Herstellungsprozeß, da die Injektion von p-leitenden Dotierstoffen nicht erforderlich ist.
  • Als weiterer Vorteil wird, da die Schutzringzone durch die Wärmediffusion von Platin zur gleichen Zeit wie die Umkehrzone 43 gebildet wird, im Vergleich zur ersten Ausführungsform der Herstellungsprozeß weiter vereinfacht.
  • Die zweite Ausführungsform weist einen einfachen Aufbau auf, bei dem eine einzelne Umkehrzone 43 die aktive Zone bildet. Es ist jedoch klar, daß die zweite Ausführungsform nicht auf diesen Aufbau beschränkt ist.
  • Gemäß Darstellung in 18 wird beispielsweise die p-leitende Umkehrzone 43 in einem Teil der aktiven Zone geschaffen, und der Rest der aktiven Zone bleibt n-leitend. Bei dieser Ausführungsform ist die aktive Zone aus einer Umkehrzone 43 gebildet, die ein feines Muster aufweist wie beispielsweise eine Ringform, eine Streifenform oder eine Punktform. In dieser Situation verbleibt während der Wärmediffusion des Platins ein Oxidfilm, der ein zu dem oben beschriebenen feinen Muster komplementäres Muster aufweist, in dem die aktive Zone bildenden Bereich. Dieser Aufbau kann auch bei dem Halbleiterbauelement der ersten Ausführungsform verwendet werden.
  • Bei der zweiten Ausführungsform wird das Waferelement durch die Epitaxie der Halbleiterschicht 22 auf dem Halbleitersubstrat 21 gebildet. Das Design ist nicht auf diese Anordnung beschränkt.
  • Gemäß Darstellung in 19 ist eine neue Anordnung möglich. Da er billiger ist als Wafer mit dem oben beschriebenen Epitaxiewachstum, wird ein FZ-Wafer mit einer Dotierstoffkonzentration von 2 × 1014 cm–3 und einer Dicke von etwa 500 μm (beispielsweise) als Halbleitersubstrat 141 verwendet. Bei diesem Beispiel wird ein Oxidfilm 45 mit einer Dicke von 800 nm (beispielsweise) auf der Oberfläche des FZ-Wafers gebildet. Nach dem Öffnen bzw. Entfernen eines Teils des Oxidfilms 45 wird an der Rückseite des Halbleitersubstrats 141 mechanisch poliert, so daß die Dicke beispielsweise zu 60 μm wird. Danach wird Platin von der Rückseite des Halbleitersubstrats 141 aus wärmediffundiert, wodurch die Umkehrzone 43 und die Schutzringzone 44 gebildet werden.
  • Falls erforderlich, wird, damit die Rückseite des Halbleitersubstrats 141 und die Rückelektrode 47 mit geringem Widerstand in Kontakt zueinander stehen, ein n-leitender Dotierstoff wie beispielsweise As von der Rückseite des Halbleitersubstrats 141 aus mit einer Oberflächenkonzentration von etwa 1 × 1018 cm–3 injiziert. Nach dieser Behandlung werden die Vorderelektrode 46 und die Rückelektrode 47 gebildet. Der resultierende Aufbau kann alternativ auch für das Halbleiterbauelement der ersten Ausführungsform verwendet werden.
  • Dritte Ausführungsform
  • 20 zeigt ein Schaltbild eines Beispiels einer Leistungsfaktorverbesserungsschaltung (PFC), welche das Halbleiterelement der vorliegenden Erfindung als Diode 61 verwendet. Die Diode 61 kann entweder gemäß der ersten oder gemäß der zweiten oben beschriebenen Ausführungsform aufgebaut sein. Die PFC enthält des weiteren eine Diodenbrücke 62, eine Wechselstromquelle 64, eine Induktivität 65, einen Kondensator 66 und einen MOS-Transistor 63 als Schaltelement.
  • Bei dieser PFC-Ausführungsform wird, wenn der Transistor 63 ausgehend vom Durchlaßzustand ausgeschaltet wird (aufgrund der Freisetzung der in der Induktivität 65 gespeicherten Energie), die Diode 61 leitend. Die nun leitende Elektrode 61 wird in Sperrichtung vorgespannt, wenn der Transistor 63 vom Sperrzustand ausgehend eingeschaltet wird. Wenn dies der Fall ist, ist die Diode 61 leitend, bis die in der Diode 61 gespeicherte Ladung verschwunden ist. Während dieser Sperrverzögerungszeit fließt zusätzlich zu dem zur negativen Seite fließenden Strom ein Sperrverzögerungsstrom zur Diode 61. Als Folge ist, obwohl ein großer Stromfluß in der anfänglichen Durchlaßperiode des Transistors 63 vorhanden ist, der während der anfänglichen Einschaltperiode des Transistors 63 fließende Strom, da der Sperrverzögerungsstrom der Diode 61 im Vergleich zum Stand der Technik stark reduziert ist, kleiner als beim Stand der Technik. Dies schafft einen wichtigen Vorteil.
  • Des weiteren werden aufgrund von zeitlichen Änderungen bei abnehmendem Sperrverzögerungsstrom und aufgrund der schwimmenden Induktivität der Schaltung Störspannungen erzeugt. Diese unerwünschten Störspannungen überlagern sich der Speisespannung und werden an den Transistor 63 und die Diode 61 angelegt. Wie oben beschrieben, sind, da die Abnahmerate nach der Spitze des Sperrverzögerungsstroms stark reduziert wird (im Vergleich zum Stand der Technik), die erzeugten Störspannungen ebenfalls sehr klein. Daher werden bei der dritten Ausführungsform der Durchbruch des die Leistungsfaktorverbesserungsschaltung (PFC) bildenden Halbleiterelements sowie Fehler in der Schaltung vermieden.
  • Bei der oben beschriebenen Erfindung sind viele Änderungen möglich, die in den Schutzbereich dieser Erfindung fallen. Beispielsweise kann, da Platin in einem p-leitenden Siliciumhalbleiter als Donator fungiert, der erste Leitungstyp ein P-Typ und der zweite Leitungstyp ein Minustyp sein. In diesem Fall wird eine n-leitende Umkehrzone nahe der Oberfläche einer p-leitenden Halbleiterschicht gebildet.
  • Außerdem wird, wie bei den obigen Ausführungsformen ausgeführt, die Wärmediffusion von Platin von der Oberfläche aus als Verfahren zum Dotieren von Platin mit höherer Konzentration in der Nähe der Oberfläche einer Halbleiterzone als in dessen Innerem verwendet. Die vorliegende Erfindung ist jedoch nicht auf eine inhomogene Konzentration beschränkt. Es kann beispielsweise auch ein Verfahren der Ioneninjektion von Platin oder einer Dotierbehandlung während der Bildung des Siliciumkristalls verwendet werden.
  • Bei der vorliegenden Erfindung ist, da der pn-Übergang durch eine durch Wärmediffusion von Platin geschaffene Umkehrzone eines zweiten Leitfähigkeitstyps und eine Halbleiterzone eines ersten Leitfähigkeitstyps gebildet wird, dieser pn-Übergang viel flacher als beim Stand der Technik. Die Position des pn-Übergangs fällt mit der Position zusammen, an der das Platin im allgemeinen wirksam ist. Daher wird in einfacher Weise mit relativ niedrigen Kosten ein Halbleiterbauelement für die Bildung einer Diode geschaffen, die schnell ist und ausreichend weiche Verzögerungscharakteristika aufweist.
  • Zusammengefaßt ist festzuhalten, daß die Erfindung ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung betrifft, wobei eine n-leitende Halbleiterschicht mit geringer Dotierstoffkonzentration durch Epitaxie auf einem n-leitenden Halbleitersubstrat aufgewachsen wird. Ein Oxidfilm mit gewünschtem Muster wird auf der Oberfläche der Halbleiterschicht gebildet. Unter Verwendung des Oxidfilms als Maske werden ein Rand der aktiven Zone und eine Schutzringzone durch Ioneninjektion gebildet. Nach der Bildung wird derjenige Teil, der die aktive Zone bilden soll, freigelegt, und eine Platin enthaltende Paste wird auf die Rückseite des Halbleitersubstrats aufgetragen. Das Platin wird in das Substrat wärmediffundiert. Durch diesen Prozeß wird ein Bereich nahe der Oberfläche der aktiven Zone der Halbleiterschicht p-leitend gemacht, und es wird eine flache Umkehrzone gebildet, wodurch eine schnelle Diode mit ausreichend weichen Verzögerungscharakteristika hergestellt wird.

Claims (16)

  1. Halbleiterbauelement, umfassend: eine Halbleiterzone (22; 42; 141) eines ersten Leitfähigkeitstyps mit einer ersten und einer dieser gegenüber liegenden zweiten Oberfläche; und eine Platin enthaltende Umkehrzone (23; 43) eines zweiten Leitfähigkeitstyps, die in der Halbleiterzone an deren erster Oberfläche gebildet ist; wobei die Konzentration des Platins in der Umkehrzone nahe der ersten Oberfläche der Halbleiterzone höher ist als im Inneren der Halbleiterzone und die Halbleiterzone sowie die Umkehrzone einen pn-Übergang (29; 49) bilden, dadurch gekennzeichnet, daß der Leitfähigkeitstyp der Umkehrzone (23; 43) ausschließlich durch Dotierung mit dem Platin gegenüber dem ersten Leitfähigkeitstyp umgekehrt ist.
  2. Halbleiterbauelement nach Anspruch 1, bei dem zumindest ein erster Abschnitt der ersten Oberfläche der Halbleiterzone (22; 42; 141) mit zumindest einem Oxidfilm (25; 45) bedeckt ist; und die Umkehrzone (23; 43) in einem ersten Bereich entsprechend einem offenen Fenster in dem Oxidfilm gebildet ist.
  3. Halbleiterbauelement nach Anspruch 2, ferner umfassend: eine erste Elektrode (26; 46), die in elektrischem Kontakt mit der Umkehrzone (23; 43) steht; eine zweite Elektrode (27; 47), die in elektrischem Kontakt mit der Halbleiterzone (22; 42) steht; und eine erste Dotierstoffdiffusionszone (24; 44) des zweiten Leitfähigkeitstyps, welche die Umkehrzone umgibt; wobei die erste Dotierstoffdiffusionszone mit der Halbleiterzone an einer Stelle verbunden ist, die tiefer liegt als der pn-Übergang (29; 49).
  4. Halbleiterbauelement nach Anspruch 3, ferner umfassend: eine zweite Dotierstoffdiffusionszone (24; 44) des zweiten Leitfähigkeitstyps, welche die erste Dotierstoffdiffusionszone (24; 44) umgibt und mit der Halbleiterzone an einer Stelle verbunden ist, die tiefer liegt als der pn-Übergang (29; 49), wobei die erste Dotierstoffdiffusionszone mit der Umkehrzone (23; 43) verbunden ist und in Kontakt mit der ersten Elektrode (26; 46) steht.
  5. Halbleiterbauelement nach Anspruch 2, ferner umfassend: eine erste Elektrode (26), die in elektrischem Kontakt mit der Umkehrzone (23) steht; eine zweite Elektrode (27), die in elektrischem Kontakt mit der Halbleiterzone (22) steht; und eine zweite Umkehrzone (43), welche in der Halbleiterzone durch Platindotierung gebildet und zum zweiten Leitfähigkeitstyp umgekehrt ist sowie die erste Umkehrzone (43) umgibt, wobei die Konzentration der Platindotierung nahe der ersten Oberfläche der Halbleiterzone (22) höher als im Inneren der Halbleiterzone ist.
  6. Halbleiterbauelement nach einem der Ansprüche 3 bis 5, bei dem die erste Elektrode (26) zusätzlich mit der Halbleiterzone (22) in elektrischem Kontakt steht.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem die Halbleiterzone (22) aus einem Siliciumhalbleiter gebildet ist.
  8. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend folgende Schritte: Bedecken zumindest eines ersten Abschnitts einer ersten Hauptfläche einer Halbleiterzone (41, 42) des ersten Leitfähigkeitstyps mit einem Oxidfilm (45); Bilden einer Umkehrzone (43) eines zweiten Leitfähigkeitstyps in einem freiliegenden Abschnitt der Halbleiterzone (42) an deren erster Hauptfläche durch Dotieren mit Platin, wobei eine höhere Konzentration an Platin in der Nähe der ersten Hauptfläche gebildet wird als im Inneren der Halbleiterzone und der Leitfähigkeitstyp der Umkehrzone (43) ausschließlich durch die Dotierung mit dem Platin gegenüber dem ersten Leitfähigkeitstyp umgekehrt wird; Bilden einer ersten Elektrode (46) auf der Umkehrzone, wobei sich die erste Elektrode in elektrischer Verbindung. mit der Umkehrzone befindet; und Bilden einer zweiten Elektrode (47) auf einer zweiten Hauptfläche der Halbleiterzone, wobei sich die zweite Elektrode in elektrischer Verbindung mit der zweiten Hauptfläche befindet.
  9. Verfahren nach Anspruch 8, bei dem der Schritt der Bildung der Umkehrzone (43) durch Dotieren mit Platin einen Schritt des Wärmediffundierens des Platins von dem freiliegenden Abschnitt der ersten Hauptfläche aus oder von der zweiten Hauptfläche aus umfaßt.
  10. Verfahren nach Anspruch 9, bei dem der Schritt des Bildens der Umkehrzone (43) einen Schritt des Steuerns der Tiefe der Umkehrzone durch Auswählen der Zeit und/oder der Temperatur für den Schritt der Wärmediffusion von Platin umfaßt.
  11. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend folgende Schritte: (a) Bedecken zumindest eines ersten Abschnitts einer ersten Hauptfläche einer Halbleiterzone (21, 22) eines ersten Leitfähigkeitstyps mit einem ersten Oxidfilm (20); (b) Injizieren von Dotierstoffionen eines zweiten Leitfähigkeitstyps in zumindest einen ersten ausgewählten Abschnitt der Halbleiterzone unter Verwendung des den ersten Abschnitt bedeckenden ersten Oxidfilms als Maske; (c) Wärmebehandeln der die Dotierstoffionen aufnehmenden Halbleiterzone und Bilden zumindest einer Dotierstoffdiffusionszone (24, 28) des zweiten Leitfähigkeitstyps und Bedecken der ersten Hauptfläche mit einem zweiten Oxidfilm (25); (d) Entfernen der Oxidfilme (20, 25) von der ersten Hauptfläche, um einen freiliegenden Abschnitt zu bilden, der von jeder der zumindest einen Dotierstoffdiffusionszonen (24) umgeben ist; (e) Bilden einer Umkehrzone (23) des zweiten Leitfähigkeitstyps in einem von der mindestens einen Dotierstoffdiffusionszone umgebenen Bereich durch Dotieren mit Platin, wobei die Platindotierung eine höhere Platinkonzentration in der Nähe der ersten Hauptfläche bildet als im Inneren der Halbleiterzone (22) und der Leitfähigkeitstyp der Umkehrzone (43) ausschließlich durch die Dotierung mit dem Platin gegenüber dem ersten Leitfähigkeitstyp umgekehrt wird; (f) Bilden einer ersten Elektrode (26) auf der Umkehrzone (23), wobei sich die erste Elektrode in elektrischer Verbindung mit der Umkehrzone befindet; und (g) Bilden einer zweiten Elektrode (27) auf einer zweiten Hauptfläche der Halbleiterzone (21), wobei sich die zweite Elektrode in elektrischer Verbindung mit der zweiten Hauptfläche befindet.
  12. Verfahren nach Anspruch 11, bei dem der Schritt (e) die Wärmediffusion von Platin von dem freiliegenden Abschnitt der ersten Hauptfläche aus oder von der zweiten Hauptfläche der Halbleiterzone (21, 22) aus umfaßt.
  13. Verfahren nach Anspruch 12, bei dem in den Schritten (b) und (c) mehrere Dotierstoffdiffusionszonen gebildet werden und der Schritt (d) einen Schritt des Freilegens der innersten der Dotierstoffdiffusionszonen (24) umfaßt sowie in dem Schritt (f) die erste Elektrode (26) in Kontakt mit der innersten der Dotierstoffdiffusionszonen (24) gebildet wird.
  14. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend folgende Schritte: (a) Bedecken zumindest eines ersten Abschnitts einer ersten Hauptfläche einer Halbleiterzone (21, 22) eines ersten Leitfähigkeitstyps mit einem Oxidfilm (20); (b) Injizieren von Dotierstoffionen eines zweiten Leitfähigkeitstyps in zumindest einen ersten ausgewählten Bereich der Halbleiterzone unter Verwendung des den ersten Abschnitt bedeckenden Oxidfilms als Maske; (c) Wärmebehandeln der die Dotierstoffionen aufnehmenden Halbleiterzone und Bilden zumindest einer Dotierstoffdiffusionszone (24, 28) des zweiten Leitfähigkeitstyps und Bedecken der ersten Hauptfläche mit einem Oxidfilm (25); (d) Entfernen des Oxidfilms (25) von der ersten Hauptfläche, um einen freiliegenden Abschnitt zu bilden, der von der zumindest einen Dotierstoffdiffusionszone (24, 28) umgeben ist; (e) Bilden einer Umkehrzone (23) des zweiten Leitfähigkeitstyps in einem von der mindestens einen Dotierstoffdiffusionszone (24, 28) umgebenen, an der ersten Hauptfläche ausgewählten Bereich der Halbleiterzone durch Dotieren mit Platin, wobei die Platindotierung eine höhere Platinkonzentration in der Nähe der ersten Hauptfläche bildet als im Inneren der Halbleiterzone (22) und der Leitfähigkeitstyp der Umkehrzone (43) ausschließlich durch die Dotierung mit dem Platin gegenüber dem ersten Leitfähigkeitstyp umgekehrt wird; (f) Bilden einer ersten Elektrode (26) auf der Umkehrzone (23), wobei sich die erste Elektrode in elektrischer Verbindung mit der Umkehrzone befindet; und (g) Bilden einer zweiten Elektrode (27) auf einer zweiten Hauptfläche der Halbleiterzone (21), wobei sich die zweite Elektrode in elektrischer Verbindung mit der zweiten Hauptfläche befindet.
  15. Verfahren nach Anspruch 14, bei dem der Schritt (e) die Wärmediffusion von Platin von dem freiliegenden Abschnitt der ersten Hauptfläche aus oder von der zweiten Hauptfläche der Halbleiterzone (21, 22) aus umfaßt.
  16. Verfahren nach einem der Ansprüche 11 bis 15, bei dem der Schritt (e) einen Schritt der Wärmediffusion des Platins und einen Schritt des Steuerns der Tiefe der Umkehrzone (23) durch Auswählen der Zeit und/oder der Temperatur für den Schritt der Wärmediffusion des Platins umfaßt.
DE10203820A 2001-01-31 2002-01-31 Halbleiterbauelement und Verfahren zu dessen Herstellung Expired - Lifetime DE10203820B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01-23985 2001-01-31
JP2001023985A JP5061407B2 (ja) 2001-01-31 2001-01-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE10203820A1 DE10203820A1 (de) 2002-08-01
DE10203820B4 true DE10203820B4 (de) 2008-07-10

Family

ID=18889193

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10203820A Expired - Lifetime DE10203820B4 (de) 2001-01-31 2002-01-31 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US6707131B2 (de)
JP (1) JP5061407B2 (de)
DE (1) DE10203820B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10316222B3 (de) * 2003-04-09 2005-01-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement
DE102004004045B4 (de) * 2004-01-27 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit temporärem Feldstoppbereich und Verfahren zu dessen Herstellung
US7259440B2 (en) * 2004-03-30 2007-08-21 Ixys Corporation Fast switching diode with low leakage current
JP2005340528A (ja) * 2004-05-27 2005-12-08 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP5558901B2 (ja) * 2010-04-28 2014-07-23 株式会社東芝 ダイオード及びその製造方法
JP5671867B2 (ja) 2010-08-04 2015-02-18 富士電機株式会社 半導体装置およびその製造方法
WO2012042856A1 (ja) * 2010-09-28 2012-04-05 富士電機株式会社 半導体装置の製造方法
JP6111572B2 (ja) 2012-09-12 2017-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6319453B2 (ja) 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113223953B (zh) * 2021-03-31 2022-09-27 青岛惠科微电子有限公司 一种快恢复芯片的制造方法、制造设备和快恢复芯片
CN113314617A (zh) * 2021-04-29 2021-08-27 中国振华集团永光电子有限公司(国营第八七三厂) 一种软快恢复二极管及其制备方法
CN115472498A (zh) * 2022-10-10 2022-12-13 浙江赛晶电子有限公司 低温氧化掩蔽pn结定向形成钯复合中心的方法及器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4901120A (en) * 1987-06-10 1990-02-13 Unitrode Corporation Structure for fast-recovery bipolar devices
JPH09205217A (ja) * 1996-01-26 1997-08-05 Origin Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2528233A1 (fr) * 1982-06-08 1983-12-09 Thomson Csf Structure de doigt d'emetteur dans un transistor de commutation
US4742017A (en) * 1986-06-20 1988-05-03 Ford Aerospace Corporation Implantation method for forming Schottky barrier photodiodes
JPS63114218A (ja) * 1986-10-31 1988-05-19 Mitsubishi Electric Corp 半導体装置への鉄拡散方法
JP2740208B2 (ja) * 1988-11-16 1998-04-15 三洋電機株式会社 半導体装置の製造方法
JPH04171768A (ja) * 1990-11-02 1992-06-18 Mitsubishi Electric Corp 半導体装置の製造方法
IT1244119B (it) * 1990-11-29 1994-07-05 Cons Ric Microelettronica Processo di introduzione e diffusione di ioni di platino in una fetta di silicio
JPH06177366A (ja) * 1992-12-04 1994-06-24 Nikon Corp ショットキーダイオードの製造方法
JP3072753B2 (ja) 1994-07-29 2000-08-07 オリジン電気株式会社 半導体装置及び製造方法
GB2292252A (en) * 1994-08-05 1996-02-14 Texas Instruments Ltd Rapid turn off semiconductor devices
US5747371A (en) * 1996-07-22 1998-05-05 Motorola, Inc. Method of manufacturing vertical MOSFET
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
JP2000312011A (ja) * 1999-04-26 2000-11-07 Rohm Co Ltd 整流用半導体装置
US6358825B1 (en) * 2000-11-21 2002-03-19 Fairchild Semiconductor Corporation Process for controlling lifetime in a P-I-N diode and for forming diode with improved lifetime control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4901120A (en) * 1987-06-10 1990-02-13 Unitrode Corporation Structure for fast-recovery bipolar devices
JPH09205217A (ja) * 1996-01-26 1997-08-05 Origin Electric Co Ltd 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y.K. KWON, T. ISHIKAWA, H. KUWANO: Properties of platinum-associated deep levels in silicon. In: Journal of Appl. Phys., Febr. 1987, Vol. 61, No. 3. p. 1055-1058 *

Also Published As

Publication number Publication date
DE10203820A1 (de) 2002-08-01
US6707131B2 (en) 2004-03-16
US20020158246A1 (en) 2002-10-31
JP5061407B2 (ja) 2012-10-31
JP2002231968A (ja) 2002-08-16

Similar Documents

Publication Publication Date Title
DE19824514B4 (de) Diode
DE69327483T2 (de) Diode und Verfahren zur Herstellung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE69631664T2 (de) SiC-HALBLEITERANORDNUNG MIT EINEM PN-ÜBERGANG, DER EINEN RAND ZUR ABSORPTION DER SPANNUNG ENTHÄLT
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE68918062T2 (de) Halbleitervorrichtung mit einer Zwischenschicht zur Einschnürung eines Strompfades während umgekehrter Vorspannung.
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112013004981B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE2706623A1 (de) Mis-fet fuer hohe source-drain-spannungen
DE102012207309A1 (de) Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE19644504B4 (de) Halbleitervorrichtung mit hoher Durchbruchspannung und Verfahren zu deren Herstellung
DE10203820B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE60028727T2 (de) Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3015782A1 (de) Feldeffekttransistor mit isolierter steuerelektrode und verfahren zur herstellung desselben
DE3011778A1 (de) Feldeffekttransistor
DE3149101C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8320 Willingness to grant licences declared (paragraph 23)
R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: HOFFMANN, ECKART, DIPL.-ING., DE

Effective date: 20110826

R071 Expiry of right