[go: up one dir, main page]

DE10126734B4 - Umverdrahtungsverfahren und damit hergestelltes Bauelement - Google Patents

Umverdrahtungsverfahren und damit hergestelltes Bauelement Download PDF

Info

Publication number
DE10126734B4
DE10126734B4 DE10126734A DE10126734A DE10126734B4 DE 10126734 B4 DE10126734 B4 DE 10126734B4 DE 10126734 A DE10126734 A DE 10126734A DE 10126734 A DE10126734 A DE 10126734A DE 10126734 B4 DE10126734 B4 DE 10126734B4
Authority
DE
Germany
Prior art keywords
layer
dielectric
contact points
metallizable
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10126734A
Other languages
English (en)
Other versions
DE10126734A1 (de
Inventor
Günter Dr. Schmid
Ute Zschieschang
Klaus Dr. Lowack
Recai Dr. Sezi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE10126734A priority Critical patent/DE10126734B4/de
Priority to US10/145,393 priority patent/US7028399B2/en
Publication of DE10126734A1 publication Critical patent/DE10126734A1/de
Application granted granted Critical
Publication of DE10126734B4 publication Critical patent/DE10126734B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Umverdrahtung von elektrischen Kontaktstellen (3), insbesondere auf der Oberfläche (2) eines elektronischen oder mikroelektronischen Bauelementes (1), mit folgenden Schritten:
Aufbringen und Strukturieren mindestens eines Dielektrikums (4) auf der Bauelementoberfläche (2);
stromloses Abscheiden einer Leiterstartschicht (5) für eine Herstellung von Umverdrahtungs-Metallbahnen (6) und Ersatzkontaktstellen (7) mit Kurzschlusskontakten (8) für ein miteinander Verbinden der einzelnen Umverdrahtungs-Metallbahnen (6);
Verstärken der Leiterstartschicht (5) durch ein gemeinsames Galvanierverfahren; und
Trennen der Kurzschlusskontakte (8) zum voneinander Separieren der einzelnen elektrischen Kontaktstellen (3) bzw. der Kontaktstellen der Umverdrahtung (7); wobei
die Bauelementoberfläche (2) als metallisierbares Substrat (2) ausgebildet wird, auf das eine nichtmetallisierbare Schicht aufgebracht wird;
die nichtmetallisierbare Schicht als monomolekulare Schicht ausgebildet wird;
das Dielektrikum (4) als außenstromlos metallisierbares Dielektrikum (4) ausgebildet wird, wobei das Dielektrikum aus Polybenzoxazol, Polyimid, Polybenzimidazol und/oder Copolyme ren dieser Verbindung, Polymeren auf Siloxanbasis oder aus Acrylnitrilbutadienstyrol ausgebildet wird; und
die Leiterstartschicht...

Description

  • Die Erfindung betrifft ein Verfahren zur Umverdrahtung von elektrischen Kontaktstellen, insbesondere auf der Oberfläche eines elektronischen oder mikroelektronischen Bauelementes, sowie ein mit deisem Verfahren hergestellten Bauelement.
  • Ein gattungsgemäßes Verfahren, bei dem mindestens ein Dielektrikum auf der Bauelementoberfläche aufgebracht und strukturiert wird und eine Leiterschicht für die Herstellung von Umverdrahtungs-Metallbahnen und Ersatzkontaktstellen stromlos abgeschieden wird, ist aus der DE 197 05 745 A1 bekannt.
  • Die US 3 760 238 A beschreibt ein Verfahren zum Ausbilden von Metallanschlüssen auf einem Halbleiterchip. Dabei wird vor dem Bilden der Metallanschlüsse eine Aluminiumschicht, beispielsweise über ein Aufdampfverfahren, ganzflächig auf einer Siliziumoberfläche aufgebracht und anschließend über ein Ätzverfahren strukturiert.
  • Des Weiteren beschreibt die US 5 726 075 A ein Verfahren zum Ausbilden von Leiterbahnen auf einer Halbleiteroberfläche. Dazu wird ein nichtleitender Film auf einem festen Substrat aufgebracht. Anschließend wird ein Muster von Metallbahnen auf dem nichtleitenden Film ausgebildet.
  • Mit dem Trend zur Gestaltung von Halbleiterelementen, wie ICs und LSIs, in stark integrierter Form und in sehr kleinen Großen sowie für Hochgeschwindigkeitsverfahren wurden in den letzten Jahren die auf der Leiterplatte zum Anbringen des Bauelementes gebildeten Leiter sehr fein ausgebildet, wobei ein äußerst dichtes Leitungssystem, insbesondere im Randbereich, entsteht. Diese Systeme benötigen eine kompakte Befestigung des Bauelementes auf der Leiterplatte. In vielen technischen Anwendungen verfährt man bei einer Kontaktierung von Bauelementen bzw. Chips auf den Leiterplatten, beispielsweise bei der Herstellung von Chipkarten, nach der sog. Flip-Chip-Technik, um die Elektroden des Bauelementes direkt mit den Leitungen der Leiterplatte zu verbinden.
  • Allerdings sind aufgrund der klein bemessenen Systeme die Abstände der elektrischen Kontaktstellen derart gering voneinander beabstandet, dass die elektrischen Kontaktstellen bei dem Flip-Chip-Verfahren nicht kontaktsicher auf die Leiterplatte übertragen werden können.
  • Somit ist eine Umverdrahtung der ursprünglichen elektrischen Kontaktstellen für eine Vergrößerung der Beabstandungen der einzelnen Kontaktstellen untereinander notwendig.
  • Dem Anmelder bekannt sind Verfahren, bei dem mehrere Bauelemente auf einem gemeinsamen Wafer gleichzeitig umverdrahtet werden.
  • Beispielsweise wird bisher eine Metallschicht auf einer strukturierten Isolierschicht eines elektronischen oder Mikroelektronischen Bauelementes derart angeordnet, dass zuerst auf dem Dielektrikum mittels eines Vakuumprozesses eine dünne Metallschicht aufgebracht wird. Nach der Abdeckung mit Photolack und dessen Strukturierung mittels Photolithographie wird die Metallschicht chemisch oder elektrochemisch verstärk, anschließend der Lack gestripped und die erste dünne Metallschicht zurückgeätzt.
  • Dieses Verfahren ist komplex und teuer. Außerdem kann das strippen des Lacks zur Partikelbildung und demzufolge zu einer Ausbeuteverringerung führen.
  • Ferner sind dem Anmelder Verfahren bekannt, bei denen eine Metallschicht auf einem strukturierten Dielektrikum stromlos abgeschieden wird.
  • Die durch dieses Verfahren erzeugte Metallisierung besitzt allerdings nur geringe Dicken. Somit ist es nur für eine Umverdrahtung von Bauelementen geeignet, bei denen den Verbindungen des Bauelements nur mittlere Stromdichten zugeführt werden.
  • Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zu schaffen, das elektrische Kontaktstellen auf der Oberfläche eines elektronischen oder mikroelektronischen Bauelementes mit einem geringen Zeitaufwand, auf einfache Weise und relativ niedrigen Kosten umverdrahtet, wobei die Umverdrahtungs-Metallbahnen größere Stromdichten führen können.
  • Diese Aufgabe wird erfindungsgemäß durch das Verfahren mit den im Patentanspruch 1 angegebenen Merkmalen und das Bauelement mit den im Patentanspruch 7 angegebenen Merkmalen gelöst.
  • Das erfindungsgemäße Verfahren bietet den Vorteil, dass die erzeugten Umverdrahtungs-Metallbahnen in kürzerer Zeit eine größere Dicke aufweisen und somit eine größere Stromdichte führen können.
  • Zudem ist das Metallisierungsverfahren einfach und schnell durchführbar, da alle elektrischen Verbindungen miteinander kurzgeschlossen sind, wodurch ein einheitliches und gemeinsames Galvanisierverfahren ausgeführt werden kann.
  • Erfindungsgemäß wird das Dielektrikum als metallisierbares Dielektrikum ausgebildet, wobei das Dielektrikum aus Polybenzoxazol, Polyimid, Polymeren auf Siloxanbasis oder aus Acrylnitrilbutadienstyrol ausgebildet wird. Zusätzlich wird die Leiterstartschicht außenstromlos mittels eines Nickel- und/oder Kupferelektrolyten abgeschieden. Dies stellt eine einfache Herstellung der Leiterstartschicht dar.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruche 1 angegebenen Verfahrens.
  • Gemäß einer bevorzugten Weiterbildung werden mehrere Bauelemente auf einem gemeinsamen Wafer gleichzeitig umverdrahtet. Dadurch wird der Fertigungsaufwand der einzelnen Bauelemente erheblich verringert und die Fertigungskosten verringert.
  • Gemäß einer weiteren bevorzugten Weiterbildung werden die Kurzschlusskontakte für eine Verbindung der einzelnen elektrischen Kontaktstellen in Trenngräben am Umfangsrand der einzelnen Bauelemente angeordnet. Bei einer Trennung der einzelnen Bauelemente beispielsweise durch Sägen entlang der Trenngräben werden somit auch die Kurzschlusskontakte automatisch getrennt, wodurch ein Prozessschritt eingespart und der Arbeitsaufwand verringert werden.
  • Gemäß einer weiteren bevorzugten Weiterbildung werden die Kurzschlusskontakte mittels einer Massefläche in Verbindung mit Elektro- und/oder Lasersicherungen realisiert. Dies ist für den Fall, dass die Kurzschlusskontakte nicht in den Trenngräben angeordnet sind, eine Möglichkeit einer einfachen Trennung der Kurzschlusskontakte zum Ende des Fertigungsprozesses.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die Leiterstartschicht mittels eines Galvanisierverfahrens, insbesondere eines Standard- oder Tampongalvanisierverfahrens, aufgebrachte Kupferschicht verstärkt.
  • Im weiteren werden bevorzugte Ausführungsformen des erfindungsgemäßen Verfahrens unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.
  • Von den Figuren zeigen:
  • 1 eine schematische Darstellung einer fertigen Umverdrahtung eines elektronischen oder mikroelektronischen Bauelementes;
  • 2 eine schematische Darstellung einer Umverdrahtungsanordnung während des Verfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
  • 3 eine schematische Darstellung einer Umverdrahtungsanordnung während des Verfahrens gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten.
  • Anhand 1 soll vorab das Prinzip einer Umverdrahtung erläutert werden. Auf der Oberfläche 2 eines zusammen mit anderen Bauelementen auf einem Wafer angeordneten Bauelementes 1 sind anfänglich vorbestimmte elektrische Kontaktstellen bzw. Pads 3 angebracht. Wie oben bereits erläutert besitzen diese für die Flip-Chip-Technik eine zu geringe Beabstandung voneinander, so dass eine stabile elektrische Kontaktierung nicht gewährleistet ist. Somit werden jeweils von den einzelnen elektrischen Kontaktstellen 3 Umverdrahtungs-Metallbahnen 6 zu auf der gesamten Oberfläche 2 des Bauelementes 1 verteilten Ersatzkontaktstellen 7 erzeugt. Diese besitzen dann die erforderliche Beabstandung voneinander sowie die erforderliche Kontaktgröße.
  • 2 illustriert eine schematische Darstellung eines Bauelementes während eines Umverdrahtungsverfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, das im folgenden näher beschrieben wird.
  • Zunächst wird auf der Oberfläche 2 des Bauelements 1, d. h. auf dem Substrat 2 ein außenstromlos metallisierbares Dielektrikum 4 aufgebracht – beispielsweise in an sich bekannter Weise aufgedruckt –, das vorteilhaft die in 2 dunkel schraffierte Strukturierung (bis auf die Kontaktstellen 3) aufweist.
  • Diese Strukturierung gewährleistet, dass alle Umverdrahtungs-Metallbahnen 6 bzw. Ersatzkontaktstellen 7 über Kurzschlusskontakte 8 miteinander elektrisch verbunden sind. Die Kurzschlusskontakte 8 sind vorteilhaft in Trenngräben 9 angeordnet, welche die Abgrenzungen der einzelnen Bauelemente 1 voneinander auf dem gemeinsamen Wafer darstellen.
  • Als nächstes wird stromlos eine Leiterstartschicht 5 auf dem metallisierbaren Dielektrikum 4 abgeschieden. Beispielsweise wird dazu die Anordnung nach Spülen mit deionisiertem Wasser für die Bekeimung des Dielektrikums mit einem Edelmetall für einen bestimmten Zeitraum in eine erwärmte handelsübliche ionogene Palladiumlösung getaucht. Anschließend wird beispielsweise mit einer alkalischen Natriumborhydrid-Lösung für eine bestimmte Tauchzeit reduziert. Zuletzt wird auf dem Dielektrikum durch Eintauchen in ein chemisches Kupfer- oder Nickelbad eine homogene, haftfeste Kupfer- bzw. Nickelschicht 5 erhalten. Diese Leiterstartschicht 5 ist vollständig auf dem Dielektrikum homogen aufgebracht und beträgt somit die gleiche in 2 dargestellte Struktur des Dielektrikums 4.
  • Als nächster Schritt wird die Leiterstartschicht 5 mittels eines Galvanisierverfahrens, insbesondere eines Standard- oder Tampongalvanisierverfahrens, einheitlich verstärkt. Da, wie in 2 ersichtlich, alle elektrischen Kontaktstellen 3, Umverdrahtungs-Metallbahnen 6 und Ersatzkontaktstellen 7 elektrisch miteinander verbunden sind, genügt ein einziger elektrischer Anschlusskontakt für das Galvanisierverfahren.
  • Über die die einzelnen Bauelemente 1 des Wafers verbindende Trenngräben 9 genügt sogar ein einziger elektrischer Anschlusskontakt für das Galvanisierverfahren aller sich auf einem Wafer befindlichen Bauelemente 1. Dadurch werden auf einfache Weise mehrere Bauelemente auf einem gemeinsamen Wafer gleichzeitige mit einer derartigen Dicke umverdrahtet, dass große Stromdichten von den entsprechenden Leitungen führbar sind.
  • Insbesondere kann der komplette Wafer vorzugsweise von der Rückseite elektrisch für das Galvanisieren kontaktiert werden, da normalerweise ein PIN des Chips direkten Kontakt zum Substrat hat.
  • Ein metallisierbares Substrat 2, beispielsweise ausgebildet aus Polybenzoxazol, Polyimid, Polybenzimidazol und Copolymere dieser Verbindung, Polymeren auf Siloxanbasis oder aus Acrylnitrilbutadienstyrol, kann in eine entsprechende und an sich bekannte Maskierungslösung eingebracht werden, wodurch eine nicht metallisierbare Schicht auf diesem aufgebracht wird. Ebenfalls kann ein Druckverfahren für diesen Zweck verwendet werden. Bei dieser nicht metallisierbaren Schicht handelt es sich um eine monomolekulare Schicht. Nach Aufbringen dieser monomolekularen nichtmetallisierbaren Schicht wird das oben beschriebene Verfahren angewendet.
  • Die oben beschriebene galvanische Verstärkung ist in wenigen Minuten abgeschlossen und erfordert lediglich eine leitfähige Oberfläche, die durch den elektrischen Zusammenhang aller Umverdrahtungs-Metallbahnen gewährleistet ist.
  • Die auf dem Substrat 2 befindlichen ursprünglichen elektrischen Kontaktstellen 3, vorzugsweise Aluminiumpads 3 oder Pads aus weiteren geeigneten Materialien, werden bei der außenstromlosen Abscheidung der Leiterstartschicht 5 durch den pH-Wert des Kupfer- bzw. Nickelbades geschont. Ferner kann beispielsweise eine Nickel- bzw. Kupferschicht gleichzeitig als Diffusionsbarriere für die darüber im Anschluss aufgebrachte Kupfer- bzw. Nickel-Verstärkungsschicht dienen.
  • Als nächster Schritt werden die einzelnen sich auf einem Wafer befindlichen Bauelemente 1 entlang der Trenngräben 9 beispielsweise mittels Sägen getrennt. Durch diese Trennung erfolgt gleichzeitig eine Trennung jeder elektrischen Kontaktstelle 3 bzw. der zugeordneten Umverdrahtungs-Metallbahnen 4 voneinander. Somit kann ein zusätzlicher Prozessschritt nach dem gemeinsamen Galvanisieren – das Trennen der für das Galvanisieren miteinander verbundenen Metallbahnen 6 – eingespart werden.
  • In einem Ausführungsbeispiel kann ganzflächig eine nicht metallisierbare Schicht auf das metallisierbare Substrat 2 aufgebracht und nach dem oben beschriebenen Verfahren gemäß dem ersten Ausführungsbeispiel verfahren werden.
  • Ferner kann auch die monomolekulare Schicht als eine nicht metallisierbare Maske auf das Substrat aufgebracht werden, welche die in 2 weiß dargestellte Struktur aufweist.
  • Dies entspricht dem Negativ der in 2 dargestellten schraffierten Struktur mit einem anfänglich nicht metallisierbarem Dielektrikum.
  • Die Maskierung kann eine sog. Self-Assembled-Monolayer einer entsprechenden Substanz sein, die eine Metallisierung eines entsprechend bedeckten Bereichs verhindert.
  • Die dann noch freiliegenden Bereiche des stromlos metallisierbarem Substrats 2 werden analog zum oben beschriebenen Verfahren metallisiert und durch ein Galvanisierverfahren verstärkt.
  • 3 zeigt eine schematische Darstellung eines weiteren Ausführungsbeispiels für ein Umverdrahtungsverfahren.
  • Gemäß diesem Ausführungsbeispiel werden die Kurzschlusskontakte 8 mittels Masseflächen 11 in Verbindung mit Elektro- und/oder Lasersicherungen 12 im Laufe des Verfahrens bewerkstelligt. Dadurch wird ebenfalls eine zusammenhängende leitfähige Oberfläche für das Galvanisieren in galvanischen Bädern auf einfache Weise ermöglicht.
  • Hierbei erfolgt allerdings bei der Trennung der einzelnen Bauteile 1 voneinander durch beispielsweise Sägen entlang der Trenngräben 9 keine vollständige Trennung der einzelnen Umverdrahtungs-Metallbahnen 6, da die Kurzschlusskontakte nicht auf bzw. in den Trenngräben 9 angeordnet sind.
  • Ein Trennen des Kurzschlusskontaktes erfolgt im Falle von Elektrosicherungen auf elektrische Art und Weise bzw. im Falle von Lasersicherungen mittels eines Laserstrahles. In beiden Fällen wird die elektrische Verbindung der einzelnen elektrischen Kontaktstellen 3 bzw. der Ersatzkontaktstellen 7 für die weitere Nutzung des Bauelementes 1 unterbrochen.
  • Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele vorstehend beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
  • Beispielsweise können andere geeignete Materialien in den einzelnen Verfahrensschritten verwendet werden.
    • 1
    Bauelement
    2
    Bauelementoberfläche
    3
    elektrische Kontaktstellen/Pads
    4
    metallisierbares Dielektrikum
    5
    Leiterstartschicht
    6
    Umverdrahtungs-Metallbahnen
    7
    Kontaktstellen der Umverdrahtung
    8
    Kurzschlusskontakte
    9
    Trenngräben
    11
    Masseflächen
    12
    Elektro-/Lasersicherungen

Claims (7)

  1. Verfahren zur Umverdrahtung von elektrischen Kontaktstellen (3), insbesondere auf der Oberfläche (2) eines elektronischen oder mikroelektronischen Bauelementes (1), mit folgenden Schritten: Aufbringen und Strukturieren mindestens eines Dielektrikums (4) auf der Bauelementoberfläche (2); stromloses Abscheiden einer Leiterstartschicht (5) für eine Herstellung von Umverdrahtungs-Metallbahnen (6) und Ersatzkontaktstellen (7) mit Kurzschlusskontakten (8) für ein miteinander Verbinden der einzelnen Umverdrahtungs-Metallbahnen (6); Verstärken der Leiterstartschicht (5) durch ein gemeinsames Galvanierverfahren; und Trennen der Kurzschlusskontakte (8) zum voneinander Separieren der einzelnen elektrischen Kontaktstellen (3) bzw. der Kontaktstellen der Umverdrahtung (7); wobei die Bauelementoberfläche (2) als metallisierbares Substrat (2) ausgebildet wird, auf das eine nichtmetallisierbare Schicht aufgebracht wird; die nichtmetallisierbare Schicht als monomolekulare Schicht ausgebildet wird; das Dielektrikum (4) als außenstromlos metallisierbares Dielektrikum (4) ausgebildet wird, wobei das Dielektrikum aus Polybenzoxazol, Polyimid, Polybenzimidazol und/oder Copolyme ren dieser Verbindung, Polymeren auf Siloxanbasis oder aus Acrylnitrilbutadienstyrol ausgebildet wird; und die Leiterstartschicht (5) außenstromlos mittels eines Nickel- und/oder Kupferelektrolyten abgeschieden wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass mehrere Bauelemente (1) auf einem gemeinsamen Wafer gleichzeitig umverdrahtet werden.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Kurzschlusskontakte (8) für eine Verbindung der einzelnen elektrischen Kontaktstellen (3) in Trenngräben (9) am Umfangsrand der einzelnen Bauelemente (1) angeordnet werden.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass bei einer Trennung der einzelnen Bauelemente 1 entlang der Trenngräben (9) auch die Kurzschlusskontakte (8) automatisch getrennt werden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kurzschlusskontakte (8) mittels mindestens einer Massefläche (11) und/oder mit Elektro- und/oder Lasersicherungen (12) realisiert werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterstartschicht (5) durch eine mittels eines Galvanisierverfahrens, insbesondere eines Standard- oder Tampongal vanisierverfahrens, aufgebrachte Kupferschicht verstärkt wird.
  7. Elektronisches oder mikroelektronisches Bauelement (1), das ein Substrat (2), mindestens ein Dielektrikum (4) und eine verstärkte Leiterschicht (5) umfasst, wobei das Bauelement (1) durch das Verfahren nach einem der Ansprüche 1 bis 6 umverdrahtet ist.
DE10126734A 2001-05-31 2001-05-31 Umverdrahtungsverfahren und damit hergestelltes Bauelement Expired - Fee Related DE10126734B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10126734A DE10126734B4 (de) 2001-05-31 2001-05-31 Umverdrahtungsverfahren und damit hergestelltes Bauelement
US10/145,393 US7028399B2 (en) 2001-05-31 2002-05-14 Wiring process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10126734A DE10126734B4 (de) 2001-05-31 2001-05-31 Umverdrahtungsverfahren und damit hergestelltes Bauelement

Publications (2)

Publication Number Publication Date
DE10126734A1 DE10126734A1 (de) 2002-12-12
DE10126734B4 true DE10126734B4 (de) 2009-02-26

Family

ID=7686902

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10126734A Expired - Fee Related DE10126734B4 (de) 2001-05-31 2001-05-31 Umverdrahtungsverfahren und damit hergestelltes Bauelement

Country Status (2)

Country Link
US (1) US7028399B2 (de)
DE (1) DE10126734B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334578A1 (de) * 2003-07-28 2005-03-10 Infineon Technologies Ag Chipkarte, Chipkartenmodul sowie Verfahren zur Herstellung eines Chipkartenmoduls
KR100945952B1 (ko) * 2007-11-30 2010-03-05 삼성전기주식회사 기판 판넬

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760238A (en) * 1972-02-28 1973-09-18 Microsystems Int Ltd Fabrication of beam leads
US5726075A (en) * 1996-03-29 1998-03-10 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
DE19705745A1 (de) * 1997-02-14 1998-08-20 Fraunhofer Ges Forschung Verfahren zum Bilden einer strukturierten Metallisierung auf einem Halbleiterwafer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096043A (en) * 1977-07-11 1978-06-20 Western Electric Company, Inc. Method of selectively depositing a metal on a surface of a substrate
US4261800A (en) * 1977-08-15 1981-04-14 Western Electric Co., Inc. Method of selectively depositing a metal on a surface of a substrate
US4445979A (en) * 1983-08-04 1984-05-01 General Motors Corporation Method of forming composite surface on a dielectric substrate
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
US5264107A (en) * 1991-12-17 1993-11-23 At&T Bell Laboratories Pseudo-electroless, followed by electroless, metallization of nickel on metallic wires, as for semiconductor chip-to-chip interconnections
US5415762A (en) * 1993-08-18 1995-05-16 Shipley Company Inc. Electroplating process and composition
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
US5707893A (en) * 1995-12-01 1998-01-13 International Business Machines Corporation Method of making a circuitized substrate using two different metallization processes
US6709562B1 (en) * 1995-12-29 2004-03-23 International Business Machines Corporation Method of making electroplated interconnection structures on integrated circuit chips
US5878487A (en) * 1996-09-19 1999-03-09 Ford Motor Company Method of supporting an electrical circuit on an electrically insulative base substrate
JPH10313008A (ja) * 1997-05-13 1998-11-24 Canon Inc 微細パターンの形成方法及び該微細パターンを有する電気素子
US6132587A (en) * 1998-10-19 2000-10-17 Jorne; Jacob Uniform electroplating of wafers
US6440289B1 (en) * 1999-04-02 2002-08-27 Advanced Micro Devices, Inc. Method for improving seed layer electroplating for semiconductor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760238A (en) * 1972-02-28 1973-09-18 Microsystems Int Ltd Fabrication of beam leads
US5726075A (en) * 1996-03-29 1998-03-10 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
DE19705745A1 (de) * 1997-02-14 1998-08-20 Fraunhofer Ges Forschung Verfahren zum Bilden einer strukturierten Metallisierung auf einem Halbleiterwafer

Also Published As

Publication number Publication date
US20020184756A1 (en) 2002-12-12
DE10126734A1 (de) 2002-12-12
US7028399B2 (en) 2006-04-18

Similar Documents

Publication Publication Date Title
DE69015878T2 (de) Mehrschichtleiterplattenstruktur.
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE68927931T2 (de) Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE102005037321B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
DE10261460A1 (de) Halbleitervorrichtung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE102015115809A9 (de) Verfahren zum elektrolytischen Abscheiden von Gold auf einer Kupfer-Keimschicht, um eine Goldmetallisierungsstruktur auszubilden
DE102014206558A1 (de) Verfahren zum Herstellen eines MID-Schaltungsträgers und MID-Schaltungsträger
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE102012113012A1 (de) Elektronische Vorrichtung und Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102012111520A1 (de) Chipgehäuse und Verfahren zum Bilden eines Chipgehäuses
DE102017107648A1 (de) Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren
DE10126734B4 (de) Umverdrahtungsverfahren und damit hergestelltes Bauelement
DE10124047A1 (de) Elektronische Bauteile mit Halbleiterchips und Systemträger und Verfahren zur Herstellung derselben
WO2001076334A1 (de) Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
DE102004030800B4 (de) Verfahren zur Herstellung einer keramischen Leiterplatte
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
DE19716044C2 (de) Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten
DE102019112030B4 (de) Verfahren zum Strukturieren eines Substrats
EP0968523B1 (de) Verfahren zum bilden einer strukturierten metallisierung auf einem halbleiterwafer
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee