[go: up one dir, main page]

DE10261460A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE10261460A1
DE10261460A1 DE10261460A DE10261460A DE10261460A1 DE 10261460 A1 DE10261460 A1 DE 10261460A1 DE 10261460 A DE10261460 A DE 10261460A DE 10261460 A DE10261460 A DE 10261460A DE 10261460 A1 DE10261460 A1 DE 10261460A1
Authority
DE
Germany
Prior art keywords
film
electrode
plating solution
metal deposition
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10261460A
Other languages
English (en)
Inventor
Yoshihiko Nemoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10261460A1 publication Critical patent/DE10261460A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Der Anschluß-Unterlagemetallfilm (2) besitzt einen ersten Metallabscheidungsfilm (6), der durch ein erstes stromloses Plattierungsverfahren ausgebildet ist, und einen zweiten Metallabscheidungsfilm (7), der unter Verwendung einer Plattierungslösung, deren Typ sich von dem in dem ersten stromlosen Plattierungsverfahren verwendeten unterscheidet, mit einem zweiten stromlosen Plattierungsverfahren auf dem ersten Metallabscheidungsfilm (6) ausgebildet ist. Der Anschluß-Unterlagemetallfilm (2) ist so angeordnet, daß der erste Metallabscheidungsfilm (6) eine größere Dicke als der organische Isolierfilm (4) besitzt, während der Umfangsabschnitt des ersten Metallabscheidungsfilms (6) über dem organischen Isolierfilm (4) liegt.

Description

  • Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und insbesondere eine Halbleitervorrichtung mit einer Elektrode, die auf einem Halbleitersubstrat, das mit einer integrierten Halbleiterschaltung versehen ist, ausgebildet ist und mit der integrierten Halbleiterschaltung elektrisch verbunden ist, mit einem auf dem Halbleitersubstrat ausgebildeten organischen Isolierfilm mit einer Öffnung, durch die die Elektrode freiliegt, und mit einer Anschlußelektrode, die über einem Anschluß-Unterlagemetallfilm auf der Elektrode ausgebildet ist.
  • Halbleitervorrichtungen besitzen allgemein eine Außenelektrode zur elektrischen Verbindung nach außen. In den vergangenen Jahren wurden unter dem Gesichtspunkt der Miniaturisierung und der hohen Leistung elektronischer Geräte hochdichte Montagetechniken wie etwa ein Flip-Chip-System in die Praxis überführt, wobei diese Systeme im wesentlichen einen Anschluß (einen Metallvorsprung) als Elektrode für die Halbleitervorrichtungen benötigen. Als Material der Außenelektrode von Halbleitervorrichtungen wird normalerweise Aluminium verwendet. In diesem Fall wird eine Anschlußelektrode auf der Aluminiumelektrode über einem Anschluß-Unterlagemetallfilm ausgebildet. Eines der Verfahren zum Ausbilden des Anschluß-Unterlagemetallfilms umfaßt ein stromloses Plattierungsverfahren.
  • Anhand von Fig. 4 wird nun ein Fall der Schritte eines stromlosen Plattierungsverfahrens beschrieben. Eine Halbleitervorrichtung aus Fig. 4 besitzt eine Anordnung, bei der auf einem Siliciumsubstrat, auf dem eine integrierte Halbleiterschaltung ausgebildet ist, eine Aluminiumelektrode ausgebildet ist, nach der ein Polyimidfilm als Isolierfilm ausgebildet ist, wobei durch die Öffnung, die in einem gegebenen Abschnitt des Polyimidfilms ausgebildet ist, eine Aluminiumelektrode mit dem Äußeren verbunden ist.
  • Fig. 4(a) zeigt die Ausbildung eines Aluminiumfilms, der als Aluminiumelektrode 10 dient, und eines Polyimidfilms 11, der als Isolierfilm verwendet wird, auf einem Siliciumsubstrat 9. Wie in der Figur gezeigt ist, liegt die Aluminiumelektrode 10 durch eine an der Stelle in dem Polyimidfilm 11 ausgebildete Öffnung 12 frei, um die Außenelektrode mit dem Äußeren zu verbinden, so daß auf der Oberfläche der Aluminiumelektrode 10 durch natürliche Oxidation ein Oxidfilm 13 ausgebildet ist. In diesem Zustand wird die Behandlung in der Weise ausgeführt, daß der Oxidfilm 13 entfernt wird, um seine Oberfläche zu aktivieren. Genauer wird beispielsweise durch Tauchen in eine wäßrige Lösung von Phosphorsäure und Natriumhydroxid ein Naßätzen ausgeführt. Ferner wird eine Zinkatbehandlung ausgeführt, bei der auf der Oberfläche der Aluminiumelektrode 10 durch eine Substitutionsreaktion feine Zinkpartikel abgeschieden werden.
  • Nachfolgend wird die Halbleitervorrichtung, nachdem sie mit Wasser gereinigt worden ist, dem stromlosen Plattieren ausgesetzt, indem sie in eine stromlose Plattierungslösung getaucht wird, während sie mittels eines Heizgeräts auf 80°C erwärmt und bei dieser Temperatur gehalten wird, wodurch eine Struktur aus Fig. 4(b) erzeugt wird. Die verwendete stromlose Plattierungslösung ist beispielsweise eine stromlose Nickelplattierungslösung (Ni-Plattierungslösung), die Natriumhypophosphit als Reduktionsmittel verwendet. Gemäß diesem Schritt setzt sich aus den feinen Zinkpartikeln auf der Aluminiumoberfläche phosphorhaltiges (P-haltiges) Nickel ab, wodurch ein Legierungsfilm 14 aus Nickel und Phosphor gebildet wird (der im folgenden als Ni-P-Film bezeichnet wird). Wie insbesondere in Fig. 4(b) gezeigt ist, sollte der Ni-P- Film 14 in dieser Phase mit einer kleineren Dicke als der des Polyimidfilms 11 ausgebildet werden.
  • Nachdem die Halbleitervorrichtung mit Wasser von Raumtemperatur gereinigt worden ist, wird sie nach Abschluß des Nickelplattierens einem stromlosen Goldplattieren ausgesetzt, indem die Vorrichtung in eine stromlose Goldplattierungslösung (Au- Plattierungslösung) getaucht wird, die mittels eines Heizgeräts auf 60°C erwärmt und bei dieser Temperatur gehalten wird, wobei eine in Fig. 4(c) gezeigte Struktur erzeugt wird. In diesem Schritt wird auf dem Ni-P-Film 14 durch eine Substitutionsreaktion mit den Gold-Ionen in der stromlosen Goldplattierungslösung ein (im folgenden als Au-Film bezeichneter) Goldfilm 15 ausgebildet. Der Grund, daß auf dem Ni-P- Film 14 der Au-Film 15 ausgebildet wird, besteht darin, daß die Verbindung unter Verwendung des Ni-P-Films 14 allein wegen des Vorhandenseins des auf der Oberfläche ausgebildeten Oxidfilms schlecht wird, während sie dadurch, daß der Au-Film 15 vorgesehen wird, verbessert wird. Dementsprechend wird die Dicke des Au-Films 15 in bezug auf die Dicke des Ni-P-Films 14 sehr klein gemacht. Nach der Ausbildung des Au-Films 15 wird die Halbleitervorrichtung mit Wasser gereinigt, womit die stromlosen Plattierungsschritte abgeschlossen sind.
  • Allerdings besitzt ein solcher wie oben dargestellter Elektroplattierungsschritt das folgende Problem. Wie oben erwähnt wurde, wird die Nickelplattierung durch Tauchen in eine Nickelplattierungslösung mit einer Temperatur von etwa 80°C ausgeführt, während die nachfolgende Goldplattierung durch Tauchen in eine Goldplattierungslösung mit einer Temperatur von etwa 60°C ausgeführt wird. Dagegen besitzt der Polyimidfilm in bezug auf den Wärmeausdehnungskoeffizienten im Vergleich zu dem Ni-P-Film einen Wärmeausdehnungskoeffizienten von 5 × 10-5/°C, während der des Ni-P-Films in einem Fall 13 × 10-6/°C beträgt. Da der Wärmeausdehnungskoeffizient des Polyimidfilms im allgemeinen um eine Größenordnung größer als der des Ni-P-Films ist, besitzt der Polyimidfilm wegen der Temperaturdifferenz zwischen der Nickelplattierungslösung und der Goldplattierungslösung eine größere Schrumpfrate als der Ni-P-Film. Somit kann sich der Polyimidfilm je nach der Differenz der Schrumpfrate zwischen dem Polyimidfilm und dem Ni- P-Film von dem Ni-P-Film lösen, wenn nach der Nickelplattierung die Goldplattierung ausgeführt wird, wodurch an der Grenzfläche zwischen dem Polyimidfilm und dem Ni-P-Film eine Lücke oder ein kleiner Zwischenraum erzeugt wird. Wenn die Goldplattierung in einem solchen Zustand ausgeführt wird, der den kleinen Zwischenraum bewirkt, dringt die Goldplattierungslösung von dem Zwischenraum aus ein und erreicht die Aluminiumelektrode, was zu dem Problem führt, daß die in der Goldplattierungslösung enthaltene Säurekomponente reagiert und die Aluminiumelektrode korrodiert. Anhand von Fig. 5 wird diese Erscheinung nun ausführlicher beschrieben.
  • Fig. 5 ist eine Elektronenmikroskopaufnahme der nach dem Goldplattieren erhaltenen Halbleitervorrichtung durch ein REM (Rasterelektronenmikroskop). Da der Au-Film sehr dünn ist, kann dieser auf der Photographie nicht bestätigt werden.
  • Fig. 5(a) zeigt den Zustand, in dem auf der Aluminiumelektrode 10 der Polyimidfilm 11 und der Ni-P-Film 14 ausgebildet sind. Andererseits ist Fig. 5(b) eine vergrößerte Ansicht von Fig. 5(a) in bezug auf eine Grenzfläche S3 zwischen dem Polyimidfilm 11 und dem Ni-P-Film 14. Aus Fig. 5(b) geht hervor, daß zwischen dem Polyimidfilm 11 und dem Ni-P-Film 14 an der Grenzfläche S3 ein kleiner Zwischenraum 16 zu sehen ist, wobei die Aluminiumelektrode 10 unter dem Raum 16 korrodiert ist. Wenn die Aluminiumelektrode 10 auf diese Weise korrodiert ist, verschlechtern sich die elektrischen Eigenschaften und die Zuverlässigkeit der resultierenden Halbleitervorrichtung, wobei das Problem entsteht, daß die Ausbeute sinkt.
  • Fig. 6 zeigt ein Beispiel der Ausbildung eines Lötmittelanschlusses auf einem Anschluß-Unterlagemetallfilm, der gemäß einem stromlosen Plattierungsverfahren ausgebildet ist. Der Stirnabschnitt der Fläche, an der ein Lötmittelanschluß 17 mit dem zweiten Metallabscheidungsfilm 15 in Kontakt steht, entspricht der Umgebung der Grenzfläche zwischen dem Polyimidfilm 11 und dem Ni-P-Film 10. Dementsprechend konzentriert sich die Spannung in diesem Abschnitt, was zu dem begleitenden Problem führt, daß diese Konzentration zum Bruch der Elektrode führt.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, in der die Korrosion der Elektrode, die durch den kleinen Zwischenraum verursacht wird, der an der Grenzfläche zwischen einem organischen Isolierfilm und einem Metallabscheidungsfilm erzeugt wird, verhindert werden kann, wodurch ausgezeichnete elektrische Eigenschaften und eine ausgezeichnete Zuverlässigkeit erhalten werden, und die somit die obenerwähnten Nachteile nicht besitzt.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleitervorrichtung nach Anspruch 1 bzw. durch ein Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 4. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Die Erfindung betrifft eine Halbleitervorrichtung, mit: einer Elektrode, die auf einem Halbleitersubstrat ausgebildet ist, das mit einer integrierten Halbleiterschaltung versehen ist, und die mit der integrierten Halbleiterschaltung elektrisch verbunden ist; einem organischen Isolierfilm, der auf dem Halbleitersubstrat ausgebildet ist und eine Öffnung besitzt, durch die die Elektrode freiliegt; und einer Anschlußelektrode, die über einem Anschluß-Unterlagemetallfilm auf der Elektrode ausgebildet ist. Gemäß einem Aspekt der Erfindung enthält in der Halbleitervorrichtung der Anschluß-Unterlagemetallfilm einen ersten Metallabscheidungsfilm, der durch ein erstes stromloses Plattierungsverfahren ausgebildet ist, und einen zweiten Metallabscheidungsfilm, der unter Verwendung einer Plattierungslösung, deren Typ sich von dem des ersten stromlosen Plattierungsverfahrens unterscheidet, durch ein zweites stromloses Plattierungsverfahren auf dem ersten Metallabscheidungsfilm ausgebildet ist. Der erste Metallabscheidungsfilm besitzt eine größere Dicke als der organische Isolierfilm. Der erste Metallabscheidungsfilm ist so ausgebildet, daß ein Umfangsabschnitt davon auf dem organischen Isolierfilm liegt.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • Fig. 1(a)-(c) Schnittansichten einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
  • Fig. 2 eine Schnittansicht der Ausbildung eines Lötmittelanschlusses auf einem Anschluß-Unterlagemetallfilm, der durch den stromlosen Plattierungsschritt gemäß einer ersten Ausführungsform ausgebildet ist;
  • Fig. 3 die stromlosen Plattierungsschritte gemäß einer zweiten Ausführungsform;
  • Fig. 4(a)-(c) die bereits erwähnten Schnittansichten einer Halbleitervorrichtung;
  • Fig. 5(a) die bereits erwähnte Elektronenmikroskopaufnahme durch ein REM einer Schnittansicht einer Halbleitervorrichtung;
  • Fig. 5(b) die bereits erwähnte Elektronenmikroskopaufnahme durch ein REM einer korrodierten Elektrode in einer Halbleitervorrichtung; und
  • Fig. 6 die bereits erwähnte Schnittansicht eines lötmittelanschlusses, der auf einem Anschluß-Unterlagemetallfilm in einer Halbleitervorrichtung ausgebildet ist.
  • Anhand der beigefügten Zeichnung werden nun Ausführungsformen der Erfindung ausführlich beschrieben.
    • Erste Ausführungsform
  • Anhand von Fig. 1 wird nun der stromlose Plattierungsschritt gemäß dieser Ausführungsform beschrieben. Nach Ausbilden mehrerer Elektroden 2 auf einem Halbleitersubstrat 1, auf dem integrierte Halbleiterschaltungen wie etwa verschiedene Typen von Transistoren, Verdrahtungen und dergleichen ausgebildet sind, wird ein Isolierfilm 4 mit einer Öffnung 3 ausgebildet, durch die die Elektrode 2 freiliegt, wodurch eine Struktur aus Fig. 1(a) geschaffen wird. Für den Isolierfilm wird ein organischer Isolierfilm verwendet, der ein organisches Material wie etwa Polyimid enthält.
  • Andererseits kann als Halbleitersubstrat dieser Ausführungsform beispielsweise ein Siliciumsubstrat verwendet werden. Für die Elektrode kann beispielsweise eine aus einem Aluminiumfilm hergestellte Aluminiumelektrode erwähnt werden. Die elektrischen Eigenschaften der Elektroden können auf dem gesamten Halbleitersubstrat gleich oder verschieden sein. Beispielsweise können auf dem gleichen Halbleitersubstrat Elektroden mit verschiedenen Potentialen ausgebildet sein.
  • Nachfolgend wird ein auf der Oberfläche der Elektrode 2 ausgebildeter Oxidfilm 5 von der Oberfläche entfernt, um die Oberfläche zu aktivieren. Der Oxidfilm wird beispielsweise unter Verwendung einer Säure wie etwa Schwefelsäure, Salzsäure, Phosphorsäure, Flußsäure oder dergleichen oder eines Alkalis wie etwa Natriumhydroxid, Natriumphosphat, Natriumsilicat, Natriumcarbonat oder dergleichen geätzt. Anschließend wird eine Alkalilösung, die Zink-Ionen enthält, für die Zinkatbehandlung verwendet. Bei Verwendung einer Aluminiumelektrode findet wegen des Unterschieds des Elektrodenpotentials zwischen dem Aluminium und dem Zink eine Substitutionsreaktion statt, die dazu führt, daß auf der Oberfläche des Aluminiumfilms feine Zinkpartikel abgeschieden werden.
  • Die Entfernung des Oxidfilms 5 und die Zinkatbehandlung können gleichzeitig ausgeführt werden. Beispielsweise kann der Oxidfilm 5 entfernt werden, während die Zinkatbehandlung in einer Alkalilösung ausgeführt wird, die Zink-Ionen enthält.
  • Nach der Reinigung mit Wasser nach der Zinkatbehandlung wird die stromlose Plattierungsbehandlung ausgeführt, in der auf der Elektrode 2 ein erster Metallabscheidungsfilm 6 ausgebildet wird, der gegenüber der Öffnung 3 freiliegt. Beispielsweise wird das stromlose Plattieren in der Weise ausgeführt, daß eine stromlose Nickellösung verwendet wird, die ein Nickelsalz und ein Hypophosphit enthält, wobei die Halbleitervorrichtung in die stromlose Nickellösung getaucht wird, die mittels eines Heizgeräts auf 80°C erwärmt und auf dieser Temperatur gehalten wird, wodurch ein Ni-P-Film ausgebildet wird.
  • In einem Verfahren des Standes der Technik wird der erste Metallabscheidungsfilm so angeordnet, daß seine Dicke kleiner als die eines organischen Isolierfilms ist. Demgegenüber ist diese Ausführungsform dadurch gekennzeichnet, daß der erste Metallabscheidungsfilm 6, wie besonders in Fig. 1(b) gezeigt ist, mit einer größeren Dicke als der organische Isolierfilm 4 hergestellt wird, während der erste Metallabscheidungsfilm 6 so ausgebildet wird, daß sein Umfangsabschnitt 6a über dem organischen Isolierfilm 4 liegt. Die Dicke des organischen Isolierfilms 4 sollte vorzugsweise 3-14 µm betragen, während die Dicke des ersten Metallabscheidungsfilms 6 vorzugsweise 4-15 µm betragen sollte. Der Bereich, in dem der erste Metallabscheidungsfilm 6 und der organische Isolierfilm 4 übereinanderliegen, wird dadurch bestimmt, daß für jede Entwurfsregel der einzelnen Halbleitervorrichtungen eine geeignete Überlagerungsbreite (wie W in Fig. 1(b)) eingestellt wird. Falls der Überlagerungsbereich zu klein ist, kann die Wirkung der Erfindung nicht ausreichend erhalten werden. Falls der Überlagerungsbereich zu groß ist, kann es zu einem Kurzschluß zwischen angrenzenden Elektroden kommen. Somit sollte eine geeignete Breite W der Überlagerung dazwischen eingestellt werden.
  • Nachdem die nach Ausbildung des ersten Metallabscheidungsfilms erhaltene Halbleitervorrichtung mit Wasser von Raumtemperatur gereinigt worden ist, wird nachfolgend ein zweiter Metallabscheidungsfilm 7 ausgebildet, um eine Struktur aus Fig. 1(c) zu schaffen. Beispielsweise wird die Halbleitervorrichtung nach Ausbildung des Ni-P-Films in eine stromlose Goldplattierungslösung getaucht, die mittels eines Heizgeräts auf 60°C erwärmt wird und auf dieser Temperatur gehalten wird, um die stromlose Goldplattierungsbehandlung auszuführen und dadurch einen Au-Film auszubilden. Anschließend wird die Halbleitervorrichtung mit Wasser gereinigt, um die stromlosen Plattierungsschritte abzuschließen. Gemäß den oben dargestellten Schritten wird auf dem Metall 2 der Anschluß-Unterlagemetallfilm ausgebildet (werden die Ni-P/Au-Metallabscheidungsfilme ausgebildet).
  • Der erste Metallabscheidungsfilm mit einer Struktur wie in dieser Ausführungsform besitzt die folgenden Wirkungen.
  • Beispielsweise führt der Unterschied der Volumenschrumpfung zwischen dem Isolierfilm und dem ersten Metallabscheidungsfilm, wie in dem Fall zu sehen ist, in dem die stromlose Goldplattierung nach der stromlosen Nickelplattierung ausgeführt wird, wobei der Temperaturunterschied zwischen der ersten Plattierungslösung und der zweiten Plattierungslösung vorhanden ist, zu einer Belastung der Grenzfläche dazwischen, wodurch eine innere Spannung erzeugt und somit die Bindungsstärke verringert wird. Im allgemeinen ist die Bindungskraft zwischen dem Ni-P-Film und dem Isolierfilm, falls ein Isolierfilm wie etwa Polyimid verwendet wird, kleiner als bei Verwendung eines anorganischen Isolierfilms wie etwa Siliciumdioxid. Dies liegt daran, daß der organische Isolierfilm gegenüber dem Ni-P-Film, der aus einem anorganischen Material hergestellt ist, einen größeren Unterschied des Wärmeausdehnungskoeffizienten als ein anorganischer Isolierfilm besitzt. Während ein anorganischer Isolierfilm im allgemeinen nicht mit einer Dicke von mehr als 3 µm ausgebildet wird, wird ein organischer Isolierfilm häufig mit einer Dicke von mehr als 10 µm ausgebildet. Dementsprechend wird eine erzeugte innere Spannung unter Verwendung eines organischen Isolierfilms stärker als im Fall der Verwendung eines anorganischen Isolierfilms, während die Bindungsstärke kleiner als im Fall der Verwendung eines anorganischen Isolierfilms wird. Somit kann die Bindungskraft die innere Spannung nicht aushalten, was zur Trennung an der Grenzfläche führt.
  • Die Erscheinung der Trennung, die der Entwicklung der inneren Spannung zuzuschreiben ist, neigt dazu, an der Grenzfläche S3 aufzutreten, an der der erste Metallabscheidungsfilm 6, wie in Fig. 5 gezeigt ist, eine große Dicke besitzt. Wie in Fig. 1(c) gezeigt ist, wird die innere Spannung dagegen an der Grenzfläche S1 zwischen dem ersten Metallabscheidungsfilm 6, der auf dem organischen Isolierfilm 4 ausgebildet ist, und dem organischen Film 4 wegen der kleinen Dicke des ersten Metallabscheidungsfilms 6 klein. Dementsprechend kommt es auch dann zu keiner Trennung an der Grenzfläche S1, wenn die Trennung an der Grenzfläche S2 (die der Grenzfläche S3 in Fig. 5 entspricht) stattfindet.
  • Aus dem obenerwähnten Grund wird auch dann kein Raum an der Grenzfläche S1 ausgebildet, wenn an der Grenzfläche S2 wegen der Trennung ein kleiner Zwischenraum verursacht wird. Unter dieser Bedingung dient der auf dem organischen Isolierfilm 4 ausgebildete erste Metallabscheidungsfilm 6 lediglich als Abdeckung, die verhindern kann, daß die zweite Plattierungslösung durch den an der Grenzfläche S2 erzeugten Raum den Aluminiumfilm 1 erreicht. Dementsprechend wird die Elektrode 2 nicht durch die Wirkung der zweiten Plattierungslösung korrodiert.
  • Fig. 2 zeigt ein Beispiel der Ausbildung eines Lötmittelanschlusses auf dem Anschluß-Unterlagemetallfilm, der durch den stromlosen Plattierungsschritt gemäß dieser Ausführungsform ausgebildet worden, ist. Ein Umfangsabschnitt 8a eines Lötmittelanschlusses 8 auf einer Seite, die mit dem zweiten Metallabscheidungsfilm 7 in Kontakt steht, entspricht dem Abschnitt, in dem auf dem organischen Isolierfilm 4 der erste Metallabscheidungsfilm 6 bzw. der zweite Metallabscheidungsfilm 7 ausgebildet sind. Dementsprechend kann eine Erscheinung, die wie in dem Gegenstück aus Fig. 6 wegen der an der Grenzfläche zwischen dem Isolierfilm und dem ersten Metallabscheidungsfilm konzentrierten Spannung zum Bruch der Elektrode führt, vermieden werden. Außerdem kann die innere Spannung am Umfangsabschnitt 8a des Lötmittelanschlusses 8 verringert werden, da der organische Unterlage-Isolierfilm 4 einen verhältnismäßig großen Elastizitätsmodul besitzt.
  • In dieser Ausführungsform wurde ein Fall gezeigt, in dem der erste und der zweite Metallabscheidungsfilm als Anschlußunterlagemetall aufgetragen werden, wobei die Erfindung hierauf aber nicht beschränkt ist. Beispielsweise kann die Erfindung auf eine Anschlußelektrode an sich, die für das TAB (Filmbonden) verwendet wird, oder auch für die Montage unter Verwendung eines anisotropen leitenden Films angewendet werden.
  • Für die Elektrode der Ausführungsform wurde eine Aluminiumelektrode erwähnt, wobei Elektroden aber aus anderen Materialtypen hergestellt werden können, solange diese elektrisch leitfähig und als Elektrode nutzbar sind. Außerdem können Elektroden verwendet werden, die aus einem geeigneten Material hergestellt sind, das mit einem Metall bedeckt ist.
    • Zweite Ausführungsform
  • Fig. 3 zeigt die stromlosen Plattierungsschritte gemäß dieser Ausführungsform. Nachdem auf einem Halbleitersubstrat, in dem integrierte Halbleiterschaltungen wie etwa verschiedene Typen von Transistoren, Verdrahtungen und dergleichen gemäß einem bekannten Verfahren ausgebildet sind, Elektroden ausgebildet worden sind, wird anfangs ein Isolierfilm mit einer Öffnung ausgebildet, durch die die Elektrode freiliegt (Schritt 1). Der verwendete Isolierfilm enthält einen organischen Isolierfilm, der aus einem organischen Material wie etwa Polyimid hergestellt ist.
  • Dagegen enthält das in der Ausführungsform verwendete Halbleitersubstrat beispielsweise ein Siliciumsubstrat. Für die Elektrode kann beispielsweise eine Aluminiumelektrode verwendet werden, die aus einem Aluminiumfilm hergestellt ist. Die elektrischen Eigenschaften sämtlicher Elektroden auf dem Halbleitersubstrat können gleich oder verschieden sein. Beispielsweise können auf dem gleichen Halbleitersubstrat Elektroden mit verschiedenen Potentialen ausgebildet werden.
  • Nachfolgend wird eine Behandlung ausgeführt, in der der auf der Oberfläche der Elektrode ausgebildete Oxidfilm entfernt wird, um die Oberfläche zu aktivieren (Schritt 2). Beispielsweise wird unter Verwendung einer Säure wie etwa Schwefelsäure, Salzsäure, Phosphorsäure, Flußsäure oder dergleichen oder eines Alkalis wie etwa Natriumhydroxid, Natriumphosphat, Natriumsilicat, Natriumcarbonat oder dergleichen ein Ätzen ausgeführt. Anschließend wird unter Verwendung einer Alkalilösung, die Zink-Ionen enthält, eine Zinkatbehandlung ausgeführt (Schritt 3). Wenn eine Aluminiumelektrode verwendet wird, tritt wegen des Unterschieds des Elektrodenpotentials zwischen Aluminium und Zink eine Substitutionsreaktion auf, wodurch feine Zinkpartikel auf der Oberfläche des Aluminiumfilms abgeschieden werden können.
  • Es wird angemerkt, daß die Schritte 2 und 3 gleichzeitig durchgeführt werden können. Beispielsweise kann der Oxidfilm von der Oberfläche des Aluminiumfilms entfernt werden, während die Zinkatbehandlung in einer Alkalilösung ausgeführt wird, die Zink-Ionen enthält.
  • Nach dem Reinigen mit einem Reinigungsfluid nach der Zinkatbehandlung (Schritt 4) wird das stromlose Plattieren ausgeführt, um einen Anschluß-Unterlagemetallfilm auszubilden. Diese Ausführungsform ist dadurch gekennzeichnet, daß die erste Plattierungslösung, die zweite Plattierungslösung und das Reinigungsfluid einen Temperaturunterschied aufweisen, der auf höchstens 15°C eingestellt ist.
  • Es wird ein erstes stromloses Plattieren ausgeführt, um einen ersten Metallabscheidungsfilm auszubilden (Schritt 5). Beispielsweise wird das stromlose Nickelplattieren unter Verwendung einer stromlosen Nickellösung ausgeführt, die ein Nickelsalz und Hypophosphit enthält. In dieser Phase sollte die Temperatur der stromlosen Nickelplattierungslösung auf höchstens 75°C gehalten werden. Die Temperatursteuerung der Plattierungslösung erfolgt beispielsweise dadurch, daß die Lösung unter Verwendung eines Heizgeräts erwärmt und ihre Temperatur gehalten wird. Die Dicke des durch das stromlose Nickelplattieren ausgebildeten Ni-P-Films ist nicht entscheidend. Beispielsweise wird der Film wie in der Einleitung geschildert mit einer kleineren Dicke als ein Polyimidfilm ausgebildet, der als Isolierfilm dient.
  • Nachfolgend wird die nach Ausbildung des ersten Metallabscheidungsfilms erhaltene Halbleitervorrichtung mit einem Reinigungsfluid gereinigt (Schritt 6). Wenn beispielsweise durch stromloses Nickelplattieren ein Ni-P-Film ausgebildet wird, wird die Vorrichtung mit warmem Wasser mit wenigstens 65°C gereinigt.
  • Nachfolgend wird das zweite stromlose Plattieren ausgeführt, wobei darauf zu achten ist, daß die Temperatur des Halbleitersubstrats, insbesondere die des organischen Isolierfilms und des ersten Metallabscheidungsfilms, nicht verringert wird (Schritt 7). Wenn beispielsweise auf dem Siliciumsubstrat ein Polyimidfilm und ein Ni-P-Film ausgebildet worden sind, wird die Halbleitervorrichtung aus dem Reinigungsgefäß in ein Goldplattierungsgefäß transportiert, während die Temperatur des Siliciumsubstrats, insbesondere die des Polyimidfilms und des Ni-P-Films, wenigstens 65°C beträgt. In diesem Fall wird die Temperatur des Goldplattierungsgefäßes auf wenigstens 65°C gehalten. Die Temperatursteuerung der Plattierungslösung wird dadurch ausgeführt, daß die Lösung beispielsweise unter Verwendung eine Heizgeräts erwärmt und ihre Temperatur gehalten wird. Nach Ausbildung eines Au-Films durch das stromlose Goldplattieren wird die Halbleitervorrichtung mit Wasser gereinigt (Schritt 8), um die stromlosen Plattierungsschritte abzuschließen. Es wird angemerkt, daß die Temperatursteuerung in Schritt 8 nicht erforderlich ist. Gemäß diesen Schritten wird auf der Elektrode der Anschluß-Unterlagemetallfilm ausgebildet.
  • Wenn die Temperaturen der ersten Plattierungslösung, des Reinigungsfluids und der zweiten Plattierungslösung wie in der ersten Ausführungsform gesteuert werden, sind folgende Wirkungen zu erwarten.
  • Da der Polyimidfilm einen um eine Größenordnung größeren Wärmeausdehnungskoeffizienten als der Ni-P-Film besitzt, ist beispielsweise die Rate der Schrumpfung des Polyimidfilms, die durch den Temperaturunterschied zwischen der Nickelplattierungslösung und der Goldplattierungslösung verursacht wird, größer als die des Ni-P-Films. Dagegen wird die Nickelplattierung gemäß dem Verfahren in der Einleitung durch Tauchen in eine Nickelplattierungslösung mit einer Temperatur von etwa 80°C ausgeführt, während die nachfolgende Goldplattierung durch Tauchen in eine Goldplattierungslösung mit einer Temperatur von etwa 60°C ausgeführt wird. Dieser große Temperaturunterschied (20°C) zwischen der Nickelplattierungslösung und der Goldplattierungslösung führt zu einem großen Unterschied der Volumenschrumpfung zwischen dem Polyimidfilm und dem Ni-P-Film und damit zum Auftreten einer starken inneren Spannung an der Grenzfläche.
  • Um dies zu vermeiden, ist diese Ausführungsform dadurch gekennzeichnet, daß die Nickelplattierung durch Tauchen in eine Nickelplattierungslösung mit einer Temperatur von höchstens 75°C ausgeführt wird, während die Goldplattierung nachfolgend durch Tauchen in eine Goldplattierungslösung mit einer Temperatur von wenigstens 65°C ausgeführt wird und die Reinigung mit Wasser nach der Nickelplattierung ebenfalls bei einer Temperatur von wenigstens 65°C ausgeführt wird. Der Temperaturunterschied der Nickelplattierungslösung, des Wassers und der Goldplattierungslösung ist auf höchstens 15°C, vorzugsweise auf höchstens 10°C, eingestellt, wofür die auf die Halbleitervorrichtung und insbesondere auf den Polyimidfilm und auf den Ni-P-Film übertragene Temperaturänderung innerhalb von 15°C, vorzugsweise innerhalb von 10°C, liegt. Im Ergebnis kann der Unterschied der Volumenschrumpfung zwischen dem Polyimidfilm und dem Ni-P-Film verringert werden.
  • Der kleine Unterschied der Volumenschrumpfung zwischen dem Polyimidfilm und dem Ni-P-Film führt dazu, daß an der Grenzfläche zwischen dem Polyimidfilm und dem Ni-P-Film nur eine schwache innere Spannung auftritt, so daß die Trennung zwischen ihnen und somit die Ausbildung eines kleinen Zwischenraums vermieden werden kann. Dies verhindert seinerseits, daß die Goldplattierungslösung aus dem kleinen Zwischenraum zwischen dem Polyimidfilm und dem Ni-P-Film eindringt und die Aluminiumelektrode erreicht. Somit unterliegt die Aluminiumelektrode keiner Korrosion mit der Goldplattierungslösung.
  • In dieser Ausführungsform wurde oben ein Fall gezeigt, in dem die erste und die zweite Metallabscheidung als Anschlußunterlagemetall aufgetragen wird, wobei die Erfindung aber nicht so verstanden werden soll, daß sie auf diesen Fall beschränkt ist. Beispielsweise kann die Erfindung auf Anschlußelektroden an sich angewendet werden, die für das TAB (Filmbonden) und auf das Montieren mit einem anisotropen leitenden Film angewendet werden.
  • Für die Elektrode dieser Ausführungsform wurde eine Aluminiumelektrode erwähnt, wobei auch Elektroden verwendet werden können, die aus anderen Materialtypen hergestellt sind, sofern sie elektrisch leitfähig und als Elektrode geeignet sind. Außerdem können Elektroden verwendet werden, die aus geeigneten Materialien hergestellt sind und deren Oberflächen mit einem Metall bedeckt sind.
  • Ferner können diese Ausführungsform und die erste Ausführungsform kombiniert werden. Die Kombination verhindert noch wirksamer die Korrosion der Elektrode.
  • In der ersten und in der zweiten Ausführungsform wurde der Fall eines Halbleitersubstrats gezeigt, wobei die Erfindung aber auch auf eine Leiterplatte anwendbar ist. Tabelle 1 zeigt die Beispiele der wesentlichen Elemente, falls die Erfindung unter Verwendung eines Leiterplattensubstrats ausgeführt wird, im Vergleich zu dem Fall der Verwendung eines Halbleitersubstrats. Tabelle 1

  • Beispielsweise wird ein Glasepoxidmaterial als Substrat vorgesehen, auf dem eine Kupferverdrahtung und ein Lötmittelresist ausgebildet werden. Nachfolgend wird durch ein stromloses Plattierungsverfahren ein Ni-P-Film (erster Metallabscheidungsfilm) ausgebildet, dessen Dicke größer als die des Lötmittelresistfilms gemacht wird, wobei der Ni-P-Film in der Weise ausgebildet wird, daß er an seinem Umfangsabschnitt auf dem Lötmittelresistfilm liegt. Anschließend wird auf dem Ni- P-Film ein Au-Film (zweiter Metallabscheidungsfilm) ausgebildet. Gemäß dieser Anordnung wird auch dann, wenn durch die Trennung an der Grenzfläche zwischen dem Lötmittelresistfilm und dem Ni-P-Film ein kleiner Zwischenraum entsteht, verhindert, daß eine Au-Plattierungslösung die Kupferverdrahtungselektrode erreichen kann, wodurch diese korrodiert wird.
  • Die Erfindung kann auf andere Substrate als auf ein Halbleitersubstrat und auf ein Leiterplattensubstrat angewendet werden. Beispielsweise ist ein Metallsubstrat oder ein Substrat mit einem Metallfilm, der auf dessen Oberfläche ausgebildet ist, vorgesehen, wobei ein organischer Isolierfilm mit einem Muster ausgebildet wird, durch den das Metallsubstrat oder der Metallfilm teilweise freigelegt wird, worauf auf dem Metallsubstrat oder auf dem Metallfilm an einem Teil davon, der von dem organischen Isolierfilm gemäß dem stromlosen Plattierungsverfahren frei ist, ein erster Metallabscheidungsfilm ausgebildet wird. Daraufhin wird auf dem ersten Metallabscheidungsfilm ein zweiter Metallabscheidungsfilm ausgebildet. Die Erfindung kann auch auf diesen Fall angewendet werden.
  • Die Merkmale und Vorteile der Erfindung können wie folgt zusammengefaßt werden.
  • Gemäß einem Aspekt kann ein erster Metallabscheidungsfilm, der auf einem organischen Isolierfilm ausgebildet ist, verhindern, daß eine zweite Plattierungslösung über einen kleinen Zwischenraum, der zwischen dem organischen Isolierfilm und dem ersten Metallabscheidungsfilm entsteht, eine Elektrode erreicht. Dementsprechend wird die Elektrode nicht durch die Wirkung der zweiten Plattierungslösung korrodiert, wodurch eine Halbleitervorrichtung mit ausgezeichneten elektrischen Eigenschaften und ausgezeichneter Zuverlässigkeit geschaffen werden kann.
  • Gemäß einem weiteren Aspekt kann verhindert werden, daß eine Goldplattierungslösung über den kleinen Zwischenraum, der zwischen einem Polyimidfilm und einem Nickelabscheidungsfilm entsteht, eine Aluminiumelektrode erreicht. Dementsprechend wird die Elektrode nicht durch die Wirkung der Goldplattierungslösung korrodiert, wodurch eine Halbleitervorrichtung mit ausgezeichneten elektrischen Eigenschaften und ausgezeichneter Zuverlässigkeit geschaffen werden kann.
  • Zur weiteren Bezugnahme kann ein Verfahren zur Herstellung einer Halbleitervorrichtung mit den folgenden Schritten: Ausbilden einer Elektrode auf einem Halbleitersubstrat, in dem eine integrierte Halbleiterschaltung ausgebildet ist, wobei die Elektrode mit der integrierten Halbleiterschaltung elektrisch verbunden ist; Ausbilden eines organischen Isolierfilms mit einer Öffnung, durch die die Elektrode freiliegt, auf dem Halbleitersubstrat; Ausbilden eines Anschluß-Unterlagemetallfilms, der einen ersten Metallabscheidungsfilm und einen zweiten Metallabscheidungsfilm enthält, in der Öffnung; und Ausbilden einer Anschlußelektrode auf dem Anschluß-Unterlagemetallfilm; gemäß der Erfindung wie folgt zusammengefaßt werden.
  • Gemäß einem Aspekt umfaßt das Verfahren die folgenden Schritte: Das Ausbilden des Anschluß-Unterlagemetallfilms umfaßt den ersten stromlosen Plattierungsschritt des Tauchens des Halbleitersubstrats in eine erste Plattierungslösung, den Schritt des Reinigens des Halbleitersubstrats mit einem Reinigungsfluid nach dem ersten Plattierungsschritt und den zweiten stromlosen Plattierungsschritt des Tauchens des Halbleitersubstrats in eine zweite Plattierungslösung nach dem Reinigen, wobei ein Temperaturunterschied zwischen der ersten Plattierungslösung, dem Reinigungsfluid und der zweiten Plattierungslösung höchstens 15°C beträgt.
  • Vorzugsweise ist die Elektrode eine Aluminiumelektrode, der organische Isolierfilm ein Polyimidfilm, der erste Metallabscheidungsfilm ein Nickel-Phosphor-Film, die erste Plattierungslösung eine Nickelplattierungslösung, der zweite Metallabscheidungsfilm ein Goldfilm, die zweite Plattierungslösung eine Goldplattierungslösung und das Reinigungsfluid Wasser.
  • Vorzugsweise besitzt die Nickelplattierungslösung eine Temperatur von höchstens 75°C.
  • Vorzugsweise besitzt das Wasser bzw. die Goldplattierungslösung eine Temperatur von wenigstens 65°C.
  • Vorzugsweise betragen die Temperaturen des Polyimidfilms und des Nickel-Phosphor-Films während des Reinigens von dem Tauchen in die Goldplattierungslösung wenigstens 65°C.
  • Gemäß einem Aspekt kann die Trennung an der Grenzfläche zwischen dem organischen Isolierfilm und dem ersten Metallabscheidungsfilm verhindert werden, wodurch die Entstehung des kleineren Zwischenraums verhindert wird. Dementsprechend tritt die zweite Plattierungslösung nicht aus dem kleinen Zwischenraum zwischen dem organischen Isolierfilm und dem ersten Metallabscheidungsfilm ein und erreicht somit nicht die Elektrode. Die Elektrode unterliegt keiner Korrosion, wobei eine Ausbeute verbessert wird.
  • Gemäß einem weiteren Aspekt wird die Trennung an der Grenzfläche zwischen dem Polyimidfilm und dem Ni-P-Film verhindert, wodurch die Erzeugung eines kleinen Zwischenraums verhindert wird. Dementsprechend trifft die Goldplattierungslösung nicht aus dem kleinen Zwischenraum zwischen dem Polyimidfilm und dem Ni-P-Film ein, während die Aluminiumelektrode keiner Korrosion unterliegt, wodurch eine Ausbeute verbessert wird.
  • Offensichtlich sind im Licht der obigen Lehren viele Abwandlungen und Änderungen der Erfindung möglich. Selbstverständlich kann die Erfindung somit im Umfang der beigefügten Ansprüche anders als hier genau beschrieben verwirklicht werden.
  • Die gesamte Offenbarung einer JP 2002-145333, eingereicht am 20. Mai 2002, auf der die Priorität der vorliegenden Anmeldung beruht, einschließlich der Beschreibung, der Ansprüche, der Zeichnung und der Zusammenfassung ist hiermit in ihrer Gesamtheit durch Literaturhinweis eingefügt.

Claims (8)

1. Halbleitervorrichtung, mit:
einer Elektrode (2), die auf einem Halbleitersubstrat (1) ausgebildet ist, das mit einer integrierten Halbleiterschaltung versehen ist, und die mit der integrierten Halbleiterschaltung elektrisch verbunden ist;
einem organischen Isolierfilm (4), der auf dem Halbleitersubstrat (1) ausgebildet ist und eine Öffnung (3) besitzt, durch die die Elektrode (2) freiliegt; und
einer Anschlußelektrode, die, über einem Anschluß-Unterlagemetallfilm auf der Elektrode (2) ausgebildet ist; wobei
der Anschluß-Unterlagemetallfilm einen ersten Metallabscheidungsfilm (6) enthält, der durch ein erstes stromloses Plattierungsverfahren ausgebildet ist, und einen zweiten Metallabscheidungsfilm (7) enthält, der unter Verwendung einer Plattierungslösung, deren Typ sich von dem des ersten stromlosen Plattierungsverfahrens unterscheidet, durch ein zweites stromloses Plattierungsverfahren auf dem ersten Metallabscheidungsfilm ausgebildet ist,
der erste Metallabscheidungsfilm (6) eine größere Dicke als der organische Isolierfilm (4) besitzt, und
der erste Metallabscheidungsfilm (6) so ausgebildet ist, daß ein Umfangsabschnitt (6a) davon auf dem organischen Isolierfilm (4) liegt.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der organische Isolierfilm (4) eine Dicke von 3-14 µm besitzt, während der erste Metallabscheidungsfilm (6) eine Dicke von 4-15 µm besitzt.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Elektrode (2) eine Aluminiumelektrode ist, der organische Isolierfilm (4) ein Polyimidfilm ist und der erste Metallabscheidungsfilm (6) ein Nickel-Phosphor-Film ist, während der zweite Metallabscheidungsfilm (7) ein Goldfilm ist.
4. Verfahren zur Herstellung einer Halbleitervorrichtung mit den folgenden Schritten:
Ausbilden einer Elektrode (2) auf einem Halbleitersubstrat (1), in dem eine integrierte Halbleiterschaltung ausgebildet ist, wobei die Elektrode (2) mit der integrierten Halbleiterschaltung elektrisch verbunden ist;
Ausbilden eines organischen Isolierfilms (4) mit einer Öffnung (3), durch die die Elektrode (2) freiliegt, auf dem Halbleitersubstrat (1);
Ausbilden eines Anschluß-Unterlagemetallfilms, der einen ersten Metallabscheidungsfilm (6) und einen zweiten Metallabscheidungsfilm (7) enthält, in der Öffnung (3); und
Ausbilden einer Anschlußelektrode auf dem Anschluß- Unterlagemetallfilm; wobei
das Ausbilden des Anschluß-Unterlagemetallfilms den ersten stromlosen Plattierungsschritt des Tauchens des Halbleitersubstrats (1) in eine erste Plattierungslösung, den Schritt des Reinigens des Halbleitersubstrats (1) mit einem Reinigungsfluid nach dem ersten Plattierungsschritt und den zweiten stromlosen Plattierungsschritt des Tauchens des Halbleitersubstrats (1) in eine zweite Plattierungslösung nach dem Reinigen umfaßt, und
ein Temperaturunterschied zwischen der ersten Plattierungslösung, dem Reinigungsfluid und der zweiten Plattierungslösung höchstens 15°C beträgt.
5. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Elektrode (2) eine Aluminiumelektrode ist, der organische Isolierfilm (4) ein Polyimidfilm ist, der erste Metallabscheidungsfilm (6) ein Nickel-Phosphor-Film ist, die erste Plattierungslösung eine Nickelplattierungslösung ist, der zweite Metallabscheidungsfilm (7) ein Goldfilm ist, die zweite Plattierungslösung eine Goldplattierungslösung ist und das Reinigungsfluid Wasser ist.
6. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Nickelplattierungslösung eine Temperatur von höchstens 75°C besitzt.
7. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß das Wasser bzw. die Goldplattierungslösung eine Temperatur von wenigstens 65°C besitzen.
8. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 5-7, dadurch gekennzeichnet, daß die Temperaturen des Polyimidfilms und des Nickel-Phosphor-Films während der Reinigung von dem Tauchen in die Goldplattierungslösung wenigstens 65°C betragen.
DE10261460A 2002-05-20 2002-12-31 Halbleitervorrichtung Ceased DE10261460A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002145333A JP2003338516A (ja) 2002-05-20 2002-05-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE10261460A1 true DE10261460A1 (de) 2003-12-11

Family

ID=29417113

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10261460A Ceased DE10261460A1 (de) 2002-05-20 2002-12-31 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US6686660B2 (de)
JP (1) JP2003338516A (de)
KR (1) KR100503940B1 (de)
DE (1) DE10261460A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005265720A (ja) * 2004-03-19 2005-09-29 Nec Corp 電気接点構造及びその形成方法と素子検査方法
JP4778444B2 (ja) * 2004-11-25 2011-09-21 日本電気株式会社 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器
US8653657B2 (en) * 2005-08-23 2014-02-18 Rohm Co., Ltd. Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
JP2007184381A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP2007243031A (ja) * 2006-03-10 2007-09-20 Seiko Epson Corp 配線基板の製造方法
KR100771675B1 (ko) * 2006-03-30 2007-11-01 엘지전자 주식회사 패키지용 인쇄회로기판 및 그 제조방법
US7538429B2 (en) * 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
US8555494B2 (en) * 2007-10-01 2013-10-15 Intel Corporation Method of manufacturing coreless substrate
US8058726B1 (en) 2008-05-07 2011-11-15 Amkor Technology, Inc. Semiconductor device having redistribution layer
US9543262B1 (en) 2009-08-18 2017-01-10 Cypress Semiconductor Corporation Self aligned bump passivation
US8455361B2 (en) * 2010-01-07 2013-06-04 Texas Instruments Incorporated Electroless plating of porous and non-porous nickel layers, and gold layer in semiconductor device
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8552557B1 (en) 2011-12-15 2013-10-08 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8664090B1 (en) 2012-04-16 2014-03-04 Amkor Technology, Inc. Electronic component package fabrication method
US9245862B1 (en) 2013-02-12 2016-01-26 Amkor Technology, Inc. Electronic component package fabrication method and structure
JP5893225B2 (ja) * 2014-01-20 2016-03-23 三菱電機株式会社 半導体素子およびその製造方法、ならびに半導体装置
JP6406975B2 (ja) * 2014-10-24 2018-10-17 三菱電機株式会社 半導体素子および半導体装置
JP2017069381A (ja) 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2018137290A (ja) * 2017-02-20 2018-08-30 トヨタ自動車株式会社 半導体装置
JP7235541B2 (ja) 2019-03-11 2023-03-08 株式会社東芝 半導体装置およびその製造方法
KR20230076151A (ko) * 2021-11-22 2023-05-31 삼성전자주식회사 반도체 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276249A (ja) 1989-04-18 1990-11-13 Seiko Epson Corp 半導体回路バンプの製造方法
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JPH1140745A (ja) 1997-07-17 1999-02-12 Hitachi Ltd 半導体装置およびその半導体装置を組み込んだ電子装置
JPH11214421A (ja) 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法

Also Published As

Publication number Publication date
JP2003338516A (ja) 2003-11-28
US6686660B2 (en) 2004-02-03
KR100503940B1 (ko) 2005-07-26
US20030214038A1 (en) 2003-11-20
KR20030090489A (ko) 2003-11-28

Similar Documents

Publication Publication Date Title
DE10261460A1 (de) Halbleitervorrichtung
DE2839234C2 (de)
DE3330068C2 (de)
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE3016132C2 (de) Verfahren zur Herstellung von gegen Hitzeschockeinwirkung widerstandsfähigen gedruckten Schaltungen
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE102006012322A1 (de) Substrat für eine elektronische Einheit und Verfahren zu deren Herstellung, elektronische Einheit und Verfahren zu deren Herstellung
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE69215377T2 (de) Aufschmeltzlötsverfahren zum bilden von einem löthocker auf einer printplatte
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE102018214495A1 (de) Spulenkomponente und mit einer spulenkomponente ausgestattetes befestigungssubstrat
DE1943519A1 (de) Halbleiterbauelement
DE3700912C2 (de)
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE102006045750B4 (de) Leitendes Klebemittel, dessen Verwendung und Verfahren zu dessen Herstellung
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE102007057370A1 (de) Elektronisches Bauelement
DE102012111472A1 (de) Elektrodenpad, gedruckte Leiterplatte mit einem Elektrodenpad und Verfahren zur Herstellung einer gedruckten Leiterplatte
WO2001076334A1 (de) Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern
DE102018221485A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection