DE3700912C2 - - Google Patents
Info
- Publication number
- DE3700912C2 DE3700912C2 DE3700912A DE3700912A DE3700912C2 DE 3700912 C2 DE3700912 C2 DE 3700912C2 DE 3700912 A DE3700912 A DE 3700912A DE 3700912 A DE3700912 A DE 3700912A DE 3700912 C2 DE3700912 C2 DE 3700912C2
- Authority
- DE
- Germany
- Prior art keywords
- paste
- copper
- electrically conductive
- base plate
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von mehrschichtigen gedruckten
Schaltungen mit integrierten aufgedruckten passiven Bauteilen.
Bisher ist es allgemein üblich, einen Widerstandsschaltkreis
auf einer kupferbeschichteten gedruckten Grundplatte
zu bilden. Hierbei wird ein Widerstand in Form eines separaten
Bauelements an einem gedruckten
Schaltkreis angelötet. Das fertige Produkt
ist deshalb voluminös und teuer, da es viele Verarbeitungsschritte
einschließlich der Kosten für den Widerstand
erfordert. Außerdem ergibt sich bei den bekannten
Verfahren eine niedrige Packungsdichte der gedruckten
Grundplatte, und es ist schwierig, das Gewicht des Produktes
und die Anzahl der Verfahrensschritte zu seiner
Herstellung zu verringern. Da auch ein Lötvorgang nötig
ist, kommt es nicht selten zu Fehlausrichtungen von Leitungen
und falschem Einsetzen von Widerständen.
Um elektrisch
leitfähige Schaltkreise aus mehr als zwei Schichten
an einer Seite der Grundplatte mit geringeren Kosten
vorsehen zu können, muß eine elektrisch leitfähige
Kupferpaste (Kupfer-Leitpaste) benutzt werden, die eine ausgezeichnete
elektrische Leitfähigkeit besitzt, zur Metallplattierung,
insbesondere für eine Kupferplattierung geeignet ist und außerdem
zu geringen Kosten zur Verfügung steht.
Die DE-OS 31 02 015 (entspricht US-PS 43 53 816) beschreibt
eine solche Kupfer-Leitpaste zur Herstellung
von Leiterplatten. Die von der Anmelderin hergestellte
Kupfer-Leitpaste ACP-007 P, auf die nachfolgend noch Bezug
genommen wird, stellt eine Kupfer-Leitpaste gemäß
dieser Druckschrift dar.
Aus der DE-OS 25 58 367
geht ein Verfahren hervor, bei dem
ein dielektrisches Resistmaterial
aus Polybutadien und eine Kupfer-Leitpaste, beispielsweise
aus 20% Phenolharz, 63% Kupferpulver und 17% eines Lösungsmittels
für die Bildung gewünschter Schaltkreise
benutzt wird. Die haftende Paste wird durch ein nichtelektrolytisches
Plattierverfahren bis zu einer Dicke
von 20 µm aufgebaut, und dann wird die plattierte
Paste mit Kupfer überzogen, um elektrisch leitfähige
Schaltkreise in mehr als zwei Schichten auf einer Seite
einer Grundplatte zu erzeugen. Dieses spezielle Verfahren
ist allerdings nie in großtechnischem Maßstab benutzt worden.
Die US-PS 39 09 680 beschäftigt sich mit dem Problem,
wie in einer gedruckten Schaltung die Wanderung von
Silber zwischen zwei Silberkontaktstellen verhindert
werden kann, wenn die beiden Silberkontaktstellen z. B.
mit einem dazwischenliegenden gedruckten Bauteil (Widerstand
oder Kapazität) auf unterschiedlichem Potential
liegen. Zur Lösung des Problems schlägt die Druckschrift
vor, unmittelbar unter bzw. auf das gedruckte Bauteil
eine Unterlageschicht oder eine Bedeckungsschicht einzuziehen.
Diese Schichten werden aus einem isolierenden
Harz hergestellt und enthalten einen organischen Inhibitor
(z. B. eine Amin- oder Azolverbindung).
Die DE-AS 27 14 426 beschreibt ein passives Schaltungsglied
mit zwei in Serie geschalteten Induktivitäten,
welches aus zwei übereinandergelegten und verklebten
Substratplättchen besteht. Auf die Substratplättchen
können noch weitere durch Isolationsschichten getrennte
Leiterbahnlagen aufgebaut werden, wodurch ein mehrschichtiges
Gebilde entsteht, in das auch Kapazitäten
eingebaut sind.
Aufgabe der Erfindung ist es, ein verbessertes Verfahren zur Herstellung von
mehrschichtigen gedruckten Schaltungen zur Verfügung zu stellen, bei dem die
vorstehend geschilderten Nachteile vermieden werden und mit dem wirtschaftlich
und kostengünstig bedruckte Leiterplatten mit guten elektrischen Verbindungen
zwischen den Leiterebenen, insbesondere auch bei Einschluß von integrierten
passiven Bauteilen, erhalten werden.
Diese Aufgabe wird mit einem Verfahren gemäß den Patentansprüchen gelöst.
Die Anmelderin befaßt sich seit Jahren mit der
Entwicklung neuer elektrisch leitfähiger Kupferpasten,
die die vorstehend genannten Nachteile vermeiden, und
hat bereits neue elektrisch leitfähige Kupferpasten zur
industriellen Verwendung zur Verfügung gestellt. Dazu
gehören die Kupferpasten ACP-020, ACP-030 und ACP-007P
der Asahi Chemical Research Laboratory Co., Ltd. Die
elektrisch leitfähige Kupferpaste ACP-020 besteht im wesentlichen
aus 80 Gew.-% Kupferpulver und 20 Gew.-% Kunstharz
und hat eine ausgezeichnete elektrische Leitfähigkeit,
jedoch etwas weniger günstige Löteigenschaften.
Die elektrisch leitfähige Kupferpaste ACP-030
besteht im wesentlichen aus 85 Gew.-% Kupferpulver und
15 Gew.-% Kunstharz und hat eine etwas geringere elektrische
Leitfähigkeit als das Produkt ACP-020, hingegen
ausgezeichnete Löteigenschaften. Die elektrisch leitfähige
Kupferpaste ACP-007P ist eine Verbesserung
der Paste ACP-030 und kann ohne Verwendung eines
Katalysators zur Metallplattierung, beispielsweise einer
chemischen Kupferplattierung benutzt werden. Diese Kupferpaste
hat ausgezeichnete Metallplattiereigenschaften.
Auf dem Kupferbelag einer Grundplatte wird zunächst ein
Schaltkreis in einer ersten Schicht gebildet, anschließend
wird die genannte elektrisch leitfähige Kupferpaste
mit der ausgezeichneten Metallplattiereigenschaft auf
denjenigen Teilen der Schaltkreise der ersten Schicht
aufgetragen, die mit Schaltkreisen einer zweiten Schicht
verbunden werden sollen, welche auf den Schaltkreisen der
ersten Schicht auszubilden sind. Anschließend wird die
elektrisch leitfähige Paste thermisch gehärtet
und danach wird die elektrisch leitfähige Kupferpaste
mit einer Metallplattierung überzogen, um die elektrische
Leitfähigkeit der Kupferpaste bis auf die des Kupferbelages
zu erhöhen. So entstehen die Schaltkreise der zweiten
Schicht auf den Schaltkreisen der ersten Schicht. Damit
wird eine zweilagige Schaltungsplatte geschaffen,
deren Eigenschaften etwa der herkömmlichen zweiseitigen
Schaltungsplatte mit durchgehenden Löchern gleichwertig
sind.
Mit der Erfindung soll auch eine Widerstandsschaltung
auf den Schaltkreisen der zweiten Schicht geschaffen werden.
Hierzu wird auf denjenigen Teilen der Schaltkreise
der zweiten Schicht, die nicht elektrisch miteinander
verbunden sind, eine elektrisch leitfähige Paste mit der
genannten ausgezeichneten elektrischen Leitfähigkeit
aufgetragen und anschließend thermisch gehärtet.
Hierdurch entstehen zwei Anschlüsse, die anschließend
mit einer Widerstandspaste von vorherbestimmtem Widerstandswert
überzogen werden. Danach wird die Widerstandspaste
thermisch gehärtet, so daß auf den
Schaltkreisen der zweiten Schicht ein Widerstandsschaltkreis
entsteht. Auf diese Weise erübrigt sich der herkömmliche
Vorgang der Befestigung des Widerstandes an
der Grundplatte, und es wird ein außerordentlich flacher
Widerstandsschaltkreis erhalten. Abgesehen von der Zuverlässigkeit
des Fertigproduktes, welches ein geringes Gewicht
haben kann, wird auch
die Packungsdichte der
Grundplatte erhöht. Das Fertigprodukt kann außerdem mit
geringeren Kosten hergestellt werden, ohne daß eine Fehlanordnung
von Leitungen oder ein falsches Einsetzen des
Widerstands wie beim herkömmlichen Verfahren überhaupt
möglich ist.
Das genannte spezielle Verfahren zum Herstellen des Widerstandsschaltkreises
auf einer Grundplatte unter Ausbildung
einer Vielzahl erster elektrisch leitfähiger
Schaltkreise eines ersten Schichtbelages auf der Grundplatte
und mindestens eines zweiten elektrisch leitfähigen
Schaltkreises eines zweiten Schichtbelages auf den
ersten elektrisch leitfähigen Schaltkreisen kann so abgewandelt
werden, daß zwischen den ersten und zweiten elektrisch
leitfähigen Schaltkreisen ein Kondensatorschaltkreis
geschaffen wird.
Im folgenden ist die Erfindung mit weiteren vorteilhaften
Einzelheiten anhand schematisch dargestellter Ausführungsbeispiele
näher erläutert,
ein erstes Ausführungsbeispiel der Erfindung ist in den
Fig. 1 bis 9 dargestellt, und zwar zeigt
Fig. 1 eine kupferbeschichtete Grundplatte in senkrechtem
Schnitt;
Fig. 2 die Grundplatte gemäß Fig. 1 mit einem Überzug aus
einem ätzbeständigen Resistmaterial;
Fig. 3 die Grundplatte gemäß Fig. 2 mit durch Ätzen gebildeten
ersten elektrisch leitfähigen Schaltkreisen;
Fig. 4 die Grundplatte gemäß Fig. 3, die mit einem plattierbeständigen
Resistmaterial überzogen ist;
Fig. 5 die Grundplatte gemäß Fig. 4, die mit einer elektrisch
leitfähigen Kupferpaste überzogen ist;
Fig. 6 die Grundplatte gemäß Fig. 5, die durch nichtelektrolytisches
Plattieren mit zweiten, elektrisch
leitfähigen Schaltkreisen versehen ist;
Fig. 7 die Grundplatte gemäß Fig. 6, die mit elektrischen
Anschlüssen aus einer elektrisch leitfähigen
Paste versehen ist;
Fig. 8 die Grundplatte gemäß Fig. 7 mit einem Widerstandsschaltkreis
aus einer Widerstandspaste;
Fig. 9 die Grundplatte mit einem die ganze Oberseite bedeckenden
Überzug als Abschluß der Verfahrensschritte
zum Herstellen der Grundplatte.
Ein zweites Ausführungsbeispiel der Erfindung ist in den
Fig. 10 bis 18 gezeigt, und zwar zeigt
Fig. 10 eine kupferbeschichtete Grundplatte in senkrechtem
Schnitt;
Fig. 11 die Grundplatte gemäß Fig. 10, die mit einem ätzbeständigen
Resistmaterial überzogen ist;
Fig. 12 die Grundplatte gemäß Fig. 11, die durch Ätzen
mit ersten, elektrisch leitfähigen Schaltkreisen
versehen ist;
Fig. 13 die Grundplatte gemäß Fig. 12, die mit einem plattierbeständigen
Resistmaterial überzogen ist;
Fig. 14 die Grundplatte gemäß Fig. 13, die mit einer elektrisch
leitfähigen Kupferpaste überzogen ist;
Fig. 15 die Grundplatte gemäß Fig. 14, die durch chemisches
Kupferplattieren mit einem zweiten, elektrisch
leitfähigen Schaltkreis versehen ist;
Fig. 16 die Grundplatte gemäß Fig. 15, die mit einer dielektrischen
Paste überzogen ist;
Fig. 17 die Grundplatte gemäß Fig. 16, die mit einer elektrisch
leitfähigen Paste zur Schaffung eines
Kondensator-Schaltkreises überzogen ist;
Fig. 18 die Grundplatte gemäß Fig. 17 mit einem die ganze
Oberseite bedeckenden Überzug zum Abschluß der
Verfahrensschritte zum Herstellen der Grundplatte.
Wie Fig. 1 zeigt, ist an einer Grundplatte 1, beispielsweise
aus einem Polymerisat an einer Seite ein Kupferbelag
8 befestigt, so daß sich ein kupferbeschichtetes Substrat
3 ergibt. Auf den Kupferbelag 8 ist außer in Bereichen 3 a,
in denen keine ersten elektrisch leitfähigen Schaltkreise
C 1 gebildet sind, wie in Fig. 3 gezeigt, ein ätzbeständiges
Resistmaterial 7 aufgetragen, welches anschließend
zum Härten erwärmt wird. Das Resistmaterial 7 wird geätzt,
damit eine Vielzahl erster, elektrisch leitfähiger Schaltkreise
C 1 eines ersten Schichtbelages aus dem Kupferbelag
8 entsteht, der, wie Fig. 3 zeigt, in den Bereichen 3 a
entfernt ist. Anschließend wird, wie Fig. 4 zeigt, die
Grundplatte 1 außer in den Bereichen der ersten, elektrisch
leitfähigen Schaltkreise C 1, die mit weiteren
Schaltkreisen elektrisch verbunden werden müssen, ein
plattierbeständiges Resistmaterial 6, beispielsweise das
Produkt CR-2001 der Asahi Chemical Research Laboratory
Co., Ltd. aufgetragen, dessen Zusammensetzung weiter unten angegeben ist. Die genannten zweiten, elektrisch
leitfähigen Schaltkreise C 2 sind auf den ersten, elektrisch
leitfähigen Schaltkreisen auszubilden (wie in
Fig. 6 gezeigt). Um das Resistmaterial 6 zu härten, wird
das Substrat 3 ca. 30 Minuten lang auf eine Temperatur
von ca. 150° C erwärmt.
Anschließend wird durch Siebdruck auf die ersten, elektrisch
leitfähigen Schaltkreise C 1 eine elektrisch leitfähige
Kupferpaste 9 aufgetragen, beispielsweise das Produkt
ACP-007P der Asahi Chemical Research Laboratory Co.,
Ltd. gemäß der US-PS 43 53 816. Das Bedrucken erfolgt so, daß die Schaltkreise in
mindestens zwei Bereiche unterteilt werden, die elektrisch
voneinander isoliert sind, wie Fig. 5 zeigt. Anschließend
erfolgt zum Härten eine Erwärmung auf ca.
150° C während 30 bis 60 Minuten.
Danach wird das kupferbeschichtete Substrat 3 einer Behandlung
zur Vorbereitung des nächsten Plattierverfahrens
unterzogen. Hierzu wird das Substrat 3 etwa einige Minuten
mit einer wäßrigen Ätznatronlauge, die 4-5 Gew.-% Ätznatron
(NaOH) enthält, gesäubert, und danach wird die Oberfläche
wiederum einige Minuten mit einer verdünnten Salzsäure,
die 5-10 Gew.-% Salzsäure (HCl) enthält, behandelt. Dadurch werden
die Kupferteilchen aus dem Bindemittel der elektrisch
leitfähigen Kupferpaste 9 freigelegt, so daß sie Keime
für die nächste Kupferplattierbehandlung bieten. Es sei
noch darauf hingewiesen, daß kein Katalysator nötig ist,
was unter Umständen bei einem nichtelektrolytischen Plattieren
der Fall ist.
Das kupferbeschichtete Substrat 3 wird anschließend in
ein chemisches Kupferplattierbad eingetaucht, um die Oberfläche
der elektrisch leitfähigen Kupferpaste 9 chemisch
mit Kupferbelag zu versehen, d. h. die in Fig. 6 gezeigte
Kupferauflage 10 zu bilden. So entstehen zwei elektrisch
leitfähige Schaltkreise C 2 eines zweiten Schichtbelages,
die mit den ersten, elektrisch leitfähigen Schaltkreisen
C 1 des ersten Schichtbelages elektrisch verbunden
sind. Das Bad zur chemischen Kupferplattierung hat einen
pH-Wert von 11-13 und eine Temperatur von 65-75° C, die
Dicke der Kupferauflage beträgt mehr als 5 µm, die Plattierge
schwindigkeit
beträgt ca. 1,5-3 µm/Std.
Damit sind die zweiten, elektrisch leitfähigen Schaltkreise
C 2 auf einer Seite des kupferbeschichteten Substrats 3
aus der elektrisch leitfähigen Kupferpaste 9 und der Kupferauflage
10 gebildet. Danach werden, wie Fig. 7 zeigt,
die elektrisch isolierten Bereiche der zweiten, elektrisch
leitfähigen Schaltkreise mit einer elektrisch leitfähigen
Paste 19, z. B. einer Silberpaste überzogen, um zwei
elektrische Anschlüsse 20 zu bilden. Danach erfolgt wiederum
eine Wärmebehandlung zum Härten. Wie Fig. 8 zeigt,
wird dann der Bereich zwischen den beiden Anschlüssen 20
der zweiten, elektrisch leitfähigen Schaltkreise C 2 mit
einer elektrischen Widerstand aufweisenden Paste 14 mit
vorherbestimmtem Widerstandswert überzogen, und wiederum
erfolgt eine Wärmebehandlung, damit die Paste hart wird.
So entsteht ein Widerstandsschaltkreis 13 zwischen den
elektrisch isolierten Bereichen der zweiten, elektrisch
leitfähigen Schaltkreise C 2.
Anschließend wird, wie Fig. 9 zeigt, ein äußerer Überzug
11, beispielsweise ein gegen Plattieren beständiges Produkt
wie CR-2001 der Asahi Chemical Research Laboratory Co.,
Ltd. über die ganze verarbeitete Seite des kupferbeschichteten
Substrats 3 aufgetragen und zur Härtung erwärmt.
Damit ist die gedruckte Schaltungsplatte 12 fertig.
Statt der Kupferauflage kann gemäß der Erfindung auf der
elektrisch leitfähigen Kupferpaste 9 eine Plattierung aus
einem Edelmetall, wie Silber oder Gold vorgesehen werden.
Ferner können die ersten und zweiten, elektrisch leitfähigen
Schaltkreise C 1, C 2 auch auf dem Überzug 11 ausgebildet
werden, der anstelle des Kupferbelages 8 auf einer
Seite der Grundplatte 1 als Überzug vorgesehen ist. In
der hier beschriebenen Weise können auf einer Seite der
Grundplatte gemäß der Erfindung Schaltkreise aus mehr als
drei Schichten gebildet werden.
Die elektrisch leitfähige Kupferpaste soll ebenso wie die
einen elektrischen Widerstand aufweisende Paste und die
gegen Plattieren beständige Paste, die alle erfindungsgemäß
benutzt werden, näher erläutert werden.
Hinsichtlich der Paste ACP-007P der Asahi Chemical Research
Laboratory Co., Ltd. gemäß US-PS 43 53 816, die als Beispiel einer
insbesondere zur Kupferplattierung geeigneten, elektrisch
leitfähigen Kupferpaste genannt ist, ist allgemein bekannt,
daß Kupfer leicht oxidiert, insbesondere wenn es
in Form von Pulverpartikeln vorliegt, deren bloße, äußere
Oberfläche vergrößert ist. Im Gegensatz zu der nichtoxidierbaren
Paste aus Edelmetallen ist es deshalb nötig,
eine Paste mit solchen Bestandteilen zu schaffen, daß der
oxidierte Film der Kupferpulverteilchen entfernt und das
erneute Oxidieren der Kupferpartikel vermieden wird. Um
eine leicht zu benutzende und ohne weiteres an einem Basismaterial
zu befestigende, elektrisch leitfähige Kupferpaste
zu erhalten, ist es wichtig, bei der Wahl das Basismaterial,
an dem sie befestigt werden soll, zu berücksichtigen
und die Bestandteile, wie Kupferpulver, Bindemittel,
Sonderzusatz (z. B. Anthrazen, Anthrazencarbonsäure,
Anthradin, Anthranilsäure), Dispergiermittel und Lösungsmittel
sorgfältig zu wählen und ordnungsgemäß zu
vermischen.
Die Kupferteilchen haben je nach ihrem Herstellungsverfahren
unterschiedliche Gestalt. Bei dem elektrolytischen
Verfahren werden Kupferteilchen in großer Reinheit niedergeschlagen
und auch in verzweigter Gestalt. Beim Reduktionsverfahren,
bei dem Oxide durch ein Reduktionsgas reduziert
werden, entstehen die Kupferteilchen in schwammartiger
und poröser Gestalt.
Die im Zusammenhang mit der vorliegenden Erfindung zu
verwendende elektrisch leitfähige Kupferpaste muß folgende
Eigenschaften haben:
- 1. Sie muß durch Siebdruck zur Bildung feiner Muster leicht auftragbar sein.
- 2. Sie muß an der Grundplatte fest haften.
- 3. Sie muß gegen die hohe Temperatur eines Alkalibades beim chemischen Kupferplattieren beständig sein.
- 4. Sie muß an der Kupferplattierung fest haften.
- 5. Ihre Viskosität muß im Verlauf der Zeit unveränderlich sein, damit sie stabil bedruckbar ist.
Um die vorstehend genannten Erfordernisse zu erfüllen,
muß die elektrisch leitfähige Kupferpaste Kupferteilchen
von großer Reinheit in verzweigter Gestalt, wie sie bei
der Elektrolyse niedergeschlagen werden, und/oder von poröser,
schwammiger Gestalt enthalten, wie sie aus Metalloxiden
reduziert werden. Die Kupferteilchen können zu
Flocken weiterverarbeitet werden.
Um den Gehalt an Kupferteilchen in der Paste zu erhöhen,
müssen außerdem Kupferteilchen unterschiedlicher Größen
und Formen zu maximaler Dichte geschüttet werden.
Hinsichtlich des Bindemittels der elektrisch leitfähigen
Kupferpaste ist zu sagen, daß es als Träger für sehr viele
Kupferteilchen und gleichzeitig als wirksamer Haftstoff
an der Grundplatte dienen muß. Außerdem muß das Bindemittel
gegenüber dem Alkalibad bei der chemischen Kupferplattierung
beständig sein.
Es hat sich gezeigt, daß die beste elektrisch leitfähige
Kupferpaste erhalten wurde, wenn sie Epoxyharz mit einem
großen Gehalt an Kupferteilchen enthielt, wobei die Niederschlagsrate
bei der Plattierung und außerdem das Haftvermögen
des plattierten Films erhöht wird.
Die auf der elektrisch leitfähigen Kupferpaste ACP-007P
niedergeschlagene Kupferplattierung ist rötlich braun und
pastenartig und hat eine Viskosität von 300-500 Pas bei
einer Temperatur von 25° C. Das Haftvermögen an einer
kupferbeschichteten Grundplatte und einer Grundplatte aus
Harz ist durch einen Klebebandversuch bestätigt worden.
Außerdem ist das Haftvermögen an der elektrisch leitfähigen
Paste durch den Klebebandversuch bestätigt worden.
Nach einer Lötbadbeanspruchung beträgt die Zugkraft (3 × 3 mm²) mehr als 3 N/mm².
Als elektrische Widerstandspaste wird eine Paste benutzt,
die ein gereinigtes Pulver aus Kohlenstoff oder Graphit
oder dgl. von großer Reinheit als elektrisch leitfähiges
Element und ein hitzehärtbares Harz, wie Epoxy-, Phenol-,
Melamin- oder Acrylharz oder dgl. als Bindemittel enthält
und außerdem ein Lösungsmittel, welches bei hoher
Temperatur langsam verdampft und zum Modifizieren der
Viskosität dient.
Die Kohlenstoff- bzw. Graphitpartikel müssen fein und gleichförmig
sein und eine große Reinheit und hohe Qualität aufweisen.
Sie dürfen nur einen geringen Unterschied
im elektrischen Widerstandswert haben und müssen
mit dem Harz verträglich sein, mit dem sie vermischt
werden sollen.
Ferner darf die
Paste bei normaler Temperatur nicht hart werden, hingegen
rasch härten, wenn sie erhitzt wird. Das Volumen der
hart gewordenen Paste darf sich nicht ändern, und die
Paste muß leicht flexibel sein und gut an der
Grundplatte haften. Ferner muß die Paste gegenüber
Wärme und Feuchtigkeit beständig sein und ohne weiteres
an einem Vor- oder Grundauftrag ebenso wie an einem
Außenauftrag haften.
Hinsichtlich der Eigenschaft des Lösungsmittels ist zu
sagen, daß die Paste bei den aufeinanderfolgenden Bedruckvorgängen
stabilisiert sein muß, d. h. daß sie die
Drucke nicht ausfüllen und den Emulsionsfilm nicht verschlechtern
darf. Außerdem muß die Verdampfungsgeschwindigkeit
des Lösungsmittels bei normaler Temperatur langsam sein
und die Paste darf praktisch kein Wasser absorbieren sowie
keine abrupten Änderungen ihrer Viskosität bei Temperaturen
von ±10° C erfahren. Schließlich darf sie weder bei
normaler Temperatur noch bei Erwärmung Gift
und/oder einen Reizgeruch abgeben.
Die vorstehend genannten Erfordernisse werden von einer
von der Asahi Chemical Research Laboratory Co., Ltd.
entwickelten, einen elektrischen Widerstand aufweisenden
Paste, beispielsweise der Paste mit der Bezeichnung
TU-1K voll erfüllt, deren Zusammensetzung weiter unten angegeben ist. In dieser elektrischen Widerstandspaste
wird ein sehr stark stabilisierter Widerstand aufrechterhalten,
d. h. die Schwankung des Widerstandes
liegt nur bei ca. 0,5% (Löttemperaturen von
240° C und 260° C). Außerdem absorbiert diese Paste nur geringe
Wärmemengen und spricht nicht auf Wärme an, bis die Löttemperatur
erreicht ist; dies zeigen Kurven von
Thermodifferenzanalysen.
Als plattierbeständiges Resistmaterial wird
gemäß der Erfindung beispielsweise das Resistmaterial
CR-2001 der Asahi Chemical Research Laboratory Co., Ltd.
benutzt. Das Resistmaterial wird auf einen ersten Schaltkreis
aufgetragen, der nicht mit einem zweiten, auf dem
ersten auszubildenden Schaltkreis elektrisch verbunden
ist. Deshalb muß das Resistmaterial nicht nur isolierend
wirken sondern auch gegen Alkali beständig sein. Das Resistmaterial
ist so entwickelt worden, daß es
mehr als 4 Stunden einem
Alkalibad von 70° C und einem pH-Wert von 12
standhält.
Ähnlich wie die elektrisch leitfähige Kupferpaste ACP-007P
enthält das Resistmaterial als Hauptbestandteil ein Epoxyharz
und wird durch ein Polyestersieb der Siebfeinheit
180 mesh (0,080 mm) aufgedruckt und dann zum Härten ca.
30 Minuten bei einer Temperatur von 150° erwärmt. Der aufgedruckte
Film hat vorzugsweise eine Dicke von 15-30 µm
und ist gegen Chemikalien und Spannungen beständig. Seine
Haupteigenschaften lassen sich wie folgt beschreiben: das
Resistmaterial haftet ohne weiteres an der Basis, auf die
es aufgetragen wird und an einem Kupferbelag. Ferner ergeben
sich keine Veränderungen, wenn es lange Zeit in ein Alkalibad
mit einem pH-Wert von 12 eingetaucht wird. Das Resistmaterial
ist für die praktische Verwendung günstig,
weil der verwendete Härter keine giftigen Stoffe enthält.
Das Resistmaterial wird durch Siebdruck aufgetragen
und enthält 10 g Härter, bezogen auf einen
Hauptbestandteil von 100 g. Gehärtet wird das Material in
einer gegebenen Zeit (15-30 Minuten) bei einer Temperatur
von 150-200° C.
Das plattierbeständige Resistmaterial hat
eine Oberflächenhärte von
mehr als 8 H (Messung mit einem Bleistift), eine Lösungsbeständigkeit
(in Trichloräthylen) von mehr als 15
Sekunden, eine Beständigkeit gegen Löttemperaturen (260° C) von
mehr als 5 Zyklen, einen Widerstandswert der Oberflächenisolierung
von mehr als 5 × 10¹³ Ω, einen Volumenwiderstandswert
von 1 × 10¹⁴ Ωcm, eine Beständigkeit gegen
Spannung (15 µm) von mehr als 3,5 kV sowie einen dielektrischen
Verlustfaktor (1 MHz) von weniger als 0,03.
CR-2001
Hauptbestandteil des Harzes:
Hauptbestandteil des Harzes:
- a) Epoxyharz vom Kresolnovolacktyp
- b) Magnesiumsilicat als mineralischer Füllstoff
- c) Silicon als Beschichtungs-Zusatzstoff
- d) Butylcarbitol-Lösemittel
Härter:
Guanidinverbindung, Imidazolderivat und Butylcarbitol- Lösemittel.
Guanidinverbindung, Imidazolderivat und Butylcarbitol- Lösemittel.
Mischungsverhältnis: Hauptbestandteil: Härter = 100 g : 10 g.
TU-1K
- a) Phenolharz vom Resoltyp
- b) Magnesiumsilicat als mineralischer Füllstoff
- c) Kohlepulver
- d) Butylcarbitol-Lösemittel
Das vorstehend beschriebene Ausführungsbeispiel der Erfindung
kann so abgewandelt werden, daß auf der Grundplatte
statt des Widerstandsschaltkreises ein Kondensatorschaltkreis
ausgebildet wird.
Fig. 10 zeigt eine Grundplatte 10 A aus einem Polymerisat,
an deren einer Seite ein Kupferbelag 80 befestigt ist, wodurch
ein kupferbeschichtetes Substrat 30 geschaffen ist.
In den Fig. 11 und 12 ist erkennbar, daß der Kupferbelag
80 außer in Bereichen 30 a, in denen keine ersten, elektrisch
leitfähigen Schaltkreise C 10 ausgebildet werden,
mit einem ätzbeständigen Resistmaterial 70 überzogen wird.
Danach wird das Substrat 30 zum Härten erwärmt. Anschließend
wird das Substrat 30 geätzt, um darauf eine Vielzahl
erster, elektrisch leitfähiger Schaltkreise C 10 in einem
ersten Schichtbelag des Kupferbelags 80 auszubilden, der
in den Bereichen 30 a entfernt ist.
Anschließend wird, wie aus Fig. 13 und 14 hervorgeht, ein
plattierbeständiges Resistmaterial 60, beispielsweise das
Produkt CR-2001 der Asahi Chemical Research Laboratory Co.,
Ltd. auf die Grundplatte 10 h außer in Bereichen der ersten,
elektrisch leitfähigen Schaltkreise C 10 aufgetragen, die
mit einem weiteren Schaltkreis elektrisch verbunden werden,
beispielsweise einem zweiten elektrisch leitfähigen
Schaltkreis C 20, wie er in Fig. 15 gezeigt und auf den
ersten, elektrisch leitfähigen Schaltkreisen C 10 ausgebildet
ist. Danach wird das Substrat 30 ca. 30 Minuten lang
auf eine Temperatur von ca. 150° C erwärmt (Härten des Resistmaterials 60).
Anschließend
wird eine elektrisch leitfähige Kupferpaste 90,
z. B. das Produkt ACP-007P der Asahi Chemical Research
Laboratory, Co., Ltd. durch Siebdruck auf das Substrat 30
so aufgetragen, daß mindestens zwei der ersten, elektrisch
leitfähigen Schaltkreise C 10 miteinander elektrisch verbunden
werden. Anschließend wird das Substrat 30 zum Härten
der Kupferpaste 90 30-60 Minuten lang auf eine Temperatur
von ca. 150° C erwärmt.
In diesem Zustand wird das Substrat 30 einer Behandlung
zur Vorbereitung des nächsten Plattiervorganges unterworfen.
Hierzu wird das Substrat 30 etwa einige Minuten lang
mit einer wäßrigen Ätznatronlösung, die 4-5 Gew.-% Ätznatron
(NaOH) enthält, gesäubert. Anschließend erfolgt eine Oberflächenbehandlung
während einiger Minuten mit verdünnter Salzsäure,
die 5-10 Gew.-% Salzsäure (HCl) enthält. Dadurch werden
die Kupferpulverteilchen aus dem Bindemittel der elektrisch
leitfähigen Kupferpaste 90 bloß gelegt und bieten
Keime für den nächsten Kupferplattiervorgang. Es sei
noch darauf hingewiesen, daß hier kein Katalysator nötig
ist, was bei einem nichtelektrolytischen Plattiervorgang
der Fall sein kann.
Anschließend wird das Substrat 30 in ein chemisches Kupferplattierbad
eingetaucht, um die Oberfläche der elektrisch
leitfähigen Kupferpaste 90 mit einem Kupferbelag
zu versehen und dadurch die Kupferauflage 100 zu bilden,
wie Fig. 15 zeigt. Es wird also ein zweiter, elektrisch
leitfähiger Schaltkreis C 20 einer zweiten Beschichtungslage
auf den beiden ersten, elektrisch leitfähigen Schaltkreisen
C 10 so gebildet, daß der zweite Schaltkreis C 20
mit den beiden ersten Schaltkreisen C 10 elektrisch verbunden
ist. Das chemische Kupferplattierbad hat einen pH-
Wert von 11-13 und eine Temperatur von 65-75° C, die
Dicke der Kupferauflage beträgt mehr als 5 µm und die Plattiergeschwindigkeit
ca. 1,5-3 µm/Std.
Danach wird, wie Fig. 16 und 17 zeigen, der erste, elektrisch
leitfähige Schaltkreis C 10, der nicht mit elektrisch
leitfähiger Kupferpaste 90 beschichtet wurde, mit
einer dielektrischen Paste 180 überzogen.
Anschließend wird
das Substrat 30 zum Härten der dielektrischen Paste erwärmt.
Danach wird eine elektrisch leitfähige Paste 190,
z. B. eine Silberpaste auf einen Bereich aufgetragen, der
sich zwischen dem zweiten Schaltkreis C 20 und dem ersten
Schaltkreis C 10 erstreckt, auf den die dielektrische
Paste 180 aufgetragen wurde. Auf diese Weise wird die
Paste 180 mit dem zweiten Schaltkreis C 20 und dem ersten
Schaltkreis C 10 verbunden. Danach wird das Substrat 30
zum Härten der elektrisch leitfähigen Paste 190 erwärmt.
Auf diese Weise wird zwischen dem ersten, elektrisch leitfähigen
Schaltkreis C 10 des ersten Schichtbelags und dem
zweiten, elektrisch leitfähigen Schaltkreis des zweiten
Schichtbelags an einer Seite des kupferplattierten Substrats
30 ein Kondensatorschaltkreis 160
gebildet.
Zuletzt wird, wie Fig. 18 zeigt, ein Überzug 110, beispielsweise
ein plattierbeständiges Resistmaterial
CR-2001 der Asahi Chemical Research Laboratory Co., Ltd.
auf eine Seite des Substrats 30 so aufgetragen, daß es
die ersten, elektrisch leitfähigen Schaltkreise C 10, den
zweiten, elektrisch leitfähigen Schaltkreis C 20 und den
Kondensatorschaltkreis 160 überdeckt. Anschließend
erfolgt eine Erwärmung auf ca. 150° C während
ca. 30 Minuten, um den Überzug 110 zu härten.
So können mehrschichtige Schaltkreise aus ersten und
zweiten Schaltkreisen und einem Kondensatorschaltkreis
ohne weiteres an einer Seite einer
Grundplatte durch entsprechende Kombination subtraktiver
und additiver Verfahren gemäß der Erfindung geschaffen
werden.
Es liegt auf der Hand, daß auf dem Überzug 110 gemäß
Fig. 18 ein oder mehrere weitere Schaltkreise
gebildet werden können, um an einer Seite der Grundplatte
noch mehr Schaltungen zu bilden.
Claims (3)
1. Verfahren zur Herstellung von mehrschichtigen gedruckten
Schaltungen mit integrierten aufgedruckten passiven Bauteilen
unter Anwendung der Verfahrensschritte:
- a) Ausbilden einer ersten Leiterstruktur (C 1) auf einer einseitig kupferbeschichteten Grundplatte mittels Subtraktiv- Technik;
- b) Auftragen eines plattierbeständigen Resistmaterials unter Aussparung von Bereichen der ersten Leiterstruktur (C 1), und thermisches Härten dieses Materials;
- c) Auftragen einer polymeren oxidationsbeständigen Kupfer- Leitpaste zur Herstellung von Verbindungen innerhalb der ersten Leiterstruktur (C 1);
- d) Behandeln der Oberfläche der Grundplatte für mehrere Minuten mit Natronlauge sowie Salzsäure;
- e) Durchführen einer chemischen Kupferplattierung auf der Kupfer-Leitpaste zur Erzeugung einer zweiten Leiterstruktur (C 2);
- f) Auftragen einer Edelmetall-Leitpaste auf Bereichen der zweiten Leiterstruktur (C 2) und Härten dieser Paste zur Herstellung von Kontaktstellen;
- g) Auftragen einer Widerstandspaste zur Herstellung von Verbindungen zwischen den Kontaktstellen, und thermisches Härten dieser Paste.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß sich an Verfahrensschritt e) die Verfahrensschritte anschließen:
- 1) Auftragen einer dielektrischen Paste auf Bereichen der ersten und/oder zweiten Leiterstruktur (C 1, C 2), und thermisches Härten dieser Paste;
- 2) Auftragen einer Edelmetall-Leitpaste zur Herstellung von Verbindungen zwischen der dielektrischen Paste und den Leiterstrukturen (C 1, C 2), sowie thermisches Härten dieser Paste.
3. Verwendung einer Kupfer-Leitpaste aus Epoxyharz mit einem hohen
Gehalt an Kupferteilchen großer Reinheit und unterschiedlichen Größen und Gestalt in einem Verfahren
nach einem der vorhergehenden Ansprüche.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61005643A JPS62163302A (ja) | 1986-01-14 | 1986-01-14 | ポリマ基板に抵抗回路を形成する方法 |
JP564486A JPS62163387A (ja) | 1986-01-14 | 1986-01-14 | 基板に蓄電回路を形成する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3700912A1 DE3700912A1 (de) | 1987-08-06 |
DE3700912C2 true DE3700912C2 (de) | 1989-07-06 |
Family
ID=26339613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873700912 Granted DE3700912A1 (de) | 1986-01-14 | 1987-01-14 | Verfahren zum herstellen elektrischer schaltkreise auf grundplatten |
Country Status (5)
Country | Link |
---|---|
US (1) | US4724040A (de) |
KR (1) | KR900003158B1 (de) |
DE (1) | DE3700912A1 (de) |
FR (1) | FR2593015B1 (de) |
NL (1) | NL8700053A (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4837050A (en) * | 1986-09-30 | 1989-06-06 | Asahi Chemical Research Laboratory Co., Ltd. | Method for producing electrically conductive circuits on a base board |
JPS63141388A (ja) * | 1986-12-03 | 1988-06-13 | 東芝ライテック株式会社 | 厚膜回路基板の製造方法 |
DE3837950A1 (de) * | 1988-11-09 | 1990-05-17 | Akyuerek Altan | Schaltungsanordnung und verfahren zur herstellung einer derartigen schaltungsanordnung |
FI113937B (fi) * | 1989-02-21 | 2004-06-30 | Tatsuta Electric Wire & Gable | Painettu piirilevy ja menetelmä sen valmistamiseksi |
US4991285A (en) * | 1989-11-17 | 1991-02-12 | Rockwell International Corporation | Method of fabricating multi-layer board |
US5347258A (en) * | 1993-04-07 | 1994-09-13 | Zycon Corporation | Annular resistor coupled with printed circuit board through-hole |
KR19980081191A (ko) * | 1997-04-08 | 1998-11-25 | 모리시다요이치 | 도전성 페이스트 및 그 제조방법과 그것을 이용한 프린트 배선기판 |
WO2000078106A1 (en) * | 1999-06-14 | 2000-12-21 | Hadco Santa Clara, Inc. | Printed circuit board with a non-discrete capacitive element and method of manufacture |
US6317023B1 (en) * | 1999-10-15 | 2001-11-13 | E. I. Du Pont De Nemours And Company | Method to embed passive components |
KR20020066005A (ko) * | 2001-02-08 | 2002-08-14 | 황선우 | 인쇄회로기판의 코팅방법 |
DE10230712B4 (de) * | 2002-07-08 | 2006-03-23 | Siemens Ag | Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger |
JP4157468B2 (ja) * | 2003-12-12 | 2008-10-01 | 日立電線株式会社 | 配線基板 |
TW200601492A (en) * | 2004-06-30 | 2006-01-01 | Yu-Nung Shen | Routing material and manufacturing method thereof |
WO2020110271A1 (ja) * | 2018-11-29 | 2020-06-04 | 日立化成株式会社 | 接合体及び半導体装置の製造方法、並びに接合用銅ペースト |
WO2020133421A1 (zh) * | 2018-12-29 | 2020-07-02 | 深南电路股份有限公司 | 多样化装配印刷线路板及制造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3560256A (en) * | 1966-10-06 | 1971-02-02 | Western Electric Co | Combined thick and thin film circuits |
US3761860A (en) * | 1970-05-20 | 1973-09-25 | Alps Electric Co Ltd | Printed circuit resistor |
US3909680A (en) * | 1973-02-16 | 1975-09-30 | Matsushita Electric Ind Co Ltd | Printed circuit board with silver migration prevention |
JPS5210568A (en) * | 1974-12-28 | 1977-01-26 | Hideo Machida | Method of manufacturing multilayered printed wiring substrate |
DE2714426C3 (de) * | 1977-03-31 | 1981-02-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Als Tiefpaß- oder als Laufzeitglied ausgebildetes passives Schaltungsglied |
JPS5469768A (en) * | 1977-11-14 | 1979-06-05 | Nitto Electric Ind Co | Printing circuit substrate with resistance |
JPS56103260A (en) * | 1980-01-22 | 1981-08-18 | Asahi Kagaku Kenkyusho:Kk | Conductive paint containing copper powder |
DE3024030A1 (de) * | 1980-06-26 | 1982-01-14 | Siemens AG, 1000 Berlin und 8000 München | Rc-netzwerk in form einer folienschaltung |
JPS5817651A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Ltd | 多層回路板とその製造方法 |
JPS59144162A (ja) * | 1983-02-08 | 1984-08-18 | Nec Corp | 薄膜回路の製造方法 |
-
1986
- 1986-12-11 US US06/940,733 patent/US4724040A/en not_active Expired - Fee Related
-
1987
- 1987-01-12 NL NL8700053A patent/NL8700053A/nl not_active Application Discontinuation
- 1987-01-13 KR KR1019870000191A patent/KR900003158B1/ko not_active IP Right Cessation
- 1987-01-13 FR FR878700273A patent/FR2593015B1/fr not_active Expired
- 1987-01-14 DE DE19873700912 patent/DE3700912A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2593015B1 (fr) | 1989-12-08 |
NL8700053A (nl) | 1987-08-03 |
KR870007645A (ko) | 1987-08-20 |
FR2593015A1 (fr) | 1987-07-17 |
KR900003158B1 (ko) | 1990-05-09 |
DE3700912A1 (de) | 1987-08-06 |
US4724040A (en) | 1988-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3700910C2 (de) | ||
DE3786600T2 (de) | Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung. | |
EP0361193B1 (de) | Leiterplatte mit einem spritzgegossenen Substrat | |
DE4292563C1 (de) | Verfahren zur Metallisierung von Substraten unter Verwendung einer Verarmungsreaktions-Metalloxid-Reduzierung | |
DE3782522T2 (de) | Leitfaehige kupferpastenzusammensetzung. | |
DE4125879C2 (de) | Leiterplatten und Verfahren zu ihrer Herstellung | |
DE69228781T2 (de) | Metallische Widerstandsschichten und Verfahren zu ihrer Herstellung | |
DE3151512C2 (de) | ||
DE3700912C2 (de) | ||
DE3913966B4 (de) | Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung | |
DE60130199T2 (de) | Verfahren zur bildung einer hochfrequenzantenne aus leitfähigen tinten | |
DE3751323T2 (de) | Gedruckte Leiterplatten eingerichtet zur Verhinderung elektromagnetischer Interferenz. | |
DE3150880A1 (de) | "leitende paste und verfahren zu ihrer herstellung" | |
DE19645854A1 (de) | Verfahren zur Herstellung von Leiterplatten | |
DE69030867T2 (de) | Verfahren zur Herstellung einer anisotrop leitenden Folie | |
DE102004032903B4 (de) | Leitfähiges Pulver und Verfahren zur Herstellung desselben | |
DE1817434C3 (de) | Verfahren zur Herstellung einer elektrischen Leitungsanordnung | |
EP0016925B1 (de) | Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten | |
DE10297325T5 (de) | Spannungsveränderliches Trägermaterial | |
DE69921893T2 (de) | Leitfähige Pastenzusammensetzung zum Füllen | |
EP0549791B1 (de) | Mehrlagenleiterplatte und verfahren zu ihrer herstellung | |
DE3631632C2 (de) | ||
DE4340718A1 (de) | Elektronikkomponente | |
DE102006045750A1 (de) | Leitendes Klebemittel, Verfahren zu dessen Herstellung und Klebeverbindungs-Verfahren | |
DE2411988A1 (de) | Metallisierungspaste und ihre verwendung fuer die herstellung von nicht unterbrochenen mustern auf unterlagen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |