DE10117383A1

DE10117383A1 - Schaltungsanordnung

Info

Publication number: DE10117383A1
Application number: DE2001117383
Authority: DE
Inventors: Hans Altrichter; Mario Motz
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-04-06
Filing date: 2001-04-06
Publication date: 2002-10-17
Anticipated expiration: 2021-04-07
Also published as: DE10117383B4

Abstract

Erfindungsgemäß wird eine Schaltungsanordnung 1 zur Umwandlung eines Eingangssignals in ein binäres Ausgangssignal bereitgestellt, die zumindest einen Komparator 2, zumindest eine Referenzwerteinheit 3, zumindest eine Logikeinheit 4 und zumindest eine Takteinheit 5 aufweist, wobei die Referenzwerteinheit 3 gesteuert durch die Takteinheit dem Komparator 2 zumindest zwei Referenzwerte unabhängig von dem Zustand der Logikeinheit 4 bereitstellt, der Komparator 2 das Eingangssignal mit den Referenzwerten vergleicht und die Logikeinheit 4 gesteuert durch die Takteinheit 5 die Ergebnisse der Vergleiche zwischen dem Eingangssignal und den Referenzwerten zu dem binären Ausgangssignal verarbeitet.

Description

Die vorliegende Erfindung betrifft eine

Schaltungsanordnung. Die vorliegende Erfindung betrifft insbesondere eine Schaltungsanordnung zur Umwandlung eines Eingangssignals in ein binäres Ausgangssignal.

Betreibt man einen Operationsverstärker, wie in Fig. 6a gezeigt, ohne Gegenkopplung, so erhält man einen Komparator.

Die Ausgangsspannung eines derartigen Komparators beträgt: U_amax für U₁ < U₂ und U_amin für U₁ < U₂ (siehe Fig. 6b). Aufgrund der in der Regel hohen Verstärkung von Operationsverstärkern spricht die in Fig. 6a gezeigte Schaltung auf sehr kleine Spannungsdifferenzen U₁-U₂ an. Sie eignet sich daher zum Vergleich zweier Spannungen mit hoher Präzision. Legt man eine der Spannungen U₁ oder U₂ auf einen festen Referenzwert, so erhält man einen Komparator, der eine Eingangsspannung mit dem Referenzwert vergleicht.

Um die Ausgangsspannung besser gegenüber zufälligen Schwankungen (Rauschen) der Eingangsspannung zu schützen, werden häufig Komparatoren eingesetzt, bei denen die Ein- und Ausschaltpegel nicht zusammenfallen sondern sich um eine Schalthysterese unterscheiden (Schmitt-Trigger). Ein derartiger Schmitt-Trigger ist in Fig. 7a gezeigt. Steigt die Eingangsspannung von negativen Werten kommend an, so erfolgt beim Erreichen der Einschaltschwelle U_eein am Ausgang ein sofortiger Wechsel der Ausgangsspannung von U_amin nach U_amax. Sinkt die Eingangsspannung wieder, so bleibt der Ausgang auf der Ausgangsspannung U_amax auch wenn die Einschaltschwelle U_eein unterschritten wird. Erst wenn bei fallenden Werten von U_e die Ausschaltschwelle U_eaus erreicht wird, geht die Ausgangsspannung wieder auf U_amin zurück (siehe Fig. 7b) Den Unterschied zwischen der Einschaltschwelle: Ueein und der Ausschaltschwelle Ueaus bezeichnet man Schalthysterese ΔU_e. Bei dem in Fig. 7a gezeigten Schmitt-Trigger wird die Schalthysterese dadurch erzeugt, daß man den Ausgang des Operationsverstärkers über den Widerstand R₂ auf den nicht invertierenden Eigang des Operationsverstärkers zurückführt. Bei dem in Fig. 7a gezeigten Schmitt-Trigger ist die Einschaltschwelle Ueein durch - R₁/R₂ Uamin bzw. die Ausschaltschwelle Ueaus durch - R₁/R₂ U_amax gegeben. Dementsprechend ergibt sich die Schalthysterese ΔU_e zu R₁/R₂ (U_amax - U_amin).

Schmitt-Trigger werden beispielsweise bei der Auswertung von Sensorsignalen eingesetzt. Sensoren im Schalterbetrieb wandeln das Nutzsignal durch einen Komparator mit Hysterese (Schmitt-Trigger) in ein binäres Ausgangssignal aus. Eine derartige Anwendung eines Schmitt-Triggers ist beispielsweise in dem US Patent 5,619,137 gezeigt. Der Schmitt-Trigger fragt immer genau eine der beiden, die Hysterese bildenden Schwellen in Abhängigkeit seines Ausgangszustandes (direkte positive Rückkopplung) ab, d. h. wenn das Signal kleiner als die tiefere Schwelle war, ob die höhere Schwelle überschritten wurde, und wenn das Signal höher als die höhere Schwelle war, ob die tiefere unterschritten wurde. Dem Signal überlagerte Störungen, die kleiner als der Betrag der Hy sterese sind, fuhren nicht zu einer Umschaltung des Ausgangs, Störungen, die größer als der Betrag der Hysterese sind, können (in Abhängigkeit der Störungsdauer und der Schaltgeschwindigkeit des Komparators) zu zeitweilig falschen Schaltzuständen führen.

Die Hysterese muß daher den Einsatzbedingungen entsprechend groß gewählt werden oder das zu verarbeitende Signal entsprechend gut tiefpaßgefiltert werden, um ein störungsbedingtes Umschalten des Ausgangs zu vermeiden. Leider sind diese beiden Möglichkeiten jeweils mit schwerwiegenden Nachteilen verbunden. Wird das zu verarbeitende Signal zuerst mit Hilfe eines Tiefpasses gefiltert, werden hohe Frequenzen unterdrückt und können daher nicht mehr ausgewertet werden. Weiterhin muß für das Tiefpaßfilter eine entsprechende Chipfläche zur Verfügung gestellt werden. Leider zeichnen sich gute Tiefpaßfilter durch einen erheblichen Flächenbedarf aus, was die Kosten der Gesamtschaltung deutlich erhöht. Wird hingegen die Schalthysterese sehr groß gewählt, so kommt es zu Störungen in der eigentlichen Signalverarbeitung, da auch Änderungen des zu verarbeitenden Signals, die nicht auf zufällige Störungen zurückzuführen sind, nicht mehr zu einer Änderung der Ausgangsspannung führen.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung zur Umwandlung eines Eingangssignals in eine binäres Ausgangssignal bereitzustellen, welche die genannten Nachteile des Standes der Technik vermindert bzw. ganz vermeidet. Der vorliegenden Erfindung liegt insbesondere die Aufgabe zugrunde, eine Schaltungsanordnung zur Umwandlung eines Eingangssignals in ein binäres Ausgangssignal bereitzustellen, welche eine gute Störunterdrückung sowie eine geringen Platzbedarf aufweist.

Diese Aufgabe wird von der Schaltungsanordnung zur Umwandlung eines Eingangssignals in eine binäres Ausgangssignal gemäß des unabhängigen Patentanspruchs 1 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen.

Erfindungsgemäß wird eine Schaltungsanordnung zur Umwandlung eines Eingangssignals in ein binäres Ausgangssignal bereitgestellt, die zumindest einen Komparator, zumindest eine Referenzwerteinheit, zumindest eine Logikeinheit und zumindest eine Takteinheit aufweist, wobei die Referenzwerteinheit gesteuert durch die Takteinheit dem Komparator zumindest zwei Referenzwerte unabhängig von dem Zustand der Logikeinheit bereitstellt, der Komparator das Eingangssignal mit den Referenzwerten vergleicht und die Logikeinheit gesteuert durch die Takteinheit die Ergebnisse der Vergleiche zwischen dem Eingangssignal und den Referenzwerten zu dem binären Ausgangssignal verarbeitet.

Die vorliegende Erfindung basiert auf der Erzeugung von zusätzlicher Information durch zeitlich gesteuerte Einzelabfrage der Referenzwerte und der Auswertung dieser Information in einer nachfolgenden Logik. Dabei müssen die Referenzwerte nicht notwendigerweise verschieden sein. Auch eine mehrmalige Abfrage des selben Referenzwertes ist möglich. Die erfindungsgemäße Schaltungsanordnung besitzt den Vorteil, daß sich Störungen weniger auswirken können, weil keine direkte Rückkopplung von der Logikeinheit auf den Komparator existiert.

Gemäß einer bevorzugten Ausführungsform verarbeitet die Logikeinheit die Ergebnisse der Vergleiche zwischen dem Eingangssignal und den Referenzwerten unter Berücksichtigung des bisherigen Ausgangssignals zu dem binären Ausgangssignal. Dementsprechend wird durch die Einbeziehung des bisherigen Ausgangssignals (Schaltausgangszustandes) ein Schaltverhalten mit Hysterese mit Hilfe digitaler Logik realisiert. Die Realisierung eines Schaltverhaltens mit Hysterese hat gegenüber einem Schaltverhalten ohne Hysterese aber mit dann notwendigem, zusätzlichen Filter für das Eingangssignal grundsätzlich den Vorteil, daß eine gute Störunterdrückung bei geringer zeitlicher Verzögerung gewährleistet werden kann. Dies ist besonders bei der Anwendung in Low-Power- Sensoren von besonderem Nutzen, weil jene immer nur eine sehr kurze Arbeitsphase gegenüber einer langen Standby-Phase haben, womit sich eine große Verzögerung besonders ungünstig auswirken würde.

Die erfindungsgemäße Schaltungsanordnung aus einer von einem zentralen Takt gesteuerten Referenzwertabfrage und der logischen Kombination der Ergebnisse ermöglicht insbesondere die Integration von Algorithmen zur Fehlerunterdrückung. Damit ist es denn beispielsweise denkbar trotz erheblicher Störungen eine relativ kleine Hysterese einzustellen. Die Funktion des Systems ermöglicht eine bessere Störunterdrückung als ein einfacher Schmitt-Trigger, weil spezielle Filtereigenschaften, die in digitaler Schaltungstechnik platzsparend aufgebaut werden können, realisiert werden können. Um eine vergleichbare Störunterdrückung mit einem analogen Filter zu realisieren wäre eine unvergleichlich größere Chipfläche nötig.

Gemäß einer weiteren bevorzugten Ausführungsform nehmen die Referenzwerte zumindest zwei unterschiedliche Werte an und die Logikeinheit überprüft, ob die Vergleiche das Ergebnis liefern, daß das Eingangssignal sowohl größer als der Größte der Referenzwerte als auch kleiner als der Kleinste der Referenzwerte ist. Bei dieser Ausführungsform führt die Logikeinheit eine Art Plausibilitätscheck durch. Dabei wird untersucht, ob der an sich unmögliche Fall eingetreten ist, daß ein erster Vergleich ein Ergebnis "größer als oberer Referenzwert" und ein weiterer Vergleich ein Ergebnis "kleiner als unterer Referenzwert" geliefert hat. In diesem Fall wird bevorzugt kein neues Ausgangssignal gebildet, sondern das bisherige Ausgangssignal beibehalten.

Gemäß einer weiteren bevorzugten Ausführungsform nehmen die Referenzwerte zumindest zwei unterschiedliche Werte an und die Logikeinheit wählt das Ausgangssignal aus, das sich entsprechend einer Mehrheit der Vergleichsergebnisse ergibt. Bei dieser Ausführungsform arbeitet die Logikeinheit im Sinne einer "Mehrheitsentscheidung", bei der mehrere Vergleichsergebnisse kombiniert werden und derjenige Zustand als der Aktuelle ausgegeben wird, der von der Mehrheit angenommen wurde.

Gemäß einer weiteren bevorzugten Ausführungsform nehmen die Referenzwerte zumindest zwei unterschiedliche Werte an und die Logikeinheit wählt das Ausgangssignal aus, das sich entsprechend dem gleitenden Mittelwert der Vergleichsergebnisse ergibt.

Bevorzugt weist die Logikeinheit Speicher für die Ergebnisse der Vergleiche zwischen dem Eingangssignal und den Referenzwerten und für das bisherige Ausgangssignal auf. Dabei ist es insbesondere bevorzugt, wenn die Speicher als Flip-Flops ausgebildet sind, die von der Takteinheit gesteuert werden.

Bevorzugt weist der Komparator eine Eingangsstufe und zumindest einen Operationsverstärker auf. Dabei ist es insbesondere bevorzugt, wenn die Eingangsstufe einen Differenzverstärker aufweist. Weiterhin ist es bevorzugt, wenn die Referenzwerteinheit zumindest eine Stromquelle aufweist. Dabei ist es bevorzugt, wenn die Referenzwerteinheit mit zumindest einem Referenzwerteingang des Komparators verbunden ist. Weiterhin ist es insbesondere bevorzugt, wenn die Referenzwerteinheit mit der Eingangsstufe des Komparators verbunden ist.

Die Erfindung wird nachfolgend anhand von Figuren der Zeichnung näher dargestellt. Es zeigen:

Fig. 1 eine schematische Darstellung einer ersten Ausführungsform der erfindungsgemäßen Schaltungsanordnung,

Fig. 2 einen schematischen Vergleich der Signalverläufe zwischen der erfindungsgemäßen Schaltungsanordnung und einem Schmitt-Trigger nach dem Stand der Technik,

Fig. 3 eine detailliertere Darstellung einer Ausführungsform der erfindungsgemäßen Schaltungsanordnung,

Fig. 4 eine schematische Darstellung der zeitlichen Abfolge der Taktsignale SW, SWq und Q,

Fig. 5 eine schematische Darstellung des Komparators und der Referenzwerteinheit aus Fig. 3,

Fig. 6a eine schematische Darstellung eines Komparators nach dem Stand der Technik,

Fig. 6b eine schematische Darstellung der Übertragungskennlinie des Komparators aus Fig. 6a,

Fig. 7a eine schematische Darstellung eines Schmitt- Triggers nach dem Stand der Technik,, und

Fig. 7b eine schematische Darstellung der Übertragungskennlinie des eines Schmitt- Triggers aus Fig. 7a.

Fig. 1 zeigt eine schematische Darstellung einer ersten Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Umwandlung eines Eingangssignals in eine binäres Ausgangssignal. Die erfindungsgemäße Schaltungsanordnung 1 zur Umwandlung eines Eingangssignals in eine binäres Ausgangssignal weist Komparator 2, eine Referenzwerteinheit 3, eine Logikeinheit 4 und eine Takteinheit 5 auf. Dabei stellt die Referenzwerteinheit 3 zeitlich gesteuert durch die Takteinheit 5 dem Komparator 2 zwei Referenzwerte bereit. Der Komparator 2 vergleicht das Eingangssignal mit den Referenzwerten und gibt die Ergebnisse dieser Vergleiche an die Logikeinheit 4 weiter. Die Logikeinheit 4, welche ebenfalls durch die Takteinheit 5 gesteuert wird, verarbeitet die Ergebnisse der Vergleiche zwischen dem Eingangs signal und den Referenzwerten zu dem binären Ausgangssignal.

Die Logikeinheit 4 verarbeitet die Ergebnisse der Vergleiche zwischen dem Eingangssignal und den Referenzwerten unter Berücksichtigung des bisherigen Ausgangssignals zu dem binären Ausgangssignal. Dementsprechend wird durch die Einbeziehung des bisherigen Ausgangssignals ein Schaltverhalten mit Hysterese mit Hilfe digitaler Logik realisiert. Die Realisierung eines Schaltverhaltens mit Hysterese hat gegenüber einem Schaltverhalten ohne Hysterese aber mit dann notwendigem, zusätzlichen Filter für das Eingangssignal grundsätzlich den Vorteil, daß eine gute Störunterdrückung bei geringer zeitlicher Verzögerung gewährleistet werden kann. Dies ist besonders bei der Anwendung in Low-Power-Sensoren von besonderem Nutzen, weil jene immer nur eine sehr kurze Arbeitsphase gegenüber einer langen Standby-Phase haben, womit sich eine große Verzögerung besonders ungünstig auswirken würde.

In der vorliegenden Ausführungsform nehmen die Referenzwerte zwei unterschiedliche Werte an und die Logikeinheit 4 überprüft, ob die Vergleiche das Ergebnis liefern, daß das Eingangssignal sowohl größer als der Größte der Referenzwerte als auch kleiner als der Kleinste der Referenzwerte ist. Bei dieser Ausführungsform führt die Logikeinheit 4 eine Art Plausibilitätscheck durch. Dabei wird untersucht, ob der an sich unmögliche Fall eingetreten ist, daß ein erster Vergleich ein Ergebnis "größer als oberer Referenzwert" und ein weiterer Vergleich ein Ergebnis "kleiner als unterer Referenzwert" geliefert hat. In diesem Fall wird bevorzugt kein neues Ausgangssignal gebildet, sondern das bisherige Ausgangssignal beibehalten.

Fig. 2 zeigt einen schematischen Vergleich der Signalverläufe zwischen der erfindungsgemäßen Schaltungsanordnung und einem Schmitt-Trigger nach dem Stand der Technik.

Die erste Kurve I zeigt eine Folge des gesampelten analogen Eingangssignals, die zweite Kurve II das gesampelte Ausgangssignal eines gewöhnlichen Schmitt-Triggers und, zum Vergleich, die dritte Kurve III das gesampelte Ausgangssignal der erfindungsgemäßen Schaltungsanordnung. Das Eingangssignal ist bis auf eine Ausnahme, die durch eine Störung bedingt ist, immer größer als die obere Hystereseschwelle des Schmitt-Triggers bzw. höher als der obere Referenzwert der erfindungsgemäßen Schaltungsanordnung. Das Ausgangssignal des Schmitt-Triggers ist demzufolge immer digital "high" und nur "low" bei dem gestörten Wert des Eingangssignals. Aufgrund der starken Störung liefert ein herkömmlichen Schmitt-Trigger somit den falschen Ausgangswert "low", der nicht dem ungestörten Eingangssignal entspricht. Dieses Verhalten liegt darin begründet, daß ein herkömmlicher Schmitt-Trigger immer unmittelbar auf das Eingangssignal reagiert.

Die digitale Störunterdrückung, hier in Form eines Plausibilitätschecks, faßt für ein Ausgangssignal zwei gesampelte Eingangswerte zusammen. Die Logikeinheit vergleicht den ersten Eingangswert mit dem ersten Referenzwert und den zweiten Eingangswert mit dem zweiten Referenzwert. Die Logikeinheit erkennt somit, daß es sich bei dem niedrigen Wert des Eingangssignals um eine Störung handelt, da das nahezu "gleichzeitige" Überschreiten des oberen Referenzwerts und Unterschreiten der unteren Referenzwerts nur durch eine Störung und nicht durch eine "reale" Veränderung des Eingangssignals hervorgerufen werden kann. Dementsprechend ignoriert die Logikeinheit 4 den gestörten Eingangswert und der bisherige Ausgangszustand wird beibehalten.

Fig. 3 zeigt eine detailliertere Darstellung einer Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Umwandlung eines Eingangssignals in eine binäres Ausgangssignal. Die erfindungsgemäße Schaltungsanordnung 1 zur Umwandlung eines Eingangssignals in eine binäres Ausgangssignal weist Komparator 2, eine Referenzwerteinheit 3, eine Logikeinheit 4 und eine Takteinheit 5 auf. Dabei stellt die Referenzwerteinheit 3 zeitlich gesteuert durch die Takteinheit 5 dem Komparator 2 zwei Referenzwerte bereit. Der Komparator 2 vergleicht das Eingangssignal mit den Referenzwerten und gibt die Ergebnisse dieser Vergleiche an die Logikeinheit 4 weiter. Die Logikeinheit 4, welche ebenfalls durch die Takteinheit 5 gesteuert wird, verarbeitet die Ergebnisse der Vergleiche zwischen dem Eingangssignal und den Referenzwerten zu dem binären Ausgangssignal.

Um die logische Verarbeitung der vom Komparator 2 gelieferten Vergleichsergebnisse durchführen zu können, weist die Logikeinheit 4 in der vorliegenden Ausführungsform drei UND-Glieder 41, 42 und 43, ein ODER-Glied 44, drei Speicher 45, 46 und 47 sowie zwei NICHT-Glieder 48 und 49 auf. Dabei sind die drei Speicher 45, 46 und 47 als Flip-Flops realisiert.

Gesteuert durch die Taktsignale SW und SWq vergleicht der Komparator 2 das Eingangssignal mit den Referenzwerten. Ist das Taktsignal SW aktiv, vergleicht der Komparator 2 das Eingangssignal mit dem unteren Referenzsignal. Das Ergebnis dieses Vergleich wird zusammen mit dem bisherigen Ausgangssignal dem UND-Glied 41 zugeführt, welches das Ergebnis an den Speicher 45 überträgt. Der Speicher 45 speichert somit das Ergebnis der Abfrage "Ist das Eingangssignal größer als der untere Referenzwert und ist das bisherige Ausgangssignal gleich "1"".

Ist das Taktsignal Swq aktiv, vergleicht der Komparator 2 das Eingangssignal mit dem oberen Referenzsignal. Das Ergebnis dieses Vergleich wird dem Speicher 46 zugeführt. Der Speicher 46 speichert somit das Ergebnis der Abfrage "Ist das Eingangssignal größer als der obere Referenzwert". Die Inhalte der Speicher 45 und 46 werden anschließend über das ODER-Glied 44 dem Speicher 47 sowie einer Einheit zur Störungserkennung zugeführt, welche sich aus den UND-Gliedern 42 und 43 sowie den NICHT-Glieder 48 und 49 zusammensetzt. Gesteuert durch das Taktsignal Q erkennt die Einheit zur Störungserkennung ob ein nahezu "gleichzeitiges" Überschreiten des oberen Referenzwerts und Unterschreiten der unteren Referenzwerts vorliegt. Eine schematische Darstellung der zeitlichen Abfolge der Taktsignale SW, SWq und Q ist in Fig. 4 gezeigt. In Abhängigkeit der Ergebnisse des ODER- Glieds 44 und der Einheit zur Störungserkennung gibt der Speicher 47 schließlich ein Ausgangssignal aus, welches wiederum dem UND-Glied 41 zugeführt wird.

Fig. 5 zeigt eine schematische Darstellung des Komparators 2 und der Referenzwerteinheit 3 aus Fig. 3. Der Komparator 2 umfaßt eine Eingangsstufe 21 und eine nachfolgende Verstärkerstufe 22. Dabei ist die Eingangsstufe 21 als ein Differenzverstärker mit den Transistoren 23 und 24 aufgebaut. Die Transistoren 23 und 24 sind über die Widerstände 25 und 26 mit einem Bezugspotential, beispielsweise Masse, verbunden. Zwischen dem Transistor 23 und dem Widerstand 25 bzw. zwischen dem Transistor 24 und dem Widerstand 26 sind Anschlüsse (Referenzwerteingänge) angeordnet, welche die Eingangsstufe 21 mit der Referenzwerteinheit 3 verbinden.

Die Referenzwerteinheit 3 umfaßt zwei Stromquellen 31 und 32 sowie die Schaltern SW1 und SW2. Dabei werden die Schalter SW1 und SW2 von den Taktsignalen SW und SWq gesteuert. Ist das Taktsignal SW aktiv und damit der Schalter SW1 geschlossen, wird durch die Stromquelle 31 ein Strom in den Widerstand 25 eingeprägt, so daß ein Spannungsabfall über den Widerstand 25 erzeugt. Dieser Spannungsfall führt zur Einstellung des unteren Referenzwerts für den Komparator 2. Ist das Taktsignal SWq aktiv und damit der Schalter 34 geschlossen, wird durch die Stromquelle 32 ein Strom in den Widerstand 26 eingeprägt, so daß ein Spannungsabfall über den Widerstand 26 erzeugt. Dieser Spannungsfall führt zur Einstellung des oberen Referenzwerts für den Komparator 2.

Claims

1. Schaltungsanordnung (1) zur Umwandlung eines Eingangssignals in eine binäres Ausgangssignal mit zumindest einem Komparator (2), zumindest einer Referenzwerteinheit (3), zumindest einer Logikeinheit (4) und zumindest einer Takteinheit (5), wobei die Referenzwerteinheit (3) gesteuert durch die Takteinheit (5) dem Komparator (2) zumindest zwei Referenzwerte unabhängig von dem Zustand der Logikeinheit 4 bereitstellt, der Komparator (2) das Eingangssignal mit den Referenzwerten vergleicht und die Logikeinheit (4) gesteuert durch die Takteinheit (5) die Ergebnisse der Vergleiche zwischen dem Eingangssignal und den Referenzwerten zu dem binären Ausgangssignal verarbeitet.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Logikeinheit (4) die Ergebnisse der Vergleiche zwischen dem Eingangssignal und den Referenzwerten unter Berücksichtigung des bisherigen Ausgangssignals zu dem binären Ausgangssignal verarbeitet.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Referenzwerte zumindest zwei unterschiedliche Werte annehmen und die Logikeinheit (4) überprüft, ob die Vergleiche das Ergebnis liefern, daß das Eingangssignal sowohl größer als der Größte der Referenzwerte als auch kleiner als der Kleinste der Referenzwerte ist.

4. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Referenzwerte zumindest zwei unterschiedliche Werte annehmen und die Logikeinheit (4) das Ausgangssignal auswählt, das sich entsprechend einer Mehrheit der Vergleichsergebnisse ergibt.

5. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Referenzwerte zumindest zwei unterschiedliche Werte annehmen und die Logikeinheit (4) das Ausgangssignal auswählt, das sich entsprechend dem gleitenden Mittelwert der Vergleichsergebnisse ergibt.

6. Schaltungsanordnung nach einem der voherstehenden Ansprüche, dadurch gekennzeichnet, daß die Logikeinheit (4) Speicher (45, 46, 47) für die Ergebnisse der Vergleiche zwischen dem Eingangssignal und den Referenzwerten und für das bisherige Ausgangssignal aufweist.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Speicher (45, 46, 47) als Flip-Flops ausgebildet sind, die von der Takteinheit (5) gesteuert werden.

8. Schaltungsanordnung nach einem der voherstehenden Ansprüche, dadurch gekennzeichnet, daß der Komparator (2) eine Eingangsstufe (21) und zumindest einen Operationsverstärker (22) aufweist.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Eingangsstufe (21) einen Differenzverstärker aufweist.

10. Schaltungsanordnung nach einem der voherstehenden Ansprüche, dadurch gekennzeichnet, daß die Referenzwerteinheit (3) zumindest eine Stromquelle (31, 32) aufweist.

11. Schaltungsanordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die Referenzwerteinheit (3) mit zumindest einem Referenzwerteingang des Komparators (2) verbunden ist.

12. Schaltungsanordnung nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß die Referenzwerteinheit (3) mit der Eingangsstufe (21) des Komparators (2) verbunden ist.