[go: up one dir, main page]

DE10054190A1 - Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens - Google Patents

Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens

Info

Publication number
DE10054190A1
DE10054190A1 DE10054190A DE10054190A DE10054190A1 DE 10054190 A1 DE10054190 A1 DE 10054190A1 DE 10054190 A DE10054190 A DE 10054190A DE 10054190 A DE10054190 A DE 10054190A DE 10054190 A1 DE10054190 A1 DE 10054190A1
Authority
DE
Germany
Prior art keywords
layer
oxide
nitride layer
nitride
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10054190A
Other languages
English (en)
Other versions
DE10054190C2 (de
Inventor
Chao-Chueh Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to DE10054190A priority Critical patent/DE10054190C2/de
Priority to US09/703,831 priority patent/US6410403B1/en
Publication of DE10054190A1 publication Critical patent/DE10054190A1/de
Application granted granted Critical
Publication of DE10054190C2 publication Critical patent/DE10054190C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

Es wird ein Verfahren zum Einebnen eines Isolierbereiches vorgeschlagen. Wesentliche Elemente der Erfindung umfassen zwei Schritte des chemisch-mechanischen Polierens (CMP) und eine CMP-Stopanordnung, die aus einer Oxidopferschicht und einer zweiten Nitridschicht besteht. Zuerst werden über einem Substrat eine Anschlußflächenoxidschicht, eine erste Nitridschicht, eine Oxidopferschicht und eine zweite Nitridschicht ausgebildet. Ein Graben wird so ausgebildet, daß er sich durch die Anschlußflächenoxidschicht, die erste Nitridschicht, die Oxidopferschicht und die zweite Nitridschicht und in das Substrat hinein erstreckt. Eine Oxidschicht wird abgelagert, welche den Graben füllt und sich über die zweite Nitridschicht erstreckt. Die Oxidschicht wird vorzugsweise durch eine chemische Dampfablagerung mit hoher Plasmadichte (HDPCVD) hergestellt. In einem ersten CMP-Schritt erfolgt eine chemisch-mechanische Polierung der Oxidschicht und der zweiten Nitridschicht bis zu einem bestimmten Niveau herunter. Dann werden die zweite Nitridschicht und die Oxidopferschicht entfernt. In einem zweiten CMP-Schritt erfolgt ein chemisch-mechanisches Polieren der Oxidschicht und der ersten Nitridschicht auf solche Weise, daß die Oxidschicht mit der ersten Nitridschicht fluchtet. Die Erfindung verringert den Effekt tellerförmiger Absenkungen.

Description

Die vorliegende Erfindung betrifft allgemein die Herstellung von Halbleitergeräten, besonders das Einebnen von Isolierschichten, und insbesondere das chemisch-mechanische Polieren (CMP) einer Oxidschicht, welche Isoliergräben in Form eines flachen (wenig tiefen) Grabens trennt.
Mit dem Vorhandensein von ULSI-Schaltungen wurde es weltweit Halbleiterherstellern ermöglicht, Halbleitergeräte mit extrem kompakten Abmessungen herzustellen. Die Herstellung von Halbleitergeräten umfaßt Herstellungsprozesse, welche eine Isolierung innerhalb des Halbleitergerätes zur Verfügung stellt. Um integrierte Schaltungen herzustellen, müssen zuerst Geräte, die gegeneinander und in Bezug auf andere Geräte isoliert sind, in dem Siliziumsubstrat ausgebildet werden. Bei der Herstellung von ULSI-Schaltungen kann selbst ein kleiner Kriechstrom in einem Gerät zu einem signifikanten Energieverbrauch bei der Gesamtschaltung führen.
Grabenisolierung wird hauptsächlich zum Isolieren von Geräten bei der VLSI- und der ULSI-Technik verwendet, und kann daher als Ersatz für die herkömmliche LOCOS-Isolierung angesehen werden. Die Isolierung durch flache (wenig tiefe) Gräben wird immer häufiger bei Halbleitern mit geringen Abmessungen eingesetzt, beispielsweise für die Technik in der Größenordnung von einem Viertel Mikrometer oder darunter. Grundsätzlich wird bei der Flachgrabenisolierung (STI) das Ätzen flacher Gräben anisotrop in das Siliziumsubstrat vorgenommen. Ein Oxid wird auf dem Substrat abgelagert, und wird dann durch chemisch-mechanisches Polieren (CMP) eingeebnet. Eine weitere Vorgehensweise wird als vergrabenes Oxid mit Ätzstopprozessen (BOXES) bezeichnet. Dieser Prozeß verwendet eine Ätzstopschicht aus Siliziumnitrid und eine Anschlußflächenschicht, die auf dem Substrat ausgebildet werden, bevor das Oxid abgelagert wird.
Probleme im Zusammenhang mit der Ausbildung der STI umfassen ein tellerförmiges Einsinken breiter Gräben, die Erosion kleiner Nitridbereiche, und auf großen Nitridbereichen zurückbleibendes Oxid.
Das chemisch-mechanische Polieren (CMP) der Flachgrabenisolierung (STI) ist besonders bei DRAMs wichtig, da die Array-VT sehr empfindlich auf die STI-Einebnung reagiert. Die Gleichförmigkeit des STI-Oxidniveaus wird durch das chemisch-mechanische Polieren (CMP) beeinflußt.
Die wesentliche Bedeutung der Überwindung der verschiedenen, voranstehend geschilderten Nachteile wird aus der intensiven technischen Entwicklung auf diesem Gebiet deutlich, die aus der relevanten Patentliteratur und technischen Literatur hervorgeht. Die am ehesten verwandten und anscheinend relevanteren technischen Entwicklungen in der Patentliteratur gehen beispielsweise aus der US 6,015,757 (Tsai et al) hervor, welche eine Anordnung (die Polysilizium enthält) mit einer Flachgrabenisolierung (STI) aus drei Schichten beschreibt, die chemisch-mechanisch poliert (CMP) wird, sowie ein CMP-Verfahren. Dieses Verfahren ist jedoch noch verbesserungsfähig.
Die US 6,090,714 (Jang et al) zeigt eine STI-CMP-Anordnung aus zwei Schichten sowie ein CMP-Verfahren.
Die US 6,084,276 (Gambino et al) zeigt eine STI-CMP-Anordnung aus zwei Schichten und ein CMP-Verfahren.
Ein Vorteil der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zum Einebnen einer Isolierschicht, die in einem Graben vorgesehen ist.
Ein weiterer Vorteil der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zum Einebnen einer Isolierschicht, die in einem Graben vorhanden ist, unter Verwendung von CMP in zwei Stufen und einer CMP-Stopanordnung aus einer Anschlußflächenoxidschicht, einer ersten Nitridschicht, einer Oxidopferschicht, und einer zweiten Nitridschicht.
Ein weiterer Vorteil der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zum Einebnen einer Oxidisolationsschicht, die durch chemische Dampfablagerung mit einem Plasma hoher Dichte (HDPCVD) erzeugt wurde, die in einem Graben vorhanden ist, unter Verwendung einer CMP mit zwei Schritten, und einer CMP-Stopanordnung, die aus einer Anschlußflächenoxidschicht besteht, einer ersten Nitridschicht, einer Oxidopferschicht, und einer zweiten Nitridschicht.
Die Erfindung stellt ein Verfahren zum Einebnen eines Isolierbereiches zur Verfügung. Wichtige Elemente der Erfindung sind zwei CMP-Schritte und die CMP-Stopanordnung, die aus einer Opferoxidschicht und einer zweiten Nitridschicht besteht. Das Verfahren beginnt, wenn eine Anschlußflächenschicht, eine erste Nitridschicht, eine Oxidopferschicht und eine zweite Nitridschicht über einem Substrat ausgebildet werden. Ein Graben wird so hergestellt, daß er sich durch die Anschlußflächenschicht, die erste Nitridschicht, die Oxidopferschicht, die zweite Nitridschicht und in das Substrat hinein erstreckt. Eine Oxidisolierschicht wird so abgelagert, daß sie den Graben füllt, und sich über die zweite Nitridschicht erstreckt. Die Oxidschicht wird vorzugsweise durch eine chemische Dampfablagerung mit einem hochdichten Plasma (HDPCVD) abgelagert. In einem ersten CMP-Schritt werden die Oxidschicht und die zweite Nitridschicht chemisch-mechanisch bis zu einem gewünschten Niveau herunter poliert. Die zweite Nitridschicht und die Oxidopferschicht werden dann entfernt. In einem zweiten CMP-Schritt findet eine chemisch-mechanische Polierung der Oxidschicht und der ersten Nitridschicht statt, so daß die Oxidschicht annähernd mit der ersten Nitridschicht fluchtet. Zuletzt werden die erste Nitridschicht und die Anschlußflächenschicht entfernt, und werden Geräte in den aktiven Bereichen hergestellt.
Wesentliche Elemente der vorliegenden Erfindung sind die beiden CMP-Schritte und die CMP-Stopanordnung, die aus einer Oxidopferschicht und einer zweiten Nitridschicht besteht. Die zweite Nitridschicht und die Oxidopferschicht führen dazu, daß die STI-Oxidschicht durch den ersten CMP-Schritt im wesentlichen eingeebnet wird. Dann ebnet, nachdem die verbleibende, zweite Nitridschicht und die Oxidopferschicht entfernt wurden, der zweite CMP-Schritt das Oxid auf die endgültige Dicke ein. Die Dicke der Anschlußflächenschicht und der ersten Nitridschicht legen die endgültige Dicke des STI-Oxids (des Isolieroxids) oberhalb der Substratoberfläche fest. Die beiden CMP-Schritte gemäß der vorliegenden Erfindung führen dazu, daß im wesentlichen ein tellerförmiges Einsinken des STI-Oxids in großen STI-Flächen verringert wird. Die Erfindung ist insbesondere gut dazu geeignet, STI-Oxid einzuebnen, das durch einen HDPCVD-Prozeß (gleichzeitige Ablagerung und Sputtern) hergestellt wird.
Zusätzliche Zielrichtungen und Vorteile der Erfindung sind in der nachstehenden Beschreibung angegeben, ergeben sich zum Teil aus der Beschreibung, oder werden deutlich, wenn die Erfindung in die Praxis umgesetzt wird. Die Ziele und Vorteile der Erfindung können mit Hilfe der Maßnahmen und Kombinationen erreicht werden, wie sie insbesondere in den beigefügten Patentansprüchen hervorgehoben sind.
Die Merkmale und Vorteile eines Halbleitergeräts gemäß der vorliegenden Erfindung, sowie weitere Einzelheiten eines Prozesses zum Herstellen eines derartigen Halbleitergeräts gemäß der vorliegenden Erfindung, werden noch deutlicher aus der nachfolgenden Beschreibung zusammen mit den beigefügten Zeichnungen, in denen gleiche Bezugszeichen gleiche oder entsprechende Elemente, Bereiche und Abschnitte bezeichnen.
Es zeigt:
Fig. 1 bis 6 Querschnittsansichten zur Erläuterung einer bevorzugten Ausführungsform des STI-Einebnungsverfahrens gemäß der vorliegenden Erfindung.
Nunmehr wird unter Bezugnahme auf die beigefügten Zeichnungen die vorliegende Erfindung im einzelnen beschrieben.
Wie in Fig. 1 dargestellt ist, werden hintereinander auf einem Substrat 10 eine Anschlußflächenoxidschicht 14, eine erste Nitridschicht 18, eine Oxidopferschicht 22 sowie eine zweite Nitridschicht 24 ausgebildet.
Bei der vorliegenden Erfindung kann das Substrat 10 ein Substrat sein, das bei der Mikroelektronikherstellung verwendet wird, welche beispielsweise (die nachfolgende Aufzählung ist nicht abschließend) die Mikroelektronikherstellung integrierter Schaltungen umfaßt, die Mikroelektronikherstellung von Solarzellen, die Mikroelektronikherstellung keramischer Substrate, und die Mikroelektronikherstellung von Flachbildschirmen. Obwohl dies bei der schematischen Querschnittsansicht von Fig. 1 nicht speziell dargestellt ist, kann das Substrat 10 das Substrat selbst sein, das bei der Mikroelektronikherstellung verwendet wird, oder kann alternativ hierzu das Substrat jenes Substrats sein, das bei der geschichteten Mikroelektronikherstellung verwendet wird, wobei auf dem Substrat irgendeine von mehreren zusätzlichen Mikroelektronikschichten vorgesehen ist, wie sie herkömmlich bei der Mikroelektronikherstellung eingesetzt werden. Derartige zusätzliche Mikroelektronikschichten können umfassen (die nachfolgende Aufzählung ist nicht abschließend) Mikroelektronik-Leiterschichten, Mikroelektronik-Halbleiterschichten und Mikroelektronik-Dielektrikumschichten. Das Substrat ist vorzugsweise ein Wafer aus dotiertem Silizium.
Die Anschlußflächenschicht 14 (beispielsweise eine Oxidanschlußflächenschicht) besteht vorzugsweise aus Oxid, und weist vorzugsweise eine Dicke zwischen etwa 40 und 80 Å auf.
Die erste Nitridschicht 18 weist vorzugsweise eine Dicke zwischen etwa 600 und 1000 Å auf.
Die Oxidopferschicht 22 weist vorzugsweise eine Dicke zwischen etwa 100 und 200 Å auf. Die Oxidopferschicht 22 wird vorzugsweise durch einen CVD-Prozeß hergestellt, und besonders bevorzugt durch einen PECVD- oder einen APCVD-Prozeß.
Die zweite Nitridschicht weist vorzugsweise eine Dicke zwischen etwa 200 und 1500 Å auf, abhängig von dem SiN-Verlust der vorherigen Schichten. Beispielsweise ist die Dicke der zweiten Nitridschicht bei einem Prozeß mit tiefem Graben geringer.
Wie aus Fig. 2 hervorgeht, wird ein Graben 30 durch die Anschlußflächenoxidschicht 14, die erste Nitridschicht 18, die Oxidopferschicht 22 und die zweite Nitridschicht 24 und in das Substrat 10 hinein ausgebildet. Der Graben 30 weist vorzugsweise eine Tiefe in dem Substrat zwischen 2500 und 3000 Å auf.
Die Bereiche, in denen der Graben ausgebildet wird, sind Isolierbereiche. Die Bereiche ohne Graben sind aktive Bereiche (AA), in denen später Geräte hergestellt werden.
Wie aus Fig. 3 hervorgeht, wird eine Oxidisolationsschicht 34 (beispielsweise STI-Oxid) abgelagert, welche den Graben 30 füllt, und sich über die zweite Nitridschicht 24 erstreckt.
Die Oxidschicht wird vorzugsweise mittels HDPCVD-Ablagerung ausgebildet.
Die Oxidschicht weist vorzugsweise eine Dicke 31 in dem Graben zwischen etwa 4500 und 5000 Å auf.
Die Oxidschicht hat vorzugsweise eine Dicke 32 über der zweiten Nitridschicht zwischen 1500 und 2500 Å.
Wie in Fig. 4 gezeigt ist, erfolgt ein chemisch-mechanisches Polieren der Oxidschicht 34A und der zweiten Nitridschicht 24A bis zu einem solchen Niveau herunter, daß die zweite Nitridschicht 24A eine Dicke zwischen etwa 50 und 200 Å aufweist.
Die Oxidschicht hat vorzugsweise eine Dicke in dem Graben zwischen etwa 2500 und 3000 Å.
Gemäß Fig. 5 wird die zweite Nitridschicht und die Oxidopferschicht und die Dicke der Oxidschicht 34B entfernt. Die zweite Nitridschicht wird durch H3PO4 entfernt, da dieses hochselektiv für Nitrid ist, und die Oxidopferschicht wird durch verdünnte HF entfernt.
Wie in Fig. 6 gezeigt ist, erfolgt ein chemisch-mechanisches Polieren der Oxidschicht und der ersten Nitridschicht 18 so, daß die obere Oberfläche der Oxidschicht annähernd (innerhalb ±20%, bevorzugt 10% der Dicke der ersten Nitridschicht) mit der oberen Oberfläche der ersten Nitridschicht 18 fluchtet, und eine zufriedenstellende Gleichmäßigkeit auf der Oberfläche der Oxidschicht innerhalb des Wafers vorhanden ist.
Ein wesentliches Merkmal der vorliegenden Erfindung besteht darin, daß die vereinigte Dicke der ersten Nitridschicht und der Anschlußflächenschicht gleich der eingeebneten Dicke des Oxids 34C ist, das sich oberhalb der Substratoberfläche befindet, und daß die Gleichförmigkeit der STI-Oxidschicht nahe an der ersten Nitridschicht liegt.
Als nächstes werden die erste Nitridschicht 18 und die Anschlußflächenschicht 14 entfernt, vorzugsweise mittels selektiver Ätzung.
Danach werden Geräte in denen keine STI-Bereiche bildenden Bereichen hergestellt. Beispielsweise können FET-Geräte in und auf der Substratoberfläche hergestellt werden.
Wesentliche Elemente der Erfindung stellen die beiden CMP-Schritte und die CMP-Stopanordnung dar, die aus einer Oxidopferschicht und der zweiten Nitridschicht besteht. Die zweite Nitridschicht und die Oxidopferschicht führen dazu, daß die STI-Oxidschicht in dem ersten CMP-Schritt im wesentlichen eingeebnet werden kann. Dann ebnet, nachdem die verbleibende zweite Nitridschicht und die Oxidopferschicht entfernt wurden, der zweite CMP-Schritt das Oxid auf die endgültige Dicke ein. Die Dicke der Anschlußflächenschicht und der ersten Nitridschicht legen die endgültige Dicke des STI-Oxids (Isolieroxids) oberhalb der Substratoberfläche fest. Die beiden CMP-Schritte gemäß der vorliegenden Erfindung führen zu einer wesentlichen Verringerung des tellerförmigen Einsinkens des STI-Oxids bei großen STI-Flächen. Die Erfindung ist besonders gut dazu geeignet, STI-Oxid einzuebnen, das durch einen HDPCVD-Prozeß (gleichzeitige Ablagerung und Sputtern) hergestellt wird.
Es wird darauf hingewiesen, daß zahlreiche Veröffentlichungen die Einzelheiten üblicher Verfahren beschreiben, die in dem Herstellungsprozess für integrierte Schaltungsbauteile verwendet werden. Diese Verfahren können im allgemeinen auch bei der Herstellung der Anordnung gemäß der vorliegenden Erfindung eingesetzt werden. Darüber hinaus können die einzelnen Schritte eines derartigen Prozesses unter Verwendung im Handel erhältlicher Herstellungsmaschinen für integrierte Schaltungen durchgeführt werden. Soweit dies für das Verständnis der vorliegenden Erfindung erforderlich ist, werden Beispiele für technische Daten auf der Grundlage der momentanen Technik angegeben. Zukünftige Entwicklungen auf diesem Gebiet können entsprechende Abänderungen erfordern, wie dies für Fachleute auf diesem Gebiet selbstverständlich ist.
Soweit in der Beschreibung und den beigefügten Patentansprüchen der Singular verwendet wird, wird darauf hingewiesen, daß hiermit normalerweise auch der entsprechende Plural gemeint ist, es sei denn, aus dem Zusammenhang ginge ausdrücklich etwas anderes hervor. Daher umfaßt beispielsweise der Begriff "ein Halbleiter" verschiedene unterschiedliche Materialien, von denen bekannt ist, daß sie sich wie ein Halbleiter verhalten.
In der voranstehenden Beschreibung sind verschiedene, spezielle Einzelheiten angegeben, beispielsweise Flußraten, Druckeinstellungen, Dicken usw., um das Verständnis der vorliegenden Erfindung zu erleichtern. Fachleute auf diesem Gebiet wissen jedoch, daß die vorliegende Erfindung ohne diese Einzelheiten in die Praxis umgesetzt werden kann. In anderen Fällen wurden wohlbekannte Prozesse nicht im einzelnen beschrieben, um das Verständnis der Erfindung nicht unnötig zu erschweren. Darüber hinaus können die in der vorliegenden Anmeldung angegebenen Flußraten herauf- oder herunterskaliert werden, wobei die Mol-%-Werte oder Verhältnisse beibehalten werden, in Anpassung an Reaktoren mit unterschiedlichen Abmessungen, wie dies Fachleuten wohlbekannt ist.
Zwar wurde die Erfindung im einzelnen unter Bezugnahme auf ihre bevorzugten Ausführungsformen dargestellt und beschrieben, jedoch wissen Fachleute, daß sich verschiedene Änderungen in Bezug auf die Form und Einzelheiten vornehmen lassen, ohne vom Wesen und Umfang der vorliegenden Erfindung abzuweichen. Wesen und Umfang der Erfindung ergeben sich aus der Gesamtheit der vorliegenden Anmeldeunterlagen, und sollen von den beigefügten Patentansprüchen umfaßt sein.

Claims (11)

1. Verfahren zum Einebnen eines Isolierbereiches mit folgenden Schritten:
  • a) Ausbildung einer Anschlußflächenoxidschicht, einer ersten Nitridschicht, einer Oxidopferschicht und einer zweiten Nitridschicht über einem Substrat;
  • b) Ausbildung eines Grabens durch die Anschlußflächenoxidschicht, die erste Nitridschicht, die Oxidopferschicht und die zweite Nitridschicht und in das Substrat hinein;
  • c) Ablagerung einer Oxidschicht, welche den Graben füllt, und sich über die zweite Nitridschicht erstreckt;
  • d) chemisch-mechanisches Polieren der Oxidschicht und der zweiten Nitridschicht bis zu einem solchen Niveau herunter, daß die zweite Nitridschicht eine Dicke zwischen etwa 50 und 200 Å aufweist;
  • e) Entfernen der zweiten Nitridschicht und der Oxidopferschicht sowie einer Dicke der Oxidschicht; und
  • f) chemisch-mechanisches Polieren der Oxidschicht und der ersten Nitridschicht auf solche Weise, daß die obere Oberfläche der Oxidschicht innerhalb von 10 Prozent mit der oberen Oberfläche der ersten Nitridschicht fluchtet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei dem Schritt (a) die Anschlußflächenoxidschicht eine Dicke zwischen etwa 40 und 80 Å aufweist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei dem Schritt (a) die erste Nitridschicht eine Dicke zwischen etwa 600 und 1000 Å aufweist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei dem Schritt (a) die Oxidopferschicht (22) eine Dicke zwischen etwa 100 und 200 Å aufweist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei dem Schritt (a) die zweite Nitridschicht eine Dicke zwischen etwa 200 und 1500 Å aufweist.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Graben eine Tiefe in dem Substrat zwischen etwa 2500 und 300 Å aufweist.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oxidschicht durch chemische Dampfablagerung mit hoher Plasmadichte (HDPCVD) hergestellt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in dem Schritt (c) die Oxidschicht eine Dicke in dem Graben zwischen etwa 4500 und 500 Å aufweist.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei dem Schritt (c) die Oxidschicht eine Dicke über der zweiten Nitridschicht zwischen 1500 und 2500 Å aufweist.
10. Verfahren zum Einebnen eines Isolierbereiches mit folgenden Schritten:
  • a) Ausbildung einer Anschlußflächenoxidschicht, einer ersten Nitridschicht, einer Oxidopferschicht und einer zweiten Nitridschicht über einem Substrat;
    • 1. wobei die Anschlußflächenoxidschicht eine Dicke zwischen etwa 40 und 80 Å aufweist;
    • 2. die erste Nitridschicht eine Dicke zwischen etwa 600 und 100 Å aufweist;
    • 3. die Oxidopferschicht eine Dicke zwischen etwa 100 und 200 Å aufweist;
    • 4. die zweite Nitridschicht eine Dicke zwischen etwa 200 und 1500 Å aufweist;
  • b) Ausbildung eines Grabens durch die Anschlußflächenoxidschicht, die erste Nitridschicht, die Oxidopferschicht und die zweite Nitridschicht und in das Substrat hinein;
    • 1. wobei der Graben eine Tiefe in dem Substrat zwischen 2500 und 3000 Å aufweist;
  • c) Ablagerung einer Oxidschicht, welche den Graben füllt, und über der zweiten Nitridschicht;
    • 1. wobei die Oxidschicht durch Ablagerung mit einem Prozeß der chemischen Dampfablagerung mit einem Plasma hoher Dichte ausgebildet wird;
    • 2. die Oxidschicht eine Dicke in dem Graben zwischen etwa 4500 und 5000 Å aufweist;
    • 3. die Oxidschicht eine Dicke über der zweiten Nitridschicht zwischen 1500 und 2500 Å aufweist;
  • d) chemisch-mechanisches Polieren der Oxidschicht und der zweiten Nitridschicht bis zu einem derartigen Niveau herunter, so daß die zweite Nitridschicht eine Dicke zwischen etwa 50 und 200 Å aufweist;
  • e) Entfernen der zweiten Nitridschicht und der Oxidopferschicht und einer Dicke der Oxidschicht; und
  • f) chemisch-mechanisches Polieren der Oxidschicht und der ersten Nitridschicht auf solche Weise, daß die Oxidschicht mit der ersten Nitridschicht fluchtet.
11. Verfahren zum Einebnen eines Isolierbereiches mit folgenden Schritten:
  • a) Ausbildung einer Anschlußflächenoxidschicht, einer ersten Nitridschicht, einer Oxidschicht und einer zweiten Nitridschicht über einem Substrat;
  • b) Ausbildung eines Grabens durch die Anschlußflächenoxidschicht, die erste Nitridschicht, die Oxidopferschicht und die zweite Nitridschicht sowie in dem Substrat;
  • c) Ablagerung einer Oxidschicht, welche den Graben füllt, und über der zweiten Nitridschicht;
  • d) chemisch-mechanisches Polieren der Oxidschicht und der zweiten Nitridschicht bis herunter zu einem bestimmen Niveau; Entfernen der zweiten Nitridschicht und der Oxidopferschicht und eines Teils der Oxidschicht; und
  • e) chemisch-mechanisches Polieren der Oxidschicht und der ersten Nitridschicht auf solche Weise, daß die obere Oberfläche der Oxidschicht innerhalb von 20 Prozent der Dicke der ersten Nitridschicht mit der oberen Oberfläche der ersten Nitridschicht fluchtet.
DE10054190A 2000-11-02 2000-11-02 Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens Expired - Fee Related DE10054190C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10054190A DE10054190C2 (de) 2000-11-02 2000-11-02 Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens
US09/703,831 US6410403B1 (en) 2000-11-02 2000-11-02 Method for planarizing a shallow trench isolation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10054190A DE10054190C2 (de) 2000-11-02 2000-11-02 Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens
US09/703,831 US6410403B1 (en) 2000-11-02 2000-11-02 Method for planarizing a shallow trench isolation

Publications (2)

Publication Number Publication Date
DE10054190A1 true DE10054190A1 (de) 2002-05-16
DE10054190C2 DE10054190C2 (de) 2003-03-27

Family

ID=26007547

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10054190A Expired - Fee Related DE10054190C2 (de) 2000-11-02 2000-11-02 Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens

Country Status (2)

Country Link
US (1) US6410403B1 (de)
DE (1) DE10054190C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010016992A1 (de) * 2010-05-18 2011-11-24 Q-Cells Se Herstellungsverfahren einer Halbleitervorrichtung

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6805614B2 (en) * 2000-11-30 2004-10-19 Texas Instruments Incorporated Multilayered CMP stop for flat planarization
US7172914B1 (en) * 2001-01-02 2007-02-06 Cypress Semiconductor Corporation Method of making uniform oxide layer
US6586289B1 (en) 2001-06-15 2003-07-01 International Business Machines Corporation Anti-spacer structure for improved gate activation
US6531365B2 (en) 2001-06-22 2003-03-11 International Business Machines Corporation Anti-spacer structure for self-aligned independent gate implantation
US6638866B1 (en) * 2001-10-18 2003-10-28 Taiwan Semiconductor Manufacturing Company Chemical-mechanical polishing (CMP) process for shallow trench isolation
US6777307B1 (en) * 2001-12-04 2004-08-17 Cypress Semiconductor Corp. Method of forming semiconductor structures with reduced step heights
US6562713B1 (en) * 2002-02-19 2003-05-13 International Business Machines Corporation Method of protecting semiconductor areas while exposing a gate
US6828212B2 (en) * 2002-10-22 2004-12-07 Atmel Corporation Method of forming shallow trench isolation structure in a semiconductor device
US20070087565A1 (en) * 2005-10-18 2007-04-19 Marcus Culmsee Methods of forming isolation regions and structures thereof
KR100672164B1 (ko) * 2005-12-20 2007-01-19 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7435661B2 (en) * 2006-01-27 2008-10-14 Atmel Corporation Polish stop and sealing layer for manufacture of semiconductor devices with deep trench isolation
CN104658961B (zh) * 2013-11-19 2018-03-30 中芯国际集成电路制造(上海)有限公司 金属插塞的形成方法
US10529738B2 (en) * 2016-04-28 2020-01-07 Globalfoundries Singapore Pte. Ltd. Integrated circuits with selectively strained device regions and methods for fabricating same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721172A (en) * 1996-12-02 1998-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers
US5817567A (en) * 1997-04-07 1998-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Shallow trench isolation method
US5968842A (en) * 1997-09-12 1999-10-19 United Semiconductor Corp. Techniques for reduced dishing in chemical mechanical polishing
US6015757A (en) * 1997-07-02 2000-01-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer
US6084276A (en) * 1997-01-23 2000-07-04 International Business Machines Corporation Threshold voltage tailoring of corner of MOSFET device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190010B1 (ko) * 1995-12-30 1999-06-01 윤종용 반도체 소자의 소자분리막 형성방법
US6030898A (en) * 1997-12-19 2000-02-29 Advanced Micro Devices, Inc. Advanced etching method for VLSI fabrication
CN1219328C (zh) * 1998-02-19 2005-09-14 国际商业机器公司 具有改善了注入剂的场效应晶体管及其制造方法
US6239040B1 (en) * 1998-06-23 2001-05-29 United Microelectronics Corp. Method of coating amorphous silicon film
US6090714A (en) 1998-10-23 2000-07-18 Taiwan Semiconductor Manufacturing Company Chemical mechanical polish (CMP) planarizing trench fill method employing composite trench fill layer
US6187650B1 (en) * 1999-11-05 2001-02-13 Promos Tech., Inc. Method for improving global planarization uniformity of a silicon nitride layer used in the formation of trenches by using a sandwich stop layer
US6228771B1 (en) * 2000-03-23 2001-05-08 Infineon Technologies North America Corp. Chemical mechanical polishing process for low dishing of metal lines in semiconductor wafer fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721172A (en) * 1996-12-02 1998-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers
US6084276A (en) * 1997-01-23 2000-07-04 International Business Machines Corporation Threshold voltage tailoring of corner of MOSFET device
US5817567A (en) * 1997-04-07 1998-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Shallow trench isolation method
US6015757A (en) * 1997-07-02 2000-01-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer
US5968842A (en) * 1997-09-12 1999-10-19 United Semiconductor Corp. Techniques for reduced dishing in chemical mechanical polishing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010016992A1 (de) * 2010-05-18 2011-11-24 Q-Cells Se Herstellungsverfahren einer Halbleitervorrichtung
WO2011144207A3 (de) * 2010-05-18 2012-09-13 Q-Cells Se Herstellungsverfahren einer halbleitervorrichtung
DE102010016992B4 (de) * 2010-05-18 2015-07-23 Hanwha Q.CELLS GmbH Herstellungsverfahren einer Halbleitervorrichtung

Also Published As

Publication number Publication date
US6410403B1 (en) 2002-06-25
DE10054190C2 (de) 2003-03-27

Similar Documents

Publication Publication Date Title
DE19935946B4 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE4310954C2 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE68927353T2 (de) Verfahren zur Herstellung einer Planarisolierung
DE69232648T2 (de) Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE102005030585B4 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
EP1182699B1 (de) Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE10054190A1 (de) Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens
DE10219107A1 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben
WO2008058829A1 (de) Verfahren zur herstellung eines halbleiterbauelements mit zwei gräben
DE102007030058B3 (de) Technik zur Herstellung eines dielektrischen Zwischenschichtmaterials mit erhöhter Zuverlässigkeit über einer Struktur, die dichtliegende Leitungen aufweist
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE60317963T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP1019958A1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat
DE112016003929T5 (de) Verfahren zum Herstellen eines elektrischen Direktzugriffsspeichers auf vorstruktuierter Bodenelektrode und Oxidationsbarriere
DE19538005A1 (de) Verfahren zum Erzeugen einer Grabenisolation in einem Substrat
DE69020852T2 (de) Dreidimensionale Halbleiterstrukturen geformt aus ebenen Schichten.
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE19843160B4 (de) Halbleitervorrichtung mit Grabentrennung und Verfahren zu dessen Herstellung mittels Vorplanarisierung
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
EP0914678B1 (de) Verfahren zum auffüllen von gräben in einem substrat
DE10120516B4 (de) Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung
DE10147120A1 (de) Grabenkondensator und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee