[go: up one dir, main page]

KR100672164B1 - 플래시 메모리 소자의 제조 방법 - Google Patents

플래시 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR100672164B1
KR100672164B1 KR1020050126154A KR20050126154A KR100672164B1 KR 100672164 B1 KR100672164 B1 KR 100672164B1 KR 1020050126154 A KR1020050126154 A KR 1020050126154A KR 20050126154 A KR20050126154 A KR 20050126154A KR 100672164 B1 KR100672164 B1 KR 100672164B1
Authority
KR
South Korea
Prior art keywords
film
layer
etching
polysilicon
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050126154A
Other languages
English (en)
Inventor
이병기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050126154A priority Critical patent/KR100672164B1/ko
Priority to US11/491,589 priority patent/US20070141769A1/en
Application granted granted Critical
Publication of KR100672164B1 publication Critical patent/KR100672164B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 유전체막의 원료로써 고유전체 물질을 사용하여 막의 특성을 향상시키고, 이러한 고유전체막을 식각하기 위해 제 1 폴리실리콘막의 프로파일을 변화시켜 스퍼터 일드를 높여주어 식각을 매우 용이하게 할 수 있는 플래시 메모리 소자의 제조 방법이 제시되어 있다.
플래시 메모리, 고유전체, 스퍼터링

Description

플래시 메모리 소자의 제조 방법{Method of Manufacturing a Flash Memory Device}
도 1 내지 도 5는 본 발명의 일 실시 예에 따른 플래시 메모리 소자의 제조 방법을 순서적으로 도시한 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 반도체 기판 12 : 터널산화막
13 : 제 1 폴리실리콘막 14 : 질화막
15 : 소자분리막 16 : 유전체막
17 : 제 2 폴리실리콘막 18 : 게이트 전도체막
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 특히 게이트의 프로파일을 변화시켜 식각을 용이하게 하는 제조 방법에 관한 것이다.
기존의 NOR형 플래시 메모리 소자는 프로그램 속도에 많은 제약이 있었다. 이를 대체하여 파울러-노드하임(Fowler-Nordheim; FN) 터널링 현상을 이용하여 플로팅 게이트에 전자를 주입함으로써 데이터 프로그램을 수행하며, 대용량 및 높은 집적도를 제공하는 NAND형 플래시 메모리 소자가 제안되었다.
NAND형 플래시 메모리 소자는 다수의 셀 블럭으로 구성되며, 하나의 셀 블럭은 데이터를 저장하기 위한 다수의 셀이 직렬 연결되어 하나의 스트링을 구성하는 다수의 셀 스트링, 셀 스트링과 드레인 및 셀 스트링과 소오스 사이에 각각 형성된 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터로 구성된다. 여기서, NAND형 플래시 메모리 소자의 셀은 반도체 기판상의 소정 영역에 소자 분리막을 형성한 후 반도체 기판 상부의 소정 영역에 터널 산화막, 플로팅 게이트, 유전체막 및 콘트롤 게이트가 적층된 게이트를 형성하고, 게이트 양측에 접합부를 형성하여 구성된다. 이때, 유전체막은 하부의 플로팅게이트의 프로파일을 따라서 형성되는데 종래의 SiO2, Si3N4, SiO2으로 구성된 유전체막은 RIE(Reactive Ion Enhanced) 식각장비를 사용하여 F계열의 건식 식각가스로 식각이 용이하다. 이때, 막의 특성을 향상시키기 위해 Si3N4대신 고유전체 물질(High-K material)을 사용하여 유전체막을 형성할 경우 RIE 식각은 거의 불가능하다. 이는 고유전체 물질은 원자간 결합이 강하여 매우 안정적인 화합물로 이루어지기 때문이다. 따라서 Al2O3, ZrO2, HfO2 등으로 형성된 유전체막 식각은 스퍼터링(sputtering)법을 통하여 식각을 하게 된다. 한편, 상기 방법(sputtering)에서 입사하는 가스이온 수에 대한 방출되는 가스원자 수의 비 인 스퍼터 일드(sputter yield)는 이온의 입사각에 따라 다르게 나타난다. 입사각이 60 내지 70도 일때 가장 좋은 값을 나타내고 80도 이상에서는 스퍼터 일드가 현저히 떨어져 스퍼터링이 발생하지 않게 된다. 따라서, 플로팅게이트를 따라 형성되는 유전체막은 측벽의 각이 90도와 가까운 각을 이루기 때문에 Si3N4 대체 물질로 고유전체 물질인 Al2O3, ZrO2, HfO2 등을 사용할 경우에는 식각이 거의 불가능하게 된다.
본 발명의 목적은, 고유전체 물질을 사용한 유전체막을 식각하기 위하여 스퍼터링 방법을 사용하고, 스퍼터링이 활성화 되도록 플로팅게이트의 프로파일을 변화시켜 적층형의 게이트 패턴 형성을 용이하게 할 수 있는 플래시 메모리 소자의 제조 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 플래시 메모리 소자의 제조 방법은, 반도체 기판상에 터널산화막, 제 1 폴리실리콘막, 질화막 및 하드마스크막을 순차적으로 형성하는 단계, 상기 하드마스크막, 질화막, 제 1 폴리실리콘막, 터널산화막의 소정 영역을 식각한 후 노출된 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 트렌치가 매립되도록 전체구조 상부에 산화막을 형성한 후 연마하고, 상 기 하드마스크막을 제거하여 소자분리막을 형성하는 단계, 상기 소자분리막을 소정두께로 식각하는 단계, 상기 질화막 식각시 상기 제 1 폴리실리콘막도 동시에 식각되어 사다리꼴의 프로파일을 형성하는 단계, 상기 질화막 식각 후 잔류 질화막을 제거하고 유전체막을 형성하는 단계, 상기 전체구조 상부를 제 2 폴리실리콘막 및 게이트 전도체막으로 매립하는 단계를 포함한다.
상기 제 1 폴리실리콘막은 800 내지 1200Å의 두께로 형성하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 제 1 폴리실리콘막은 200 내지 400Å 두께의 언도프트막과 400 내지 800Å 두께의 도프트막을 적층하여 형성하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 질화막은 300 내지 500Å의 두께로 형성하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 하드마스크막은 산화막, 비정질 카본, SiON 을 순차적으로 적층하여 형성하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 산화막 연마시 상기 질화막을 200 내지 400Å만큼 연마하여 상기 제 1 폴리실리콘막 상부에 상기 질화막이 100 내지 200Å 두께로 잔류되도록 하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 소자 분리막은 반도체 기판으로부터 200 내지 300Å 높이로 형성하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 질화막 식각 공정은 5 내지 50 mTorr의 압력을 유지하는 식각 챔버에 200 내지 500 W의 소스파워와 100 내지 200 W의 바이어스파워를 인가하고, HBr를 50 내지 200 sccm, Cl2를 10 내지 100 sccm, O2를 0 내지 10 sccm으로 주입하여 실시하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 질화막 식각 시 상기 제 1 폴리실리콘막은 입사하는 가스이온 수에 대한 방출되는 가스원자 수의 비인 스퍼터 일드가 좋은 프로파일을 형성하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 질화막은 CCP, ICP의 식각 장비를 이용하여 식각하는 플래시 메모리 소자의 제조 방법을 포함한다.
상기 유전체막은 SiO2, Si3N4, SiO2의 적층구조로 형성하거나, Si3N4대신 고유전체 물질인 Al2O3, ZrO2, HfO2 중 어느 하나를 사용하거나 또는 ZrO2와 HfO2를 혼합사용하는 플래시 메모리 소자의 제조 방법을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1 내지 도 5는 본 발명이 적용되는 플래시 메모리 소자 제조 방법을 설명하기 위한 도면이다.
도 1 을 참조하면, 반도체 기판(11)상에 터널산화막(12), 제 1 폴리실리콘막(13), 질화막(14) 및 하드마스크막(미도시)을 순차적으로 형성한다. 여기서, 제 1 폴리실리콘막(13)은 언도프트막과 도프트막의 적층구조로 형성되는데 언도프트막은 200 내지 400Å의 두께로 형성하고, 도프트막은 400 내지 800Å의 두께로 형성하며 질화막(14)은 300 내지 500Å의 두께로 형성한다. 또한, 하드마스크막은 산화막, 비정질 카본, SiON을 순차적으로 적층하여 형성한다. 소자분리 마스크를 이용한 사진 및 식각 공정으로 하드마스크막(미도시)을 패터닝한 후 질화막(14), 제 1 폴리실리콘막(13), 터널산화막(12)의 소정 영역을 식각하여 노출된 반도체 기판(11)을 소정 깊이로 식각하여 트렌치를 형성한다. 트렌치가 매립되도록 전체구조 상부에 산화막(15A)을 형성하고 CMP 공정으로 질화막(14)이 노출될 때까지 연마한다. CMP 공정 시 질화막을 200 내지 400Å만큼 연마하여 상기 제 1 폴리실리콘막(13) 상부에 100 내지 200Å의 두께로 잔류하도록 한다.
도 2를 참조하면, HF가 포함된 용액으로 산화막(15A)을 소정깊이로 식각하여 소자분리막(15)을 형성한다. 이때, 소자 분리막(15)은 반도체 기판(11)에서 200 내지 300Å의 높이로 형성되도록 한다.
도 3을 참조하면, 건식 식각을 통하여 질화막(14)을 식각한다. 식각 조건은 5 내지 50 mTorr의 압력을 유지하는 식각 챔버에 200 내지 500 W의 소스파워와 100 내지 200 W의 바이어스파워를 인가하고, HBr를 50 내지 200 sccm, Cl2를 10 내지 100 sccm, O2를 0 내지 10 sccm으로 주입한다. 상기의 조건으로 식각하면 제 1 폴리실리콘막(13)도 식각이 되는데 측벽 모서리부터 식각되어 사다리꼴의 프로파일을 형성하게 되는데, 이는 입사하는 가스이온 수에 대한 방출되는 가스원자 수의 비인 스퍼터 일드(sputter yield)를 좋게 한다. 스퍼터 일드는 이온의 입사각에 따라 다 르게 나타나며, 입사각이 60 내지 70도 일때 가장 좋은 값을 나타내고 80도 이상에서는 스퍼터 일드가 현저히 떨어져 스퍼터링이 발생하지 않게 된다. 따라서 제 1 폴리실리콘막이 사다리꼴의 프로파일을 가지면 입사각이 60 내지 70도가 되어 스퍼터링의 활성화가 좋아진다.
도 4를 참조하면, 잔존하는 질화막(14)을 인산용액으로 제거한다.
도 5를 참조하면, 유전체막(16)을 형성한 후 제 2 폴리실리콘막(17) 및 게이트 전도체막(18)을 형성한다. 이때, 유전체막(16)은 SiO2, 고유전체, SiO2의 순서대로 형성하는데, 고유전체 원료물질로는 Al2O3을 단독 사용하거나 ZrO2 및 HfO2중 어느 하나 또는 혼합사용하여 형성한다.
상술한 바와 같이 본 발명에 의하면, 낸드 플래시 메모리 소자 제조 공정에서 유전체막의 원료로써 고유전체 물질을 사용하여 막의 특성을 향상시킬 수 있다. 또한, 이러한 고유전체막을 식각하기 위해 제 1 폴리실리콘막의 프로파일을 변형시킴으로써 스퍼터 일드를 높여 유전체막의 식각을 매우 용이하게 하여 이후의 공정을 용이하게 할 수 있다.

Claims (11)

  1. 반도체 기판상에 터널산화막, 제 1 폴리실리콘막, 질화막 및 하드마스크막을 순차적으로 형성하는 단계;
    상기 하드마스크막, 질화막, 제 1 폴리실리콘막, 터널산화막의 소정 영역을 식각한 후 노출된 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치가 매립되도록 전체구조 상부에 산화막을 형성한 후 연마하고, 상기 하드마스크막을 제거하여 소자분리막을 형성하는 단계;
    상기 소자분리막을 소정두께로 식각하는 단계;
    상기 질화막 식각시 상기 제 1 폴리실리콘막도 동시에 식각되어 사다리꼴의 프로파일을 형성하는 단계;
    상기 질화막 식각 후 잔류 질화막을 제거하고 유전체막을 형성하는 단계; 및
    상기 전체구조 상부를 제 2 폴리실리콘막 및 게이트 전도체막으로 매립하는 단계를 포함하는 플래시 메모리 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 제 1 폴리실리콘막은 800 내지 1200Å의 두께로 형성하는 플래시 메모리 소자의 제조 방법.
  3. 제 1 항에 있어서, 상기 제 1 폴리실리콘막은 200 내지 400Å 두께의 언도프트막과 400 내지 800Å 두께의 도프트막을 적층하여 형성하는 플래시 메모리 소자의 제조 방법.
  4. 제 1 항에 있어서, 상기 질화막은 300 내지 500Å의 두께로 형성하는 플래시 메모리 소자의 제조 방법.
  5. 제 1 항에 있어서, 상기 하드마스크막은 산화막, 비정질 카본, SiON 을 순차적으로 적층하여 형성하는 플래시 메모리 소자의 제조 방법.
  6. 제 1 항에 있어서, 상기 산화막 연마시 상기 질화막을 200 내지 400Å만큼 연마하여 상기 제 1 폴리실리콘막 상부에 상기 질화막이 100 내지 200Å 두께로 잔류되도록 하는 플래시 메모리 소자의 제조 방법.
  7. 제 1 항에 있어서, 상기 소자 분리막은 반도체 기판으로부터 200 내지 300Å 높이로 형성하는 플래시 메모리 소자의 제조 방법.
  8. 제 1 항에 있어서, 상기 질화막 식각 공정은 5 내지 50 mTorr의 압력을 유지하는 식각 챔버에 200 내지 500 W의 소스파워와 100 내지 200 W의 바이어스파워를 인가하고, HBr를 50 내지 200 sccm, Cl2를 10 내지 100 sccm, O2를 0 내지 10 sccm으로 주입하여 실시하는 플래시 메모리 소자의 제조 방법.
  9. 제 1 항에 있어서, 상기 질화막 식각 시 상기 제 1 폴리실리콘막은 입사하는 가스이온 수에 대한 방출되는 가스원자 수의 비인 스퍼터 일드가 좋은 프로파일을 형성하는 플래시 메모리 소자의 제조 방법.
  10. 제 1 항에 있어서, 상기 질화막은 CCP, ICP의 식각 장비를 이용하여 식각하는 플래시 메모리 소자의 제조 방법.
  11. 제 1 항에 있어서, 상기 유전체막은 SiO2, Si3N4, SiO2의 적층구조로 형성하거나, Si3N4대신 고유전체 물질인 Al2O3, ZrO2, HfO2 중 어느 하나를 사용하거나 또는 ZrO2와 HfO2를 혼합사용하는 플래시 메모리 소자의 제조 방법.
KR1020050126154A 2005-12-20 2005-12-20 플래시 메모리 소자의 제조 방법 Expired - Fee Related KR100672164B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050126154A KR100672164B1 (ko) 2005-12-20 2005-12-20 플래시 메모리 소자의 제조 방법
US11/491,589 US20070141769A1 (en) 2005-12-20 2006-07-24 Method of manufacturing flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126154A KR100672164B1 (ko) 2005-12-20 2005-12-20 플래시 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100672164B1 true KR100672164B1 (ko) 2007-01-19

Family

ID=38014387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126154A Expired - Fee Related KR100672164B1 (ko) 2005-12-20 2005-12-20 플래시 메모리 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20070141769A1 (ko)
KR (1) KR100672164B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140008863A (ko) * 2012-07-12 2014-01-22 에스케이하이닉스 주식회사 더블 ｓｐｔ를 이용한 반도체 소자의 미세패턴 형성방법
CN111128705B (zh) * 2019-12-27 2022-06-07 华虹半导体(无锡)有限公司 对硅氧化物和多晶硅的刻蚀方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065702A (ko) * 2002-01-30 2003-08-09 삼성전자주식회사 부유게이트형 비휘발성 메모리 장치의 제조방법
JP2005026592A (ja) 2003-07-04 2005-01-27 Toshiba Corp 半導体記憶装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341480B1 (ko) * 2000-05-26 2002-06-21 윤종용 자기 정렬된 얕은 트렌치 소자 분리 방법
US6410403B1 (en) * 2000-11-02 2002-06-25 Promos Technologies, Inc. Method for planarizing a shallow trench isolation
US6589879B2 (en) * 2001-01-18 2003-07-08 Applied Materials, Inc. Nitride open etch process based on trifluoromethane and sulfur hexafluoride
US6683337B2 (en) * 2001-02-09 2004-01-27 Micron Technology, Inc. Dynamic memory based on single electron storage
KR100426487B1 (ko) * 2001-12-28 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
US6570213B1 (en) * 2002-02-08 2003-05-27 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell and its contactless NOR-type memory array
KR100548553B1 (ko) * 2002-12-26 2006-02-02 주식회사 하이닉스반도체 캐패시터 형성 방법
JP4005962B2 (ja) * 2003-09-22 2007-11-14 株式会社東芝 不揮発性半導体記憶装置
US7320927B2 (en) * 2003-10-20 2008-01-22 Texas Instruments Incorporated In situ hardmask pullback using an in situ plasma resist trim process
US7229900B2 (en) * 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
KR100507703B1 (ko) * 2003-12-29 2005-08-09 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
KR100611140B1 (ko) * 2004-12-28 2006-08-09 삼성전자주식회사 트랜지스터의 게이트, 이의 제조 방법 및 게이트 구조를포함하는 불휘발성 메모리 장치, 이의 제조 방법.
KR100672153B1 (ko) * 2005-05-25 2007-01-19 주식회사 하이닉스반도체 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
KR100624962B1 (ko) * 2005-07-04 2006-09-15 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100673196B1 (ko) * 2005-07-14 2007-01-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 금속배선 및 콘택플러그 형성방법
KR100632651B1 (ko) * 2005-09-15 2006-10-11 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065702A (ko) * 2002-01-30 2003-08-09 삼성전자주식회사 부유게이트형 비휘발성 메모리 장치의 제조방법
JP2005026592A (ja) 2003-07-04 2005-01-27 Toshiba Corp 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US20070141769A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US8143167B2 (en) Fabrication processes for forming dual depth trenches using a dry etch that deposits a polymer
CN100428416C (zh) 半导体器件的制造方法
US7390716B2 (en) Method of manufacturing flash memory device
US7560386B2 (en) Method of manufacturing nonvolatile semiconductor memory device
KR100898678B1 (ko) 반도체 소자의 제조방법
JP2005530357A (ja) 導電スペーサで拡張されたフローティングゲート
KR20050085361A (ko) 플로팅 게이트 유형의 반도체 디바이스 및 제조 방법과그러한 반도체 디바이스를 포함하는 비휘발성 메모리
KR20040023857A (ko) 비휘발성 메모리 장치의 제조 방법
KR100854875B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP2006513576A (ja) 改良された浮遊ゲート絶縁と浮遊ゲートの製造方法
US7785966B2 (en) Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages
KR100672164B1 (ko) 플래시 메모리 소자의 제조 방법
US20080102618A1 (en) Method of manufacturing semiconductor device
KR100650857B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR20080081581A (ko) 비휘발성 메모리 소자의 제조 방법
KR100800379B1 (ko) 비휘발성 메모리 소자의 게이트 제조방법
US7521320B2 (en) Flash memory device and method of manufacturing the same
KR100854876B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100986899B1 (ko) 반도체 소자의 제조 방법
KR100672119B1 (ko) 플래시 메모리 소자의 게이트 형성 방법
KR20080034714A (ko) 비휘발성 메모리소자 및 제조방법
US20070181916A1 (en) Method of manufacturing flash memory device
KR100602126B1 (ko) 플래시 메모리 셀 및 그 제조 방법
US20030122178A1 (en) Method for fabricating a flash memory having a T-shaped floating gate
KR100652383B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051220

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061211

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070112

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee