[go: up one dir, main page]

DE10023834B4 - Verfahren zur Schichtbildung und -strukturierung - Google Patents

Verfahren zur Schichtbildung und -strukturierung Download PDF

Info

Publication number
DE10023834B4
DE10023834B4 DE10023834A DE10023834A DE10023834B4 DE 10023834 B4 DE10023834 B4 DE 10023834B4 DE 10023834 A DE10023834 A DE 10023834A DE 10023834 A DE10023834 A DE 10023834A DE 10023834 B4 DE10023834 B4 DE 10023834B4
Authority
DE
Germany
Prior art keywords
layer
substrate
metallic
metallic layers
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10023834A
Other languages
English (en)
Other versions
DE10023834A1 (de
Inventor
Ichiharu Kondo
Yasuo Ishihara
Shuichi Nagahaka
Takeshi Miyajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE10023834A1 publication Critical patent/DE10023834A1/de
Application granted granted Critical
Publication of DE10023834B4 publication Critical patent/DE10023834B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, mit den Schritten: Aufbereiten eines Substrats (1) mit einer Oberfläche, wobei die Oberfläche einen ersten Oberflächenabschnitt (2), welcher aus einem ersten Material gebildet wird, und einen zweiten Oberflächenabschnitt (3, 51, 60) enthält, welcher aus einem zweiten, zum ersten Material unterschiedlichen Material, gebildet wird; Bilden von metallischen Schichten auf der Oberfläche des Substrats (1), wobei die metallischen Schichten eine erste metallische Schicht (4) und eine zweite metallische Schicht (5) aufweisen, deren Dicke der Einstellung einer Gesamtspannung dient und die Haftkraft zwischen den metallischen Schichten (4, 5) und dem ersten Oberflächenabschnitt kleiner als die Haftkraft zwischen den metallischen Schichten (4, 5) und dem zweiten Oberflächenabschnitt ist; Anhaften einer haftenden Schicht (7) an das Substrat (1) derart, dass die metallischen Schichten (4, 5) zwischen dem Substrat (1) und der haftenden Schicht (7) angeordnet; und Abstreifen der haftenden Schicht (7) von dem Substrat (1), wobei...

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf ein Verfahren der Herstellung eines Halbleiterbauelements und insbesondere auf ein Verfahren zur Bildung und Strukturierung einer Schicht auf einem Substrat.
  • Ein Strukturierungsverfahren, bei welchem Fotolithographie angewandt wird, wird üblicherweise zur Bildung einer metallischen Elektrode eines Halbleiterbauelements verwendet. Dementsprechend kann die Elektrode auf einem gewünschten Gebiet angeordnet werden. Die JP 10-64912 A schlägt ein anderes Strukturierungsverfahren für einen Flip-Chip-Prozess vor. Wenn bei dem Prozess eine untere metallische Kontakthöcker- bzw. Bondhügelschicht (hiernach als UBM-Schicht (under bump metallic film) bezeichnet) für einen Cu-Kontakthöcker bzw. einen Cu-Bondhügel gebildet wird, wird die UBM-Schicht selektiv durch eine haftende Schicht unter Verwendung einer Differenz der Haftkraft zwischen einer Schutzschicht und einer darunterliegenden Elektrode entfernt.
  • Das Strukturierungsverfahren unter Anwendung von Fotolithographie erfordert jedoch eine Ausrüstung für Fotolithographie und Ätzschritte, was zu äußert hohen Verfahrenskosten führt. Bei dem Verfahren zum selektiven Entfernen der UBM-Schicht durch die haftende Schicht ist es schwierig die Trennung von der haftenden Schicht durchzuführen.
  • Aus der US 5 903 058 A1 ist ein Verfahren zur Herstellung eines Halbleiterbauelements bekannt mit den Schritten: Aufbereiten eines Substrats mit einem Isolierabschnitt und einem leitenden Abschnitt, welche beide auf einer Oberfläche des Substrats bloßgelegt sind; Bilden einer metallischen Mehrfachschicht auf dem Substrat, wobei die metallische Mehrfachschicht einen ersten Abschnitt, welcher auf dem Isolierabschnitt angebracht ist, und einen zweiten Abschnitt enthält, welcher auf dem leitenden Abschnitt angebracht ist; und Entfernen des ersten Abschnitts der metallischen Mehrfachschicht von dem Isolierabschnitt, während der zweite Abschnitt auf dem leitenden Abschnitt verbleibt, wobei ein als CMP (Chemical Mechanical Polishing) bekannter Prozess angewandt wird.
  • Die US 5 846 875 A1 offenbart ein Verfahren, bei dem auf einem Substrat isolierende Abschnitte und leitende Abschnitte bloßgelegt und mit einer metallischen Schicht überzogen sind. Die metallische Schicht wird dann über den isolierenden Abschnitten entfernt und verbleibt auf den leitenden Abschnitten.
  • Aufgabe der vorliegenden Erfindung ist es, ein zu dem aus der US 5 903 058 A1 bekannten Verfahren alternatives Verfahren zu schaffen.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale des unabhängigen Anspruch 1. Weiterentwicklungen und vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.
  • Demgemäß wird bei der vorliegenden Erfindung ein Teil, welches einen aus einem ersten Material gebildeten ersten Oberflächenabschnitt und einen aus einem zweiten, zu dem ersten Material unterschiedlichen Material gebildeten zweiten Oberflächenabschnitt aufweist, aufbereitet, und es wird eine Schicht auf den ersten und zweiten Oberflächenabschnitten des Teils gebildet, um eine Gesamtspannung zu erhalten, welche einen Unterschied zwischen einer ersten Haftkraft der Schicht bezüglich des ersten Oberflächenabschnitts und einer zweiten Haftkraft der Schicht bezüglich des zweiten Oberflächenabschnitts steuert. Danach wird die Schicht von dem ersten Oberflächenabschnitt entfernt, während sie auf dem zweiten Oberflächenabschnitt verbleibt. Die Schicht kann leicht und stabil unter geringen Kosten strukturiert werden.
  • Vorzugsweise ist das erste Material ein Isoliermaterial, das zweite Material ist ein Metall, Silizium oder Siliziumnitrid, und die Schicht ist eine metallische Schicht. Vorzugsweise enthält die Schicht eine erste Schicht, welche den Teil kontaktiert, und eine zweite Schicht, die auf der ersten Schicht zur Spannungseinstellung angeordnet ist, wodurch die Gesamtspannung gesteuert wird.
  • Die vorliegende Erfindung wird in der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
  • 1A bis 1D zeigen Querschnittsansichten, welche ein Verfahren zur Herstellung eines Halbleiterbauelements einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung darstellen;
  • 2 zeigt eine vergrößerte Querschnittsansicht, welche einen Zustand entsprechend dem in 1B dargestellten Zustand entspricht;
  • 3 zeigt eine perspektivische Ansicht zur Erläuterung einer Auftragevorrichtung;
  • 4 zeigt eine perspektivische Ansicht zur Erläuterung eines Schritts des Abziehens einer haftenden Schicht;
  • 5 zeigt eine Querschnittsansicht zur Erläuterung des Schritts des Abziehens der haftenden Schicht;
  • 6 zeigt einen Graphen, welcher experimentelle Ergebnisse von Trennraten darstellt, die durch einen Bandtest (tape test) bestimmt worden sind;
  • 7 zeigt eine Druckverteilung, welche durch ein finite-Elemente-Verfahren erlangt wird;
  • 8 zeigt einen Graphen, welcher experimentelle Ergebnisse von Trennraten darstellt, die durch einen Bandtest bestimmt worden sind;
  • 9 zeigt eine schematische Draufsicht, welche einen Wafer mit Entfernungsgebieten in einer modifizierten Ausführungsform darstellt;
  • 10 zeigt eine schematische Draufsicht, welche einen Wafer mit Entfernungsgebieten in einer anderen modifizierten Ausführungsform darstellt;
  • 11 zeigt eine perspektivische Ansicht zur Erläuterung einer haftenden Schicht in der in 10 dargestellten modifizierten Ausführungsform;
  • 12A bis 12C zeigen Querschnittsansichten, welche ein Verfahren zur Herstellung des Halbleiterbauelements in der ersten Ausführungsform darstellen;
  • 13 zeigt eine Querschnittsansicht, welche das Halbleiterbauelement in der ersten Ausführungsform darstellt;
  • 14 zeigt einen Graphen, welcher experimentelle Ergebnisse von Trennraten darstellt, die durch einen Bandtest bestimmt worden sind;
  • 15A bis 15E zeigen Querschnittsansichten, welche ein Verfahren zur Herstellung eines Halbleiterbauelements in einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung darstellen;
  • 16A und 16B zeigen Querschnittsansichten, welche Schritte zur Herstellung eines Halbleiterbauelements in einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung darstellen;
  • 17 zeit eine Querschnittsansicht, welche ein modifiziertes Halbleiterbauelement in der dritten Ausführungsform darstellt;
  • 18A und 18B zeigen Querschnittsansichten, welche Schritte zur Herstellung eines Halbleiterbauelements in einem ersten Vergleichsbeispiel darstellen, welches nicht den Gegenstand der vorliegenden Erfindung bildet, sondern lediglich zur Erläuterung der Erfindung dient;
  • 19A bis 19C zeigen Querschnittsansichten, welche ein Verfahren zur Herstellung eines Halbleiterbauelements in einem zweiten Vergleichsbeispiel darstellen, welches nicht den Gegenstand der vorliegenden Erfindung bildet, sondern lediglich zur Erläuterung der Erfindung dient;
  • 20A bis 20D zeigen Querschnittsansichten, welche ein Verfahren zur Herstellung eines Halbleiterbauelements einer Modifizierung des zweiten Vergleichsbeispiels darstellen; und
  • 21A bis 21E zeigen Querschnittsansichten, welche ein Verfahren zur Herstellung eines Halbleiterbauelements einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung darstellen.
  • Erste Ausführungsform
  • 1A bis 1D zeigen ein Herstellungverfahren eines Halbleiterbauelements in einer ersten bevorzugten Ausführungsform. Das Halbleiterbauelement ist ein sogenanntes Leistungselement, eine detaillierte Struktur davon wird später erläutert.
  • Zuerst wird wie in 1A dargestellt ein Siliziumsubstrat 1 im Zustand eines Wafers aufbereitet bzw. bereitgestellt. Elemente wie nicht dargestellte Transistoren werden in dem Siliziumsubstrat 1 durch eine allgemein bekannte Halbleiterbauelemente-Herstellungstechnik gebildet. Des weiteren wird eine Isolierschicht 2 auf dem Siliziumsubstrat 1 durch ein CVD-Verfahren oder dergleichen gebildet. Die Isolierschicht 2 setzt sich zusammen aus einer BPSG-Schicht (Boron-Phosphorus Silicate Glass) oder einer PSG-Schicht (Phosphorus Silicate Glass). Öffnungsabschnitte 2a werden in der Isolierschicht 2 durch eine Fotolithographietechnik gebildet, um eine elektrische Kommunikation mit einer Innenseite (Bulk-Abschnitt) des Siliziumsubstrats bereitzustellen.
  • Darauffolgend wird eine Aluminiumdünnschicht 3 durch ein Aufstäubungsverfahren oder ein Auftragungsverfahren nicht nur auf der Isolierschicht 2, sondern ebenfalls in den Öffnungsabschnitten 2a aufgetragen. Die Aluminiumdünnschicht 3 enthält Aluminium als Hauptkomponente. Danach werden nicht benötigte Abschnitte der Aluminiumdünnschicht 3 durch die Fotolithographietechnik entfernt. Die verbleibende Aluminiumdünnschicht 3 bildet Elektrodenabschnitte für Elemente wie die Transistoren.
  • Dementsprechend werden die Elektrodenabschnitte (Aluminiumdünnschicht) 3 und die Isolierschicht 2 auf dem Siliziumsubstrat 1 bloßgelegt. Eine Wärmebehandlung wird danach durchgeführt, um eine hinreichende elektrische Kommunikation zwischen dem Siliziumsubstrat 1 und der Aluminiumdünnschicht 3 bereitzustellen. Eine Metallsperrschicht kann zwischen dem Siliziumsubstrat 1 und der Aluminiumdünnschicht 3 gebildet werden, um zu verhindern, dass Legierungsspikes infolge einer wechselseitigen Diffusion zwischen dem Substrat 1 und der Aluminiumdünnschicht 3 gebildet werden.
  • Darauffolgend werden wie in 1B dargestellt erste, zweite und dritte metallische Schichten 4, 5 und 6 auf dem im Zustand eines Wafers befindlichen Siliziumsubstrat 1 in dieser Reihenfolge aufgetragen. 2 stellt eine vergrößerte Ansicht der Schichten 4, 5 und 6 dar. Die erste metallische Schicht 4 ist aus Titan gebildet, um hinreichend auf die Aluminiumdünnschicht 3 gebondet zu sein, sie kann jedoch auch aus anderen Materialien wie Vanadium, Chrom, Kobalt, Zirkonium, Aluminium, Tantal, Wolfram, Platin oder Nitriden von diesen Metallen gebildet sein, zusätzlich zu dem vorgesehenen Titan, so dass ein hinreichendes Bonden auf der Dünnschicht erzielt wird. Da eine natürliche Oxidschicht auf der Aluminiumdünnschicht gebildet wird, muss die Oxidschicht entfernt werden, bevor die metallischen Schichten auf die Dünnschicht 3 aufgetragen werden. In dem Fall jedoch, bei welchem die erste metallische Schicht aus Titan wie bei der ersten Ausführungsform gebildet wird, deoxidiert bzw. reduziert das Titan die Oxidschicht, um dadurch oxidiert zu werden. Als Ergebnis kann eine bevorzugte Schnittstelle bereitgestellt werden. Es ist nicht nötig den Schritt des Entfernens der Oxidschicht durchzuführen.
  • Entsprechend 2 wird die zweite metallische Schicht 5 auf eine Schnittstelle zwischen der darunterliegenden metallischen Schicht 4 und dem Substrat 1 (Isolierschicht 2) zur Einstellung der Spannung (stress) aufgebracht und aus Nickel gebildet. Die zweite metallische Schicht 5 kann aus anderen Metallen wie Kupfer, Palladium oder Legierungen, welche wenigstens eines dieser Metalle als Hauptkomponente enthalten, zusätzlich zu dem Nickel unter der Voraussetzung gebildet werden, dass die obigen beschriebenen Schwierigkeiten bzw. die Aufgabe gelöst wird. Die Haftung zwischen der Isolierschicht 2 und der metallischen Schicht 4 kann infolge der metallischen Schicht 5 in dem folgenden Schritt in einem Ablösungsbereich verringert werden. Als Ergebnis kann die Ablösung der metallischen Schicht 4 von der Isolierschicht 2 leicht durchgeführt werden. Zu Anfang beträgt eine Gesamtspannung der ersten metallischen Schicht 4 und der zweiten metallischen Schicht (Spannungseinstellungsschicht) 5 etwas mehr als 10 N/m. Die Gesamtspannung (total stress) ist die Spannung pro Einheitsbreite der Schicht und wird durch die Formel der Dicke × innere Spannung dargestellt.
  • Die dritte metallische Schicht 6 besitzt eine gute Benetzbarkeit bezüglich eines Lötmittels. Die metallische Schicht 6 ist aus Gold (Au) gebildet, sie kann jedoch aus anderen Metallen wie Kupfer, Silber, Platin, Eisen, Zinn oder einer Nickelvanadiumlegierung gebildet sein. Wenn die metallische Schicht 5 aus einem Metall wie Nickel mit einer hinreichenden Benetzbarkeit bezüglich des Lötmittels gebildet wird, kann die metallische Schicht 6 weggelassen werden. Sogar in einem derartigen Fall wird jedoch die metallische Schicht vorzugsweise gebildet, da die Benetzbarkeit der Nickeldünnschicht bezüglich des Lötmittels sich verschlechtert, wenn die Oberfläche der Nickeldünnschicht oxidiert ist.
  • Die drei metallischen Schichten 4, 5 und 6 werden in einem in 3 dargestellten Aufstäubungsgerät unter Vakuum aufeinanderfolgend aufgetragen, wobei sie während der Auftragung nicht der atmosphärischen Luft ausgesetzt sind. Entsprechend 3 besitzt eine Vakuumkammer 10 einen Wafereinlass 11 an einem Endabschnitt davon und einen Waferauslass 12 an dem anderen Endabschnitt davon. Drei Targets 13, 14 und 15 sind jeweils zur Bildung der ersten, zweiten und dritten metallischen Schichten 4, 5 und 6 in der Kammer 10 angeordnet. Die Vorrichtung kann die drei Filme 4, 5 und 6 auf den Wafer (Substrat 1) auftragen, während der Wafer darin transportiert wird. Ein Steuerfeld 16 ist benachbart zu der Vakuumkammer 10 angeordnet. Es wird keine Oxidschicht zwischen den metallischen Dünnschichten gebildet, welche durch das in 3 dargestellte Gerät gebildet werden, was zu einer erhöhten Haftkraft zwischen den metallischen Schichten führt. Die metallischen Schichten 4, 5 und 6, welche aufeinander geschichtet sind, verhalten als eine metallische Schicht. Das Gerät zur Bildung der metallischen Schichten 4, 5 und 6 ist nicht auf das in 3 dargestellte Gerät beschränkt, sondern es können andere Geräte für die Aufstäubung, Auftragung oder dergleichen verwendet werden, wobei die Schichten 4, 5 und 6 aufeinanderfolgend unter Vakuum gebildet werden.
  • Nachdem die metallischen Schichten 4, 5 und 6 gebildet worden sind, wird das im Zustand eines Wafers befindliche Siliziumsubstrat (wafer state silicon substrate) 1 aus dem in 3 dargestellten Aufstäubungsgerät herausgenommen und durch eine Vakuumansaugvorrichtung oder dergleichen fixiert. Danach wird wie in 1C dargestellt eine haftende Schicht (adhesive film) 7 auf der metallischen Schicht 6 angehaftet, wobei dazwischen keine Zwischenräume gebildet werden. Als nächstes wird wie in 4 dargestellt die haftende Schicht 7 von dem im Zustand eines Wafers befindlichen Substrat 1 sanft abgezogen. Zu dieser Zeit werden wie in 5 dargestellt Abschnitte der metallischen Schichten 4, 5 und 6, die auf der Isolierschicht 2 angeordnet sind, von dem Substrat 1 zusammen mit der haftenden Schicht 7 entfernt. Die anderen Abschnitte der metallischen Schichten 4, 5 und 6, welche auf der Aluminiumdünnschicht 3 angeordnet sind, verbleiben auf dem Substrat. Dementsprechend werden wie in 1D dargestellt die nicht benötigten Abschnitte der metallischen Schichten 4, 5 und 6 von dem Substrat 1 (Halbleiterbauelement) leicht entfernt.
  • Entsprechend 4 wird die haftende Schicht 7 in eine Form geschnitten, welche im wesentlichen dieselbe wie diejenige des im Zustand des Wafers befindlichen Siliziumsubstrats 1 ist. Dementsprechend kann das Substrat 1, an welchem die haftende Schicht anhaftet, leicht transportiert und zeitlich gespeichert werden. Wenn das Substrat 1 nicht transportiert oder zeitlich gespeichert werden muss, braucht die Form der haftenden Schicht 7 nicht stets dieselbe wie diejenige des Substrats 1 sein. Insbesondere dann, wenn das Substrat 1 nicht gespeichert werden muss, ist die Größe der haftenden Schicht 7 vorzugsweise größer als diejenige des Substrats 1, so dass die haftende Schicht 7 leicht von dem Substrat 1 abgezogen werden kann.
  • Der Schritt des Abziehens der haftenden Schicht 7 wird unten detailliert beschrieben.
  • Die erste metallische Schicht 4 wird aus Titan gebildet, welche nicht nur hinreichend auf die Aluminiumdünnschicht 3, sondern ebenfalls auf die Isolierschicht 2 gebondet wird. Daher ist es üblicherweise schwierig die Titandünnschicht 4 von der Isolierschicht 2 zu trennen. Wenn jedoch die Nickeldünnschicht 5 auf die Titandünnschicht 4 wie in 2 aufgetragen wird, wird die Trennung der Titandünnschicht 4 von der Isolierschicht 2 aus dem folgenden Grunde leicht.
  • Wenn die Nickeldünnschicht 5 auf die Titandünnschicht 4 direkt aufgetragen wird, wird eine große Membranspannung (Zugspannung) in der Nickeldünnschicht 5 infolge von Differenzen des Gleitmoduls und des thermischen Ausdehnungskoeffizienten während der Auftragung gebildet. Insbesondere besitzt Titan einen thermischen Ausdehnungskoeffizienten nahe demjenigen von Aluminium und Silizium, wohingegen Nickel einen thermischen Ausdehnungskoeffizienten besitzt, der größer als derjenige von Titan ist. Eine Zugspannung verbleibt in der Nickeldünnschicht 5, wenn die Temperatur sich von 150°C auf Raumtemperatur verringert. Wenn die Dicke der Titandünnschicht 4 bei etwa 500 nm oder darunter liegt und keine Oxidschicht zwischen der Titandünnschicht 4 und der Nickeldünnschicht 5 vorhanden ist, beeinträchtigt die Zugspannung in der Nickeldünnschicht 5 die Schnittstelle zwischen der Titandünnschicht 4 und der Isolierschicht 2 derart, dass die Haftkraft zwischen der Titandünnschicht 4 und der Isolierschicht 2 sich in einen Ablösungsbereich verringert, bei welchem die Isolierschicht 2 getrennt werden kann.
  • Somit kann lediglich der Elektrodenteil, welcher auf der Isolierschicht 2 angeordnet ist, stabil unter Verwendung der inneren Spannung der metallischen Elektrodendünnschichten 4, 5 und 6 und der Differenz in der Haftkraft bezüglich des darunter liegenden Materials entfernt werden. Anfänglich wird die Titandünnschicht 4 nicht von dem Siliziumoxid (SiO2) durch eine Wärmebehandlung wie eine in der JP 10-64912 A offenbarte Kupferschicht getrennt. Dies liegt daran, dass die Spannung einer anderen Schicht zur Trennung der metallischen Schicht von dem Siliziumoxid bei der vorliegenden Ausführungsform verwendet wird.
  • Da wie in 6 dargestellt eine als Elektrode verwendete Titandünnschicht eine höhere Haftkraft bezüglich einer Siliziumoxidschicht (SiO2-Schicht) besitzt, tritt keine Trennung bei einem Trenntest unter Verwendung eines Haftbands auf, wenn lediglich die Titandünnschicht auf der Siliziumoxidschicht angeordnet ist. Wenn demgegenüber eine Nickeldünnschicht auf den Ti/SiO2-Aufschichtungen zur Bildung einer Ni/Ti/SiO2-Struktur aufgetragen wird und eine Gesamtspannung von etwa 100 N/m aufgebracht wird, kann das Haftband die Trennung hervorrufen.
  • Der Grund von diesem Phänomen zeigt sich durch ein Berechnungsergebnis eines in 7 dargestellten finite-Elemente-Verfahrens (I. KONDO et al., ”Adhesion measurement of Ti thin films on Si substrate using internal stress in overcoated Ni films”, IN: Journ. of Vac. Sci. and Techn. A, Vol. 12, (1), Jan. 1994, pp. 169–173). Entsprechend 7 besitzt ein Gebiet A die größte Spannung insgesamt. D. h. die Zugspannung, welche in der durch Aufstäuben gebildeten Ni-Schicht vorhanden ist, ruft eine große Zugspannung an der Schnittstelle zwischen der Titandünnschicht und der darunterliegenden Schicht (Siliziumsubstrat in 7) hervor. Die große Zugspannung ermöglicht die Trennung an der Ti/Si-Schnittstelle. Entsprechend 7 liegt das Siliziumsubstrat unter der Titandünnschicht. Diese Struktur entspricht derjenigen einer unten beschriebenen zweiten Ausführungsform.
  • Als nächstes werden Haftkräfte zwischen der Titandünnschicht 4 und der Isolierschicht (SiO2-Schicht) 2 und zwischen der Titandünnschicht 4 und der Aluminiumdünnschicht 3 als Trennraten, welche durch einen Haftbandtest gemessen werden, während des Änderns einer Gesamtspannung bestimmt. Die Ergebnisse sind in 8 dargestellt. Die Aluminiumdünnschicht 3 wird nicht einer Vorbehandlung unterworfen, welche zur Entfernung einer Aluminiumoxidschicht von der Aluminiumdünnschicht durchgeführt wird.
  • Entsprechend 8 bestätigt sich, dass dann, wenn die Gesamtspannung 100 N/m oder mehr beträgt, eine Trennung auf der Siliziumoxidschicht erfolgt. Demgegenüber tritt auf der Aluminiumdünnschicht sogar dann keine Trennung auf, wenn die Gesamtspannung 380 N/m beträgt. Wenn daher beispielsweise die Gesamtspannung 300 N/m beträgt, kann die Titandünnschicht selektiv auf der Aluminiumdünnschicht verbleiben, gegenüber der die Vorbehandlung nicht durchgeführt worden ist. Die Haftkraft zwischen der metallischen Dünnschicht 4 und der Isolierschicht 2 ist kleiner als diejenige zwischen der metallischen Dünnschicht 4 und der Aluminiumdünnschicht 3. Wenn die Gesamtspannung 100 N/m oder mehr beträgt und die haftende Schicht 7 zur Entfernung der metallischen Dünnschicht 4 abgezogen wird, wird die metallische Dünnschicht von der Isolierschicht 2 zusammen mit der haftenden Schicht 7 entfernt, sie wird jedoch nicht von der Aluminiumdünnschicht 3 entfernt. Als Ergebnis verbleibt die metallische Dünnschicht 4 lediglich auf der Aluminiumdünnschicht 3.
  • Die Gesamtspannung der laminierten Schichten 4, 5 kann hauptsächlich durch die Dicke der Nickeldünnschicht 5 gesteuert werden. Je größer die Gesamtspannung wird, desto leichter wird die Trennung von der Isolierschicht 2. Jedoch kann eine Gesamtspannung von etwa 1500 N/m oder mehr den Wafer deformieren oder zerstören, insbesondere dann, wenn der Wafer dünn ist. Daher wird es bevorzugt die Gesamtspannung in einem Bereich von 100 N/m bis 1500 N/m zu steuern. Als Ergebnis kann das Auftreten einer Deformierung und Zerstörung des Wafers verhindert werden, nachdem die Schichten aufgetragen worden sind.
  • Das Entfernen der metallischen Schichten 4, 5 und 6 durch die haftende Schicht 7 kann wie in 9, 10 und 11 dargestellt leichter durchgeführt werden.
  • Entsprechend 9 besitzt ein Wafer (Substrat 1) eine Mehrzahl von Elementebildungsgebieten 20, die jeweils zur Bildung eines Halbleiterbauelements bestimmt sind. Benachbarte Gebiete von den Elementebildungsgebieten 20 und ein äußeres Randgebiet des Wafers sind Entfernungsgebiete 21, von denen die metallischen Schichten durch die haftende Schicht entfernt werden. Alle Entfernungsgebiete 21 sind integriert miteinander verbunden. Wenn daher die haftende Schicht 7 von dem Wafer abgezogen wird, beginnt die Trennung der Schichten von dem äußersten Randabschnitt des Wafers und fährt ohne Unterbrechung fort. Daher werden kaum Grate gebildet, und es können die metallischen Schichten gleichförmig entfernt werden.
  • Obwohl in 9 nicht besonders dargestellt enthält jedes der Elementebildungsgebiete 20 darin Entfernungsgebiete, von denen einige unabhängig sind, d. h. sie sind nicht mit anderen Entfernungsgebieten verbunden. Wenn jedoch die Trennung einmal begonnen hat, werden die unabhängigen Entfernungsgebiete in den Elementebildungsgebieten ebenfalls leicht auf das Anwenden einer Kraft von dem benachbarten Gebiet davon, welche durch die Trennung hervorgerufen wird, entfernt.
  • Wenn es schwierig ist die Entfernungsgebiete 21 wie in 9 dargestellt bereitzustellen, kann wie in 10 dargestellt ein Entfernungsgebiet 22 entlang einer eingeritzten Linie bereitgestellt werden, welche sich in eine Richtung Z erstreckt. In diesem Fall wird die haftende Schicht 7 in die Richtung Z abgezogen, um den Startpunkt der Trennung klar bzw. deutlich zu machen. Dadurch wird die Trennung ebenfalls leichter gemacht. Die haftende Schicht 7 kann in einer Richtung (X oder Y) senkrecht zu der eingeritzten Linie abgezogen werden. In diesem Fall wird wie in 11 dargestellt die haftende Schicht 7 entlang dem Entfernungsgebiet 22 abgeschnitten, um eine Schnittlinie 23 zu besitzen. Die Schnittlinie 23 teilt die haftende Schicht 7 in zwei halbkreisförmige Abschnitte 7a, 7b. Jeder der halbkreisförmigen Abschnitte 7a, 7b kann von der Schnittlinie 23 her leicht abgezogen werden.
  • Nachdem die nicht benötigten Abschnitte der metallischen Schicht 4, 5 und 6 zusammen mit der haftenden Schicht 7 wie in 1D dargestellt entfernt worden sind, werden die in 12A bis 12C dargestellten Schritte durchgeführt. 12A entspricht dem in 1D dargestellten Zustand und es wird insbesondere eine Transistorzelle dargestellt, welche in 1D ausgelassen ist. Entsprechend 12a wird ein N+-Typ-Gebiet 31 auf der Rückseitenoberfläche eines N–-Typ Siliziumsubstrats 30 gebildet, und es werden N-Typ Gebiete 32 und P-Typ Gebiete 33 in einem Oberflächenabschnitt des N–-Typ Substrats 30 an einer Seite gegenüber dem N+-Typ Gebiet 31 gebildet. Eine Gateelektrode 35 wird über dem N–-Typ Substrat gebildet, wobei eine Gateoxidschicht 34 dazwischen angeordnet wird, wodurch die Transistorzelle gebildet wird. Die Gateoxidschicht 34 und die Gatelektrode 35 sind von der Isolierschicht 2 bedeckt.
  • Die auf der oberen Oberfläche des N–-Typ Substrats 30 angeordnete Aluminiumdünnschicht 3 enthält Aluminiumdünnschichtabschnitte 3a, 3b. Der Aluminiumdünnschichtabschnitt 3a ist auf dem N–-Typ Siliziumsubstrat 30 angeordnet, um die N-Typ Gebiete 32 und die P-Typ Gebiete 33 als Sourceelektrode zu kontaktieren. Der Aluminiumdünnschichtabschnitt 3b ist auf dem N–-Typ Siliziumsubstrat 30 als Verdrahtungsteil angeordnet. Jeder der oben beschriebenen Diffusionsgebiete kann einen zu dem N-Typ oder P-Typ entgegengesetzten Leitungstyp aufweisen. Wenn das N+-Typ Gebiet 31 zu einem P+-Typ gemacht wird, kann ein IGBT (Insulated Gate Bipolar Transistor) gebildet werden.
  • Danach wird wie in 12B dargestellt eine Drainelektrode 36 auf der Rückseitenoberfläche des Substrats 30 gebildet. Eine Schutzschicht 37 wird über der oberen Oberfläche des Substrats 30 gebildet, und ein Elektrodenabschnitt 38 wird in der Schutzschicht 37 durch ein Fotolithographieverfahren geöffnet. Des weiteren wird wie in 12C dargestellt ein Lötmittel 39 auf dem Aluminiumdünnschichtabschnitt 3a mit dazwischen angeordneten metallischen Schichten 4, 5 und 6 angeordnet.
  • Die oben beschriebene vorliegende Ausführungsform besitzt die folgenden Merkmale.
  • Wie in 1C und 1D dargestellt werden die Abschnitte der metallischen Dünnschichten 4, 5 und 6, welche auf der Isolierschicht 2 aufgetragen sind, entfernt, und es werden die Abschnitte der metallischen Dünnschichten 4, 5, 6, welche auf der Aluminiumdünnschicht 3 aufgetragen sind, nicht durch Abziehen der haftenden Schicht 7 entfernt. Dies wird durch die Spannungseinstellungsschicht 5 ermöglicht, welche die Haftkraft zwischen der Isolierschicht 2 und der metallischen Dünnschicht 4 in dem Bereich verringert, welcher zur Durchführung der Trennung geeignet ist.
  • Insbesondere besitzt die Spannungseinstellungsschicht (stress adjustment film) 5 darin eine Zugspannung (oder Druckspannung), und die Zugspannung erzeugt eine große Spannung an der Schnittstelle zwischen der metallischen Dünnschicht 4 und dem darunterliegenden Teil, wodurch die Trennung der metallischen Dünnschicht 4 von dem darunterliegenden Teil an der Schnittstelle ermöglicht wird. Die Verwendung von Geräten für die Fotolithographie und von Ätzschritten wie bei dem herkömmlichen Verfahren wird nicht benötigt, wodurch geringe Prozesskosten realisiert werden. Die Trennung kann auf eine stabile Weise im Vergleich mit dem herkömmlichen Verfahren für das selektive Entfernen einer UBM-Schicht durchgeführt werden.
  • Unmittelbar, nachdem die metallische Dünnschicht 4 aufgetragen worden ist, werden die Haftkräfte sowohl zwischen der Aluminiumdünnschicht 3 und der metallischen Dünnschicht 4 als auch zwischen der Isolierschicht 2 und der metallischen Dünnschicht 4 so groß, dass die metallische Dünnschicht 4 nicht nur von der Aluminiumdünnschicht 3, sondern ebenfalls von der Isolierschicht 2 getrennt werden kann.
  • Entsprechend 12C wird das Lötmittel 39 auf der metallischen Dünnschicht 6, welche eine hinreichende Benetzbarkeit bezüglich des Lötmittels 39 besitzt, über der Transistorzelle angeordnet. Jedoch kann wie in 13 dargestellt ein Lötmittel 40 auf dem Aluminiumdünnschichtabschnitt 3b als Verdrahtungsteil von der Transistorzelle ausgeschlossen angeordnet werden. In diesem Fall ist der Aluminiumdünnschichtabschnitt verwendbar als UBM für einen Kontakthöcker eines Elements zur Anbringung eines Flip-Chips darauf zusätzlich zu dem Leistungsbauelement. 12A bis 12C und 13 zeigen das Element (Chip), welches das Lötmittel 39 oder 40 lediglich auf einer Oberfläche des Elements hält. Jedoch kann das Lötmittel auf beiden Oberflächen eines Elements derart angeordnet werden, dass das Element angebracht (gegossen) werden kann, während es zwischen zwei leitenden Teilen wie metallischen Rahmenabschnitten durch das Lötmittel auf den beiden Oberflächen davon angeordnet wird.
  • Nachdem die auf der Isolierschicht 2 angeordnete metallische Schicht 4 entfernt worden ist, kann die Spannungseinstellungsschicht 5 entfernt werden. Wenn die metallische Dünnschicht 4 aus Platin gebildet wird, kann ohne die metallischen Dünnschichten 5, 6 ausgekommen werden. Dies liegt daran, dass Platin selbst eine große innewohnende Spannung und eine geringere Haftkraft bezüglich der Isolierschicht als die anderen metallischen Schichten aufweist. 14 zeigt Trennraten entsprechend einer Dicke einer Platinschicht (Pt-Schicht) zwischen der PT-Schicht und der Aluminiumschicht (Al-Schicht) und zwischen der Pt-Schicht und der SiO2-Schicht. Wie in 14 dargestellt ist es bekannt, dass die Pt-Schicht mit einer Dicke von etwa 220 nm oder mehr von der SiO2-Schicht getrennt wird. Dies impliziert, dass die Pt-Schicht selektiv von der Isolierschicht ohne die darauf angeordnete metallische Schicht 5 entfernt werden kann. Da die Pt-Schicht direkt gelötet werden kann, muss darüber hinaus die metallische Schicht 6 nicht darauf gebildet werden.
  • Zweite Ausführungsform
  • Als nächstes wird eine zweite bevorzugte Ausführungsform mit Schwerpunkt auf Unterschiede gegenüber der ersten Ausführungsform erklärt.
  • 15A bis 15E stellen ein Verfahren zur Herstellung einer Diode in der zweiten Ausführungsform schrittweise dar. Bei der ersten Ausführungsform wird die Aluminiumdünnschicht 3 zur Bildung von Elektroden und Verdrahtungsteilen gebildet, und es wird die metallische Dünnschicht 4 auf der Aluminiumdünnschicht 3 aufgetragen. Bei dieser Ausführungsform wird die metallische Dünnschicht 4 direkt auf einem N-Typ Störstellendiffusionsgebiet 51 aufgetragen, welches in einem Oberflächenabschnitt eines P-Typ Siliziumsubstrats 50 gebildet ist.
  • Wie in 15A dargestellt wird das N-Typ Störstellendiffusionsgebiet 51 in dem sich in dem Waferzustand befindlichen P-Typ Siliziumsubstrat 50 durch eine gewöhnliche Halbleiterbauelementeherstellungstechnik gebildet. Dementsprechend wird eine Diode mit einem PN-Übergang bereitgestellt. Danach wird wie bei der ersten Ausführungsform die Isolierschicht 2 gebildet, und es wird ein Öffnungsabschnitt 52 in der Isolierschicht 2 durch ein Fotolithographieverfahren gebildet. Des weiteren wird eine in dem Öffnungsabschnitt 52 gebildete, natürlich oxidierte Schicht durch Fluorwasserstoffsäure oder dergleichen entfernt.
  • Danach werden wie in 15 dargestellt die metallischen Dünnschichten 4, 5 und 6 in dieser Reihenfolge ohne die dazwischen angeordnete Aluminiumdünnschicht aufgetragen. Eine Elektrode 53 wird auf der Rückseitenoberfläche des Siliziumsubstrats 50 gebildet. Darauffolgend wird wie in 15C dargestellt die haftende Schicht 7 an den metallischen Schichten 4, 5 und 6 auf dem Siliziumsubstrat 50 angehaftet. Die haftende Schicht 7 wird danach von dem in dem Waferzustand befindlichen Siliziumsubstrat 50 im wesentlichen auf dieselbe Weise wie in 4 und 5 dargestellt abgezogen. Dementsprechend verbleiben wie in 15D dargestellt die metallischen Dünnschichten 4, 5 und 6 lediglich auf dem Öffnungsabschnitt 52. Danach wird wie in 15E dargestellt ein Löten bezüglich der verbleibenden metallischen Dünnschichten 4, 5 und 6 insgesamt durchgeführt, wodurch ein Lötmittel 54 auf den metallischen Dünnschichten 4, 5 und 6 angebracht wird.
  • Um auf 8 zurückzukommen, es werden dort die Haftkräfte zwischen der Titandünnschicht und der Isolierschicht (SiO2-Schicht) und zwischen der Titandünnschicht und dem Siliziumsubstrat dargestellt, welche als Trennraten bestimmt werden, die durch den Haftbandtest gemessen werden. Die Trennung trat auf der SiO2-Schicht auf, wenn die Gesamtspannung 100 N/m betrug. Demgegenüber tritt die Trennung auf dem Siliziumsubstrat sogar dann nicht auf, wenn die Gesamtspannung 380 N/m betrug. Dementsprechend ist bekannt, dass die Haftkraft zwischen der Titandünnschicht und der Isolierschicht kleiner als diejenige zwischen der Titandünnschicht und dem Siliziumsubstrat ist. Die Titandünnschicht kann von der Isolierschicht getrennt werden, sie kann jedoch nicht von dem Siliziumsubstrat durch die haftende Schicht 7 entfernt werden, wenn die Gesamtspannung etwa 100 N/m oder mehr beträgt.
  • 15A bis 15E stellen das Element (Chip) dar, welches das Lötmittel 54 auf einer Oberfläche davon hält. Jedoch kann ein Lötmittel auf beiden Oberflächen eines Elements derart angeordnet werden, dass das Element angebracht (gegossen) werden kann, während es zwischen zwei leitenden Teilen wie metallischen Rahmenabschnitten durch das Lötmittel auf beiden Oberflächen davon angeordnet wird.
  • Dritte Ausführungsform
  • Es wird eine dritte bevorzugte Ausführungsform erläutert, wobei der Schwerpunkt auf Unterschiede zu der oben beschriebenen zweiten Ausführungsform gerichtet ist. 16A und 16B stellen ein Verfahren zur Herstellung eines Halbleiterbauelements der dritten Ausführungsform dar. 16A und 16B stellen einen Abschnitt zur Bildung eines Schaltkreises wie eines LSI dar, welcher sich von dem in 15D dargestellten Abschnitt unterscheidet, jedoch dazu benachbart vorgesehen ist.
  • Zuerst wird wie in 16A dargestellt die Siliziumoxidschicht 2 auf dem Siliziumsubstrat 1 durch thermische Oxidation oder ein CVD-Verfahren gebildet. Nachdem Elemente wie Transistoren gebildet worden sind, wird eine Siliziumnitridschicht 60 gebildet und strukturiert. Danach werden die metallischen Schichten 4, 5 und 6 in dieser Reihenfolge aufgetragen. Die Titandünnschicht 4 besitzt eine höhere Haftkraft bezüglich der Siliziumnitridschicht 60. Daher kann die Nickeldünnschicht 5 im Vergleich mit derjenigen bei den ersten und zweiten Ausführungsformen dünner ausgebildet werden. Danach werden die metallischen Dünnschichten 4, 5 und 6 teilweise entfernt, im wesentlichen auf dieselbe Weise wie in 4 und 5 dargestellt. Da die Haftkraft zwischen der Titandünnschicht 4 und der Siliziumoxidschicht 2 wie in 16b dargestellt niedrig ist, verbleiben die metallischen Dünnschichten 4, 5 und 6 lediglich auf der Siliziumnitridschicht 60. Der LSO besitzt einen Abschnitt, welcher mit dem Silizium elektrisch kommuniziert, und der Abschnitt besitzt eine Struktur, die im wesentlichen dieselbe ist wie die in 15D gezeigte.
  • Wie in 17 dargestellt kann das Siliziumsubstrat 1 durch ein Isoliersubstrat 70 wie ein Glassubstrat ersetzt werden. Eine aus Silizium oder dergleichen gebildete Siliziumdünnschicht 71 wird auf dem Isoliersubstrat 70 gebildet, und es werden Elemente wie Transistoren in der Halbleiterdünnschicht 71 bereitgestellt. Die Siliziumnitridschicht 60 wird auf einem bestimmten Gebiet der Halbleiterdünnschicht 71 angeordnet, und die metallischen Dünnschichten 4, 5 und 6 werden lediglich auf der Siliziumnitridschicht 60 angeordnet. Die oben beschriebene Technik entsprechend 16A und 16B kann ebenfalls verwendet werden, um die in 17 dargestellte Struktur zu bilden. Somit kann die vorliegende Erfindung auf Substrate außer den Halbleitersubstraten angewandt werden.
  • Erstes Vergleichsbeispiel
  • Es wird ein erstes Vergleichsbeispiel beschrieben, welches nicht den Gegenstand der vorliegenden Erfindung bildet, sondern lediglich zur Erläuterung der Erfindung dient, wobei ein Schwerpunkt auf Unterschiede zu der ersten Ausführungsform gerichtet wird.
  • Wenn wie in 18A dargestellt die innere Spannung der metallischen Schichten 4, 5 und 6 äußerst hoch ist, ist die Haftkraft zwischen der metallischen Dünnschicht 4 und der Isolierschicht 2 äußerst gering. Als Ergebnis werden wie in 18B dargestellt die metallischen Dünnschichten 4, 5 und 6 natürlich partiell von der Isolierschicht 2 getrennt, um deformierte Abschnitte zu besitzen, als ob sie über dem Substrat 1 schwimmen würden. Eine Pinzette oder dergleichen kann die deformierten Abschnitte einklemmen (pinch), um die metallischen Schichten 4, 5 und 6 von dem Substrat 1 abzuziehen. Als Ergebnis können die metallischen Schichten 4, 5 und 6 lediglich auf der metallischen Schicht 3 ohne Verwendung einer haftenden Schicht zurückgelassen werden.
  • Dieses Verfahren ist insbesondere wirksam, wenn die Schicht, welche unter den metallischen Dünnschichten 4, 5 und 6 liegt, aus Metall wie Au oder Pt gebildet ist, welches sehr schwer oxidiert werden kann. Es versteht sich jedoch, dass die haftende Schicht die metallischen Dünnschichten leichter und sicherer entfernen kann, um den Elektrodenteil zu bilden, sogar wenn die innere Spannung der metallischen Schichten 4, 5 und 6 äußerst hoch ist.
  • Zweites Vergleichsbeispiel
  • Als nächstes wird ein zweites Vergleichsbeispiel beschrieben, welches nicht den Gegenstand der vorliegenden Erfindung bildet, sondern lediglich zur Erläuterung der Erfindung dient, wobei der Schwerpunkt auf Unterschiede zum ersten Vergleichsbeispiel gerichtet ist. 19A bis 19C zeigen ein Verfahren zur Herstellung eines Halbleiterbauelements der vorliegenden Ausführungsform. Bei der vorliegenden Ausführungsform ist eine metallische Schicht 80, welche von einem ersten Substrat wie bei der vierten Ausführungsform natürlich getrennt worden ist, auf einem zweiten Substrat 82 unter Verwendung einer haftenden Schicht 81 umgeordnet.
  • Insbesondere wird wie in 19A dargestellt die metallische Schicht 80, welche von dem ersten Substrat natürlich getrennt worden ist, auf die haftende Schicht 81 mit einer geringen Haftstärke gebondet. Ein Haftmittel 83, dessen Haftstärke größer als diejenige der haftenden Schicht 81 ist, ummantelt das im Zustand eines Wafers befindliche Substrat 82. Das Haftmittel 83 besitzt vorzugsweise eine Leitfähigkeit. Des weiteren wird wie in 19B dargestellt die metallische Schicht 80 auf das Haftmittel 83 gebondet, während es von der haftenden Schicht 81 getragen wird. Danach wird wie in 19C dargestellt die haftende Schicht 81 entfernt. Als Ergebnis ist die metallische Schicht 80 mit dem dazwischen gebrachten Haftmittel 83 auf dem Substrat 82 angeordnet. Somit kann die metallische Schicht 80, welche von dem ersten Substrat getrennt worden ist, für Elektroden oder Verdrahtungsteile für andere Elemente verwendet werden.
  • Andernfalls wird wie in 20 dargestellt eine metallische Schicht 90, welche von dem ersten Substrat natürlich getrennt worden ist, auf eine haftende Schicht 90 gebondet. Danach wird wie in 20B dargestellt die von der haftenden Schicht 91 getragene metallische Schicht 90 auf das im Zustand eines Wafers befindliche zweite Substrat 92 gebondet. Des weiteren wird wie in 20C dargestellt eine Wärmebehandlung durchgeführt, um eine Verbindungsschicht (Silizidschicht) 93 zwischen dem Substrat 92 und der metallischen Schicht 90 zu bilden. Danach wird wie in 20D dargestellt die haftende Schicht 91 entfernt. Als Ergebnis ist die metallische Schicht 90 auf dem zweiten Substrat 92 durch die dazwischen angeordnete Verbindungsschicht 93 angeordnet.
  • Vierte Ausführungsform
  • Eine vierte bevorzugte Ausführungsform der vorliegenden Erfindung wird erläutert, wobei der Schwerpunkt auf Unterschiede zu dem zweiten Vergleichsbeispiel gerichtet ist. 21A bis 21E stellen ein Verfahren zur Herstellungeines Halbleiterbauelements der vierten Ausführungsformschrittweise dar. Bei der vorliegenden Ausführungsform wird eine metallische Schichtstruktur 100, welche von dem ersten Substrat wie bei dem ersten Vergleichsbeispiel natürlich getrennt worden ist, auf ein zweites Substrat 102 unter Verwendung einer haftenden Schicht 101 übertragen.
  • Insbesondere wird wie in 21A dargestellt die metallische Schichtstruktur 100, welche von dem ersten Substrat natürlich abgetrennt worden ist, auf die transparente haftende Schicht 101 gebondet. Demgegenüber wird eine metallische Schicht 103 auf dem im Zustand des Wafers befindlichen zweiten Substrat 102 gebildet, und ein fotoempfindliches Harzmaterial (resin) 104 wie ein Fotoresist ummantelt die metallische Schicht 103. Danach wird wie in 21B dargestellt die haftende Schicht 101 auf das Substrat 102 gebondet, und es wird Licht auf das Harzmaterial 104 durch die metallische Schichtstruktur 100 gestrahlt. Als nächstes wird wie in 21C dargestellt die haftende Schicht 101 abgezogen. Zu der Zeit werden Teile des Harzmaterials 104 dort, wo eine Lichtbestrahlung stattgefunden hat, zusammen mit der haftenden Schicht 101 entfernt. Danach wird wie in 21D dargestellt die metallische Schicht 103 unter Verwendung des verbliebenen Harzmaterials 104 als Maske geätzt. Zum Abschluss wird wie in 21E dargestellt das Harzmaterial 104 entfernt. Somit kann die getrennte metallische Schichtstruktur 100 als Maske zur Strukturierung des Resistmaterials 104 verwendet werden.
  • Andernfalls kann, nachdem die metallische Schichtstruktur 100 auf das Substrat 102 durch die metallische Schicht 103 und das aus einem haftenden Material gebildete Harzmaterial 104 wie in 21B dargestellt gebondet worden ist, ein Ätzen durch die haftende Schicht 101 und die metallische Schichtstruktur 100 durchgeführt werden, um die metallische Schichtstruktur 100 auf das Substrat 100 wie in 21e dargestellt direkt zu übertragen.
  • Die vorliegende Erfindung ist nicht auf die Strukturierung des leitenden Teils auf dem Halbleitersubstrat (Wafer) zur Bildung einer Elektrode, eines Verdrahtungsteils oder dergleichen beschränkt, und sie kann auf die Strukturierung von leitenden Teilen auf anderen Basisteilen wie einer gedruckten Schaltungsplatte angewendet werden.
  • Vorstehend wurde ein Verfahren zur Schichtbildung und -strukturierung offenbart. Metallische Schichten (4, 5) werden auf einem Siliziumsubstrat (1) gebildet, auf welchem eine Isolierschicht (2) und ein leitender Abschnitt (3, 51, 60) bloßgelegt sind. Die metallischen Schichten enthalten eine erste metallische Schicht (4), welche die Isolierschicht, welche die Isolierschicht (2) und den leitenden Abschnitt (3, 51, 60) direkt kontaktiert, und eine zweite metallische Schicht (5), welche auf der ersten metallischen Schicht (4) als Spannungseinstellungsschicht angeordnet ist, um eine Spannung an einer Schnittstelle zwischen der metallischen Schicht (4) und dem darunterliegenden Teil zu steuern. Dementsprechend kann eine Haftkraft zwischen der ersten metallischen Schicht (4) und der Isolierschicht (2) auf einen kleineren Wert als denjenigen zwischen der ersten metallischen Schicht (4) und dem leitenden Abschnitt (3, 51, 60) gesteuert werden. Danach wird die metallische Schicht (4) von der Isolierschicht (2) durch eine haftende Schicht während des Verbleibens auf dem leitenden Abschnitt (3, 51, 60) selektiv entfernt. Als Ergebnis kann die metallische Schicht mit niedrigen Kosten stabil und leicht strukturiert werden.

Claims (24)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, mit den Schritten: Aufbereiten eines Substrats (1) mit einer Oberfläche, wobei die Oberfläche einen ersten Oberflächenabschnitt (2), welcher aus einem ersten Material gebildet wird, und einen zweiten Oberflächenabschnitt (3, 51, 60) enthält, welcher aus einem zweiten, zum ersten Material unterschiedlichen Material, gebildet wird; Bilden von metallischen Schichten auf der Oberfläche des Substrats (1), wobei die metallischen Schichten eine erste metallische Schicht (4) und eine zweite metallische Schicht (5) aufweisen, deren Dicke der Einstellung einer Gesamtspannung dient und die Haftkraft zwischen den metallischen Schichten (4, 5) und dem ersten Oberflächenabschnitt kleiner als die Haftkraft zwischen den metallischen Schichten (4, 5) und dem zweiten Oberflächenabschnitt ist; Anhaften einer haftenden Schicht (7) an das Substrat (1) derart, dass die metallischen Schichten (4, 5) zwischen dem Substrat (1) und der haftenden Schicht (7) angeordnet; und Abstreifen der haftenden Schicht (7) von dem Substrat (1), wobei ein erster Schichtabschnitt (80, 90, 100) der metallischen Schichten (4, 5) vom ersten Oberflächenabschnitt entfernt wird und die metallischen Schichten (4, 5) auf dem zweiten Oberflächenabschnitt zurück bleiben.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das erste Material ein Isoliermaterial ist; das zweite Material Metall, Silizium oder Siliziumnitrid ist.
  3. Verfahren nach dem Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste metallische Schicht (4) wenigstens eines der Elemente Titan, Vanadium, Chrom, Kobalt, Zirkonium, Aluminium, Tantal, Wolfram und Platin enthält.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das zweite Material des zweiten Oberflächenabschnitts (3, 51, 60) ein elektrisch leitendes Material ist und Silizium oder Aluminium enthält und/oder das erste Material des ersten Oberflächenabschnitts (2) Siliziumdioxid enthält.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die zweite metallische Schicht (5) aus Nickel gebildet wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die zweite metallische Schicht (5) wenigstens ein Element von Nickel, Kupfer und Palladium enthält.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Substrat (1) ein Siliziumwafer ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Gesamtspannung der metallischen Schichten (4, 5) auf einen Wert größer als 100 N/m gesteuert wird.
  9. Verfahren nach dem Anspruch 8, dadurch gekennzeichnet, dass die Gesamtspannung der metallischen Schichten (4, 5) auf einen Wert in einem Bereich von 100 N/m bis 1500 N/m gesteuert wird.
  10. Verfahren nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, dass das elektrisch leitende Material ein in dem zweiten Oberflächenabschnitt (3, 51, 60) des Substrats (1) vorgesehenes Störstellendiffusionsgebiet ist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, des weiteren gekennzeichnet durch die Schritte: Bilden einer Schutzschicht (37) auf dem Substrat (1) nach dem Abstreifen der haftenden Schicht (7) von dem Substrat (1); und Bilden eines Öffnungsteils (38) in der Schutzschicht (37) zum Bloßlegen der auf dem zweiten Oberflächenabschnitt zurückgelassenen metallischen Schichten (4, 5).
  12. Verfahren nach Anspruch 11, gekennzeichnet durch den Schritt Anordnen eines Lötmittels (39, 40, 54) auf dem Öffnungsteil (38).
  13. Verfahren nach einem der Ansprüche 1 bis 10, gekennzeichnet durch den Schritt Anordnen einer metallischen Lötschicht (6) aus einem Lötmittel (39, 40, 54) auf den auf dem zweiten Oberflächenabschnitt zurückgelassenen metallischen Schichten (4, 5), wobei die Lötschicht (6) eine Benetzbarkeit bezüglich des Lötmittels (39, 40, 54) aufweist, die größer als diejenige der metallischen Schichten (4, 5) ist, und den nachfolgenden Schritt Bilden einer Schutzschicht (37) auf dem Substrat (1).
  14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass das Lötmittel (39, 40, 54) aus einem Material gebildet wird, welches aus einer Gruppe bestehend aus Gold, Kupfer, Silber, Platin, Eisen, Zinn und einer Nickel-Vanadium-Legierung besteht.
  15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass der thermische Ausdehnungskoeffizient der zweiten metallischen Schicht (5) größer als der thermische Ausdehnungskoeffizient der ersten metallischen Schicht (4) ist.
  16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass die erste metallische Schicht (4) eine Dicke von kleiner als 500 nm besitzt.
  17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass das erste Material Siliziumoxid ist.
  18. Verfahren nach einem der Ansprüche 1 bis 17, gekennzeichnet durch den Schritt Übertragen des vom ersten Oberflächenabschnitt entfernten ersten Schichtabschnitts (80, 90, 100) auf ein weiteres Substrat (82, 89, 102).
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass der auf das weitere Substrat (82, 89, 102) übertragene erste Schichtabschnitt (80, 90, 100) auf dem weiteren Substrat (82, 89, 102) durch ein dazwischen aufgebrachtes Haftmittel (83) befestigt wird.
  20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass der auf das weitere Substrat (82, 89, 102) übertragene erste Schichtabschnitt (80, 90, 100) auf dem weiteren Substrat (82, 89, 102) durch einen Verbund (93) befestigt wird, welcher an einer Schnittstelle zwischen dem ersten Schichtabschnitt (80, 90, 100) und dem weiteren Substrat (82, 89, 102) gebildet wird.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass der Verbund (93) Silizid ist, welches durch eine Wärmebehandlung gebildet wird, nachdem der erste Schichtabschnitt (80, 90, 100) auf das weitere Substrat (82, 89, 102) übertragen worden ist.
  22. Verfahren nach einem der Ansprüche 1 bis 17, gekennzeichnet durch den Schritt Übertragen der Struktur des ersten Schichtabschnitts (100) auf einen fotoempfindlichen Harzteil (104), welcher auf einem weiteren Substrat (102) angeordnet ist, durch Bestrahlen des fotoempfindlichen Harzteils (104) mit Licht durch den ersten Schichtabschnitt (100)
  23. Verfahren nach einem der Ansprüche 5 bis 22, dadurch gekennzeichnet, dass eine Differenz der thermischen Ausdehnungskoeffizienten zwischen der ersten metallische Schicht (4) und der Oberfläche des Substrats (1) kleiner als eine Differenz der thermischen Ausdehnungskoeffizienten zwischen der Nickelschicht (5) und der Oberfläche des Substrats (1) ist.
  24. Verfahren nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet, dass die erste Schicht (4) aus Titan gebildet wird.
DE10023834A 1999-05-17 2000-05-16 Verfahren zur Schichtbildung und -strukturierung Expired - Fee Related DE10023834B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13619099 1999-05-17
JP11-136190 1999-05-17

Publications (2)

Publication Number Publication Date
DE10023834A1 DE10023834A1 (de) 2001-01-04
DE10023834B4 true DE10023834B4 (de) 2012-04-26

Family

ID=15169460

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10023834A Expired - Fee Related DE10023834B4 (de) 1999-05-17 2000-05-16 Verfahren zur Schichtbildung und -strukturierung

Country Status (2)

Country Link
US (1) US6548386B1 (de)
DE (1) DE10023834B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367998A (ja) * 2001-06-11 2002-12-20 Ebara Corp 半導体装置及びその製造方法
TWI243439B (en) * 2001-12-31 2005-11-11 Advanced Semiconductor Eng Bumping process
EP1489659A1 (de) * 2003-06-18 2004-12-22 ABB Technology AG Kontaktmetallisierung für Halbleiterbauelemente
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US8354692B2 (en) * 2006-03-15 2013-01-15 Infineon Technologies Ag Vertical semiconductor power switch, electronic component and methods of producing the same
US7800232B2 (en) * 2007-03-06 2010-09-21 Denso Corporation Metallic electrode forming method and semiconductor device having metallic electrode
US7767563B2 (en) * 2007-03-21 2010-08-03 Intel Corporation Method of forming a silicide layer on a thinned silicon wafer, and related semiconducting structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465009A (en) * 1992-04-08 1995-11-07 Georgia Tech Research Corporation Processes and apparatus for lift-off and bonding of materials and devices
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
US5846875A (en) * 1996-08-20 1998-12-08 Matsushita Electric Industrial Co., Ltd. Method of producing a semiconductor device
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
JP3524221B2 (ja) 1995-07-05 2004-05-10 富士通株式会社 半導体装置の製造方法
JPH1050710A (ja) 1996-07-30 1998-02-20 Matsushita Electric Ind Co Ltd 半導体デバイスおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465009A (en) * 1992-04-08 1995-11-07 Georgia Tech Research Corporation Processes and apparatus for lift-off and bonding of materials and devices
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
US5846875A (en) * 1996-08-20 1998-12-08 Matsushita Electric Industrial Co., Ltd. Method of producing a semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
I.KONDO et al.: Adhesion measurement of Ti thin films on Si substrate using internal stress in overcoated Ni films. In: Journ. of Vac. Sci. and Techn. A, Vol. 12, Jan. 1994, 1, 169-173. *

Also Published As

Publication number Publication date
DE10023834A1 (de) 2001-01-04
US6548386B1 (en) 2003-04-15

Similar Documents

Publication Publication Date Title
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE102004012845B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat
DE69523991T2 (de) Löt-Anschlusskontakt und Verfahren zu seiner Herstellung
DE69512991T2 (de) Löthocker-herstellungsverfahren
DE112013006790B4 (de) Halbleitervorrichtungen und Verfahren zum Fertigen einer Halbleitervorrichtung
DE69505048T2 (de) Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE2402709C3 (de) Festkörperbauelement mit einem dünnen Film aus Vanadinoxyd
DE19641777C2 (de) Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
DE19808990A1 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE69415927T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Höckerelectrode
WO2004077548A2 (de) Verbindungstechnik für leistungshalbleiter
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10023834B4 (de) Verfahren zur Schichtbildung und -strukturierung
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE1766297A1 (de) Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1927646B2 (de) Verfahren zur herstellung einer halbleiteranordnung
DE69735919T2 (de) Ein verfahren zur herstellung einer monolithischen mikrowellenschaltung mit dicken leitern
DE3209666A1 (de) Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben
DE10156054A1 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
EP3774640A1 (de) Bond-strukturen auf mems-element und asic-element
DE3830131A1 (de) Flip-chip-halbleitereinrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120727

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121201