[go: up one dir, main page]

DE69415927T2 - Verfahren zur Herstellung eines Halbleiterbauelements mit einer Höckerelectrode - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements mit einer Höckerelectrode

Info

Publication number
DE69415927T2
DE69415927T2 DE69415927T DE69415927T DE69415927T2 DE 69415927 T2 DE69415927 T2 DE 69415927T2 DE 69415927 T DE69415927 T DE 69415927T DE 69415927 T DE69415927 T DE 69415927T DE 69415927 T2 DE69415927 T2 DE 69415927T2
Authority
DE
Germany
Prior art keywords
opening
electrode
organic film
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69415927T
Other languages
English (en)
Other versions
DE69415927D1 (de
Inventor
Takeshi C/O Casio Computer Co. Ltd. 3 -Chome Hamura-Shi Tokyo 206 Wakabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of DE69415927D1 publication Critical patent/DE69415927D1/de
Application granted granted Critical
Publication of DE69415927T2 publication Critical patent/DE69415927T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelementes.
  • Es gibt ein Halbleiterbauelement-(IC-Chip-)Aufbauschema, das TAB (Tape Automated Bonding, automatisches Bandbonden) genannt wird, bei welchem ein Halbleiterbauelement auf einem TAB-Band befestigt wird. Dabei werden Höckerelektroden, die auf einem Halbleiterbauelement vorgesehen sind, mit Fingerdrähten (inneren Drähten) auf dem TAB-Band durch Gold-Zinn-eutektisches Bonden, Gold-Gold-Thermokompressions-Bonden oder ähnliches verbunden.
  • Halbleiterbauelemente werden im allgemeinen in einer Form ausgebildet, daß Verbindungselektroden, die auf einem Siliziumwafer (Halbleiterbauelement oder Formchip) durch eine Öffnung, die in einer Passivierungsschicht gebildet ist, der auf dem Siliziumwafer gebildet ist, freiliegen. Höckerelektroden (vorstehende Elektroden) werden auf den Verbindungselektroden gebildet. Die Verbindungselektroden sind aus unedlem Metall wie aus Aluminium oder einer Aluminiumlegierung. Bei der Herstellung eines Halbleiterbauelementes dieser Struktur kann eine isolierende natürliche Oxidschicht, die auf der Oberfläche jeder Verbindungselektrode gebildet ist, entfernt werden, bevor eine Höckerelektrode auf der Verbindungselektrode gebildet wird. Ein diesem ähnliches Verfahren ist in EP-A-0316912 beschrieben. Der Oxidentfernungsprozeß kann durch Trockenätzen mit Argonionen durchgeführt werden.
  • Um die Oberfläche eines Halbleiterbauelementes besser zu schützen, wurde eine Struktur vorgeschlagen, bei welcher eine Schutzschicht, die aus Polyimid gefertigt ist, auf der Passivierungsschicht gebildet wird, die aus Siliziumnitrid oder ähnlichem gemacht ist. Bei der Herstellung eines Halbleiterbauelementes dieser Struktur wird Trockenätzen mit Argonionen zur Entfernung der natürlichen Oxidschicht, die auf der Oberfläche der Verbindungselektrode gebildet ist, durchgeführt, nachdem die Schutzschicht aus Polyimid gebildet werden ist. Die Oberflächenschicht des Schutzfilmes wird durch die Argonionen verändert und verschlechtert. Dies verringert den Isolationswiderstand und führt zu einer nicht ausreichenden Isolierung, so daß elektrische Leckströme oder Kurzschlüsse zumindest zwischen den benachbarten Verbindungselektroden auftreten können.
  • JP-A-2246246 beschreibt das Bereitstellen einer Verbindungselektrode, die mit einem organischen Polyimidfilm bedeckt ist. Dieser organische Film hat eine Öffnung auf der Oberfläche des Substrates, wobei zumindest ein Teil der Oberfläche der Verbindungselektrode durch die Öffnung freigelegt ist. Verbleibende Rückstände der organischen Filmschicht werden mit Hilfe eines Sputter-Reinigungsprozesses entfernt, bevor eine zusätzliche Schicht aufgebracht wird.
  • JP-A-58043540 und JP-A-5013585 beschreiben das Bereitstellen einer vorstehenden Elektrode, die von der Oberfläche des Bauelementes hervorsteht. JP-A-61203654 und Journal of Vacuum Science and Technology A, Bd. 3, Mai 1985, S. 772-776 beschreiben Vielschichtstrukturen zur elektrischen Verbindung einer Verbindungselektrode auf einem Substrat. I EEE MCMC-1993, 15. März, S. 74-78 beschreibt die Verbesserung der Haftstärke einer leitfähigen Schicht auf einer Verbindungselektrode durch das Vorsehen von zusätzlichen metallischen Körnern auf der Elektrode.
  • JP-A-4092432 beschreibt eine Höckerelektrode, die Polyimid und eine darunterliegende Siliziumnitridpassivierung aufweist.
  • Es ist das Ziel der vorliegenden Erfindung, ein verbessertes Halbleiterbauelement und ein verbessertes Verfahren zur Herstellung eines Halbleiterbauelementes anzugeben, die nicht durch die Veränderung der Oberflächenschicht eines Schutzfilmes negativ beeinflußt werden. Dieses Ziel kann mit einem Verfahren zur Herstellung eines Halbleiterbauelementes erreicht werden, das die Merkmale des kennzeichnenden Teiles des Anspruchs 1 hat.
  • Die vorliegende Erfindung kann besser aus der folgenden detaillierten Beschreibung verstanden werden, wenn sie in Verbindung mit den anliegenden Zeichnungen betrachtet wird.
  • Fig. 1(A) bis 1(E) zeigen Querschnittsansichten, die jeden der Herstellungsschritte für ein Halbleiterbauelement entsprechend einer Ausführungsform der vorliegenden Erfindung zeigen;
  • Fig. 1(A) zeigt eine Struktur, bei welcher ein Schutzfilm, eine Schicht zur Bildung einer Zwischenverbindungsschicht und eine dünne Schicht zur Bildung eines dünnen Goldfilmes auf einem Siliziumwafer gebildet sind;
  • Fig. 1(B) zeigt einen Moment, in dem durch eine Photomaske hindurch belichtet wird, nachdem ein Photoresistfilm auf dem Siliziumwafer gebildet worden ist;
  • Fig. 1(C) zeigt eine Struktur, bei welcher eine Öffnung in dem Photoresistfilm auf dem Siliziumwafer gebildet ist;
  • Fig. 1(D) zeigt eine Struktur, bei welcher eine Höckerelektrode in der Öffnung in dem Photoresistfilm gebildet ist; und
  • Fig. 1(E) zeigt eine Struktur nach der Entfernung des Photoresistfilmes und unnötigen Teilen der Schicht zur Bildung der Zwischenverbindungsschicht und der dünnen Schicht zur Bildung des dünnen Goldfilmes.
  • Fig. 2(A) ist eine Draufsicht auf eine Struktur, bei welcher die Höckerelektrode des Halbleiterbauelementes mit Fingerdrähten eines TAB-Bandes verbunden ist;
  • Fig. 2(B) ist eine Querschnittsansicht eines Teiles der Struktur, die in Fig. 2(A) gezeigt ist;
  • Fig. 3(A) zeigt ein Beispiel einer Struktur, die hilfreich beim Verständnis der Erfindung ist; und
  • Fig. 3(B) ist eine Querschnittsansicht, die eine Modifikation des Halbleiterbauelementes zeigt, das mit dem Verfahren der Erfindung hergestellt worden ist.
  • Das Halbleiterbauelement, das entsprechend einer Ausführungsform des Verfahrens der vorliegenden Erfindung hergestellt worden ist, wird nun mit Bezug zu den Fig. 1(A) bis 1 (E) beschrieben. Fig. 1(A) bis 1(E) zeigen Querschnittsansichten, die die Schritte der Herstellung des Halbleiterbauelementes entsprechend der Ausführungsform beschreiben.
  • Wie in Fig. 1 (A) gezeigt, wird eine interne Elektrode 2, z. B. eine Gateelektrode, und ein Isolationsfilm, der aus Siliziumoxid oder ähnlichem besteht, auf einem Siliziumwafer (Halbleitersubstrat oder Halbleiterbauelement) 1 gebildet. Eine Verbindungselektrode 4, die aus einem unedlen Metall wie Aluminium oder einer Aluminiumlegierung gefertigt ist, wird auf dem Isolationsfilm 3 gebildet. Die Verbindungselektrode 4 wird mit der internen Elektrode 2 mit Hilfe einer Zwischenverbindung (nicht gezeigt) verbunden. Ein Passivierungsfilm aus einem anorganischen Material wie Siliziumnitrid wird auf der gesamten Oberfläche des isolierenden Filmes 3 und der Verbindungselektrode 4 gebildet. Dann wird eine Öffnung 6 an einem vorbestimmten Ort in dem Passivierungsfilm 5 durch Ätzen erzeugt, so daß der mittlere Bereich der Verbindungselektrode 4 durch diese Öffnung 6 freigelegt ist. Der Passivierungsfilm 5 um die Verbindungselektrode 4 und auf dem isolierenden Film 3 wird belassen. Ein Schutzfilm 7 aus einem organischen Material. z. B. einem Harz wie Polyimid, wird ungefähr 1-5 um dick auf der gesamten Oberfläche des Passivierungsfilmes 5 und der Verbindungselektrode 4 abgelagert. Eine Öffnung 8 wird an einem vorbestimmten Ort in dem Schutzfilm 7 durch Ätzen gebildet, so daß der mittlere Bereich der Verbindungselektrode 4 durch die Öffnungen 6 und 8 freigelegt ist. Der Schutzfilm 7 auf der Oberfläche der Passivierungsschicht 5 wird mit Ausnahme der Öffnung 6 belassen. Bei dieser Ausführungsform hat die Öffnung 8 in dem Schutzfilm 7 eine größere äußere Form als die Öffnung 6 in der Passivierungsschicht 5.
  • Um die isolierende natürliche Oxidschicht (nicht gezeigt), die auf der Oberfläche der Verbindungselektrode 4 gebildet ist, zu entfernen, wird Trockenätzen mit Argonionen auf der gesamten Oberfläche des Siliziumwafers 1 in Vakuum durchgeführt. Die Oberflächenschicht des Schutzfilmes 7, der aus Polyimid gefertigt ist, wird durch die Argonionen verändert, wobei eine veränderte Schicht (nicht gezeigt) mit einer Dicke von ungefähr 100-200 nm entsteht. Als nächstes wird zur Verhinderung der Oxidation der Verbindungsschicht der Verbindungselektrode 4 der Siliziumwafer 1 dem nächsten Schritt im Vakuum ausgesetzt. Im nächsten Schritt wird eine Legierung wie Titan, Wolfram und Gold auf der entstandenen Struktur in der angegebenen Reihenfolge dampfabgeschieden oder aufgesputtert, wodurch eine Schicht (Legierungsschicht) 9 zur Bildung einer Zwischenverbindungsschicht und einer dünnen Schicht (Metallschicht) 10 zur Bildung eines dünnen Goldfilmes mit Dicken von ungefähr z. B. 200-600 nm erhalten werden.
  • Als nächstes wird eine Photoresisttropfen auf die Oberfläche des dünnen Filmes 10 gegeben und ein relativ dicker Photoresistfilm 11 von ungefähr 20-30 um Dicke wird wie in Fig. 1 (B) gezeigt, aufgeschleudert. Um den Photoresistfilm 11 relativ dick zu machen, so daß er eine Dicke von ungefähr 20-30 um hat, sollte der Photoresisttropfen, der bei dieser Ausführungsform benutzt wird, z. B. BMR 1000, hergestellt von TOKYO OHKA KO- GYO Co., Ltd.) eine Viskosität von 30 bis 170 N·s/m² (300-1700 cp (centipoises)) haben, mehrere 3-17 mal größer als die Viskosität eines gewöhnlichen. Die Drehgeschwindigkeit für den Aufschleuderprozeß sollte 200-700 Umdrehungen pro Minute betragen.
  • Der Photoresistfilm 11 wird unter Einsatz einer bestimmten Photomaske 12 wie es in Fig. 1(B) gezeigt ist, belichtet. Der belichtete Photoresistfilm 11 wird zur Bildung einer Öffnung 13 an einem vorbestimmten Ort in dem Photoresistfilm 11 entwickelt. Im speziellen wird die Öffnung 13 in einem Teil gebildet, der zu der Öffnung 8 des Schutzfilmes 7 und einer Fläche um die Öffnung 8 korrespondiert, wie es in Fig. 1(C) gezeigt ist. In diesem Fall wird ein organisches Lösungsmittel, das im wesentlichen aus Xylol besteht (z. B. C-3, herstellt von TOKYO OHKA KOGYO Co., Ltd.), als Entwickler benutzt.
  • Dann wird Gold in der Öffnung 13 elektroplatiert, wodurch eine gerade Höckerelektrode (vorstehende Elektrode) 14 auf der dünnen Schicht 10 in der Öffnung 13, wie es in Fig. 1 (D) gezeigt ist, gebildet wird. Um es der Höckerelektrode 14 zu ermöglichen, eine flache Oberseite und eine gerade Form zu haben, hat die Höckerelektrode 14 eine Dicke von etwa 20-30 um, wobei die obere Oberfläche nicht über die obere Oberfläche des Photoresistfilmes 11 hervorsteht. Nach Bildung der Höckerelektrode 14 wird der Photoresistfilm 11 unter Einsatz eines organischen Lösungsmittels, das im wesentlichen aus Ethylcellosolve und Dichlorbenzol besteht (z. B. ein Lösemittel SP, das von TOKYO OH- KA KOGYO Co., Ltd. hergestellt wird), entfernt.
  • Als nächstes wird der unnötige Teil der dünnen Schicht 10 unter Einsatz der Höckerelektrode 14 als Ätzmaske mit einer iodhaltigen Ätzlösung ausgeätzt, so daß ein dünner Goldfilm 10a von der verbleibenden dünnen Schicht 10 gebildet wird, wie es in Fig. 1 (E) gezeigt ist. Als nächstes wird, wieder unter Einsatz der Höckerelektrode 14 als Ätzmaske, der unnötige Bereich der Schicht 9 durch Trockenätzen entfernt, so daß eine Zwischenverbindungsschicht 9a von der verbleibenden Schicht 9 gebildet wird. Dann wird Trockenätzen mit Sauerstoffplasma zur Entfernung der veränderten Schicht, d. h. der Oberflächenschicht des Schutzfilmes 7, auf der gesamten Oberfläche des Siliziumwafers 1 durchgeführt. Zu diesem Zweck kann ein Mikrowellen-Veraschungssystem eingesetzt werden. Wenn ein Mikrowellen-Veraschungssystem MAS 800, wie es von CANON Inc. hergestellt wird, unter den Bedingungen einer Frequenz von 2450 MHz, einer Ausgangsleistung von 500 W, einer Plattentemperatur von 150ºC, einer Sauerstoffflußrate von 150 SCCM, einem Druck von 0,8 mm Torr und einer Prozeßzeit von 20-40 Sekunden eingesetzt wird, wird die Oberflächenschicht des Schutzfilmes 14, der aus Polyimid gefertigt ist, in einem Ausmaß von ungefähr 200-500 nm entfernt.
  • Die Oberfläche der Höckerelektrode 14 aus Gold wird durch das Sauerstoffplasma nicht geätzt oder verändert. Es kann ein RF-(Radiofrequenz)-Veraschungssystem oder ähnliches eingesetzt werden, oder es kann eine Ozonbehandlung oder ähnliches durchgeführt werden.
  • Entsprechend dem so erhaltenen Halbleiterbauelement wird die Oberflächenschicht des Schutzfilmes 7 durch Trockenätzen entfernt, nachdem die Höckerelektrode 14, der dünne Goldfilm 10a und die Zwischenverbindungsschicht 9a gebildet worden sind. Daher kann der negative Effekt durch die Veränderung der Oberflächenschicht auf dem Schutzfilm 7 verhindert werden, auch wenn die Oberflächenschicht 7 durch das Trockenätzen zur Entfernung der isolierenden natürlichen Oxidschicht, die auf der Oberfläche der Verbindungselektrode 4 gebildet ist, verändert wird.
  • Mit Bezug zu den Fig. 2(A) und 2(B) wird nun eine Beschreibung eines Falles gegeben, wo die Höckerelektroden eines Halbleiterbauelementes, die in der obigen Weise hergestellt worden sind, mit den Fingerdrähten eines TAB-Bandes verbunden werden. Als erstes wird der Siliziumwafer 1, der den oben beschriebenen Schritten ausgesetzt war, in eine Vielzahl von Halbleiterbauelementen (Chips) 21 zerschnitten. Ein einzelnes Halbleiterbauelement 21 hat eine Vielzahl von Höckerelektroden 14, wie sie oben erwähnt sind. Ein TAB-Band 22 hat eine Vielzahl von Fingerdrähten 23. Die Fingerdrähte werden wie folgt gebildet: Formen einer Kupferfolie 23b, die auf einem Grundband 24 auflaminiert ist, in eine vorbestimmte Form; und daraufhin Aufplatieren von Lot 23a auf der Oberfläche von Bereichen der Strukturen, wo die Höckerelektroden 14 auf dem Halbleiterbauelement 21 befestigt werden sollen. Die Fingerdrähte 23 ragen in ein Bauelementloch 25, das in dem Grundband gebildet ist. Das Halbleiterbauelement 21 wird in dem Bauelementloch 25 plaziert und die einzelnen Höckerelektroden 14 werden mit den entsprechenden Fingerdrähten 23 durch Löten mit dem Lot 23a befestigt. Nachdem die Höckerelektroden 14 des Halbleiterbauelementes 21 mit den Fingerdrähten 23 des TAB-Bandes 23 verbunden wurden, wird ein Schutzharz (nicht gezeigt) auf das Halbleiterbauelement 21 aufgebracht, um das Halbleiterbauelement 21 zu bedecken und zu schützen, und dann wird der Bereich, der mit der gestrichelten Linie in Fig. 2(A) angedeutet ist, ausgeschnitten.
  • Fig. 3(A) zeigt ein Beispiel eines Halbleiterbauelementes, welches hilfreich beim Verständnis der vorliegenden Erfindung ist. Im Gegensatz zur Fig. 1(E) hat die Öffnung 8 des Schutzfilmes 7 eine größere äußere Form als die Verbindungselektrode 4.
  • Fig. 3(B) zeigt eine Modifikation des Halbleiterbauelementes, das mit dem Verfahren der vorliegenden Erfindung hergestellt worden ist. Die Öffnung 8 des Schutzfilmes 7 hat eine kleinere äußere Form als die Verbindungselektrode 4. Zusätzlich hat die Öffnung 8 des Schutzfilmes 7 eine kleinere äußere Form als die Öffnung 6 des Passivierungsfilmes 5.
  • Obwohl die Höckerelektrode 14 bei den oben beschriebenen Beispielen aus Gold gefertigt ist, kann die Höckerelektrode 14 auch aus Lot gefertigt sein.

Claims (8)

1. Verfahren zur Herstellung eines Halbleiterbauelementes, das die folgenden Schritte umfaßt:
a) Bereitstellen eines Halbleitersubstrates (1), das eine Verbindungselektrode (4) auf einer Oberfläche hat;
b) Bilden eines organischen Filmes (7) über einem Außenbereich der Verbindungselektrode (4) und einer Oberfläche des Halbleitersubstrates (1), wobei der organische Film (7) eine Öffnung (8) hat, so daß der mittlere Bereich der Verbindungselektrode (4) freiliegt;
c) Trockenätzen des mittleren Bereiches der Verbindungselektrode (4), wobei der mittlere Bereich durch die Öffnung des organischen Filmes (7) freigelegt ist;
d) Bedecken des organischen Filmes (7) und des mittleren Bereiches der Verbindungselektrode (4) mit einem Metallfilm (9, 10);
e) Bilden einer Höckerelektrode (14) auf einem Bereich des Metallfilmes (9, 10), welcher zu dem mittleren Bereich der Verbindungselektrode (4) in einer Weise korrespondiert, daß der äußere Bereich des organischen Filmes (7) nahe der Öffnung (8) unter der Höckerelektrode (14) angeordnet ist; und
f) Entfernen des Bereiches des Metallfilmes (9, 10), der nicht von der Höckerelektrode (14) abgedeckt ist;
gekennzeichnet durch
den folgenden Schritt nach Schritt f):
g) Trockenätzen des freiliegenden Bereiches des organischen Filmes (7) mit Sauerstoff.
2) Verfahren nach Anspruch 1 dadurch gekennzeichnet, daß es weiterhin folgenden Schritt umfaßt:
Bilden einer anorganischen Schicht (5), die eine Öffnung (6) hat und auf einer Oberfläche des Substrates (1) gebildet ist, wobei zumindest ein Teil der Oberfläche der Verbindungselektrode (4) durch die Öffnung (6) freigelegt ist.
3) Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Öffnung (8) des organischen Filmes (7), der in dem Schritt zur Bildung des organischen Filmes gebildet worden ist, eine größere äußere Form hat, als die Öffnung (6) der anorganischen Schicht (5).
4) Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Öffnung (8) des organischen Filmes (7), der in dem Schritt zur Bildung des organischen Filmes gebildet worden ist, eine kleinere äußere Form hat, als die Öffnung (6) der anorganischen Schicht (5).
5) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in dem Schritt des Ätzens der freiliegenden Oberflächenschicht der Verbindungselektrode (4) Trockenätzen mit Argon durchgeführt wird.
6) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der organische Film (7) in dem Schritt zur Bildung des organischen Filmes aus einem Harz gemacht wird.
7) Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Harz Polyimid umfaßt.
8) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verbindungselektrode in dem Schritt zur Bildung der Verbindungselektrode aus einem unedlen Metall gefertigt wird.
DE69415927T 1993-11-05 1994-11-03 Verfahren zur Herstellung eines Halbleiterbauelements mit einer Höckerelectrode Expired - Lifetime DE69415927T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5299057A JP2698827B2 (ja) 1993-11-05 1993-11-05 バンプ電極を備えた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69415927D1 DE69415927D1 (de) 1999-02-25
DE69415927T2 true DE69415927T2 (de) 1999-05-27

Family

ID=17867650

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69415927T Expired - Lifetime DE69415927T2 (de) 1993-11-05 1994-11-03 Verfahren zur Herstellung eines Halbleiterbauelements mit einer Höckerelectrode

Country Status (8)

Country Link
US (2) US5538920A (de)
EP (1) EP0652590B1 (de)
JP (1) JP2698827B2 (de)
KR (1) KR0142136B1 (de)
CN (1) CN1042986C (de)
DE (1) DE69415927T2 (de)
MY (1) MY112712A (de)
TW (2) TW368685B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383329B2 (ja) * 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
JP2698827B2 (ja) * 1993-11-05 1998-01-19 カシオ計算機株式会社 バンプ電極を備えた半導体装置の製造方法
JPH1032244A (ja) * 1996-07-16 1998-02-03 Nec Corp 半導体装置及びその製造方法
US5817540A (en) * 1996-09-20 1998-10-06 Micron Technology, Inc. Method of fabricating flip-chip on leads devices and resulting assemblies
WO1999032304A1 (en) * 1997-12-22 1999-07-01 Hitachi, Ltd. Semiconductor device
US6214716B1 (en) 1998-09-30 2001-04-10 Micron Technology, Inc. Semiconductor substrate-based BGA interconnection and methods of farication same
US6715663B2 (en) * 2002-01-16 2004-04-06 Intel Corporation Wire-bond process flow for copper metal-six, structures achieved thereby, and testing method
JP2004119430A (ja) * 2002-09-24 2004-04-15 Tadatomo Suga 接合装置および方法
JP3877717B2 (ja) * 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
JP2006222232A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 半導体装置およびその製造方法
JP2006270031A (ja) * 2005-02-25 2006-10-05 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5170915B2 (ja) * 2005-02-25 2013-03-27 株式会社テラミクロス 半導体装置の製造方法
CN100411220C (zh) * 2005-03-17 2008-08-13 复旦大学 表面嫁接有机共轭分子的半导体材料及其制备方法
JP2006303379A (ja) * 2005-04-25 2006-11-02 Seiko Epson Corp 半導体装置の製造方法
JP4232044B2 (ja) * 2005-07-05 2009-03-04 セイコーエプソン株式会社 半導体装置の製造方法
US20070085224A1 (en) * 2005-09-22 2007-04-19 Casio Computer Co., Ltd. Semiconductor device having strong adhesion between wiring and protective film, and manufacturing method therefor
JP4760918B2 (ja) * 2009-01-23 2011-08-31 カシオ計算機株式会社 撮像装置、被写体追従方法、及びプログラム
KR101965875B1 (ko) 2017-10-11 2019-08-13 주식회사 핀텔 영상 분석을 기반으로 한 길 안내 방법 및 장치
KR20210124707A (ko) 2020-04-07 2021-10-15 삼성전기주식회사 체적 음향 공진기

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1230421A (de) * 1967-09-15 1971-05-05
JPS57126149A (en) * 1981-01-30 1982-08-05 Seiko Instr & Electronics Ltd Manufacture of semiconductor device
JPS5843540A (ja) * 1981-09-09 1983-03-14 Nec Corp 半導体装置の配線形成方法
JPS5940550A (ja) * 1982-08-30 1984-03-06 Hitachi Ltd 半導体装置
JPS59172745A (ja) * 1983-03-22 1984-09-29 Matsushita Electronics Corp 半導体装置の電極形成方法
JPS59178745A (ja) * 1983-03-29 1984-10-11 Sanyo Electric Co Ltd 半導体集積回路
JPS61203654A (ja) * 1985-03-07 1986-09-09 Toshiba Corp 半導体装置及びその製造方法
JP2633586B2 (ja) * 1987-10-21 1997-07-23 株式会社東芝 バンプ構造を有する半導体装置
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
JPH02246246A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置の製造方法
US5244833A (en) * 1989-07-26 1993-09-14 International Business Machines Corporation Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
JPH0492432A (ja) * 1990-08-08 1992-03-25 Seiko Epson Corp 半導体装置
JPH0513585A (ja) * 1991-06-28 1993-01-22 Sumitomo Electric Ind Ltd 化合物半導体装置の製造方法
JPH05109734A (ja) * 1991-10-16 1993-04-30 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2698827B2 (ja) * 1993-11-05 1998-01-19 カシオ計算機株式会社 バンプ電極を備えた半導体装置の製造方法

Also Published As

Publication number Publication date
CN1042986C (zh) 1999-04-14
CN1108806A (zh) 1995-09-20
US5538920A (en) 1996-07-23
KR0142136B1 (ko) 1998-07-15
KR950015677A (ko) 1995-06-17
DE69415927D1 (de) 1999-02-25
TW368710B (en) 1999-09-01
MY112712A (en) 2001-08-30
JPH07130750A (ja) 1995-05-19
EP0652590A1 (de) 1995-05-10
JP2698827B2 (ja) 1998-01-19
EP0652590B1 (de) 1999-01-13
US5705856A (en) 1998-01-06
TW368685B (en) 1999-09-01

Similar Documents

Publication Publication Date Title
DE69415927T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Höckerelectrode
DE4446881C2 (de) Durchgangslochstruktur und ihr Herstellungsverfahren
DE102004012845B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE69635397T2 (de) Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE60022458T2 (de) Halbleitergehäuse, halbleitervorrichtung, elektronikelement und herstellung eines halbleitergehäuses
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE10295940B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
DE69527017T2 (de) Verfahren zur Herstellung einer Halbleiterpackung integral mit Halbleiterchip
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE4201792C2 (de) Anschlußelektrodenstruktur und Verfahren zu deren Herstellung
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE19940633A1 (de) IC-Gehäuse
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE10224775A1 (de) Halbleitervorrichtung
DE4424962A1 (de) Verfahren zur Herstellung eines Chip-Anschlusses
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE1766297A1 (de) Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition