CN214068715U - 一种系统级封装结构和电子设备 - Google Patents
一种系统级封装结构和电子设备 Download PDFInfo
- Publication number
- CN214068715U CN214068715U CN202023026674.9U CN202023026674U CN214068715U CN 214068715 U CN214068715 U CN 214068715U CN 202023026674 U CN202023026674 U CN 202023026674U CN 214068715 U CN214068715 U CN 214068715U
- Authority
- CN
- China
- Prior art keywords
- chip
- passive device
- base plate
- substrate base
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000004806 packaging method and process Methods 0.000 claims abstract description 39
- 239000004033 plastic Substances 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 238000000465 moulding Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000004593 Epoxy Substances 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 11
- 238000003466 welding Methods 0.000 description 7
- 230000005611 electricity Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004984 smart glass Substances 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 229920000840 ethylene tetrafluoroethylene copolymer Polymers 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种系统级封装结构和电子设备，包括：衬底基板；位于衬底基板一侧贴装有多个第一无源器件及至少一个芯片，其中，第一无源器件包括背离衬底基板一侧的外接端子；位于芯片背离衬底基板一侧的塑封层，塑封层覆盖至少一个芯片，且塑封层对应至少一个第一无源器件处为镂空；位于镂空处堆叠有第二无源器件，第二无源器件通过外接端子与第一无源器件相连。本实用新型提供的技术方案，通过将第一无源器件和第二无源器件相堆叠实现封装，避免第一无源器件和第二无源器件在衬底基板上展开贴装而出现占用面积较大的问题，进而有效解决现有技术存在的系统级封装结构占用面积较大的问题，优化了系统级封装结构的尺寸。
Description
技术领域
本实用新型涉及封装技术领域，更为具体地说，涉及一种系统级封装结构和电子设备。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。
基板类封装中例如SIP(System In a Package系统级封装)具有灵活度高、集成度高、相对低成本、小面积、高频高速、生产周期短的特点，SIP封装技术不仅可以广泛用于工业应用和物联网领域，在手机以及智能手表、智能手环、智能眼镜等领域也有非常广阔的市场。运用SIP系统微型化设计，能以多元件整合方式，简化系统设计并满足设备微型化。在不改变外观条件下，又能增加产品的可携性和无线化以及即时性的优势。但是现有的SIP结构的占用面积较大。
实用新型内容
有鉴于此，本实用新型提供了一种系统级封装结构和电子设备，有效解决现有技术存在的系统级封装结构占用面积较大的问题，优化了系统级封装结构的尺寸。
为实现上述目的，本实用新型提供的技术方案如下：
一种系统级封装结构，包括：
衬底基板；
位于衬底基板一侧贴装有多个第一无源器件及至少一个芯片，其中，所述第一无源器件包括背离所述衬底基板一侧的外接端子；
位于所述芯片背离所述衬底基板一侧的塑封层，所述塑封层覆盖所述至少一个芯片，且所述塑封层对应至少一个所述第一无源器件处为镂空；
位于所述镂空处堆叠有第二无源器件，所述第二无源器件通过所述外接端子与所述第一无源器件相连。
可选的，所述芯片包括第一子芯片至第N子芯片，N为等于或大于2的整数；
其中，所述第一子芯片至第N子芯片依次堆叠贴装于所述衬底基板一侧。
可选的，所述塑封层包括二氧化硅、环氧树脂中至少之一者。
可选的，所述外接端子背离所述衬底基板一侧还设置有焊接金属层。
可选的，所述焊接金属层包括锡金属层。
可选的，所述外接端子为铜柱。
可选的，所述多个第一无源器件环绕所述至少一个芯片设置。
可选的，所述衬底基板为线路板。
相应的，本实用新型还提供了一种电子设备，所述电子设备包括上述的系统级封装结构。
相较于现有技术，本实用新型提供的技术方案至少具有以下优点：
本实用新型提供了一种系统级封装结构和电子设备，包括：衬底基板；位于衬底基板一侧贴装有多个第一无源器件及至少一个芯片，其中，所述第一无源器件包括背离所述衬底基板一侧的外接端子；位于所述芯片背离所述衬底基板一侧的塑封层，所述塑封层覆盖所述至少一个芯片，且所述塑封层对应至少一个所述第一无源器件处为镂空；位于所述镂空处堆叠有第二无源器件，所述第二无源器件通过所述外接端子与所述第一无源器件相连。
由上述内容可知，本实用新型提供的技术方案，通过将第一无源器件和第二无源器件相堆叠实现封装，避免第一无源器件和第二无源器件在衬底基板上展开贴装而出现占用面积较大的问题，进而有效解决现有技术存在的系统级封装结构占用面积较大的问题，优化了系统级封装结构的尺寸。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本实用新型实施例提供的一种系统级封装方法的流程图；
图2-图6为图1中各步骤相应的结构示意图；
图7为本实用新型实施例提供的一种系统级封装结构中间制程的结构示意图；
图8为本实用新型实施例提供的一种系统级封装结构的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
正如背景技术所述，基板类封装中例如SIP(System In a Package系统级封装)具有灵活度高、集成度高、相对低成本、小面积、高频高速、生产周期短的特点，SIP封装技术不仅可以广泛用于工业应用和物联网领域，在手机以及智能手表、智能手环、智能眼镜等领域也有非常广阔的市场。运用SIP系统微型化设计，能以多元件整合方式，简化系统设计并满足设备微型化。在不改变外观条件下，又能增加产品的可携性和无线化以及即时性的优势。但是现有的SIP结构的占用面积较大。
基于此，本实用新型实施例提供了一种系统级封装方法及结构和电子设备，有效解决现有技术存在的系统级封装结构占用面积较大的问题，优化了系统级封装结构的尺寸。
为实现上述目的，本实用新型实施例提供的技术方案如下，具体结合图1至图8对本实用新型实施例提供的技术方案进行详细的描述。
参考图1所示，为本实用新型实施例提供的一种系统级封装方法的流程图，其中方法包括：
S1、提供一衬底基板。
S2、在所述衬底基板的一侧贴装多个第一无源器件及至少一个芯片，其中，所述第一无源器件包括背离所述衬底基板一侧的外接端子。
S3、形成覆盖所述第一无源器件及所述至少一个芯片的塑封层。
S4、在所述塑封层对应至少一个所述第一无源器件处形成镂空。
S5、在所述镂空处堆叠第二无源器件，所述第二无源器件通过所述外接端子与所述第一无源器件相连。
需要说明的是，本实用新型实施例在形成覆盖第一无源器件和芯片的塑封层后，需要在塑封层对应至少一个第一无源器件处形成镂空，即使得塑封层裸露该至少一个无源器件，而便于第二无源器件堆叠于第一无源器件之上，最终形成第一无源器件和第二无源器件在竖直方向上的堆叠连接结构。
可以理解的，本实用新型实施例提供的技术方案，通过将第一无源器件和第二无源器件相堆叠实现封装，避免第一无源器件和第二无源器件在衬底基板上水平方向上展开贴装而出现占用面积较大的问题，进而有效解决现有技术存在的系统级封装结构占用面积较大的问题，优化了系统级封装结构的尺寸。
下面结合图2-图6对本实用新型实施例提供的系统级封装方法进行更为详细的描述，图2-图6为图1中各步骤相应的结构示意图。
如图2所示，对应步骤S1，提供一衬底基板100。
在本实用新型一实施例中，本实用新型所提供的衬底基板可以为线路板。其中衬底基板的一侧表面用于贴装元器件，且衬底基板的另一侧表面可以设置外接引脚等，对此本实用新型不做具体限制。
如图3所示，对应步骤S2，在所述衬底基板100的一侧贴装多个第一无源器件210及至少一个芯片220，其中，所述第一无源器件210包括背离所述衬底基板100一侧的外接端子211。
本实用新型所提供的第一无源器件可以为电阻、电容、电感等，对此需要根据实际应用进行具体设计选取，本实用新型不做具体限制。本实用新型实施例提供的第一无源器件与衬底基板贴装时，可以直接贴装于衬底基板该侧的焊盘引脚处，使得第一无源器件与衬底基板的线路实现电连接。
本实用新型实施例所提供的外接端子背离所述衬底基板一侧还设置有焊接金属层，其中外接端子可以为铜柱，其中铜柱背离衬底基板一侧还可以电镀有焊接金属层，以便于后续第二无源器件的堆叠焊接。其中焊接金属层可以为锡金属层。此外，本实用新型实施例所提供的外接端子可以为单个端子，还可以为多个端子的组合，对此需要根据第一无源器件的类型等进行具体设计，本实用新型不做具体限制。
在本实用新型一实施例中，本实用新型提供的芯片与衬底基板贴装时，可以将芯片通过粘接胶等方式贴装于衬底基板的该侧，而后通过焊线等打线方式实现芯片与衬底基板的线路的电连接，对此本实用新型同样不做具体限制。及，本实用新型实施例所提供的第一无源器件可以呈环绕芯片的方式设置，对此需要根据实际应用进行具体设计。
本实用新型实施例对提供的第一无源器件和芯片与衬底基板的贴装先后顺序不做具体限制，需要根据实际应用具体选取。可选的，在所述衬底基板的一侧贴装多个第一无源器件及至少一个芯片，包括：在所述衬底基板一侧贴装多个第一无源器件，其中，所述第一无源器件包括背离所述衬底基板一侧的外接端子。在所述衬底基板具有所述第一无源器件一侧贴装芯片。通过焊线将所述芯片与所述衬底基板相连。
在本实用新型一实施例中，本实用新型所提供的一个或多个所述芯片包括第一子芯片至第N子芯片，N为等于或大于2的整数；其中在所述衬底基板的一侧贴装芯片，包括：在所述衬底基板的一侧依次堆叠贴装所述第一子芯片至第N子芯片；通过焊线将所述第一子芯片至第N子芯片分别与所述衬底基板相连。其中，将多个子芯片堆叠设置能够缩小芯片所占用的面积，进一步的缩小系统级封装结构所占用面积。结合图3所示，本实用新型实施例所提供的芯片220可以包括第一子芯片221和第二子芯片222，其中第一子芯片221和第二子芯片222堆叠设置，且第一子芯片221和第二子芯片222均通过焊线223与衬底基板100实现相连。
如图4所示，对应步骤S3，形成覆盖所述第一无源器件210及所述芯片220的塑封层300。
在本实用新型一实施例中，本实用新型所提供的所述塑封层包括二氧化硅、环氧树脂中至少之一者。进一步的，本实用新型所提供的塑封层还包括一些微量元素，达到提高塑封层的密封效果的目的，对此微量元素的类型本实用新型不做具体限制。
如图5所示，对应步骤S4，在所述塑封层300对应至少一个所述第一无源器件210处形成镂空。
本实用新型实施例需要去除塑封层对应至少一个第一无源器件的部分而形成镂空，该镂空即为用于堆叠第二无源器件的预留空间。可选的，本实用新型实施例提供的第一无源器件位于系统级封装结构的边缘位置时，镂空还可以延伸至边缘外侧，以便于第二无源器件的堆叠。其中，本实用新型实施例提供的所述多个第一无源器件可以呈环绕所述至少一个芯片设置，对此本实用新型不做具体限制。
本实用新型实施例可以采用对塑封层刻蚀等方式形成镂空，即在所述塑封层对应至少一个所述第一无源器件处形成镂空，包括：采用刻蚀工艺在所述塑封层对应至少一个所述第一无源器件处形成镂空，本实用新型实施例对于刻蚀工艺不做具体限制，需要根据塑封层具体材质进行具体工艺的选取。或者，在形成覆盖所述第一无源器件及所述芯片的塑封层前，还包括：在至少一个所述第一无源器件背离所述衬底基板一侧设置遮挡保护膜；其中，通过揭除所述遮挡保护膜，以去除所述塑封层对应至少一个所述第一无源器件处的部分而形成所述镂空。结合图7所示，本实用新型实施例可以在形成塑封层300之前，通过遮挡保护膜310覆盖第一无源器件210背离衬底基板100一侧的表面，并且遮挡保护膜310预留揭除把手类结构，而后在形成塑封层300后，通过预留的揭除把手技能遮挡保护膜310揭除，同时将遮挡保护膜310上的塑封部分揭除，以形成镂空。
在本实用新型一实施例中，本实用新型所提供的所述遮挡保护膜的材质包括ETFE、PET中至少之一者。
如图6所示，对应步骤S5，在所述镂空处堆叠第二无源器件400，所述第二无源器件400通过所述外接端子211与所述第一无源器件210相连。
本实用新型所提供的第二无源器件可以为电阻、电容、电感等，对此需要根据实际应用进行具体设计选取，本实用新型不做具体限制。可见，通过将第一无源器件和第二无源器件相堆叠实现封装，避免第一无源器件和第二无源器件在衬底基板上展开贴装而出现占用面积较大的问题。
基于同样的实用新型构思，本实用新型实施例还提供了一种系统级封装结构，系统级封装结构采用上述任意一实施例所提供的方法制作而成，其中，系统级封装结构包括：
衬底基板100。
位于衬底基板100一侧贴装有多个第一无源器件210及至少一个芯片220，其中，所述第一无源器件210包括背离所述衬底基板100一侧的外接端子211。
位于所述芯片220背离所述衬底基板100一侧的塑封层300，所述塑封层300覆盖所述至少一个芯片220，且所述塑封层300对应至少一个所述第一无源器件210处为镂空。
位于所述镂空处堆叠有第二无源器件400，所述第二无源器件400通过所述外接端子211与所述第一无源器件210相连。
在本实用新型一实施例中，本实用新型提供的所述衬底基板可以为线路板，线路板具体可以为印刷线路板等，对此本实用新型不做具体限制。
可以理解的，本实用新型所提供的塑封层覆盖衬底基板具有第一无源器件及芯片一侧所裸露的表面，且塑封层对应至少一个第一无源器件处还设置为镂空，以为后续堆叠第二无源器件预留空间。本实用新型实施例提供的技术方案，通过将第一无源器件和第二无源器件相堆叠实现封装，避免第一无源器件和第二无源器件在衬底基板上展开贴装而出现占用面积较大的问题，进而有效解决现有技术存在的系统级封装结构占用面积较大的问题，优化了系统级封装结构的尺寸。
本实用新型所提供的第一无源器件可以为电阻、电容、电感等，对此需要根据实际应用进行具体设计选取，本实用新型不做具体限制。本实用新型实施例提供的第一无源器件与衬底基板贴装时，可以直接贴装于衬底基板该侧的焊盘引脚处，使得第一无源器件与衬底基板的线路实现电连接。
以及，本实用新型所提供的第二无源器件可以为电阻、电容、电感等，对此需要根据实际应用进行具体设计选取，本实用新型不做具体限制。可见，通过将第一无源器件和第二无源器件相堆叠实现封装，避免第一无源器件和第二无源器件在衬底基板上展开贴装而出现占用面积较大的问题。
可选的，本实用新型所提供的所述外接端子背离所述衬底基板一侧还设置有焊接金属层，其中外接端子可以为铜柱，其中所述铜柱背离所述衬底基板一侧还可以电镀有焊接金属层，以便于后续第二无源器件的堆叠焊接。其中焊接金属层可以为锡金属层。此外，本实用新型实施例所提供的外接端子可以为单个端子，还可以为多个端子的组合，对此需要根据第一无源器件的类型等进行具体设计，本实用新型不做具体限制。
在本实用新型一实施例中，本实用新型提供的芯片与衬底基板贴装时，可以将芯片通过粘接胶等贴装于衬底基板的该侧，而后通过焊线等打线方式实现芯片与衬底基板的线路的电连接，对此本实用新型同样不做具体限制。及，本实用新型实施例所提供的第一无源器件可以呈环绕芯片的方式设置，对此需要根据实际应用进行具体设计。
本实用新型所提供的一个或多个芯片可以为单个子芯片结构；或者，本实用新型实施例提供的一个或多个芯片还可以包括多个子芯片，即本实用新型所提供的所述芯片包括第一子芯片至第N子芯片，N为等于或大于2的整数；其中，在衬底基板至芯片的方向上，所述第一子芯片至第N子芯片依次堆叠贴装于所述衬底基板一侧；通过焊线将所述第一子芯片至第N子芯片分别与所述衬底基板相连，其中将多个子芯片堆叠设置能够缩小芯片所占用的面积，进一步的缩小系统级封装结构所占用面积。如图8所示，本实用新型实施例所提供的芯片220可以包括第一子芯片221和第二子芯片222，其中第一子芯片221和第二子芯片222堆叠设置，且第一子芯片221和第二子芯片222均通过焊线223与衬底基板100实现相连。
在本实用新型上述任意一实施例中，本实用新型所提供的所述塑封层包括二氧化硅、环氧树脂中至少之一者。进一步的，本实用新型所提供的塑封层还包括一些微量元素，达到提高塑封层的密封效果的目的，对此微量元素的类型本实用新型不做具体限制。
基于同样的实用新型构思，本实用新型实施例还提供了一种电子设备，所述电子设备包括上述任意一实施例所提供的系统级封装结构。
本实用新型实施例提供了一种系统级封装方法及结构和电子设备，包括：提供一衬底基板；在所述衬底基板的一侧贴装多个第一无源器件及至少一个芯片，其中，所述第一无源器件包括背离所述衬底基板一侧的外接端子；形成覆盖所述第一无源器件及所述至少一个芯片的塑封层；在所述塑封层对应至少一个所述第一无源器件处形成镂空；在所述镂空处堆叠第二无源器件，所述第二无源器件通过所述外接端子与所述第一无源器件相连。
由上述内容可知，本实用新型实施例提供的技术方案，通过将第一无源器件和第二无源器件相堆叠实现封装，避免第一无源器件和第二无源器件在衬底基板上展开贴装而出现占用面积较大的问题，进而有效解决现有技术存在的系统级封装结构占用面积较大的问题，优化了系统级封装结构的尺寸。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种系统级封装结构，其特征在于，包括：
衬底基板；
位于衬底基板一侧贴装有多个第一无源器件及至少一个芯片，其中，所述第一无源器件包括背离所述衬底基板一侧的外接端子；
位于所述芯片背离所述衬底基板一侧的塑封层，所述塑封层覆盖所述至少一个芯片，且所述塑封层对应至少一个所述第一无源器件处为镂空；
位于所述镂空处堆叠有第二无源器件，所述第二无源器件通过所述外接端子与所述第一无源器件相连。
2.根据权利要求1所述的系统级封装结构，其特征在于，所述芯片包括第一子芯片至第N子芯片，N为等于或大于2的整数；
其中，所述第一子芯片至第N子芯片依次堆叠贴装于所述衬底基板一侧。
3.根据权利要求1所述的系统级封装结构，其特征在于，所述塑封层包括二氧化硅、环氧树脂中至少之一者。
4.根据权利要求1所述的系统级封装结构，其特征在于，所述外接端子背离所述衬底基板一侧还设置有焊接金属层。
5.根据权利要求4所述的系统级封装结构，其特征在于，所述焊接金属层包括锡金属层。
6.根据权利要求1所述的系统级封装结构，其特征在于，所述外接端子为铜柱。
7.根据权利要求1所述的系统级封装结构，其特征在于，所述多个第一无源器件环绕所述至少一个芯片设置。
8.根据权利要求1所述的系统级封装结构，其特征在于，所述衬底基板为线路板。
9.一种电子设备，其特征在于，所述电子设备包括权利要求1-8任意一项所述的系统级封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023026674.9U CN214068715U (zh) | 2020-12-15 | 2020-12-15 | 一种系统级封装结构和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023026674.9U CN214068715U (zh) | 2020-12-15 | 2020-12-15 | 一种系统级封装结构和电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214068715U true CN214068715U (zh) | 2021-08-27 |
Family
ID=77408726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202023026674.9U Active CN214068715U (zh) | 2020-12-15 | 2020-12-15 | 一种系统级封装结构和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214068715U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112509932A (zh) * | 2020-12-15 | 2021-03-16 | 上海艾为电子技术股份有限公司 | 一种系统级封装方法和电子设备 |
| CN115050706A (zh) * | 2022-07-25 | 2022-09-13 | 维沃移动通信有限公司 | 芯片封装结构、电子设备和芯片封装结构的封装方法 |
-
2020
- 2020-12-15 CN CN202023026674.9U patent/CN214068715U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112509932A (zh) * | 2020-12-15 | 2021-03-16 | 上海艾为电子技术股份有限公司 | 一种系统级封装方法和电子设备 |
| CN115050706A (zh) * | 2022-07-25 | 2022-09-13 | 维沃移动通信有限公司 | 芯片封装结构、电子设备和芯片封装结构的封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102679801B1 (ko) | 부분 emi 차폐 기능을 갖춘 반도체 디바이스 및 그 제조 방법 | |
| US9955582B2 (en) | 3-D stacking of active devices over passive devices | |
| EP1855316A1 (en) | Stackable integrated circuit package | |
| CN102543907B (zh) | 一种热增强型四边扁平无引脚倒装芯片封装及制造方法 | |
| US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
| US8455988B2 (en) | Integrated circuit package system with bumped lead and nonbumped lead | |
| US7834469B2 (en) | Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame | |
| WO2003061006A2 (en) | Stacked die in die bga package | |
| CN103681607A (zh) | 半导体器件及其制作方法 | |
| US20090278243A1 (en) | Stacked type chip package structure and method for fabricating the same | |
| CN100511614C (zh) | 多芯片堆叠的封装方法及其封装结构 | |
| KR20090066210A (ko) | 패키지가 집적된 집적회로 패키지 시스템 | |
| CN214068715U (zh) | 一种系统级封装结构和电子设备 | |
| CN107689364B (zh) | 电子封装件及其制法 | |
| CN103250246A (zh) | 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统 | |
| CN114883275A (zh) | 一种多种类芯片集成封装结构及其制造方法 | |
| CN203351587U (zh) | 半导体器件 | |
| CN210692484U (zh) | 天线封装结构 | |
| CN210692486U (zh) | 天线封装结构 | |
| CN112509932A (zh) | 一种系统级封装方法和电子设备 | |
| KR100673379B1 (ko) | 적층 패키지와 그 제조 방법 | |
| CN216250730U (zh) | 一种堆叠式芯片封装件 | |
| CN102709199B (zh) | 包覆基板侧边的模封阵列处理方法 | |
| CN107622981B (zh) | 电子封装件及其制法 | |
| CN212392241U (zh) | 扇出型封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |