[go: up one dir, main page]

CN206301112U - 一种阵列基板及显示装置 - Google Patents

一种阵列基板及显示装置 Download PDF

Info

Publication number
CN206301112U
CN206301112U CN201621136018.5U CN201621136018U CN206301112U CN 206301112 U CN206301112 U CN 206301112U CN 201621136018 U CN201621136018 U CN 201621136018U CN 206301112 U CN206301112 U CN 206301112U
Authority
CN
China
Prior art keywords
electrostatic
electrostatic protection
line
lead
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621136018.5U
Other languages
English (en)
Inventor
程鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201621136018.5U priority Critical patent/CN206301112U/zh
Application granted granted Critical
Publication of CN206301112U publication Critical patent/CN206301112U/zh
Priority to US15/674,941 priority patent/US10510745B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/921—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the configuration of the interconnections connecting the protective arrangements, e.g. ESD buses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型提供一种阵列基板及显示装置，涉及显示技术领域，能够减小外围区域中产生的静电，在显示区域引发静电击穿的几率。该阵列基板包括显示区域以及位于显示区域周边的外围区域，显示区域包括横纵交叉的栅线和数据线，在外围区域内，设置有静电屏蔽单元；阵列基板还包括与静电屏蔽单元相连接的静电释放引线，静电屏蔽单元用于将外围区域的静电通过静电释放引线进行释放。

Description

一种阵列基板及显示装置
技术领域
本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管-液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
TFT-LCD包括相互对盒的阵列基板和对盒基板，其中，阵列基板如图1所示，包括显示区域10以及设置于显示区域10周边的外围区域11。该外围区域11用于设置驱动芯片12以及用于将该驱动芯片12与显示区域10中的栅线Gate和数据线Data相连接的金属引线13。
通常在制作阵列基板的过程中，通常在外围区域11会产生静电，例如，在外围区域11制作金属布线的过程中，导致静电聚集。又例如，在邦定驱动芯片12或者邦定设置有驱动芯片12的柔性印刷电路板时，需要在外围区域11设置邦定引脚(图中未示出)。然而，由于受到制作工艺以及制作环境的影响，当驱动芯片12或者柔性印刷电路板的邦定位置出现偏差时，易导致上述邦定引脚裸露。从而使得TFT-LCD在制作和使用的过程中在上述裸露位置容易发生静电。在此情况下，外围区域11的静电传递至显示区域10后，容易产生ESD(英文全称：Electro Static Discharge，中文全称：静电释放)，导致静电击穿的几率增加。当显示区域发生静电击穿时，会造成电子元件的损坏，从而导致阵列基板无法正常工作，降低了产品质量。
实用新型内容
本实用新型的实施例提供一种阵列基板及显示装置，能够减小外围区域中产生的静电，在显示区域引发静电击穿的几率。
为达到上述目的，本实用新型的实施例采用如下技术方案：
本实用新型的一方面，提供一种阵列基板，包括显示区域以及位于所述显示区域周边的外围区域，所述显示区域包括横纵交叉的栅线和数据线，其特征在于，在所述外围区域内，设置有静电屏蔽单元；所述阵列基板还包括与所述静电屏蔽单元相连接的静电释放引线，所述静电屏蔽单元用于将所述外围区域的静电通过所述静电释放引线进行释放。
优选的，所述静电屏蔽单元包括第一静电保护线，所述第一静电保护线与所述栅线平行，且与所述栅线同层同材料；所述静电屏蔽单元还包括第一静电保护单元，所述第一静电保护线通过所述第一静电保护单元与所述静电释放引线相连接。
进一步优选的，所述外围区域包括与所述数据线相连接的数据驱动单元；至少在所述数据驱动单元与所述显示区域之间设置有所述静电屏蔽单元。
优选的，所述静电屏蔽单元包括至少一条屏蔽引线；所述屏蔽引线与所述栅线平行，且与所述栅线同层同材料；所述屏蔽引线的一端与所述静电释放引线相连接。
优选的，所述静电屏蔽单元包括两条屏蔽引线；所述第一静电保护线位于所述两条屏蔽引线之间。
进一步优选的，所述静电屏蔽单元还包括至少一个电荷收集电极；且所述电荷收集电极通过第二过孔与所述至少一条屏蔽引线相连接。
进一步优选的，所述至少一个电荷收集电极位于相邻的两个所述数据线之间。
进一步优选的，所述静电释放引线为公共电极线。
优选的，阵列基板包括像素电极；所述电荷收集电极与所述像素电极同层同材料。
优选的，所述电荷收集电极与所述数据线同层同材料。
优选的，还包括设置于外围区域的第二静电保护线以及第二静电保护单元，所述第二静电保护线与所述栅线平行，且与所述栅线同层同材料；每一条数据线通过所述第二静电保护单元与所述第二静电保护线相连接；所述第二静电保护线通过所述第二静电保护单元与所述静电释放引线相连接。
优选的，还包括设置于外围区域的第三静电保护线以及第三静电保护单元，所述第三静电保护线与所述数据线平行，且与所述数据线同层同材料；每一条栅线通过所述第三静电保护单元与所述第三静电保护线相连接；所述第三静电保护线通过所述第三静电静电保护单元与所述静电释放引线相连接。
进一步优选的，还包括设置于外围区域的第四静电保护单元，所述第三静电保护线通过所述第四静电保护单元与所述至少一条屏蔽引线相连接。
优选的，所述第一静电保护单元包括两个并联的二极管组，每一个二极管组中包括至少一个二极管；其中，位于同一二极管组中的二极管的连接方向相同，且位于不同二极管组中的二极管的连接方向相反。
优选的，所述第二静电保护单元和所述第三静电保护单元分别包括两个并联的二极管组，每一个二极管组中包括至少一个二极管；其中，位于同一二极管组中的二极管的连接方向相同，且位于不同二极管组中的二极管的连接方向相反。
优选的，所述第四静电保护单元、第五静电保护单元和所述第六静电保护单元分别包括两个并联的二极管组，每一个二极管组中包括至少一个二极管；其中，位于同一二极管组中的二极管的连接方向相同，且位于不同二极管组中的二极管的连接方向相反。
优选的，所述静电释放引起线与所述数据线平行，且与所述数据线同层同材料。
本实用新型的另一方面，提供一种显示装置包括如上所述的任意一种阵列基板。
本实用新型提供一种阵列基板及显示装置，该阵列基板包括显示区域以及位于显示区域周边的外围区域，显示区域包括横纵交叉的栅线和数据线。在该外围区域内，设置有静电屏蔽单元。静电屏蔽单元用于将外围区域的静电通过静电释放引线进行释放。这样一来，由于静电屏蔽单元可以将外围区域产生的静电，例如在外围区域制作金属布线或者邦定柔性印刷电路板或驱动芯片时产生的静电通过静电释放引线进行释放，从而通过静电屏蔽单元能够对由外围区域传输至显示区域的静电进行隔离，从而减小显示区域的产生静电聚集，并降低静电击穿现象发生的几率。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种阵列基板的结构示意图；
图2为本实用新型实施例提供的一种阵列基板的结构示意图；
图3为图2中静电屏蔽单元的优选设置位置示意图；
图4为图3中静电屏蔽单元的一种结构示意图；
图5为图4中的第一静电保护单元的一种结构示意图；
图6为图4中的第一静电保护单元的另一种结构示意图；
图7为图3中静电屏蔽单元的另一种结构示意图；
图8为图3中静电屏蔽单元的又一种结构示意图；
图9为图8中沿A-A进行剖切的一种剖视图；
图10为图8中沿A-A进行剖切的另一种剖视图；
图11为本实用新型实施例提供的另一种阵列基板的结构示意图。
附图标记：
01-衬底基板；10-显示区域；11-外围区域；12-驱动芯片；121-数据驱动单元；122-栅极驱动单元；20-静电屏蔽单元；201-第一静电保护线；202-第一静电保护单元；212-第二静电保护单元；213-第三静电保护单元；222-第四静电保护单元；223-第五静电保护单元；232-第六静电保护单元；2021-第一二极管组；2022-第二二极管组；203-屏蔽引线；204-电荷收集电极；21-静电释放引线；31-栅极绝缘层；32-钝化层；40-第一过孔；41-第二过孔；51-第二静电保护线；52-第三静电保护线。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型提供一种阵列基板，如图2所示包括显示区域10以及位于显示区域10周边的外围区域11，显示区域10包括横纵交叉的栅线Gate和数据线Data。其中，在外围区域11内，设置有静电屏蔽单元20。
此外，上述阵列基板还包括与静电屏蔽单元20相连接的静电释放引线21。该静电屏蔽单元20用于将外围区域11的静电通过静电释放引线21进行释放。
需要说明的是，当该阵列基板适用于AD-SDS(Advanced-Super DimensionalSwitching，简称为ADS，高级超维场开关)型显示装置时，该阵列基板包括公共电极。在此情况下，上述静电释放引线21可以为与该公共电极相连接的公共电极线。这样一来，静电屏蔽单元20传输至该静电释放引线21上的静电能够释放至公共电极，并分散于公共电极中，从而能够减小静电聚集的几率，达到减小静电击穿几率的目的。
或者，当该阵列基板适用于TN(Twist Nematic，扭曲向列)型显示装置时，阵列基板上未设置上述公共电极。在此情况下，上述静电释放引线21可以为阵列基板上的存储电极线，以通过存储电极线对静电屏蔽单元20输出的静电进行释放。
综上所述，由于静电屏蔽单元20可以将外围区域11产生的静电，例如在外围区域11制作金属布线或者邦定柔性印刷电路板(或驱动芯片)时产生的静电通过静电释放引线21进行释放，从而通过静电屏蔽单元20能够对由外围区域11传输至显示区域10的静电进行隔离，从而减小显示区域10的产生静电聚集，并降低静电击穿现象发生的几率。
在此基础上，上述静电屏蔽单元20如图4所示，包括第一静电保护线201，该第一静电保护线201与栅线Gate平行，且与栅线Gate同层同材料。优选的，该第一静电保护线201沿栅线Gate方向的长度大于与显示区域11沿栅线Gate方向的长度。这样一来，通过第一静电保护线201能够将外围区域11产生的静电，例如设置金属布线时，聚集的静电通过静电释放引线21导出，从而达到将外围区域11内的静电隔离于显示区域10以外的目的。
此外，外围区域11通常设置有用于向显示区域的栅线Gate或数据线Data输入驱动信号的驱动单元。具体的，如图3所示，上述驱动单元包括与数据线Data相连接的数据驱动单元121，该数据驱动单元121用于向数据线Data输入数据信号，从而通过不同数据线Data向与各条数据线Data相连接的亚像素进行充电。此外，上述驱动模块还包括与栅线Gate相连接的栅极驱动单元122，该栅极驱动单元122用于逐行向栅线Gate输入栅极扫描信号，以开启与各行栅线相连接的亚像素。
在本实用新型实施例中，数据驱动单元121可以是数据信号的驱动芯片，也可以是邦定了数据信号的驱动芯片的柔性印刷电路板(Flexible Printed Circuit，FPC)。在此情况下，由于受到制作工艺以及制作环境的影响，数据信号的驱动芯片或者邦定了数据信号的驱动芯片的柔性印刷电路板的邦定位置出现偏差时，容易导致邦定位置处的邦定引脚裸露。从而使得该阵列基板在制作和使用的过程中在上述裸露位置容易发生静电。
此外，在本实用新型实施例中，栅极驱动单元122可以是栅极扫描信号的驱动芯片，也可以是邦定栅极扫描信号的驱动芯片的柔性印刷电路板(Flexible PrintedCircuit，FPC)。此外，为了简化制作工艺，并利于实现窄边框设计，通常可以采用GOA(GateDriver on Array，阵列基板行驱动)设计，在制作阵列基板的显示区域10中的TFT以及栅线Gate或数据线Data的过程中，将栅极驱动单元122中电路结构集成在上述外围区域11。
综上所述，为了更有效的降低外围区域11产生的静电向显示区域10的传递，优选的，如图3所示，至少在数据驱动单元121与显示区域10之间设置有上述静电屏蔽单元20。从而可以通过静电屏蔽单元20将外围区域11中的静电隔离于显示区域10以外。
基于此，上述静电屏蔽单元20如上所述可以包括第一静电保护线201，且该第一静电保护线201沿栅线Gate方向的长度大于显示区域11沿栅线Gate方向的长度。这样一来，通过第一静电保护线201能够将数据信号的驱动芯片或者邦定了数据信号的驱动芯片的柔性印刷电路板，在外围区域11的邦定位置处产生的静电通过静电释放引线21导出，从而达到将外围区域11内的静电隔离于显示区域10以外的目的。
在此基础上，上述静电屏蔽单元20还包括第一静电保护单元202，该第一静电保护线201通过第一静电保护单元202与静电释放引线21相连接。
本实用新型实施例中，一个元件与另一个元件相连接可以是直接连接也可以是电性连接。
具体的，上述第一静电保护单元202包括两个并联二极管组，如图5或图6所示包括第一二极管组2021和第二二极管组2022。其中，每一个二极管组中包括至少一个二极管。
需要说明的是，上述二极管可以由源极和栅极相连接的薄膜晶体管，或者漏极和栅极相连接的薄膜晶体管构成。
在此情况下，位于同一二极管组中的二极管的连接方向相同，且位于不同二极管组中的二极管的连接方向相反。
例如，图5中每一个二极管组中包括一个二极管，当第一二极管组2021中的二极管的阳极连接上述静电释放引线21，阴极连接上述第一静电保护线201时，第二二极管组2022中的二极管的阳极连接上述第一静电保护线201，阴极连接上述静电释放引线21。
又例如，图6中每一个二极管组中包括两个串联二极管，当第一二极管组2021中的其中一个二极管(靠近静电释放引线21一侧的)的阳极连接上述静电释放引线21，另一个二极管(靠近第一静电保护线201一侧的)的阴极连接上述第一静电保护线201时，第二二极管组2022中的其中一个二极管(靠近第一静电保护线201一侧的)的阳极连接上述第一静电保护线201，另一个二极管的阴极(靠近静电释放引线21一侧的)连接上述静电释放引线21。
基于此，当第一静电保护线201上存在静电时，第二二极管组2022导通，以使得第一静电保护线201上的静电通过第一静电保护单元202输出至静电释放引线21。当静电释放引线21上存在静电时，第一二极管组2021导通，以使得静电释放引线21上的静电通过第一静电保护单元202输出至第一静电保护线201。
当然上述仅仅是以每一个二极管组中包括一个或两个二极管为例进行的说明，当二极管组包括三个以上的二极管时，位于同一个二极管组的多个二极管串联，且位于不同二极管组中的二极管的连接同上，方向相反，此处不再一一赘述。
此外，上述第一静电保护单元202还可以包括多个串联的电阻。
作为本实用新型的另一个实施例，如图7所示，该静电屏蔽单元20包括至少一条屏蔽引线203和第一静电保护线201。
其中，该第一静电保护线201与屏蔽引线203平行。此外，该屏蔽引线203与栅线Gate平行，且与栅线Gate同层同材料。该屏蔽引线203的一端与静电释放引线21相连接。同第一静电保护线201，优选的，该屏蔽引线203沿栅线Gate方向的长度大于与显示区域11沿栅线Gate方向的长度。
这样一来，在第一静电保护线201将外围电路11中的静电释放至静电释放引线21的基础上，通过屏蔽引线203也能够将外围电路11中的静电释放至静电释放引线21，从而提高静电屏蔽单元20的屏蔽静电的效果。
基于此，屏蔽引线203以及第一静电保护线201可以与栅线Gate同层同材料。这样一来，在制作栅线Gate的同时，可以通过一次构图工艺完成屏蔽引线203以及第一静电保护线201的制备。静电释放引线21可以与数据线平行，且与数据线同层同材料，屏蔽引线203的一端与静电释放引线21相连接，具体地，屏蔽引线203与静电释放引线21可以通过如图7所示的第一过孔40相连接。第一过孔40可以位于栅极绝缘层中，与数据线同层的静电释放引线21和与栅线同层的屏蔽引线203通过第一过孔40相连接。进一步优选的，静电屏蔽单元20，如图8所示，可以包括两条屏蔽引线203。在此情况下，上述第一静电保护线201位于上述两条屏蔽引线203之间。这样一来，通过两条屏蔽引线203进一步提高提高静电屏蔽单元20的屏蔽静电的效果。
需要说明的是，图7是以静电屏蔽单元20包括第一静电保护线201和至少一条屏蔽引线203为例进行的说明。此外，在本实用新型实施例中，静电屏蔽单元20也可以仅包括至少一条屏蔽引线203。
在此基础上，当屏蔽引线203可以与栅线Gate同层同材料时，由于栅线Gate距离衬底基板01较近，在此情况下，与上述栅线Gate同层的屏蔽引线203与衬底基板01的距离较近，例如如图9或图10所示，屏蔽引线203直接与衬底基板01相接触。基于此，由于衬底基板01上还需要制作其他薄膜层，例如栅极绝缘层31、钝化层32等，而当栅极绝缘层31、钝化层32等薄膜层覆盖屏蔽引线203后，屏蔽引线203无法进一步将该屏蔽引线203上方，例如与栅极绝缘层31或钝化层32同层位置或者上方位置的静电导出。
为了解决上述问题，在静电屏蔽单元20中设置有至少一条屏蔽引线203的情况下，例如如图7所示，当静电屏蔽单元20包括第一静电保护线201和至少一条屏蔽引线203时，或者当静电屏蔽单元20仅包括至少一条屏蔽引线203时，在本实用新型实施例中，优选的，上述静电屏蔽单元20如图8所示，还可以包括至少一个电荷收集电极204，且该电荷收集电极204通过第二过孔41与至少一条屏蔽引线203相连接。由于屏蔽引线203与衬底基板01相接触，因此通过第二过孔41与屏蔽引线203相连接的电荷收集电极204必然位于屏蔽引线203的上方，从而可以通过电荷收集电极204将屏蔽引线203上方的静电进行收集，然后再传输至屏蔽引线203，并由该屏蔽引线203释放至与该屏蔽引线203相连接静电释放引线21中。
进一步的，为了提高静电收集效果，如图8所示，每一个电荷收集电极204位于相邻两个数据线Data之间。
以下对电荷收集电极204的结构进行详细的举例说明。
例如，当阵列基板包括位于如图9所示的钝化层32上方的像素电极时，该电荷收集电极204可以与上述像素电极同层同材料。或者，上述电荷收集电极204，如图10所示还可以与位于栅极绝缘层31上方的数据线同层同材料。
在此基础上，为了进一步对显示区域10中的数据线Data上的静电进行释放。优选的，该阵列基板如图11所示，还包括设置于外围区域11的第二静电保护线51、第二静电保护单元212以及第三静电保护单元213。其中，第二静电保护线51与栅线Gate平行，且与栅线Gate同层同材料。
此外，每一条数据线Data通过第二静电保护单元212与第二静电保护线51相连接。当数据线Data上存在静电时，数据线Data上的静电可以通过第二静电保护单元212输出至第二静电保护线51。
此外，该第二静电保护线51通过一第三静电保护单元213与静电释放引线21相连接。同理当第二静电保护线51上存在静电时，第二静电保护线51上的静电可以通过第三静电保护单元213输出至静电释放引线21。
此外，为了进一步对显示区域10中的栅线Gate上的静电进行释放。优选的，该阵列基板如图11所示，还包括设置于外围区域11的第三静电保护线52、第四静电保护单元222以及第五静电保护单元223。其中，该第三静电保护线52与数据线Data平行，且与数据线Data同层同材料。
此外，每一条栅线Gate通过一第三静电保护单元213与第三静电保护线52相连接。当栅线Gate上存在静电时，栅线Gate上的静电可以通过第三静电保护单元213输出至第三静电保护线52。
此外，该第三静电保护线52通过一第五静电保护单元223与静电释放引线21相连接。同理当第三静电保护线52上存在静电时，第三静电保护线52上的静电可以通过第五静电保护单元223输出至静电释放引线21。
在此基础上，为了进一步增强栅线Gate上静电导出的效果，如图11所示，该阵列基板还包括设置于外围区域11的第六静电保护单元232。该第三静电保护线52通过第六静电保护单元232与静电屏蔽单元20相连接，例如静电屏蔽单元20中的第一静电保护线201相连接，或该第三静电保护线52通过第六静电保护单元232与屏蔽引线203相连接。第六静电保护单元232的作用同上所述，此处不再赘述。
需要说明的是，上述第一静电保护单元202、第二静电保护单元212、第三静电保护单元213、第四静电保护单元222、第五静电保护单元223以及第六静电保护单元232中的任意一个静电保护单元的结构可以如图5或图6所示，此处不再赘述。
本实用新型提供一种显示装置，包括如上所述的任意一种阵列基板，具有与前述实施例提供的阵列基板相同的结构和有益效果。由于前述实施例已经对阵列基板的结构和有益效果进行了详细的描述，此处不再赘述。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种阵列基板，包括显示区域以及位于所述显示区域周边的外围区域，所述显示区域包括横纵交叉的栅线和数据线，其特征在于，在所述外围区域内，设置有静电屏蔽单元；
所述阵列基板还包括与所述静电屏蔽单元相连接的静电释放引线，所述静电屏蔽单元用于将所述外围区域的静电通过所述静电释放引线进行释放。
2.根据权利要求1所述的阵列基板，其特征在于，
所述静电屏蔽单元包括第一静电保护线，所述第一静电保护线与所述栅线平行，且与所述栅线同层同材料；
所述静电屏蔽单元还包括第一静电保护单元，所述第一静电保护线通过所述第一静电保护单元与所述静电释放引线相连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述外围区域包括与所述数据线相连接的数据驱动单元；
至少在所述数据驱动单元与所述显示区域之间设置有所述静电屏蔽单元。
4.根据权利要求1所述的阵列基板，其特征在于，所述静电屏蔽单元包括至少一条屏蔽引线；
所述屏蔽引线与所述栅线平行，且与所述栅线同层同材料；
所述屏蔽引线的一端与所述静电释放引线相连接。
5.根据权利要求2所述的阵列基板，其特征在于，所述静电屏蔽单元包括至少一条屏蔽引线；
所述屏蔽引线与所述栅线平行，且与所述栅线同层同材料；
所述屏蔽引线的一端与所述静电释放引线相连接。
6.根据权利要求5所述的阵列基板，其特征在于，所述静电屏蔽单元包括两条屏蔽引线；所述第一静电保护线位于所述两条屏蔽引线之间。
7.根据权利要求4所述的阵列基板，其特征在于，所述静电屏蔽单元还包括至少一个电荷收集电极；且所述电荷收集电极通过第二过孔与所述至少一条屏蔽引线相连接。
8.根据权利要求7所述的阵列基板，其特征在于，所述至少一个电荷收集电极位于相邻的两个所述数据线之间。
9.根据权利要求1所述的阵列基板，其特征在于，所述静电释放引线为公共电极线。
10.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板包括像素电极；所述电荷收集电极与所述像素电极同层同材料。
11.根据权利要求7所述的阵列基板，其特征在于，所述电荷收集电极与所述数据线同层同材料。
12.根据权利要求4所述的阵列基板，其特征在于，
还包括设置于外围区域的第二静电保护线、第二静电保护单元以及第三静电保护单元，所述第二静电保护线与所述栅线平行，且与所述栅线同层同材料；
每一条数据线通过一所述第二静电保护单元与所述第二静电保护线相连接；所述第二静电保护线通过所述第三静电保护单元与所述静电释放引线相连接。
13.根据权利要求4所述的阵列基板，其特征在于，还包括设置于外围区域的第三静电保护线、第四静电保护单元、第五静电保护单元以及第六静电保护单元，所述第三静电保护线与所述数据线平行，且与所述数据线同层同材料；
每一条栅线通过一所述第四静电保护单元与所述第三静电保护线相连接；所述第三静电保护线通过所述第五静电静电保护单元与所述静电释放引线相连接；
所述第三静电保护线通过所述第六静电保护单元与所述至少一条屏蔽引线相连接。
14.根据权利要求2所述的阵列基板，其特征在于，所述第一静电保护单元包括两个并联的二极管组，每一个二极管组中包括至少一个二极管；
其中，位于同一二极管组中的二极管的连接方向相同，且位于不同二极管组中的二极管的连接方向相反。
15.根据权利要求12所述的阵列基板，其特征在于，所述第二静电保护单元和所述第三静电保护单元分别包括两个并联的二极管组，每一个二极管组中包括至少一个二极管；
其中，位于同一二极管组中的二极管的连接方向相同，且位于不同二极管组中的二极管的连接方向相反。
16.根据权利要求13所述的阵列基板，其特征在于，所述第四静电保护单元、第五静电保护单元和所述第六静电保护单元分别包括两个并联的二极管组，每一个二极管组中包括至少一个二极管；
其中，位于同一二极管组中的二极管的连接方向相同，且位于不同二极管组中的二极管的连接方向相反。
17.根据权利要求2所述的阵列基板，其特征在于，所述静电释放引起线与所述数据线平行，且与所述数据线同层同材料。
18.一种显示装置，其特征在于，包括如权利要求1-17任一项所述的阵列基板。
CN201621136018.5U 2016-10-18 2016-10-18 一种阵列基板及显示装置 Active CN206301112U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201621136018.5U CN206301112U (zh) 2016-10-18 2016-10-18 一种阵列基板及显示装置
US15/674,941 US10510745B2 (en) 2016-10-18 2017-08-11 Array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621136018.5U CN206301112U (zh) 2016-10-18 2016-10-18 一种阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN206301112U true CN206301112U (zh) 2017-07-04

Family

ID=59203191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621136018.5U Active CN206301112U (zh) 2016-10-18 2016-10-18 一种阵列基板及显示装置

Country Status (2)

Country Link
US (1) US10510745B2 (zh)
CN (1) CN206301112U (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107505789A (zh) * 2017-09-19 2017-12-22 武汉华星光电技术有限公司 阵列基板及显示面板
CN108089769A (zh) * 2018-01-26 2018-05-29 武汉华星光电技术有限公司 触控显示面板
CN108572486A (zh) * 2018-04-27 2018-09-25 武汉华星光电技术有限公司 阵列基板及显示面板
CN109375439A (zh) * 2018-12-20 2019-02-22 武汉华星光电技术有限公司 阵列基板及显示面板
WO2019101019A1 (zh) * 2017-11-27 2019-05-31 京东方科技集团股份有限公司 阵列基板及显示装置
CN110379822A (zh) * 2019-07-22 2019-10-25 昆山国显光电有限公司 阵列基板及其制备方法、显示面板和显示装置
WO2020088445A1 (zh) * 2018-10-29 2020-05-07 京东方科技集团股份有限公司 显示基板、显示装置
CN113284419A (zh) * 2021-05-24 2021-08-20 合肥鑫晟光电科技有限公司 一种显示面板、显示设备及车载显示设备
CN114446260A (zh) * 2022-03-24 2022-05-06 北京京东方显示技术有限公司 一种阵列基板及显示装置
CN115308957A (zh) * 2022-08-15 2022-11-08 合肥京东方显示技术有限公司 显示面板和显示装置
WO2023193329A1 (zh) * 2022-04-07 2023-10-12 友达光电（昆山）有限公司 显示面板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206370279U (zh) * 2017-01-03 2017-08-01 京东方科技集团股份有限公司 电荷释放电路、显示基板、显示面板及显示装置
CN109801909B (zh) * 2018-06-12 2024-08-20 京东方科技集团股份有限公司 阵列基板母板及其制造方法、阵列基板、显示装置
CN109725469B (zh) * 2018-12-25 2022-05-06 惠科股份有限公司 静电防护结构及静电防护方法
CN111564460B (zh) * 2019-02-13 2024-03-19 夏普株式会社 有源矩阵基板及具备该有源矩阵基板的光电转换拍摄面板
CN110928078B (zh) * 2019-12-12 2022-07-12 厦门天马微电子有限公司 一种显示面板及其制备方法、显示装置
CN111129094B (zh) * 2019-12-23 2022-08-23 武汉华星光电半导体显示技术有限公司 显示面板
WO2024202657A1 (ja) * 2023-03-29 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI346807B (en) * 2006-10-20 2011-08-11 Au Optronics Corp Electrostatic discharge protection structure and method for manufacturing an electrostatic discharge protection device thereof
TWI342611B (en) * 2007-08-14 2011-05-21 Chunghwa Picture Tubes Ltd Active device array substrate
WO2011083509A1 (ja) * 2010-01-06 2011-07-14 パナソニック株式会社 アクティブマトリクス基板、表示パネル及びそれらの検査方法
CN102135691B (zh) * 2010-09-17 2012-05-23 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
KR101945866B1 (ko) * 2012-03-19 2019-02-11 삼성디스플레이 주식회사 차폐 도전체를 가지는 액정 표시 장치
CN103995407B (zh) * 2014-05-08 2016-08-24 京东方科技集团股份有限公司 阵列基板和显示面板
CN105045007B (zh) * 2015-08-18 2019-05-24 深圳市华星光电技术有限公司 一种液晶显示面板
CN105739206B (zh) * 2016-02-18 2018-12-21 深圳市华星光电技术有限公司 阵列基板及液晶显示装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107505789A (zh) * 2017-09-19 2017-12-22 武汉华星光电技术有限公司 阵列基板及显示面板
WO2019056446A1 (zh) * 2017-09-19 2019-03-28 武汉华星光电技术有限公司 阵列基板及显示面板
CN107505789B (zh) * 2017-09-19 2019-08-02 武汉华星光电技术有限公司 阵列基板及显示面板
US11092865B2 (en) 2017-11-27 2021-08-17 Boe Technology Group Co., Ltd. Array substrate and display device
WO2019101019A1 (zh) * 2017-11-27 2019-05-31 京东方科技集团股份有限公司 阵列基板及显示装置
CN108089769A (zh) * 2018-01-26 2018-05-29 武汉华星光电技术有限公司 触控显示面板
CN108572486A (zh) * 2018-04-27 2018-09-25 武汉华星光电技术有限公司 阵列基板及显示面板
WO2020088445A1 (zh) * 2018-10-29 2020-05-07 京东方科技集团股份有限公司 显示基板、显示装置
US11221531B2 (en) 2018-10-29 2022-01-11 Beijing Boe Technology Development Co., Ltd. Display substrate and display device
CN109375439A (zh) * 2018-12-20 2019-02-22 武汉华星光电技术有限公司 阵列基板及显示面板
CN110379822A (zh) * 2019-07-22 2019-10-25 昆山国显光电有限公司 阵列基板及其制备方法、显示面板和显示装置
CN113284419A (zh) * 2021-05-24 2021-08-20 合肥鑫晟光电科技有限公司 一种显示面板、显示设备及车载显示设备
CN114446260A (zh) * 2022-03-24 2022-05-06 北京京东方显示技术有限公司 一种阵列基板及显示装置
CN114446260B (zh) * 2022-03-24 2023-08-22 北京京东方显示技术有限公司 一种阵列基板及显示装置
WO2023193329A1 (zh) * 2022-04-07 2023-10-12 友达光电（昆山）有限公司 显示面板
CN115308957A (zh) * 2022-08-15 2022-11-08 合肥京东方显示技术有限公司 显示面板和显示装置
CN115308957B (zh) * 2022-08-15 2024-03-22 合肥京东方显示技术有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US20180108649A1 (en) 2018-04-19
US10510745B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
CN206301112U (zh) 一种阵列基板及显示装置
CN104423110B (zh) 液晶显示器的阵列基板
US10186526B2 (en) Display panel
CN101207138B (zh) 薄膜晶体管基板及其制造方法
CN107946317A (zh) 一种柔性阵列基板及制备方法、显示基板、显示装置
CN103649889A (zh) 显示装置
CN104360558A (zh) 一种阵列基板、显示面板及显示装置
CN206470510U (zh) 一种信号线结构、阵列基板和显示装置
JP2008070873A (ja) 平板表示装置
CN104698710A (zh) 一种阵列基板以及液晶显示装置
CN104423112A (zh) 液晶显示装置及其制造方法
CN102902084A (zh) 扇出信号线区的结构及显示面板
CN104749844A (zh) 静电防护电路、阵列基板、显示面板和显示装置
CN104716147B (zh) 一种tft阵列基板及其制备方法、显示装置
CN104460155B (zh) 一种显示面板、显示面板的制造方法及显示器
CN103901690A (zh) 一种阵列基板及其制作方法、显示装置
CN101969063B (zh) 像素阵列基板、导电结构以及显示面板
CN107490913A (zh) 阵列基板、显示面板及显示装置
CN102231028A (zh) 引线结构以及具有此引线结构的显示面板
CN108108070A (zh) Tft基板及应用其的触控显示面板
US20150102354A1 (en) Antistatic structure of array substrate
CN103187010A (zh) 一种液晶显示装置
CN103278989A (zh) 一种显示面板及其制作方法、液晶显示器
US20240053844A1 (en) Touch Panel and Preparation Method therefor, and Display Apparatus
KR20150089252A (ko) 표시 기판 및 표시 기판용 모기판의 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant