[go: up one dir, main page]

CN103901690A - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN103901690A
CN103901690A CN201410105759.6A CN201410105759A CN103901690A CN 103901690 A CN103901690 A CN 103901690A CN 201410105759 A CN201410105759 A CN 201410105759A CN 103901690 A CN103901690 A CN 103901690A
Authority
CN
China
Prior art keywords
connecting line
layer
array base
metal level
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410105759.6A
Other languages
English (en)
Inventor
田川
徐伟
王勇
李国红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410105759.6A priority Critical patent/CN103901690A/zh
Publication of CN103901690A publication Critical patent/CN103901690A/zh
Priority to US14/444,355 priority patent/US20150270291A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明提供一种阵列基板及其制作方法、显示装置，所述阵列基板包括：显示区域与非显示区域，及位于所述非显示区域的多根用于连接驱动单元的信号连接线，所述信号连接线包括第一连接线和第二连接线，所述第一连接线与所述驱动单元电连接，所述第二连接线与所述第一连接线电连接，所述第二连接线至少分为两层排布，所述第二连接线的各层之间彼此绝缘。采用本发明的方案，可以减小信号连接线所占用的阵列基板的非显示区域的宽度，从而使得信号连接线能够尽可能多的被硅胶覆盖，降低信号连接线损伤的风险，且能够提高阵列基板的利用率低，以及应用于窄边框屏幕技术。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
请参考图1，图1为现有技术中的薄膜晶体管（TFT）液晶显示面板的结构示意图。TFT液晶显示面板主要由TFT阵列基板101和彩膜（CF）基板102组成。请参考图2，图2为图1中的TFT液晶显示面板的剖面示意图。在完成切割工艺（Cutting）之后，TFT阵列基板101会略大于CF基板102，TFT阵列基板101上大出的部分用于设置覆晶薄膜（COF），COF是驱动芯片103（Driver IC，栅极驱动芯片和源极驱动芯片）的载体。为了进行驱动芯片103之间（栅极驱动芯片之间以及栅极驱动芯片与源极驱动芯片之间）的信号传输，TFT阵列基板101还包括位于非显示区域中的连接栅极（PLG，Panel Lead Gate）走线104。
请参考图3，图3为现有技术中的PLG走线的设置结构示意图，现有技术中的PLG走线104与TFT阵列基板的栅金属层同层制作，多根PLG走线并排分布，该种设置方式下，PLG走线所占用的TFT阵列基板非显示区域的宽度较大。
如图1和图2所示，为了固定及保护COF，会在COF上方涂覆硅胶（Silicagel）105。当PLG走线所占用的区域的宽度较大时，涂覆的硅胶仅可以覆盖到一部分PLG走线，未被硅胶覆盖的PLG走线暴露在外，易发生物理性或者其他损伤，导致异常显示（AD，abnormal display）。PLG的损伤不可修复和通常很难被肉眼发现，不仅对公司利益造成巨大浪费而且对公司的品质形象造成很坏影响。此外，PLG走线所占用的区域的宽度较大时，也会造成TFT阵列基板的利用率低，不利于窄边框屏幕的应用。
发明内容
有鉴于此，本发明提供一种阵列基板及其制作方法、显示装置，可以减小用于连接驱动芯片的信号连接线所占用的阵列基板的非显示区域的宽度。
为解决上述技术问题，本发明的实施例提供一种阵列基板，包括：
显示区域与非显示区域，及位于所述非显示区域的多根用于连接驱动单元的信号连接线，所述信号连接线包括第一连接线和第二连接线，所述第一连接线与所述驱动单元电连接，所述第二连接线与所述第一连接线电连接，所述第二连接线至少分为两层排布，所述第二连接线的各层之间彼此绝缘。
其中，不同层排布的第二连接线所占用的所述阵列基板的区域至少部分重叠。
其中，不同层排布的至少部分第二连接线重叠设置。
其中，所述阵列基板还包括：位于所述显示区域的多个导电材料层，其中，每一层所述第二连接线和所述导电材料层的其中一层同材料同层制作。
其中，所述导电材料层包括栅金属层和源漏金属层。
其中，所述阵列基板还包括：
位于所述栅金属层和所述源漏金属层之间的栅绝缘层，各层所述第二连接线通过所述栅绝缘层彼此绝缘。
其中，所述第一连接线与所述栅金属层同材料同层制作。
其中，所述阵列基板还包括：
钝化层及像素电极层，
其中，和所述栅金属层同层的所述第二连接线与所述第一连接线直接电连接；
和所述源漏金属层同层的第二连接线通过贯穿所述钝化层、所述源漏金属层上的第二连接线及所述栅绝缘层的过孔，并借由形成于所述像素电极层的透明连接部与所述第一连接线连接。
其中，所述第一连接线分成至少两层排布，所述第一连接线的各层之间彼此绝缘，多层分布的所述第一连接线与多层分布的所述第二连接线一一对应，位于同一层的所述第一连接线和所述第二连接线直接电连接。
其中，每一层所述第一连接线和第二连接线均和所述导电材料层中的一层同材料同层制作。
本发明还提供一种显示装置，包括上述阵列基板。
本发明还提供一种阵列基板的制作方法，包括：
在所述阵列基板的非显示区域形成多根用于连接驱动芯片的信号连接线的步骤，其中所述信号连接线包括第一连接线和第二连接线，所述第一连接线与所述驱动芯片电连接，所述第二连接线与第一连接线电连接，所述第二连接线至少分为两层排布，各层之间彼此绝缘。
其中，所述在所述阵列基板的非显示区域形成多根用于连接驱动芯片的信号连接线的步骤具体包括：
形成栅金属层，所述栅金属层包括所述第一连接线和第二连接线的图形；
形成栅绝缘层；
形成有源层；
形成源漏金属层，所述源漏金属层包括所述第二连接线的图形；
形成钝化层，并形成贯穿所述钝化层、所述源漏金属层上的第二连接线及所述栅绝缘层的过孔；
形成像素电极层，所述像素电极层包括形成于所述过孔中的透明连接部，所述源漏金属层上的第二连接线通过所述过孔，并借由所述透明连接部与所述第一连接线连接。
本发明的上述技术方案的有益效果如下：
采用本发明的方案，可以减小用于连接驱动芯片的信号连接线所占用的阵列基板的非显示区域的宽度，从而使得信号连接线能够尽可能多的被硅胶覆盖，降低信号连接线损伤的风险，且能够提高阵列基板的利用率低，以及应用于窄边框屏幕技术。
附图说明
图1为现有技术中的薄膜晶体管液晶显示面板的结构示意图。
图2为图1中的TFT液晶显示面板的剖面示意图。
图3为现有技术中的PLG走线的设置结构示意图。
图4为本发明实施例一的信号连接线的设置结构示意图。
图5为本发明实施例二的信号连接线的设置结构示意图。
图6为本发明实施例三的信号连接线的设置结构示意图。
图7为本发明实施例四的信号连接线的设置结构示意图。
图8是本发明实施例四的阵列基板的层状结构示意图。
图9是本发明实施例五的阵列基板的层状结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明实施例提供一种阵列基板，包括：显示区域与非显示区域，及位于所述非显示区域的多根用于连接驱动单元的信号连接线和位于所述显示区域的多个导电材料层，所述信号连接线包括第一连接线和第二连接线，所述第一连接线与所述驱动单元电连接，所述第二连接线与所述第一连接线电连接，所述第二连接线至少分为两层排布，所述第二连接线的各层之间彼此绝缘。
其中，不同层排布的第二连接线所占用的所述阵列基板的区域至少部分重叠。
现有技术中的用于连接驱动单元的信号连接线（即PLG走线）均设置于同一层（栅金属层）上，因而，信号连接线所占用的阵列基板的非显示区域的宽度较大，当信号连接线的数量、宽度、间距均相同的情况下，将信号连接线分成多层排布，且不同层排布的信号连接线所占用的阵列基板的区域存在重叠时，信号连接线所占用的阵列基板的非显示区域的宽度势必会减小，从而使得信号连接线能够尽可能多的被硅胶覆盖，降低信号连接线损伤的风险，且能够提高阵列基板的利用率低，以及应用于窄边框屏幕技术。
本发明实施例所提到的阵列基板的非显示区域的宽度，是指阵列基板的与信号连接线垂直方向上的宽度。
另外，需要说明的是，不同层信号连接线之间必然具有绝缘层，以保证信号的正常传输。
下面举例对本发明实施例的阵列基板上的信号连接线的设置方法进行详细说明。
实施例一
请参考图4，图4为本发明实施例一的信号连接线的设置结构示意图。
该实施例中，信号连接线包括第一连接线（图未示出）和第二连接线201，其中第二连接线201分成两层设置，两层第二连接线201之间设置有绝缘层202，位于上层的第二连接线201所占用的阵列基板的区域为A1，位于下层的第二连接线201所占用的阵列基板的区域为A2，区域A1和区域A2具有重叠区域A3。
由于具有重叠区域A3，当第二连接线的数量、宽度、间距均相同的情况下，本发明实施例的分布在两层的第二连接线所占用的阵列基板的非显示区域的宽度，势必要小于现有技术中的分布在一层的第二连接线所占用的阵列基板的非显示区域的宽度，从而使得第二连接线能够尽可能多的被硅胶覆盖，降低第二连接线损伤的风险，且能够提高阵列基板的利用率低，以及应用于窄边框屏幕技术。
实施例二
请参考图5，图5为本发明实施例二的信号连接线的设置结构示意图。
该实施例中，信号连接线包括第一连接线（图未示出）和第二连接线201，其中第二连接线201分成两层设置，两层第二连接线201之间设置有绝缘层202，位于上层的第二连接线201所占用的阵列基板的区域为A1，位于下层的第二连接线201所占用的阵列基板的区域为A2，区域A1和区域A2具有重叠区域A4。
由于具有重叠区域A4，当第二连接线的数量、宽度、间距均相同的情况下，本发明实施例的分布在两层的第二连接线所占用的阵列基板的非显示区域的宽度，势必要小于现有技术中的分布在一层的第二连接线所占用的阵列基板的非显示区域的宽度，从而使得第二连接线能够尽可能多的被硅胶覆盖，降低第二连接线损伤的风险，且能够提高阵列基板的利用率低，以及应用于窄边框屏幕技术。
实施例三
请参考图6，图6为本发明实施例三的信号连接线的设置结构示意图。
该实施例中，信号连接线包括第一连接线（图未示出）和第二连接线201，其中，第二连接线201分成两层设置，两层第二连接线201之间设置有绝缘层202，位于上层的第二连接线201所占用的阵列基板的区域为A1，位于下层的第二连接线201所占用的阵列基板的区域为A2，区域A1和区域A2完全重叠，且上下两层的第二连接线201重叠设置。
由于具有完全重叠区域，当第二连接线的数量、宽度、间距均相同的情况下，本发明实施例的分布在两层的第二连接线所占用的阵列基板的非显示区域的宽度，势必要小于现有技术中的分布在一层的第二连接线所占用的阵列基板的非显示区域的宽度，从而使得第二连接线能够尽可能多的被硅胶覆盖，降低第二连接线损伤的风险，且能够提高阵列基板的利用率低，以及应用于窄边框屏幕技术。
上述各实施例中，第二连接线的总数量为8根，每层设置4根，即每层设置的第二连接线的数量相同，当然，在本发明的其他实施例中，每层设置的第二连接线的数量也可以不同，例如上层设置3根，下层设置5根。
上述实施例仅是本发明的一些具体实施例，本发明的第二连接线也可以采用其他设置方式，在此不再一一说明。
本发明实施例中，每一层第二连接线可以与导电材料层的其中一层同材料同层制作，以降低工艺成本。
所述导电材料层可以包括栅金属层、源漏金属层及透明导电层中的至少两层。
所述透明导电层可以包括像素电极层。
当所述阵列基板上还包括公共电极时，所述透明导电层也可以同时包括像素电极层和公共电极层。
优选地，所述导电材料层包括栅金属层和源漏金属层。和栅金属层同层的第二连接线可以与栅金属层的栅电极和栅线通过一次构图工艺形成。和源漏金属层同层的第二连接线可以与源漏金属层的源漏电极和数据线线通过一次构图工艺形成。
此外，本发明实施例的阵列基板还可以包括：位于所述栅金属层和所述源漏金属层之间的栅绝缘层，各层所述第二连接线通过所述栅绝缘层彼此绝缘。
本发明实施例中，所述第一连线可以与栅金属层同材料同层制作。
此时，和所述栅金属层同层的所述第二连接线与位于栅金属层的所述第一连接线直接电连接。
和所述源漏金属层同层的第二连接线可以通过贯穿所述栅绝缘层的过孔，并借由形成于所述源漏金属层的源漏金属连接部与位于栅金属层的所述第一连接线连接。
本发明实施例中的阵列基板还可以包括：
钝化层及像素电极层，
其中，和所述源漏金属层同层的第二连接线还可以通过贯穿所述钝化层、所述源漏金属层上的第二连接线及所述栅绝缘层的过孔，并借由形成于所述像素电极层的透明连接部与位于栅金属层的所述第一连接线连接。
实施例四
请参考图7和图8，图7为本发明实施例四的信号连接线的设置结构示意图，图8是本发明实施例四的阵列基板的层状结构示意图。
所述阵列基板包括：
栅金属层301、栅绝缘层302、有源层（图未示出）、源漏金属层303、钝化层304、像素电极层（图未示出）以及设置于所述阵列基板非显示区域的多根用于连接驱动单元103的信号连接线，所述信号连接线包括第一连接线3012和第二连接线3011，所述第一连接线3012与所述驱动单元103电连接，所述第二连接线3011与所述第一连接线3012电连接。
其中，一部分第二连接线3011和栅金属层301同层，另一部分第二连接线3011和源漏金属层303同层。
所述第一连接线3012与栅金属层301同材料同层制作。
和所述栅金属层301同层的第二连接线3011直接与第一连接线3012电连接，和源漏金属层303同层的第二连接线3011通过贯穿所述钝化层304、所述源漏金属层303上的第二连接线3011及所述栅绝缘层302的过孔，并借由所述像素电极层上的透明导电连接部3051与所述第一连接线3012连接。
优选地，所述过孔与用于连接所述像素电极层上的像素电极（图未示出）和所述源漏金属层303上的漏电极（图未示出）的过孔同时形成，以降低工艺成本。
本实施例中，位于所述栅金属层301的第二连接线3011和位于源漏金属层303的第二连接线3011的数量、宽度和间距均相同，两层的第二连接线重叠设置。
实施例五
请参考图9，图9是本发明实施例五的阵列基板的层状结构示意图。该实施例与上述实施例四的区别在于，和所述源漏金属层303同层的第二连接线3011通过贯穿所述栅绝缘层302的过孔，并借由形成于所述源漏金属层303的源漏金属连接部3032与所述第一连接线3012连接。
上述实施例中，多层上的第二连接线重叠设置时，最好选择电压接近的第二连接线作为上下线，可以避免压差过大而引起的电学性问题。
上述实施例中，第一连接线与栅金属层同材料同层制作，位于栅金属层的第二连接线直接与第一连接线电连接，位于其他导线材料层的第二连接线通过过孔与第一连接线电连接。
在本发明的其他实施例中，第一连接线也可以分成至少两层排布，所述第一连接线的各层之间彼此绝缘，多层分布的所述第一连接线与多层分布的所述第二连接线一一对应，位于同一层的所述第一连接线和所述第二连接线直接电连接。
优选地，每一层所述第一连接线和第二连接线均和所述导电材料层中的一层同材料同层制作。
本发明还提供一种显示装置，包括上述任一实施例中的阵列基板，所述显示装置可以为：液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例还提供一种阵列基板的制作方法，包括：
在所述阵列基板的非显示区域形成多根用于连接驱动芯片的信号连接线的步骤，其中，所述信号连接线包括第一连接线和第二连接线，所述第一连接线与所述驱动芯片电连接，所述第二连接线与第一连接线电连接，所述第二连接线至少分为两层排布，各层之间彼此绝缘。
优选地，所述在所述阵列基板的非显示区域形成多根用于连接驱动芯片的信号连接线的步骤具体包括：
形成栅金属层，所述栅金属层包括所述第一连接线和第二连接线的图形；
形成栅绝缘层；
形成有源层；
形成源漏金属层，所述源漏金属层包括所述第二连接线的图形；
形成钝化层，并形成贯穿所述钝化层、所述源漏金属层上的第二连接线及所述栅绝缘层的过孔；
形成像素电极层，所述像素电极层包括形成于所述过孔中的透明连接部，所述源漏金属层上的第二连接线通过所述过孔，并借由所述透明连接部与所述第一连接线连接。
优选地，所述过孔与用于连接所述像素电极层上的像素电极和所述源漏金属层上的漏电极的过孔同时形成，以降低工艺成本。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种阵列基板，包括：显示区域与非显示区域，及位于所述非显示区域的多根用于连接驱动单元的信号连接线，其中，所述信号连接线包括第一连接线和第二连接线，所述第一连接线与所述驱动单元电连接，所述第二连接线与所述第一连接线电连接，所述第二连接线至少分为两层排布，所述第二连接线的各层之间彼此绝缘。
2.根据权利要求1所述的阵列基板，其特征在于，不同层排布的第二连接线所占用的所述阵列基板的区域至少部分重叠。
3.根据权利要求2所述的阵列基板，其特征在于，不同层排布的至少部分第二连接线重叠设置。
4.根据权利要求2或3所述的阵列基板，其特征在于，还包括位于所述显示区域的多个导电材料层，每一层所述第二连接线和所述导电材料层的其中一层同材料同层制作。
5.根据权利要求4所述的阵列基板，其特征在于，所述导电材料层包括栅金属层和源漏金属层。
6.根据权利要求5所述的阵列基板，其特征在于，还包括：
位于所述栅金属层和所述源漏金属层之间的栅绝缘层，各层所述第二连接线通过所述栅绝缘层彼此绝缘。
7.根据权利要求6所述的阵列基板，其特征在于，所述第一连接线与所述栅金属层同材料同层制作。
8.根据权利要求7所述的阵列基板，其特征在于，还包括：
钝化层及像素电极层，
其中，和所述栅金属层同层的所述第二连接线与所述第一连接线直接电连接；
和所述源漏金属层同层的第二连接线通过贯穿所述钝化层、所述源漏金属层上的第二连接线及所述栅绝缘层的过孔，并借由形成于所述像素电极层的透明连接部与所述第一连接线连接。
9.根据权利要求2或3所述的阵列基板，其特征在于，所述第一连接线分成至少两层排布，所述第一连接线的各层之间彼此绝缘，多层分布的所述第一连接线与多层分布的所述第二连接线一一对应，位于同一层的所述第一连接线和所述第二连接线直接电连接。
10.根据权利要求9所述的阵列基板，其特征在于，每一层所述第一连接线和第二连接线均和所述导电材料层的其中一层同材料同层制作。
11.一种显示装置，其特征在于，包括如权利要求1-10任一项所述的阵列基板。
12.一种阵列基板的制作方法，其特征在于，包括：
在所述阵列基板的非显示区域形成多根用于连接驱动芯片的信号连接线的步骤，其中所述信号连接线包括第一连接线和第二连接线，所述第一连接线与所述驱动芯片电连接，所述第二连接线与第一连接线电连接，所述第二连接线至少分为两层排布，各层之间彼此绝缘。
13.根据权利要求12所述的阵列基板的制作方法，其特征在于，所述在所述阵列基板的非显示区域形成多根用于连接驱动芯片的信号连接线的步骤具体包括：
形成栅金属层，所述栅金属层包括所述第一连接线和第二连接线的图形；
形成栅绝缘层；
形成有源层；
形成源漏金属层，所述源漏金属层包括所述第二连接线的图形；
形成钝化层，并形成贯穿所述钝化层、所述源漏金属层上的第二连接线及所述栅绝缘层的过孔；
形成像素电极层，所述像素电极层包括形成于所述过孔中的透明连接部，所述源漏金属层上的第二连接线通过所述过孔，并借由所述透明连接部与所述第一连接线连接。
CN201410105759.6A 2014-03-20 2014-03-20 一种阵列基板及其制作方法、显示装置 Pending CN103901690A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410105759.6A CN103901690A (zh) 2014-03-20 2014-03-20 一种阵列基板及其制作方法、显示装置
US14/444,355 US20150270291A1 (en) 2014-03-20 2014-07-28 Array Substrate, Method for Preparing the Same and Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410105759.6A CN103901690A (zh) 2014-03-20 2014-03-20 一种阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN103901690A true CN103901690A (zh) 2014-07-02

Family

ID=50993106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410105759.6A Pending CN103901690A (zh) 2014-03-20 2014-03-20 一种阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US20150270291A1 (zh)
CN (1) CN103901690A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375297A (zh) * 2014-12-05 2015-02-25 合肥鑫晟光电科技有限公司 一种阵列基板、显示面板及制备方法、显示装置
CN104570515A (zh) * 2015-01-26 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN104700813A (zh) * 2015-04-01 2015-06-10 上海中航光电子有限公司 阵列基板及其形成方法
CN106292098A (zh) * 2016-11-03 2017-01-04 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN107561799A (zh) * 2017-08-25 2018-01-09 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN108628020A (zh) * 2018-05-23 2018-10-09 上海中航光电子有限公司 一种阵列基板及显示装置
CN109979380A (zh) * 2017-12-04 2019-07-05 三星显示有限公司 显示面板
US10541282B2 (en) 2016-08-31 2020-01-21 Lg Display Co., Ltd. Organic light emitting display having touch sensors and method of fabricating the same, and display device
CN111971731A (zh) * 2018-03-28 2020-11-20 夏普株式会社 显示设备及显示设备的制造方法
CN114974083A (zh) * 2022-05-09 2022-08-30 武汉华星光电半导体显示技术有限公司 显示装置
WO2023168602A1 (zh) * 2022-03-08 2023-09-14 京东方科技集团股份有限公司 显示装置、显示面板及制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104698711B (zh) * 2015-04-01 2018-06-01 上海天马微电子有限公司 一种阵列基板、显示面板及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381749A (zh) * 2001-04-16 2002-11-27 精工爱普生株式会社 电光装置、其制造方法和电子装置
CN1485666A (zh) * 2002-07-17 2004-03-31 株式会社日立显示器 液晶显示装置
CN1577893A (zh) * 2003-07-18 2005-02-09 精工爱普生株式会社 薄膜晶体管、有源矩阵基板、显示装置和电子设备
US20080225223A1 (en) * 2000-12-18 2008-09-18 Hitachi, Ltd. Liquid crystal display device
CN101625471A (zh) * 2008-07-07 2010-01-13 乐金显示有限公司 液晶显示设备及其制造方法
US20110018001A1 (en) * 2008-04-18 2011-01-27 Tung-Chang Tsai Gate driver on array of a display

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255381A (ja) * 2001-12-28 2003-09-10 Advanced Display Inc 画像表示装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080225223A1 (en) * 2000-12-18 2008-09-18 Hitachi, Ltd. Liquid crystal display device
CN1381749A (zh) * 2001-04-16 2002-11-27 精工爱普生株式会社 电光装置、其制造方法和电子装置
CN1485666A (zh) * 2002-07-17 2004-03-31 株式会社日立显示器 液晶显示装置
CN1577893A (zh) * 2003-07-18 2005-02-09 精工爱普生株式会社 薄膜晶体管、有源矩阵基板、显示装置和电子设备
US20110018001A1 (en) * 2008-04-18 2011-01-27 Tung-Chang Tsai Gate driver on array of a display
CN101625471A (zh) * 2008-07-07 2010-01-13 乐金显示有限公司 液晶显示设备及其制造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375297A (zh) * 2014-12-05 2015-02-25 合肥鑫晟光电科技有限公司 一种阵列基板、显示面板及制备方法、显示装置
US10197866B2 (en) 2014-12-05 2019-02-05 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and manufacturing method thereof, and display device
CN104375297B (zh) * 2014-12-05 2017-10-20 合肥鑫晟光电科技有限公司 一种阵列基板、显示面板及制备方法、显示装置
CN104570515A (zh) * 2015-01-26 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
WO2016119344A1 (zh) * 2015-01-26 2016-08-04 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
CN104700813B (zh) * 2015-04-01 2017-10-03 上海中航光电子有限公司 阵列基板及其形成方法
US10079069B2 (en) 2015-04-01 2018-09-18 Shanghai Avic Opto Electronics Co., Ltd. Array substrate and method for forming the same
CN104700813A (zh) * 2015-04-01 2015-06-10 上海中航光电子有限公司 阵列基板及其形成方法
US11276736B2 (en) 2016-08-31 2022-03-15 Lg Display Co., Ltd. Organic light emitting display having touch sensors and method of fabricating the same, and display device
US12075680B2 (en) 2016-08-31 2024-08-27 Lg Display Co., Ltd. Organic light emitting display having touch sensors and method of fabricating the same, and display device
US10541282B2 (en) 2016-08-31 2020-01-21 Lg Display Co., Ltd. Organic light emitting display having touch sensors and method of fabricating the same, and display device
TWI685102B (zh) * 2016-08-31 2020-02-11 南韓商樂金顯示科技股份有限公司 顯示裝置
CN106292098B (zh) * 2016-11-03 2019-06-04 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN106292098A (zh) * 2016-11-03 2017-01-04 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN107561799A (zh) * 2017-08-25 2018-01-09 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN109979380A (zh) * 2017-12-04 2019-07-05 三星显示有限公司 显示面板
CN111971731A (zh) * 2018-03-28 2020-11-20 夏普株式会社 显示设备及显示设备的制造方法
CN108628020B (zh) * 2018-05-23 2021-08-31 上海中航光电子有限公司 一种阵列基板及显示装置
CN108628020A (zh) * 2018-05-23 2018-10-09 上海中航光电子有限公司 一种阵列基板及显示装置
WO2023168602A1 (zh) * 2022-03-08 2023-09-14 京东方科技集团股份有限公司 显示装置、显示面板及制备方法
CN114974083A (zh) * 2022-05-09 2022-08-30 武汉华星光电半导体显示技术有限公司 显示装置

Also Published As

Publication number Publication date
US20150270291A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
CN103901690A (zh) 一种阵列基板及其制作方法、显示装置
US10802358B2 (en) Display device with signal lines routed to decrease size of non-display area
US9620531B2 (en) TFT array substrate, display panel and display device
CN100392485C (zh) 电光装置及电子设备
EP2743766B1 (en) Manufacturing method for array substrate
CN103454819B (zh) 用于液晶显示器的阵列基板及其制造方法
US9406271B2 (en) Liquid crystal display device with gate-in-panel structure
CN103474436B (zh) 一种阵列基板及其制作方法、显示装置
JP6627447B2 (ja) 液晶表示装置
CN206833100U (zh) 显示面板及显示装置
CN103389588A (zh) 一种显示面板及其封装方法、液晶显示器件
JP2008003118A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
CN104423110A (zh) 液晶显示器的阵列基板
CN104698710A (zh) 一种阵列基板以及液晶显示装置
CN101207138A (zh) 薄膜晶体管基板及其制造方法
CN102231028A (zh) 引线结构以及具有此引线结构的显示面板
US8355087B2 (en) Pixel array substrate, conductive structure and display panel
CN108108070A (zh) Tft基板及应用其的触控显示面板
CN104749844A (zh) 静电防护电路、阵列基板、显示面板和显示装置
US9431438B2 (en) Display device and method for fabricating the same
CN103163699B (zh) 用于非晶硅栅极驱动电路的电容器及液晶显示器
CN109031827A (zh) 静电释放单元、阵列基板及液晶显示面板
CN101303487A (zh) 显示面板及光电装置
JP2008064961A (ja) 配線構造、及び表示装置
JP2009098407A (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140702

RJ01 Rejection of invention patent application after publication