[go: up one dir, main page]

CN109031827A - 静电释放单元、阵列基板及液晶显示面板 - Google Patents

静电释放单元、阵列基板及液晶显示面板 Download PDF

Info

Publication number
CN109031827A
CN109031827A CN201810934549.6A CN201810934549A CN109031827A CN 109031827 A CN109031827 A CN 109031827A CN 201810934549 A CN201810934549 A CN 201810934549A CN 109031827 A CN109031827 A CN 109031827A
Authority
CN
China
Prior art keywords
gate
double
thin film
film transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810934549.6A
Other languages
English (en)
Inventor
李文英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810934549.6A priority Critical patent/CN109031827A/zh
Priority to PCT/CN2018/105879 priority patent/WO2020034296A1/zh
Priority to US16/314,706 priority patent/US20210088856A1/en
Publication of CN109031827A publication Critical patent/CN109031827A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/921—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the configuration of the interconnections connecting the protective arrangements, e.g. ESD buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种静电释放单元，包括：第一支路，所述第一支路包括至少一个第一双栅极薄膜晶体管；第二支路，所述第二支路包括至少一个第二双栅极薄膜晶体管；其中，所述第一支路和所述第二支路并联且共同的第一端点用于电连接到受保护线路，共同的第二端点用于电连接到公共电极线，所述第一双栅极薄膜晶体管和所述第二双栅极薄膜晶体管的导通方向相反。本发明实施例还公开了一种阵列基板及液晶显示面板。采用本发明，具有有利于液晶显示面板窄边框实现的优点。

Description

静电释放单元、阵列基板及液晶显示面板
技术领域
本发明涉及显示技术领域，特别是涉及一种静电释放单元、阵列基板及液晶显示面板。
背景技术
液晶显示面板以其显示品质高、价格低廉、携带方便等优点，成为移动通讯设备、PC、TV等的显示面板。目前普遍采用的液晶显示面板，通常由阵列基板、彩色滤光片基板和中间液晶层组成。
在液晶显示面板的生产过程中，在如干燥、刻蚀、配向膜摩擦、切割和搬运等的工艺过程都会产生静电。为防止静电对显示面板的损坏，通常例如在液晶显示面板的阵列基板上设置静电释放电路，以释放因静电积聚产生的高电平。
图1是液晶显示面板外围电路的示意图，请参见图1，为了防止液晶显示面板在制作和正常工作时被静电击伤，液晶显示面板上、下、左、右均放置了ESD(Electro-Staticdischarge，静电释放)电路110。随着液晶显示面板技术的发展进步，人们对液晶显示面板的显示品质、外观设计等提出了更高的要求，窄边框成为人们追求的目标，而现有的液晶显示面板的上、下、左、右的静电释放电路110均需占用较大的空间，不利于液晶显示面板窄边框的实现。
发明内容
本发明实施例所要解决的技术问题在于，提供一种静电释放单元、阵列基板及液晶显示面板。可减少静电释放单元占用的空间，有利于液晶显示面板窄边框的实现。
为了解决上述技术问题，本发明第一方面实施例提供了一种静电释放单元，其位于液晶显示面板的阵列基板上，所述静电释放单元包括：
第一支路，所述第一支路包括至少一个第一双栅极薄膜晶体管；
第二支路，所述第二支路包括至少一个第二双栅极薄膜晶体管；其中，
所述第一支路和所述第二支路并联且共同的第一端点用于电连接到受保护线路，共同的第二端点用于电连接到公共电极线，所述第一双栅极薄膜晶体管和所述第二双栅极薄膜晶体管的导通方向相反。
在本发明第一方面一实施例中，每个第一双栅极薄膜晶体管包括两个第一栅极、一个第一半导体层、一个第一源极和一个第一漏极，在纵截面上所述第一源极、所述第一漏极和所述第一半导体层位于两个所述第一栅极之间，同一个第一双栅极薄膜晶体管的两个所述第一栅极、所述第一源极电连接到一起。
在本发明第一方面一实施例中，每个第二双栅极薄膜晶体管包括两个第二栅极、一个第二半导体层、一个第二源极和一个第二漏极，在纵截面上两个所述第二栅极之间设有所述第二源极、所述第二半导体层和所述第二漏极，同一个第二双栅极薄膜晶体管的两个所述第二栅极、所述第二源极电连接到一起。
在本发明第一方面一实施例中，所述第一支路包括多个所述第一双栅极薄膜晶体管，多个所述第一双栅极薄膜晶体管串联，前一个所述第一双栅极薄膜晶体管的第一漏极与后一个第一双栅极薄膜晶体管的第一源极电连接；或者，
所述第二支路包括多个所述第二双栅极薄膜晶体管，多个所述第二双栅极薄膜晶体管串联，前一个所述第二双栅极薄膜晶体管的第二漏极与后一个第二双栅极薄膜晶体管的第二源极电连接。
在本发明第一方面一实施例中，从第一端点数起，第一个所述第一双栅极薄膜晶体管的第一源极电连接到所述第一端点，最后一个第一双栅极薄膜晶体管的第一漏极电连接到所述第二端点，第一个所述第二双栅极薄膜晶体管的第二漏极电连接到所述第一端点，最后一个第二双栅极薄膜晶体管的第二源极电连接到所述第二端点。
在本发明第一方面一实施例中，同一个第一双栅极薄膜晶体管的两个所述第一栅极、所述第一源极通过挖孔实现电连接到一起；同一个第二双栅极薄膜晶体管的两个所述第二栅极、所述第二源极通过挖孔实现电连接到一起。
在本发明第一方面一实施例中，两个第一栅极为上第一栅极和下第一栅极，所述第一双栅极薄膜晶体管还包括下第一栅极绝缘层、上第一栅极绝缘层，所述下第一栅极沉积在阵列基板的基板上，所述下第一栅极绝缘层形成在所述下第一栅极上方，所述第一半导体层形成在所述下第一栅极绝缘层上方，且所述第一半导体层与所述下第一栅极在水平面的投影重叠，所述第一源极、第一漏极位于所述第一半导体层上方且分别位于所述下第一栅极的两侧，所述上第一栅极绝缘层形成在所述第一源极、第一漏极、第一半导体层和下第一栅极绝缘层的上方，所述上第一栅极位于所述上第一栅极绝缘层的上方，且所述上第一栅极与所述下第一栅极正对设置。
在本发明第一方面一实施例中，两个第二栅极为上第二栅极和下第二栅极，所述第二双栅极薄膜晶体管还包括下第二栅极绝缘层、上第二栅极绝缘层，所述下第二栅极沉积在阵列基板的基板上，所述下第二栅极绝缘层形成在所述下第二栅极上方，所述第二半导体层形成在所述下第二栅极绝缘层上方，且所述第二半导体层与所述下第二栅极在水平面的投影重叠，所述第二源极、第二漏极位于所述第二半导体层上方且分别位于所述下第二栅极的两侧，所述上第二栅极绝缘层形成在所述第二源极、第二漏极、第二半导体层和下第二栅极绝缘层的上方，所述上第二栅极位于所述上第二栅极绝缘层的上方，且所述上第二栅极与所述下第二栅极正对设置。
本发明第二方面实施例提供了一种阵列基板，包括：
多条扫描线，多条所述扫描线沿第一方向延伸；
多条数据线，多条所述数据线沿与第一方向垂直的第二方向延伸；
多条公共电极线，多条所述公共电极线电连接到一起；
多个静电释放单元，所述静电释放单元为上述的静电释放单元。
本发明第三方面实施例提供了一种液晶显示面板，包括上述的阵列基板。
实施本发明实施例，具有如下有益效果：
当受保护线路上有比较大的静电时，第一支路上的第一双栅极薄膜晶体管的两个第一栅极导通，第一双栅极薄膜晶体管导通，受保护线路上的静电经由第一支路快速传递到公共电极线上，实现静电的释放，同样的，当公共电极线上存在比较大的静电时，可以通过第二支路快速释放出来，实现静电的双向释放，可以防止液晶显示面板在制作和正常工作时被静电击伤；且，由于所述第一双栅极薄膜晶体管和第二双栅极薄膜晶体管各具有两个栅极，从而第一双栅极薄膜晶体管、第二双栅极薄膜晶体管的导通能力很强，在实现相同导通能力下，第一双栅极薄膜晶体管、第二双栅极薄膜晶体管具有更小的体积，可以减小静电释放单元占用液晶显示面板的空间，便于液晶显示面板实现窄边框；而且本发明实施例的静电释放单元成本更低、制程也相对比较简单。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术液晶显示面板的外围电路的示意图；
图2是本发明一实施例静电释放单元的电路图；
图3是本发明一实施例第一双栅极薄膜晶体管(第二双栅极薄膜晶体管)的剖视图；
图示标号：
110-静电释放电路；200-第一支路；210-第一双栅极薄膜晶体管；211-第一栅极；212-第一源极；213-第一漏极；214-下第一栅极绝缘层；215-上第一栅极绝缘层；216-第一半导体层；300-第二支路；310-第二双栅极薄膜晶体管；311-第二栅极；312-第二源极；313-第二漏极；314-下第二栅极绝缘层；315-上第二栅极绝缘层；316-第二半导体层；410-受保护线路；420-公共电极线；430-第一端点；440-第二端点；510-基板。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请说明书、权利要求书和附图中出现的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同的对象，而并非用于描述特定的顺序。
本发明实施例提供一种静电释放单元，所述静电释放单元位于所述液晶显示面板的阵列基板上，请参见图2和图3，所述静电释放单元包括第一支路200和第二支路300。
在本实施例中，所述第一支路200包括至少一个第一双栅极薄膜晶体管210，在此处，所述第一支路200包括两个第一双栅极薄膜晶体管210，当然，在本发明的其他实施例中，所述第一支路上还可以包括一个第一双栅极薄膜晶体管，或者两个以上的第一双栅极薄膜晶体管。在本实施例中，每个第一双栅极薄膜晶体管210包括两个第一栅极211、一个第一半导体层216、一个第一源极212和一个第一漏极213，其中，所述第一源极212和所述第一漏极213位于同一层，所述第一源极212、第一漏极213和所述第一半导体层216位于两个所述第一栅极211之间。
具体说来，在本实施例中，请参见图3，每一个第一双栅极薄膜晶体管210，两个第一栅极211为上第一栅极211和下第一栅极211，所述第一双栅极薄膜晶体管还包括下第一栅极绝缘层214、上第一栅极绝缘层215，所述下第一栅极211沉积在阵列基板的基板510上，所述下第一栅极绝缘层214形成在所述下第一栅极211上方，所述下第一栅极绝缘层214遮盖住所述下第一栅极211，所述第一半导体层216形成在所述下第一栅极绝缘层214上方，且所述第一半导体层216与所述下第一栅极211在水平面的投影重叠，所述第一源极212、第一漏极213位于所述第一半导体层216上方且分别位于所述下第一栅极211的两侧，所述第一源极212、第一漏极213两者分开相对设置，所述上第一栅极绝缘层215形成在所述第一源极212、第一漏极213、第一半导体层216和下第一栅极绝缘层214的上方，所述上第一栅极211位于所述上第一栅极绝缘层215的上方，且所述上第一栅极211与所述下第一栅极211正对设置。
在本实施例中，同一个第一双栅极薄膜晶体管210的两个所述第一栅极211、所述第一源极212电连接到一起，具体说来，同一个第一双栅极薄膜晶体管210的两个所述第一栅极211、第一源极212通过挖孔实现电性连接。
在本实施例中，请继续参见图2，第一支路200左端的端点称为第一端点430，第一支路200右端的端点称为第二端点440，在第一支路200上设有两个第一双栅极薄膜晶体管210，也即两个第一双栅极薄膜晶体管210位于第一端点430和第二端点440之间，两个第一双栅极薄膜晶体管210串联连接，具体为从第一端点430数起，前一个第一双栅极薄膜晶体管210的第一漏极213与后一个第一双栅极薄膜晶体管210的第一源极212(第一栅极211)电连接。另外，在本发明的其他实施例中，当第一支路包括更多个第一双栅极薄膜晶体管时，多个所述第一双栅极薄膜晶体管在第一支路上串联连接，且前一个第一双栅极薄膜晶体管的第一漏极与相邻的后一个第一双栅极薄膜晶体管的第一源极(第一栅极)电连接。
在本实施例中，所述第二支路300包括至少一个第二双栅极薄膜晶体管310，在此处，所述第二支路300包括两个第二双栅极薄膜晶体管310，当然，在本发明的其他实施例中，所述第二支路上还可以包括一个第二双栅极薄膜晶体管，或者两个以上的第二双栅极薄膜晶体管。另外，在本发明的其他实施例中，第一支路包括的第一双栅极薄膜晶体管的数目与第二支路包括的第二双栅极薄膜晶体管的数目可以相同、也可以不相同。在本实施例中，每个第二双栅极薄膜晶体管310包括两个第二栅极311、一个第二半导体层316、一个第二源极312和一个第二漏极313，其中，所述第二源极312和所述第二漏极313位于同一层，所述第二源极312、第二漏极313和所述第二半导体层316位于两个所述第二栅极311之间。
具体说来，在本实施例中，请参见图3，每一个第二双栅极薄膜晶体管310，两个第二栅极311为上第二栅极311和下第二栅极311，所述第二双栅极薄膜晶体管还包括下第二栅极绝缘层314、上第二栅极绝缘层315，在本实施例中，所述下第二栅极绝缘层314和所述下第一栅极绝缘层214为同一层，所述上第二栅极绝缘层315和所述上第一栅极绝缘层215为同一层，所述下第二栅极311沉积在阵列基板的基板510上，所述下第二栅极绝缘层314形成在所述下第二栅极311上方，所述下第二栅极绝缘层314遮盖住所述下第二栅极311，所述第二半导体层316形成在所述下第二栅极绝缘层314上方，且所述第二半导体层316与所述下第二栅极311在水平面的投影重叠，所述第二源极312、第二漏极313位于所述第二半导体层316上方且分别位于所述下第二栅极311的两侧，所述第二源极312、第二漏极313两者分开相对设置，所述上第二栅极绝缘层315形成在所述第二源极312、第二漏极313、第二半导体层316和下第二栅极绝缘层314的上方，所述上第二栅极311位于所述上第二栅极绝缘层315的上方，且所述上第二栅极311与所述下第二栅极311正对设置。
在本实施例中，同一个第二双栅极薄膜晶体管310的两个所述第二栅极311、所述第二源极312电连接到一起，具体说来，同一个第二双栅极薄膜晶体管310的两个所述第二栅极311、第二源极312通过挖孔实现电性连接。
在本实施例中，请继续参见图2，所述第二支路300与所述第一支路200并联连接，第二支路300与第一支路200左端的连接点为所述第一端点430，第二支路300与第一支路200右端的连接点为第二端点440，在第二支路300上设有两个第二双栅极薄膜晶体管310，也即两个第二双栅极薄膜晶体管310位于第一端点430和第二端点440之间，两个第二双栅极薄膜晶体管310串联连接，具体为从第一端点430数起，前一个第二双栅极薄膜晶体管310的第二源极312(第二栅极311)与后一个第二双栅极薄膜晶体管310的第二漏极313电连接。另外，在本发明的其他实施例中，当第二支路包括更多个第二双栅极薄膜晶体管时，多个所述第二双栅极薄膜晶体管在第二支路上串联连接，且前一个第二双栅极薄膜晶体管的第二源极(第二栅极)与相邻的后一个第二双栅极薄膜晶体管的第二漏极电连接。
在本实施例中，所述第一支路200和所述第二支路300左端共同的第一端点430用于电连接到受保护线路410，所述受保护线路410例如为阵列基板上的扫描线或/和数据线，所述第一支路200和第二支路300右端共同的第二端点440用于电连接到公共电极线420(Com line)，在阵列基板上设有很多条公共电极线420，所有所述公共电极线420电连接在一起以减小释放过来的静电对公共电极线420上电压的影响。在本实施例中，所述第一双栅极薄膜晶体管210和所述第二双栅极薄膜晶体管310的导通方向相反，在图2中，第一双栅极薄膜晶体管210的导通方向为从左到右导通，而第二双栅极薄膜晶体管310的导通方向为从右到左导通，当然反过来也可以。
在本实施例中，当受保护线路410上有比较大的静电时，第一支路200上的第一双栅极薄膜晶体管210的两个第一栅极211导通，第一双栅极薄膜晶体管210导通，受保护线路410上的静电经由第一支路200快速传递到公共电极线420上，实现静电的释放，同样的，当公共电极线420上存在比较大的静电时，可以通过第二支路300快速释放出来，实现静电的双向释放，可以防止液晶显示面板在制作和正常工作时被静电击伤；而且，由于所述第一双栅极薄膜晶体管210和第二双栅极薄膜晶体管310各具有两个栅极，从而第一双栅极薄膜晶体管210、第二双栅极薄膜晶体管310的导通能力很强，在实现相同导通能力下，第一双栅极薄膜晶体管210、第二双栅极薄膜晶体管310具有更小的体积，可以减小静电释放单元占用阵列基板的空间，便于液晶显示面板实现窄边框；而且本发明实施例的静电释放单元成本更低、制程也相对比较简单。
在本实施例中，所述第一半导体层216、第二半导体层316的材料为非晶硅、IGZO或者多晶硅等。
另外，本发明实施例还提供一种阵列基板，所述阵列基板包括多条扫描线、多条数据线、多条公共电极线和多个静电释放单元。其中，多条所述扫描线沿第一方向延伸，例如沿横向方向延伸；多条所述数据线沿第二方向延伸，例如沿纵向方向延伸，所述第二方向与第一方向垂直；多条公共电极线电连接到一块；所述静电释放单元为上述的静电释放单元。在本实施例中，所述静电释放单元可以位于阵列基板的上侧、下侧、左侧、右侧等。
在本实施例中，所述受保护线路为所述扫描线或/和所述数据线，当扫描线或者数据线存在静电时，扫描线或者数据线上的静电通过静电释放单元释放到所述公共电极线上，由于公共电极线是互相电连接的，从而静电被稀释到所有公共电极线上，公共电极线上的电压不会引起波动。
当某一条所述受保护线路上只电连接一个所述静电释放单元时，当所述静电释放单元损坏时，例如第一支路断开时，此时该受保护线路上的静电不能通过静电释放单元释放掉，为了防止出现该问题，在本实施例中，同一条所述受保护线路电连接多个所述静电释放单元，例如同一条所述受保护线路上电连接两个、三个、四个或者更多个的静电释放单元，从而，当其中一个静电释放单元损坏时，所述受保护线路还可以通过其他的静电释放单元进行静电的释放，从而可以提高静电防护的安全性。
在本实施例中，所述阵列基板还包括栅极驱动器，所述栅极驱动器位于阵列基板的衬底基板上，也即为常说的GOA技术，可以进一步便于液晶显示面板实现窄边框。在本实施例中，所述栅极驱动器分别与多条所述扫描线电连接，如果所述扫描线上电连接有静电释放单元，则所述静电释放单元位于栅极驱动器的内侧。
本发明实施例还提供一种液晶显示面板，所述液晶显示面板包括上述的阵列基板。在本实施例中，所述液晶显示面板包括显示区和非显示区，所述静电释放单元位于非显示区。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (10)

1.一种静电释放单元，其位于液晶显示面板的阵列基板上，其特征在于，所述静电释放单元包括：
第一支路，所述第一支路包括至少一个第一双栅极薄膜晶体管；
第二支路，所述第二支路包括至少一个第二双栅极薄膜晶体管；其中，
所述第一支路和所述第二支路并联且共同的第一端点用于电连接到受保护线路，共同的第二端点用于电连接到公共电极线，所述第一双栅极薄膜晶体管和所述第二双栅极薄膜晶体管的导通方向相反。
2.如权利要求1所述的静电释放单元，其特征在于，每个第一双栅极薄膜晶体管包括两个第一栅极、一个第一半导体层、一个第一源极和一个第一漏极，在纵截面上所述第一源极、所述第一漏极和所述第一半导体层位于两个所述第一栅极之间，同一个第一双栅极薄膜晶体管的两个所述第一栅极、所述第一源极电连接到一起。
3.如权利要求2所述的静电释放单元，其特征在于，每个第二双栅极薄膜晶体管包括两个第二栅极、一个第二半导体层、一个第二源极和一个第二漏极，在纵截面上两个所述第二栅极之间设有所述第二源极、所述第二半导体层和所述第二漏极，同一个第二双栅极薄膜晶体管的两个所述第二栅极、所述第二源极电连接到一起。
4.如权利要求3所述的静电释放单元，其特征在于，所述第一支路包括多个所述第一双栅极薄膜晶体管，多个所述第一双栅极薄膜晶体管串联，前一个所述第一双栅极薄膜晶体管的第一漏极与后一个第一双栅极薄膜晶体管的第一源极电连接；或者，
所述第二支路包括多个所述第二双栅极薄膜晶体管，多个所述第二双栅极薄膜晶体管串联，前一个所述第二双栅极薄膜晶体管的第二漏极与后一个第二双栅极薄膜晶体管的第二源极电连接。
5.如权利要求3所述的静电释放单元，其特征在于，从第一端点数起，第一个所述第一双栅极薄膜晶体管的第一源极电连接到所述第一端点，最后一个第一双栅极薄膜晶体管的第一漏极电连接到所述第二端点，第一个所述第二双栅极薄膜晶体管的第二漏极电连接到所述第一端点，最后一个第二双栅极薄膜晶体管的第二源极电连接到所述第二端点。
6.如权利要求3所述的静电释放单元，其特征在于，同一个第一双栅极薄膜晶体管的两个所述第一栅极、所述第一源极通过挖孔实现电连接到一起；同一个第二双栅极薄膜晶体管的两个所述第二栅极、所述第二源极通过挖孔实现电连接到一起。
7.如权利要求2所述的静电释放单元，其特征在于，两个第一栅极为上第一栅极和下第一栅极，所述第一双栅极薄膜晶体管还包括下第一栅极绝缘层、上第一栅极绝缘层，所述下第一栅极沉积在阵列基板的基板上，所述下第一栅极绝缘层形成在所述下第一栅极上方，所述第一半导体层形成在所述下第一栅极绝缘层上方，且所述第一半导体层与所述下第一栅极在水平面的投影重叠，所述第一源极、第一漏极位于所述第一半导体层上方且分别位于所述下第一栅极的两侧，所述上第一栅极绝缘层形成在所述第一源极、第一漏极、第一半导体层和下第一栅极绝缘层的上方，所述上第一栅极位于所述上第一栅极绝缘层的上方，且所述上第一栅极与所述下第一栅极正对设置。
8.如权利要求3所述的静电释放单元，其特征在于，两个第二栅极为上第二栅极和下第二栅极，所述第二双栅极薄膜晶体管还包括下第二栅极绝缘层、上第二栅极绝缘层，所述下第二栅极沉积在阵列基板的基板上，所述下第二栅极绝缘层形成在所述下第二栅极上方，所述第二半导体层形成在所述下第二栅极绝缘层上方，且所述第二半导体层与所述下第二栅极在水平面的投影重叠，所述第二源极、第二漏极位于所述第二半导体层上方且分别位于所述下第二栅极的两侧，所述上第二栅极绝缘层形成在所述第二源极、第二漏极、第二半导体层和下第二栅极绝缘层的上方，所述上第二栅极位于所述上第二栅极绝缘层的上方，且所述上第二栅极与所述下第二栅极正对设置。
9.一种阵列基板，其特征在于，包括：
多条扫描线，多条所述扫描线沿第一方向延伸；
多条数据线，多条所述数据线沿与第一方向垂直的第二方向延伸；
多条公共电极线，多条所述公共电极线电连接到一起；
多个静电释放单元，所述静电释放单元为如权利要求1-5任意一项所述的静电释放单元。
10.一种液晶显示面板，其特征在于，包括如权利要求9所述的阵列基板。
CN201810934549.6A 2018-08-16 2018-08-16 静电释放单元、阵列基板及液晶显示面板 Pending CN109031827A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810934549.6A CN109031827A (zh) 2018-08-16 2018-08-16 静电释放单元、阵列基板及液晶显示面板
PCT/CN2018/105879 WO2020034296A1 (zh) 2018-08-16 2018-09-15 静电释放单元、阵列基板及液晶显示面板
US16/314,706 US20210088856A1 (en) 2018-08-16 2018-09-15 Electrostatic discharge unit, array substrate and liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810934549.6A CN109031827A (zh) 2018-08-16 2018-08-16 静电释放单元、阵列基板及液晶显示面板

Publications (1)

Publication Number Publication Date
CN109031827A true CN109031827A (zh) 2018-12-18

Family

ID=64631666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810934549.6A Pending CN109031827A (zh) 2018-08-16 2018-08-16 静电释放单元、阵列基板及液晶显示面板

Country Status (3)

Country Link
US (1) US20210088856A1 (zh)
CN (1) CN109031827A (zh)
WO (1) WO2020034296A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887979A (zh) * 2019-03-15 2019-06-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN110049609A (zh) * 2019-04-17 2019-07-23 深圳市华星光电半导体显示技术有限公司 静电释放电路和显示面板
CN110391222A (zh) * 2019-07-26 2019-10-29 昆山国显光电有限公司 显示面板和电子设备
CN112331152A (zh) * 2020-11-16 2021-02-05 京东方科技集团股份有限公司 防静电单元及其工作方法、像素驱动电路
CN114241960A (zh) * 2021-12-02 2022-03-25 北京奕斯伟计算技术有限公司 静电环电路、测试电路、阵列基板、显示面板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208368505U (zh) * 2018-08-03 2019-01-11 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136028A (ja) * 2003-10-29 2005-05-26 Casio Comput Co Ltd 静電気保護回路およびそれを備えた電子回路
CN101202278A (zh) * 2006-12-11 2008-06-18 中华映管股份有限公司 主动元件阵列基板
CN103941908A (zh) * 2013-12-23 2014-07-23 上海天马微电子有限公司 一种触摸屏显示面板以及触摸屏显示装置
KR20150011417A (ko) * 2013-07-22 2015-02-02 엘지디스플레이 주식회사 정전기 방지 회로 및 이의 제조 방법
CN205665504U (zh) * 2016-04-26 2016-10-26 京东方科技集团股份有限公司 阵列基板的电路、阵列基板、显示装置
CN106876416A (zh) * 2017-03-30 2017-06-20 合肥鑫晟光电科技有限公司 静电放电单元、阵列基板和显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136028A (ja) * 2003-10-29 2005-05-26 Casio Comput Co Ltd 静電気保護回路およびそれを備えた電子回路
CN101202278A (zh) * 2006-12-11 2008-06-18 中华映管股份有限公司 主动元件阵列基板
KR20150011417A (ko) * 2013-07-22 2015-02-02 엘지디스플레이 주식회사 정전기 방지 회로 및 이의 제조 방법
CN103941908A (zh) * 2013-12-23 2014-07-23 上海天马微电子有限公司 一种触摸屏显示面板以及触摸屏显示装置
CN205665504U (zh) * 2016-04-26 2016-10-26 京东方科技集团股份有限公司 阵列基板的电路、阵列基板、显示装置
CN106876416A (zh) * 2017-03-30 2017-06-20 合肥鑫晟光电科技有限公司 静电放电单元、阵列基板和显示面板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887979A (zh) * 2019-03-15 2019-06-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN109887979B (zh) * 2019-03-15 2021-02-02 京东方科技集团股份有限公司 一种阵列基板和显示装置
US11670645B2 (en) 2019-03-15 2023-06-06 Beijing Boe Display Technology Co., Ltd. Array substrate and display device
CN110049609A (zh) * 2019-04-17 2019-07-23 深圳市华星光电半导体显示技术有限公司 静电释放电路和显示面板
CN110049609B (zh) * 2019-04-17 2020-07-10 深圳市华星光电半导体显示技术有限公司 静电释放电路和显示面板
US11307467B2 (en) 2019-04-17 2022-04-19 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Electrostatic discharge circuit and display panel
CN110391222A (zh) * 2019-07-26 2019-10-29 昆山国显光电有限公司 显示面板和电子设备
CN110391222B (zh) * 2019-07-26 2021-08-03 昆山国显光电有限公司 显示面板和电子设备
CN112331152A (zh) * 2020-11-16 2021-02-05 京东方科技集团股份有限公司 防静电单元及其工作方法、像素驱动电路
CN112331152B (zh) * 2020-11-16 2022-05-13 京东方科技集团股份有限公司 防静电单元及其工作方法、像素驱动电路
CN114241960A (zh) * 2021-12-02 2022-03-25 北京奕斯伟计算技术有限公司 静电环电路、测试电路、阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
WO2020034296A1 (zh) 2020-02-20
US20210088856A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
CN109031827A (zh) 静电释放单元、阵列基板及液晶显示面板
CN104599651B (zh) 具有降低的金属布线电阻的显示电路
CN103454819B (zh) 用于液晶显示器的阵列基板及其制造方法
US20160299614A1 (en) Display panel, driving method thereof and display device
CN103941507A (zh) 一种阵列基板、显示面板及显示装置
US20150270291A1 (en) Array Substrate, Method for Preparing the Same and Display Device
US10269788B2 (en) Array panel with ESD protection circuit
CN104064601B (zh) Tft、tft阵列基板及其制造方法、显示面板、显示装置
CN206074968U (zh) 阵列基板及显示装置
CN205427404U (zh) 阵列基板、显示装置
CN108594552B (zh) 显示基板、显示面板、显示装置及其驱动方法
WO2016141705A1 (zh) 阵列基板及其制造方法和显示装置
WO2017092485A1 (zh) 阵列基板及显示装置
WO2017045222A1 (zh) 一种触摸面板、阵列基板及其制造方法
CN207424479U (zh) 触摸面板液晶显示装置
WO2016106893A1 (zh) 阵列基板及显示面板
WO2017076153A1 (zh) 阵列基板及显示装置
CN112764281B (zh) 一种阵列基板及显示面板
CN110176464A (zh) 阵列基板及其制作方法与显示装置
CN107561805B (zh) 像素结构
WO2016110039A1 (zh) 像素结构、阵列基板、显示面板和显示装置
CN108490666A (zh) 显示装置及其阵列基板
CN104898338B (zh) 一种阵列基板及显示装置
US10459298B2 (en) Display device, array substrate and manufacturing method thereof
US11126290B2 (en) Pixel array substrate and method of driving the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181218