[go: up one dir, main page]

CN1901146A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1901146A
CN1901146A CNA2006100661090A CN200610066109A CN1901146A CN 1901146 A CN1901146 A CN 1901146A CN A2006100661090 A CNA2006100661090 A CN A2006100661090A CN 200610066109 A CN200610066109 A CN 200610066109A CN 1901146 A CN1901146 A CN 1901146A
Authority
CN
China
Prior art keywords
sealing resin
filler
semiconductor device
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100661090A
Other languages
English (en)
Other versions
CN100424845C (zh
Inventor
西乡薰
永井孝一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1901146A publication Critical patent/CN1901146A/zh
Application granted granted Critical
Publication of CN100424845C publication Critical patent/CN100424845C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C08K7/16—Solid spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供半导体器件及其制造方法，其能实现微型化且高度集成的FeRAM超薄半导体芯片，其中尽管为薄型封装结构，但铁电电容器的特性退化能够得到抑制。利用其填充剂含量值设定在重量百分比90％－ 93％的范围内的密封树脂，将该半导体芯片塑封起来，从而形成封装结构。本发明的半导体器件包括：半导体芯片，包含通过排列多个半导体元件构成的存储器单元，每个半导体元件包含铁电电容器结构，该铁电电容器结构通过将具有铁电特性的铁电膜夹在两个电极之间构成；以及密封树脂，用以覆盖并密封上述半导体芯片，该半导体器件形成具有1.27mm或更低的安装高度的薄型封装结构。

Description

半导体器件及其制造方法
相关申请的参照
本申请基于并要求2005年7月19日申请的日本专利申请No.2005-209093的优先权的权益，在此通过参考援引其全部内容。
技术领域
本发明涉及一种具有封装结构的半导体器件及其制造方法。
背景技术
在半导体器件中，随着集成电路的集成度变高，半导体芯片的尺寸也变大，从而表面安装式封装逐渐从DIP(双列直插式组装)变为薄型扁平封装尤其是QFP(四方扁平封装)，这些薄型扁平封装例如为SOP(L型引脚小外形封装)、SOJ(J型引脚小外形封装)、PLCC(塑封带引线片式载体)。当前业界趋向于更集成的封装，例如BGA(球栅阵列)、CSP(芯片尺寸封装)、FC(倒装芯片)以及无引脚封装。
近来，为了适应微加工技术和高集成度的需求，以TSOP(薄L型引脚小外形封装)为代表的薄型封装结构受到人们的广泛关注。TSOP是一种超薄SOP，其封装高度为1.27mm或更低，并被期望用于卡式或其它类型的超薄电子设备。
例如二极管、晶体管和集成电路之类的电子组件是通过热固树脂来密封。特别是在集成电路(IC)中，作为这种用作密封树脂的热固树脂，往往使用具有优异耐热性和耐湿性的环氧树脂。
已经开发出如下几种密封树脂：在封装高功率IC芯片时表现极强散热性的环氧树脂合成物(参见日本特开No.2002-179763)，具有优异耐湿性和长期稳定性、并具有有利于半导体封装材料、层压材料、抗悍剂等的特性的环氧树脂合成物(参见日本特开平No.5-163328)，具有优异填充性(其能以不同的上、下表面填充比来填充异形封装中的间隙)、极高生产率、极强耐湿性以及在仅使用微细的球形硅石(其具有5μm或更小的平均颗粒大小)进行安装之后的可靠性的环氧树脂合成物(参见日本特开No.2001-89643)，等等。
在SOP中，平台(stage)与密封树脂之间的粘结性较差，因而密封树脂容易从平台背表面脱落。因此，为了增强平台与密封树脂之间的粘结性，通常采用具有较大填充剂量的密封树脂作为密封树脂。这里所述的填充剂量是指在密封树脂中溶解的填充剂量。
另一方面，在TSOP中，半导体芯片易于从平台脱落，因此采用具有较高粘结强度的密封树脂。但是，密封树脂不易从平台脱落，因此，通过采用具有较少填充剂量、易于填充的低成本密封树脂。如果在TSOP中采用具有较大填充剂量的树脂作为密封树脂，则成本增大，并且密封树脂不会到达模具(mold)末端，从而导致在密封树脂表面形成细微针孔等问题。因此对于TSOP，在实践中采用具有低填充剂含量的树脂作为密封树脂。
近年来，在半导体存储器中，具有低功耗并允许多次擦写的高速非易失性存储器引起人们的广泛关注并被期望进一步开发，这种高速非易失性存储器被称为FeRAM，其使用具有铁电特性的铁电电容器。但是，铁电电容器在水、氢和应力下的铁电特性较差。因此，如何防止水/氢进入半导体元件的内部变得尤为关键。作为预防措施，非常重要的是尤其要防止水/氢进入封装后的保护材料的表面。
在TSOP中采用的具有较少填充剂量的树脂在被用作普通器件的密封树脂时不会产生问题。但是，由于具有较高的溶解率，具有较少填充剂量的树脂将会产生大量的含氢气体。因此，当具有较少填充剂量的树脂被用于FeRAM的TSOP时，将会对防氢性较弱的铁电电容器产生不利的影响。
当具有较少填充剂量的树脂被用作密封树脂时，所形成的保护材料处于多孔(非密集)状态，因此它具有吸水性。由于这种吸水效果，会使密封材料膨胀从而导致裂缝，使半导体元件断裂。
通过吸水产生的膨胀压力会使密封树脂扭曲，通过该膨胀压力会向半导体芯片的内部施加压(或收缩)应力，并将该应力施加到铁电电容器上，由此导致诸如数据保持功能丧失、数据不能被读出、发生故障等之类的严重问题。
发明内容
鉴于上述问题提出本发明，本发明的目的是提供一种半导体器件及其制造方法，其即使在将薄型封装结构应用于FeRAM时，也能实现微型化且高度集成的、能抑制铁电电容器的特性退化的超薄FeRAM半导体芯片。
本发明的半导体器件的制造方法包括如下步骤：形成半导体芯片，该半导体芯片包含通过排列多个半导体元件构成的存储器单元，每个半导体元件包含铁电电容器结构，该铁电电容器结构通过将具有铁电特性的铁电膜夹在两个电极之间构成；以及利用密封树脂来密封半导体芯片，以形成具有1.27mm或更低的安装高度的薄型封装结构，其中密封树脂的填充剂含量以重量百分比表示为90％或更高。这里所述的重量百分比90％是指填充剂重量与含有填充剂的整个密封树脂的重量之比。
本发明的半导体器件包括：半导体芯片，包含通过排列多个半导体元件构成的存储器单元，每个半导体元件包含铁电电容器结构，该铁电电容器结构通过将具有铁电特性的铁电膜夹在两个电极之间构成；以及密封树脂，用以覆盖并密封上述半导体芯片，该半导体器件形成具有1.27mm或更低的安装高度的薄型封装结构，并且上述密封树脂的填充剂含量为重量百分比90％或更高。
附图说明
图1A至1D是以步骤顺序示出平面型FeRAM的结构及其制造方法的示意截面图；
图2A至2D是接续图1A至1D的、以步骤顺序示出平面型FeRAM的结构及其制造方法的示意截面图；
图3A和3B是接续图2A至2D的、以步骤顺序示出平面型FeRAM的结构及其制造方法的示意截面图；
图4是接续图3A和3B的、以步骤顺序示出平面型FeRAM的结构及其制造方法的示意截面图；
图5是用于形成第一实施例中的封装结构的各步骤的流程图；
图6A至6G是执行图5中的各步骤的状态的示意图；
图7A至7D是示出半导体芯片在图6A至6G的各步骤中的预定步骤中的状态的示意平面图；
图8A和8B是接续图7A至7D的、示出半导体芯片在图6A至6G的各步骤中的预定步骤中的状态的示意平面图；
图9是示出密封树脂的固化处理时的温度设置的特性图；
图10A至10C是示出小球形密封树脂被热固时的状态的示意图；
图11是示出第一实施例中完成后的TSOP的封装结构的示意透视图；
图12是用于形成第二实施例的封装结构的各步骤的流程图；以及
图13A至13D是执行图12中的各步骤的状态的示意图。
具体实施方式
本发明的基本要点
在本发明中，为了实现FeRAM的进一步微型化/高度集成，在将FeRAM应用于由TSOP代表的薄型封装结构(具有1.27mm或者更低的封装高度的封装结构)时，优先考虑对铁电电容器易于受水、氢和应力的影响的这一弱点进行补偿。在铁电电容器中由水和氢导致的特性退化往往是FeRAM的致命缺陷，因此，首先要考虑抑制特性退化。密封树脂在固化时会产生氢和水，本发明的发明人发现，具有较高摩尔比的溶剂含量的树脂会在固化时产生大量的水。由此，本发明的发明人想到使用具有较低溶剂比的密封树脂，确切地说，使用含有90％(重量百分比)或更多的填充剂的密封树脂。密封树脂的填充剂的含量越高，密封树脂中存在的溶剂量就越小。由此，在密封树脂固化时蒸发的水/氢/气体的量降低，从而不会导致铁电电容器的特性退化。
此外，在本发明中，为了尽可能地消除由增大密封树脂中的填充剂含量带来的不良影响，采取如下措施。
(1)采用填充剂含量值设定在重量百分比90％-93％的范围内的密封树脂。
通过将所述值指定为重量百分比93％或以下，能够在封装(塑封)步骤中促使密封树脂供应到模具末端。
(2)采用球形填充剂作为密封树脂中的填充剂。
通过采用球形填充剂，能够减少在浇注密封树脂时对半导体芯片的表面造成的损坏，增强了密封树脂向模具内的流动性，甚至是具有较高填充剂含量的密封树脂也易于流动。
在这种情况下，填充剂优选由两种或更多种不同尺寸的球形填充剂组成。采用这样的密封树脂，其中含有两种不同尺寸的球形填充剂，例如较小尺寸球形填充剂的直径约为较大尺寸球形填充剂的直径的0.35倍，而密封树脂内的较小尺寸球形填充剂的含量率(abundance ratio)与较大尺寸球形填充剂的含量率基本相同。采用这样的密封树脂，其中在所有的球形填充剂中，99％或以上的球形填充剂的直径在3μm-9μm的范围内。
通过采用含有上述球形填充剂的密封树脂，填充剂间的间隙被尽可能减小。相应地，由水进入间隙带来的影响减小了，因此能够抑制密封树脂自身的膨胀。通过抑制这种膨胀，减小了压(或收缩)应力。
(3)优选采用这样的密封树脂，其含有由相同材料制成的单一种类的填充剂，或者由不同材料制成的不低于两种类型的填充剂的组合。
(4)在利用密封树脂密封半导体芯片的步骤中，将向模具内浇注密封树脂的压力设定为75kg/cm2或更高。
通过像这样把向模具内浇注密封树脂的压力值设置得相对较高，即使密封树脂的粘性随着密封树脂内填充剂含量的增大而增大，也能充分地将密封树脂供应至模具末端，从而能避免封装时产量的降低。
(5)在利用密封树脂密封半导体芯片的步骤中，浇注密封树脂时的模具温度被调节为140℃-170℃。
传统上，向温度为175±5℃的模具内浇注密封树脂，并通过热处理将树脂表面固化约一至两分钟。另一方面，当在本发明中采用具有较高填充剂含量的密封树脂时，如果模具表面的温度较高，则将会产生使浇注的密封树脂表面在较短时间被固化的不利影响，从而导致裂缝。在本发明中，通过如上所述将模具温度设定为较低温度，则能防止裂缝的出现，同时不会在短时间内丧失密封树脂的流动性。
(6)在利用密封树脂密封半导体芯片的步骤中，对用以密封半导体芯片的密封树脂应用第一热处理和第二热处理，其中第一热处理在足以完成密封树脂内的交联反应的温度下进行，而第二热处理分别在第一热处理之前和之后以低于第一热处理温度的温度进行。具体地，第一热处理在175℃下进行约1个小时，第二热处理在第一热处理之前在150℃下进行约2个小时，在第一热处理之后在150℃下进行约1个小时。
当密封树脂含有较低的填充剂含量，例如重量百分比为60％或70％的填充剂(在将TSOP应用于FeRAM时通常采用的密封树脂)时，在175±5℃的温度下进行热处理约4到5个小时，以充分蒸发相对较大量的溶剂。为了很好地完成密封树脂内的交联反应，必要和充分条件是在175℃下进行热处理约1个小时，通过余留时间的热处理能够排除密封树脂内所含的水和气体。由于在铁电体中较高温度下的热处理能够促使发生氢还原反应，因此进行第一热处理来完成密封树脂内的交联反应，并且分别在第一热处理之前和之后进行第二热处理，其旨在排除密封树脂内所含的水和气体。
(7)在形成半导体芯片的步骤中，在220℃或以下的连接温度下对半导体芯片应用引线接合处理。
通过尽可能地降低引线接合时的处理温度，能够将铁电电容器的特性退化抑制到最小。
应用本发明的实施例
下面将参照附图详细描述应用本发明的具体实施例。
第一实施例
在该实施例中，公开这样一种半导体器件及其制造方法，其中对FeRAM应用薄型封装结构(安装高度为1.27mm或更低)的TSOP。
首先，将详细描述在硅半导体衬底(硅晶片)上方形成FeRAM的工艺。这里，示出所谓的平面型FeRAM作为FeRAM的一个例子。图1A至图4是以步骤顺序示出平面型FeRAM的结构及其制造方法的示意截面图。
首先，如图1A所示，在硅半导体衬底10上方形成用作选择晶体管的MOS晶体管20。
更具体地，例如通过STI(浅槽隔离)方法在硅半导体衬底10的表面层上形成元件隔离结构11，以限定元件有源区。
接着，在例如剂量为3.0×1013/cm2、加速能量为300keV的条件下，将杂质(在本实例中是硼(B))离子注入到元件有源区中，以形成阱12。
接下来，通过热氧化等在元件有源区上形成膜厚约为3.0nm的薄栅极绝缘膜13，然后通过CVD方法在该栅极绝缘膜13上沉积膜厚约为180nm的多晶硅膜以及例如膜厚约为29nm的氮化硅膜，并通过光刻和随后的干蚀刻工艺将氮化硅膜、多晶硅膜以及栅极绝缘膜13加工成电极的形状，由此通过图案化处理在栅极绝缘膜13上形成栅极14。此时，通过图案化处理同时在栅极14上形成由氮化硅膜制成的覆盖膜15。
接下来，在例如剂量为5.0×1014/cm2、加速能量为10keV的条件下，利用覆盖膜15作为掩模将杂质(在本实例中是As)离子注入到元件有源区中，以形成所谓的LDD区16。
接着，例如通过CVD方法在整个表面上沉积氧化硅膜，并对氧化硅膜进行所谓的回蚀刻，由此形成侧壁绝缘膜17，并且仅在栅极14和覆盖膜15的侧表面上留下氧化硅膜。
接下来，利用覆盖膜15和侧壁绝缘膜17作为掩模，在使得杂质浓度高于LDD区16中的杂质浓度的条件下，例如在剂量为5.0×1014/cm2、加速能量为13keV的条件下，将杂质(在本实例中是P)离子注入到元件有源区中，由此形成在LLD区16上叠置的源极/漏极区18，从而完成MOS晶体管20。在图1B以及后面的图中，省略硅半导体衬底10、阱12、元件隔离结构11、LDD区16和源极/漏极区18的描述。
随后，如图1B所示，形成MOS晶体管10的保护膜21以及第一层间绝缘膜22。
具体地，以覆盖MOS晶体管20的方式依次沉积保护膜21和层间绝缘膜22。在本实例中，可以使用氧化硅膜作为保护膜21的材料，并通过CVD方法将其沉积到约20nm的膜厚。形成叠层结构作为第一层间绝缘膜22，在该叠层结构中，例如依次沉积等离子体SiO膜(约20nm的膜厚)、等离子体SiN膜(约80nm的膜厚)以及等离子体TEOS膜(约1000nm的膜厚)，之后，通过CMP抛光第一层间绝缘膜22，直到膜厚变为约700nm为止。
随后，如图1C所示，形成铁电电容器结构30的下电极的取向特性改进膜23，稍后将描述铁电电容器结构30的下电极。
更具体地，例如在第一层间绝缘膜22上沉积氧化硅膜来形成该取向特性改进膜23。
然后，如图1D所示，依次形成下电极层24、铁电膜25和上电极层26。
更具体地，例如首先通过溅射方法依次沉积膜厚约为20nm的Ti膜以及膜厚约为150nm的Pt膜，并在Ti膜和Pt膜的叠层结构中形成下电极层24。然后，通过RF溅射方法在下电极层24上沉积膜厚约为200nm的铁电膜25，铁电膜25例如由锆钛酸铅(PZT)铁电体构成。然后，对铁电膜25应用快速热退火(RTA)处理以使铁电膜25结晶。接下来，通过反应溅射方法在铁电膜25上沉积膜厚约200nm的上电极层26，上电极层26的材料例如为导电氧化物IrO2。作为上电极层26的材料，除了IrO2之外，还可以采用Ir、Ru、RuO2、SrRuO3及其他导电氧化物。
随后，如图2A所示，通过图案化处理形成上电极31。
更具体地，通过光刻以及随后的干蚀刻工艺将上电极层26加工成多个电极的形状，以通过图案化处理形成上电极31。
然后，如图2B所示，通过加工铁电膜25和下电极层24形成铁电电容器结构30。
更具体地，首先将铁电膜25与上电极31对准，然后通过光刻和随后的干蚀刻工艺将铁电膜25加工成略大于上电极31尺寸的大小。
接下来，将下电极层24与加工后的铁电膜25对准，并通过光刻和随后的干蚀刻工艺将下电极层24加工成略大于铁电膜25尺寸的大小，以通过图案化处理形成下电极32。由此，在下电极32上依次叠置铁电膜25和上电极31，从而完成电容器结构30，在该电容器结构30中，下电极32与上电极31经由铁电膜25电容耦合。
随后，如图2C所示，形成第二层间绝缘膜33。
更具体地，以覆盖铁电电容器结构30的方式形成第二层间绝缘膜33。在这种情况下，例如可通过将等离子体TEOS膜沉积到约1400nm的膜厚、然后通过CMP对其抛光直到膜厚变成约1000nm为止，形成第二层间绝缘膜33。在CMP之后，例如进行N2O的等离子体退火处理，以使第二层间绝缘膜33脱水。
随后，如图2D所示，形成塞36以及通往铁电电容器结构30的通孔34a、35a，该塞36连接到晶体管结构10的源极/漏极区18。
首先，形成通往晶体管结构10的源极/漏极区18的通孔36a。
更具体地，利用源极/漏极区18作为蚀刻停止层，通过光刻和随后的干蚀刻工艺加工第二层间绝缘膜33、取向特性改进膜23、第一层间绝缘膜22以及保护膜21，直到露出源极/漏极区18的一部分表面为止，从而形成例如直径约为0.3μm的通孔36。
接下来，形成塞36。
更具体地，在对普通氧化膜蚀刻的基础上进行相应于几十纳米(在本实例中为约10nm)的RF预处理之后，例如以覆盖通孔36a的每个壁表面的方式通过溅射方法沉积约75nm膜厚的TiN膜，以形成基膜(胶膜)41。然后，例如以通过CVD方法经由胶膜41填充通孔36的方式形成W膜。其后，利用第二层间绝缘膜33作为停止层，通过CMP抛光W膜和胶膜41，从而形成塞36，其中通孔36a经胶膜41被W填充。
接下来，形成通往铁电电容器结构30的上电极31和下电极32的通孔34a、35a。
更具体地，在光刻和随后的干蚀刻工艺中，同时进行两种加工，第一种加工是加工第二层间绝缘膜33，直到露出上电极31的一部分表面为止；第二种加工是加工第二层间绝缘膜33，直到露出下电极32的一部分表面为止，从而在各个区中同时形成例如直径约0.5μm的通孔34a和35a。在形成通孔34a和35a时，上电极31和下电极32分别作为蚀刻停止层。
接着，进行退火处理，用以修复在形成铁电电容器结构30之后的各个步骤对铁电电容器结构30造成的损坏。在这种情况下，在氧气氛中、500℃的处理温度下进行约60分钟的退火处理。
随后，如图3A所示，形成第一布线45。
更具体地，首先在整个表面上沉积阻挡金属膜42、布线膜43和阻挡金属膜44。例如通过溅射方法依次形成Ti膜(约60nm的膜厚)和TiN膜(约30nm的膜厚)作为阻挡金属膜42。此时，以覆盖通孔34a、35a的内壁表面的方式形成阻挡金属膜42。例如，形成约为360nm膜厚的Al合金膜(在本实例中是Al-Cu膜)作为布线膜43。此时，通孔34a、35a经由阻挡金属膜42被Al合金膜(在本实例中是Al-Cu膜)填充。在图中所示的例子中，通孔34a、35a被Al合金膜填充的布线膜43的部分被表示为通路部分34和35。例如，通过溅射方法依次形成Ti膜(约5nm的膜厚)和TiN膜(约70nm的膜厚)作为阻挡金属膜44。在这种情况下，布线膜43的结构与相同规则的逻辑部件(除了FeRAM之外)的结构相同，因此在加工布线时不会存在问题，确保其可靠性。
接下来，例如在形成SiON膜(未示出)作为防反射膜之后，通过光刻和随后的干蚀刻工艺将防反射膜、阻挡金属膜44、布线膜43和阻挡金属膜42加工成布线形状，从而通过图案化处理形成第一布线45。代替形成Al合金膜，可以利用所谓的镶嵌方法等形成Cu膜(或Cu合金膜)作为布线膜43，并可形成Cu布线作为第一布线45。
随后，如图3B所示，形成保护膜46，用于防止铁电电容器结构30的特性退化。
更具体地，以覆盖第一布线45的方式在第二层间绝缘膜33上形成保护膜46。保护膜46是用于防止在形成铁电电容器结构30之后的多层加工工艺对铁电电容器结构30造成的损坏，并且利用金属氧化膜(例如氧化铝)作为材料，通过例如溅射方法形成膜厚约为20nm的保护膜46。
随后，如图4所示，形成连接到第一布线45的第二布线54。
更具体地，首先形成第三层间绝缘膜47以经由保护膜46覆盖布线45。作为第三层间绝缘膜47，可以形成膜厚约为700nm的氧化硅膜，并形成等离子体TEOS以使得整体膜厚约为1100nm，之后通过CMP将表面抛光以将膜厚形成为约750nm。
接下来，形成连接到布线45的多个塞48。
通过光刻和随后的干蚀刻工艺加工第三层间绝缘膜47和保护膜46，直到露出布线45的一部分表面为止，从而形成例如直径均为约0.25μm的多个通孔48a。接着，在形成用以覆盖通孔48a的壁表面的基膜(胶膜)49之后，形成钨膜，用以通过CVD方法经由胶膜49填充通孔48a。例如，利用第三层间绝缘膜47作为停止层，抛光W膜和胶膜49以形成多个塞48，其中通孔48a经由胶膜49被W填充。
接下来，形成连接到各个塞48的第二布线54。
首先，通过溅射方法等在整个表面上沉积阻挡金属膜51、布线膜52和阻挡金属膜53。例如，通过溅射方法依次形成Ti膜(约60nm的膜厚)和TiN膜(约30nm的膜厚)作为阻挡金属膜51。例如，形成膜厚为约360nm的Al合金膜(在本实例中是Al-Cu膜)作为布线膜52。例如，通过溅射方法依次沉积Ti膜(约5nm的膜厚)和TiN膜(约70nm的膜厚)作为阻挡金属膜53。在这种情况下，布线膜52的结构与相同规则的逻辑部件(除了FeRAM之外)的结构相同，因此在加工布线时不会存在问题，确保其可靠性。
接下来，例如在形成SiON膜(未示出)作为防反射膜之后，通过光刻和随后的干蚀刻工艺将防反射膜、阻挡金属膜53、布线膜52和阻挡金属膜51加工成布线形状，以通过图案化处理形成第二布线54。代替形成Al合金膜，可利用所谓的镶嵌方法等形成Cu膜(或Cu合金膜)作为布线膜52，并可形成Cu布线作为第二布线54。
从如上所述在其上形成有FeRAM存储器单元、外围电路等的硅半导体衬底10上，按如下方式形成封装结构。
图5是用于形成封装结构的每个步骤的流程图。图6A至6G是执行图5中各步骤的状态的示意图。图7A至7D以及图8A和8B是示出图6A至6G的各步骤中预定步骤中的半导体芯片的状态的示意平面图。
首先，对已完成FeRAM的硅半导体衬底10进行预定电测试(基本测试)，其后开始封装结构的制造(步骤S1)。
在制造开始时，将硅半导体衬底10调节为适用于封装的厚度(步骤S2)。
更具体地，如图6A所示，将硅半导体衬底10放置并固定到抛光台101上，并使其露出背表面，同时通过轴102在例如箭头方向上旋转磨石103，由此通过磨石103抛光硅半导体衬底10的背表面，以将硅半导体衬底10的厚度调节为期望厚度。
随后，从硅半导体衬底10上切割并分离多个单独的半导体芯片(步骤S3)。
更具体地，如图6B所示，利用划片刀104(例如沿着硅半导体衬底10的划线10a在箭头方向上旋转划片刀104)切割硅半导体衬底10，以分离多个单独的半导体芯片。
随后，将半导体芯片接合并固定到引线框(步骤S4)。
更具体地，如图6C所示，利用芯片夹(die collet)105，通过例如Ag浆料110将半导体芯片111接合并固定到引线框112的平台112a上。图7A示出接合并固定到引线框112的芯片焊盘(die pad)112a上的半导体芯片111的状态。以这种方式，分别平行于设置在引线框112上的多个芯片焊盘112a，固定半导体芯片111。
随后，通过引线接合方法连接半导体芯片与内部引线(步骤S5)。
更具体地，如图6D所示，利用金属引线114，通过引线接合方法电连接焊盘电极113(其从接合并固定到引线框112的芯片焊盘112a上的半导体芯片111的表面露出)与引线框112的内部(内侧)引线112b。图7B示出通过金属引线114连接半导体芯片111与内部引线112b的状态。
在该实施例中，将引线接合时的处理温度设定为220℃或以下，例如210℃。引线接合时的处理温度通常设定为约230℃，但是在该实施例中，通过将处理温度设置为220℃或以下的相对较低温度，能够抑制铁电电容器结构30的特性退化。
随后，将半导体芯片111塑封(步骤S6)。
更具体地，如图6E所示，利用包含上模106a和下模106b的模具106，将半导体芯片111所固定到的引线框112夹在上模106a与下模106b之间。图7C示出放置在模具106上的引线框112的状态。在图中所示的例子中，以通过模具106的视图示出引线框112。
接下来，从设置于模具106上的树脂浇注端口106c浇注密封树脂，以进行预固化处理。图7D示出密封树脂115流入模具106的状态。
作为该实施例中采用的密封树脂，采用其填充剂含量值设定在重量百分比90％-93％的范围内(例如在本实例中是重量百分比91％)的密封树脂。密封树脂内的填充剂含量越高，密封树脂内存在的溶剂量越少。由此，在稍后将描述的密封树脂的固化时蒸发的水/氢/气体的量降低，因此，不会导致铁电电容器结构30的特性退化。
密封树脂包含从由环氧树脂、联苯树脂以及多官能团树脂构成的集合中选出的一种树脂。作为环氧树脂，可采用具有环氧基团的普通聚合物，例如其可以为从双酚环氧树脂、甲醛酚醛环氧树脂、苯酚酚醛环氧树脂、三官能团环氧树脂(例如，三苯酚异乙烷(triphenolxenethane)环氧树脂和烷基改性三苯酚甲烷(alkyl-modified triphenolmethane)环氧树脂)以及含有环氧树脂的三嗪核中选择的一种聚合物。
在该实施例中采用的密封树脂的填充剂可以是从由硅氧化物(SiO2、SiO等)、氮化铝、氮化硼、硼酸铝、氧化铝、氧化镁以及金刚石构成的集合中选出的一种填充剂。优选采用球形填充剂作为填充剂。采用球形填充剂可以减少在浇注密封树脂时对半导体芯片111的表面造成的损坏，增强密封树脂向模具106的流动性，并且即使是具有较高填充剂含量的密封树脂也容易流动。
作为球形填充剂，优选采用直径为10μm或更小的填充剂，也可采用具有不低于两种不同类型的颗粒大小的填充剂。对于后者来说，例如采用两种不同尺寸的球形填充剂时，优选较小尺寸球形填充剂的直径约等于较大尺寸球形填充剂的直径的0.35倍，并且优选密封树脂内的较小尺寸球形填充剂的含量率基本等于较大尺寸球形填充剂的含量率。此外，可采用这样的密封树脂，其中在所有的球形填充剂中，不低于99％的球形填充剂的直径在3μm至9μm的范围内。
利用含有上述球形填充剂的密封树脂，能够尽可能地减少填充剂间的间隙。因此，能降低由水进入间隙带来的影响，从而能抑制密封树脂自身的膨胀。通过抑制这种膨胀，能减小压(或收缩)应力。
在向模具106内浇注上述密封树脂时，将模具106的温度设定为140℃至170℃(在本实例中是155±5℃)。如果这里将模具106的表面温度设置得较高(在现有技术中是175±5℃)，则将会产生使所浇注的密封树脂的表面在短时间内被固化的不利影响，从而导致出现裂缝。在该实施例中，通过如上所述将模具106的温度设置得较低，能够防止裂缝的出现，同时不会在短时间内丧失密封树脂的流动性。
将向模具106内浇注密封树脂的压力设定为75kg/cm2或更高(在本实例中是80kg/cm2)。通过像这样将向模具106内浇注密封树脂的压力值设置得相对较高，能够增大密封树脂内的填充剂含量，由此即使密封树脂的粘性增大，也能向模具106内的末端充分地供应密封树脂，从而能避免封装时产量的下降。但如果浇注压力设置得太高，则会产生使芯片焊盘112a等倾斜的不利影响，因此将压力调节为适当的值。
接下来，如图6F所示，从模具106移除导线框(其中半导体芯片111被密封树脂115覆盖)。图8A示出从模具106移除导线框112的状态。
然后，对导线框112的密封树脂115进行固化处理。
如图9所示，当采用其填充剂含量较低(例如含重量百分比为60％-70％的填充剂)的密封树脂时，需要在175±5℃下进行固化处理约4至5个小时，以充分蒸发相对较大量的溶剂；但是在本实施例中，按如下顺序进行固化处理：首先在150℃下进行固化处理约2个小时，然后在175℃下进行固化处理约1个小时，再在150℃下进行固化处理约1个小时。
为了很好地完成密封树脂内的交联反应，需要在175℃下进行约1个小时的热处理，通过在余留时间内的热处理，能够排除密封树脂内存留的水和气体。在铁电体中，高温下的热处理会促使还原反应。因此，在该实施例中，为了完成密封树脂115内的交联反应，在175℃下进行约1个小时的热处理，并分别在该热处理之前和之后在相对较低的温度下(在实例中是150℃)进行热处理，以排除密封树脂115内存留的水和气体。
这里，在图10A至10C中示出小球形密封树脂115被热固化的状态。图10A表示含有三种不同尺寸的球形填充剂116-118的密封树脂115；图10B表示含有一种尺寸的球形填充剂119的密封树脂115；图10C表示含有两种不同尺寸的球形填充剂(其中较小尺寸球形填充剂121的直径约等于较大尺寸球形填充剂122的直径的0.35倍，并且密封树脂内的球形填充剂121和球形填充剂122的含量率基本相等)的密封树脂115。
随后，为了有助于在安装时进行焊接，对引线框112的外部引线(外侧引线)112c进行焊料电镀(步骤S7)。
之后，对密封树脂115的表面作出各种标记(步骤S8)。
更具体地，如图6G所示，对覆盖每个半导体芯片111的密封树脂115的表面作出各种标记，这些标记例如为公司标记、制造国家标记、类型和等级标记、批号标记等。
随后，从引线框112切割多个单件，从而形成多个单独的封装结构(步骤S9)。
图8B示出每个切割的封装结构100的状态。然后，外部引线112c被定形，从而完成封装结构100的组装。
图11示出所完成的TSOP封装结构100(为了方便起见省去了一部分)。
在封装结构100中，将FeRAM半导体芯片111安装并固定到芯片焊盘112a上，并利用金属引线114来接合半导体芯片111与内部引线112b。被引线接合的半导体芯片111形成这样的结构，其中利用密封树脂115将该半导体芯片111塑封起来(mold up)，并使外部引线112c从密封树脂115的端部伸出。
其后，对完成的封装结构100进行电测试(步骤S10)，并将封装结构100作为产品出厂。
这里，基于与利用传统方法(即，利用具有较低填充剂量(在本实例中是重量百分比72％)的密封树脂)制造的FeRAM的TSOP封装结构的PTHS特性(现有技术)的比较，研究通过上述各步骤得到的TSOP封装结构100的PTHS特性(本发明)。在这种情况下，所述的PTHS特性是从如下测试获得的特性，该测试作为耐湿性测试，用于在121℃和85％的环境中放置封装的FeRAM(其中在预定电压(例如2.9V)下将数据写入铁电存储器中)例如36小时、96小时、168小时之后确认数据的可读性。
下面的表1示出结果。
[表1]
  封装(PKG)种类   填充剂含量   PTHS特性
  36小时   96小时   168小时
不良数/评估数 不良率(％) 不良数/评估数 不良率(％) 不良数/评估数 不良率(％)
  TSOP   现有技术   0/10   0   2/10   20   6/10   60
  TSOP   本发明   0/10   0   0   0   0/10   0
在现有技术中，不良产品的发生率随着产品放置的时间的加长而增大，而在本发明中则不会出现不良产品。由此，可以看出依据本发明，FeRAM适用于薄型封装结构的TSOP，能获得在PTHS特性上表现优异的封装结构。
从上述内容可知，依据该实施例，能够实现微型化且高度集成的FeRAM超薄半导体芯片，其中尽管TSOP应用于FeRAM，但铁电电容器的特性退化能够得到抑制。
第二实施例
在本实施例中，公开这样一种半导体器件及其制造方法，其中对FeRAM应用薄型封装结构(安装高度为1.27mm或更低)的FBGA(微间距球栅阵列)。
在本实施例中，首先以与第一实施例相同的工艺制造硅半导体衬底10，其通过图1A至图4的各步骤形成有FeRAM存储器单元、外围电路等。其后，按如下方式形成封装结构。
图12是用于形成封装结构的各步骤的流程图。图13A至13D是示出进行图12中的各步骤的状态的示意图。
首先，通过与第一实施例中的步骤S1至S3相同的步骤S11至S13，从硅半导体衬底10切割并分离出多个单独的半导体芯片。
随后，将这些半导体芯片接合并固定到封装基板(步骤S14)。
更具体地，利用导电粘合剂(例如Ag浆料)将多个半导体芯片111分别接合并固定到例如矩形封装基板。
随后，通过引线接合方法连接半导体芯片与封装基板(步骤S15)。
在本实施例中，将引线接合时的处理温度设定为220℃或以下(例如210℃)。通常将处理温度设定为约230℃，但是在该实施例中，通过将处理温度设置为220℃或以下的相对较低温度，能够将铁电电容器结构30的特性退化抑制到最小。
然后，将半导体芯片111塑封(步骤S16)。
更具体地，如图13A所示，利用包含上模106a和下模106b的模具106，将半导体芯片111所固定到的封装基板131夹在上模106a与下模106b之间。
接下来，从设置在模具106上的树脂浇注端口106c浇注密封树脂，并进行预固化处理。在本实施例中，仅在封装基板131的一个侧表面上形成用以覆盖半导体芯片111的密封树脂115。在这种情况下，密封树脂115的成分、模具106的温度设置、密封树脂的浇注压力等都与第一实施例中的相同。
接着，如图13B所示，从模具106去除覆盖有密封树脂115(密封树脂115仅形成在一个侧表面上)的带有半导体芯片111的封装基板131，并在与第一实施例相同的条件下对密封树脂115进行固化处理。
随后，对密封树脂115的表面作出各种标记，这些标记例如为公司标记、制造国家标记、类型和等级标记、批号标记等(步骤S17)。
然后，如图13C所示，在封装基板131的每个电极上安装焊料球132(步骤S18)。
接着，从封装基板131切割多个单件，以形成多个单独的封装结构(步骤S19)。
更具体地，如图13D所示，利用划片刀104(在例如箭头A的方向上旋转划片刀104)，并在箭头B的方向上移动封装基板131，切割封装基板131，从而分离出多个单独的封装结构。
其后，对完成的封装结构进行电测试(步骤S20)，并将封装结构作为产品出厂。
从上述内容可知，依据该实施例，能够实现微型化且高度集成的FeRAM超薄半导体芯片，其中尽管作为薄型封装结构的FBGA应用于FeRAM，但铁电电容器的特性退化能够得到抑制。
本发明的实施例在所有方面都是示例性而非限制性的，因此落入权利要求书等效含义和范围内的所有变化都应涵盖在本发明的范围之内。在不脱离本发明的精神和实质特点的条件下，可将本发明实施为其他具体的形式。

Claims (20)

1.一种半导体器件的制造方法，包括如下步骤：
形成半导体芯片，该半导体芯片包含由排列多个半导体元件构成的存储器单元，每个所述半导体元件包含铁电电容器结构，该铁电电容器结构通过将具有铁电特性的铁电膜夹在两个电极之间构成；以及
利用密封树脂来密封该半导体芯片，以形成具有1.27mm或更低的安装高度的薄型封装结构，其中该密封树脂的填充剂含量以重量百分比表示为90％或更高。
2.如权利要求1所述的半导体器件的制造方法，其中该密封树脂中的填充剂含量值设定在重量百分比为90％-93％的范围内。
3.如权利要求1所述的半导体器件的制造方法，其中该密封树脂包含从由环氧树脂、联苯树脂以及多官能团树脂构成的组中选出的一种树脂。
4.如权利要求1所述的半导体器件的制造方法，其中该填充剂是从由硅氧化物、氮化铝、氮化硼、硼酸铝、氧化铝、氧化镁以及金刚石构成的组中选出的一种填充剂。
5.如权利要求1所述的半导体器件的制造方法，其中所述填充剂是球形填充剂。
6.如权利要求5所述的半导体器件的制造方法，其中所述填充剂包含不少于两种不同尺寸的球形填充剂。
7.如权利要求1所述的半导体器件的制造方法，其中该密封树脂包含由相同材料制成的一种类型的填充剂、或者由不同材料制成的不少于两种类型的填充剂的组合。
8.如权利要求1所述的半导体器件的制造方法，其中在所述利用密封树脂来密封半导体芯片的步骤中，将向模具浇注密封树脂的压力设定为75kg/cm2或更高。
9.如权利要求1所述的半导体器件的制造方法，其中在所述利用密封树脂来密封半导体芯片的步骤中，对用以密封该半导体芯片的密封树脂应用第一热处理和第二热处理，其中该第一热处理在足以完成密封树脂内的交联反应的温度下进行，该第二热处理分别在该第一热处理之前和之后以低于该第一热处理温度的温度进行。
10.如权利要求9所述的半导体器件的制造方法，其中在所述利用密封树脂来密封半导体芯片的步骤中，浇注该密封树脂的模具温度调节为140℃-170℃。
11.如权利要求1所述的半导体器件的制造方法，其中在所述形成半导体芯片的步骤中，在220℃或以下的连接温度下对该半导体芯片进行引线接合处理。
12.一种半导体器件，包括：
半导体芯片，包含由排列多个半导体元件构成的存储器单元，每个所述半导体元件包含铁电电容器结构，该铁电电容器结构通过将具有铁电特性的铁电膜夹在两个电极之间构成；以及
密封树脂，用以覆盖并密封所述半导体芯片，该半导体器件形成具有1.27mm或更低的安装高度的薄型封装结构，
其中所述密封树脂的填充剂含量为重量百分比90％或更高。
13.如权利要求12所述的半导体器件，其中所述密封树脂中的填充剂含量值设定在重量百分比90％-93％的范围内。
14.如权利要求12所述的半导体器件，其中所述密封树脂包含从由环氧树脂、联苯树脂以及多官能团树脂构成的组中选出的一种树脂。
15.如权利要求12所述的半导体器件，其中该填充剂是从由硅氧化物、氮化铝、氮化硼、硼酸铝、氧化铝、氧化镁以及金刚石构成的组中选出的一种填充剂。
16.如权利要求12所述的半导体器件，其中所述填充剂是球形填充剂。
17.如权利要求16所述的半导体器件，其中所述填充剂包含不少于两种不同尺寸的球形填充剂。
18.如权利要求16所述的半导体器件，其中所述半导体器件包含两种不同尺寸的球形填充剂，
较小尺寸球形填充剂的直径约为较大尺寸球形填充剂的直径的0.35倍，而所述密封树脂内的较小尺寸球形填充剂含量率与较大尺寸球形填充剂含量率基本相同。
19.如权利要求16所述的半导体器件，其中在所有的球形填充剂中，99％或以上的球形填充剂的直径在3μm至9μm的范围内。
20.如权利要求12所述的半导体器件，其中所述密封树脂包含由相同材料制成的一种类型的填充剂、或者由不同材料制成的不少于两种类型的填充剂的组合。
CNB2006100661090A 2005-07-19 2006-03-24 半导体器件及其制造方法 Expired - Fee Related CN100424845C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005209093 2005-07-19
JP2005-209093 2005-07-19
JP2005209093A JP4890804B2 (ja) 2005-07-19 2005-07-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1901146A true CN1901146A (zh) 2007-01-24
CN100424845C CN100424845C (zh) 2008-10-08

Family

ID=37656976

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100661090A Expired - Fee Related CN100424845C (zh) 2005-07-19 2006-03-24 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US7683412B2 (zh)
JP (1) JP4890804B2 (zh)
KR (1) KR100723588B1 (zh)
CN (1) CN100424845C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299083A (zh) * 2010-06-23 2011-12-28 飞思卡尔半导体公司 薄半导体封装及其制造方法
CN101276644B (zh) * 2007-03-30 2013-03-27 冲电气工业株式会社 半导体存储装置的制造方法、再生方法、及再出货方法
CN103130173A (zh) * 2011-11-24 2013-06-05 无锡华润安盛科技有限公司 用于mems芯片封装的无小岛引线框、引线框阵列及封装结构

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008102438A1 (ja) 2007-02-21 2008-08-28 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
CN101617399B (zh) 2007-02-27 2011-05-18 富士通半导体股份有限公司 半导体存储器件及其制造、测试方法、封装树脂形成方法
US11177284B2 (en) 2018-12-20 2021-11-16 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US10700093B1 (en) 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
US11222920B2 (en) 2020-02-04 2022-01-11 Western Digital Technologies, Inc. Magnetic device including multiferroic regions and methods of forming the same
US11107516B1 (en) 2020-02-24 2021-08-31 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11276446B1 (en) 2020-08-27 2022-03-15 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
US11264562B1 (en) 2020-08-27 2022-03-01 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
WO2022119389A1 (ko) * 2020-12-03 2022-06-09 엘지이노텍 주식회사 반도체 패키지용 수지 조성물, 동박 부착 수지 및 이를 포함하는 회로기판

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0320326A (ja) * 1989-06-16 1991-01-29 Mitsubishi Electric Corp 半導体封止用エポキシ樹脂組成物
US5186378A (en) * 1991-09-30 1993-02-16 Texas Instruments Incorporated Method and apparatus for transducer heating in low temperature bonding
JP2770252B2 (ja) * 1991-12-11 1998-06-25 日本石油株式会社 エポキシ樹脂組成物、封止材用エポキシ樹脂組成物、積層板用エポキシ樹脂組成物及びソルダーレジスト用エポキシ樹脂組成物
JPH05287054A (ja) * 1992-04-07 1993-11-02 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物、その硬化物及び半導体装置
JP3418875B2 (ja) * 1993-02-12 2003-06-23 東レ株式会社 半導体封止用エポキシ樹脂組成物
JP3309260B2 (ja) * 1994-02-14 2002-07-29 日本テキサス・インスツルメンツ株式会社 キャパシタ
DE69533393T2 (de) * 1995-01-05 2005-09-01 Sumitomo Bakelite Co. Ltd. Epoxyharzzusammensetzung
EP0985513B1 (en) * 1996-01-31 2003-01-02 Sumitomo Bakelite Company Limited Method of producing epoxy resin-encapsulated semiconductor device
JP3835715B2 (ja) * 1997-02-18 2006-10-18 住友ベークライト株式会社 液状注入封止アンダーフィル材料
JP3316449B2 (ja) * 1997-07-03 2002-08-19 三洋電機株式会社 混成集積回路装置およびその製造方法
US6300686B1 (en) 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JP3641142B2 (ja) * 1997-12-24 2005-04-20 株式会社東芝 強誘電体メモリ
JP2000003983A (ja) * 1998-06-16 2000-01-07 Nippon Chem Ind Co Ltd 液状封止材用溶融球状シリカ及び液状封止樹脂組成物
JP2001089643A (ja) 1999-09-27 2001-04-03 Toshiba Chem Corp エポキシ樹脂組成物および半導体封止装置
JP2001220495A (ja) * 2000-02-08 2001-08-14 Mitsubishi Rayon Co Ltd 液状エポキシ樹脂封止材及び半導体装置
JP4605864B2 (ja) * 2000-07-25 2011-01-05 宇部日東化成株式会社 真球状シリカ粒子集合体の製造方法
TW533758B (en) * 2000-07-31 2003-05-21 Ngk Spark Plug Co Printed wiring substrate and method for manufacturing the same
JP2002179763A (ja) 2000-11-28 2002-06-26 Sumitomo Bakelite Singapore Pte Ltd エポキシ樹脂組成物
US6524887B2 (en) * 2001-07-20 2003-02-25 Intel Corporation Embedded recess in polymer memory package and method of making same
US6844633B2 (en) 2001-08-02 2005-01-18 Nec Electronics Corporation Sealing resin, resin-sealed semiconductor and system-in-package
JP2003286335A (ja) * 2002-03-29 2003-10-10 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP2004039945A (ja) * 2002-07-05 2004-02-05 Murata Mfg Co Ltd 電子デバイスおよびその製造方法
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2005036061A (ja) * 2003-07-17 2005-02-10 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276644B (zh) * 2007-03-30 2013-03-27 冲电气工业株式会社 半导体存储装置的制造方法、再生方法、及再出货方法
CN102299083A (zh) * 2010-06-23 2011-12-28 飞思卡尔半导体公司 薄半导体封装及其制造方法
CN102299083B (zh) * 2010-06-23 2015-11-25 飞思卡尔半导体公司 薄半导体封装及其制造方法
CN103130173A (zh) * 2011-11-24 2013-06-05 无锡华润安盛科技有限公司 用于mems芯片封装的无小岛引线框、引线框阵列及封装结构
CN103130173B (zh) * 2011-11-24 2015-11-25 无锡华润安盛科技有限公司 用于mems芯片封装的无小岛引线框、引线框阵列及封装结构

Also Published As

Publication number Publication date
KR20070011071A (ko) 2007-01-24
US7915054B2 (en) 2011-03-29
US20100144064A1 (en) 2010-06-10
JP2007027514A (ja) 2007-02-01
CN100424845C (zh) 2008-10-08
US7683412B2 (en) 2010-03-23
KR100723588B1 (ko) 2007-06-04
US20070020803A1 (en) 2007-01-25
JP4890804B2 (ja) 2012-03-07

Similar Documents

Publication Publication Date Title
CN1901146A (zh) 半导体器件及其制造方法
CN1277309C (zh) 半导体器件及其制造方法
US11164839B2 (en) Package structure and method of manufacturing the same
US10734357B2 (en) Chip package structure with molding layer
US6946328B2 (en) Method for manufacturing semiconductor devices
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI284960B (en) Manufacturing method of semiconductor device
JP5095114B2 (ja) 固体撮像装置の製造方法
TWI556349B (zh) 半導體裝置的結構及其製造方法
CN100568473C (zh) 半导体器件及其制造方法
CN1185709C (zh) 半导体装置及其制造方法
CN107799480A (zh) 半导体封装结构及制造其之方法
CN1518105A (zh) 半导体芯片、半导体晶片及半导体装置及其制造方法
CN1499590A (zh) 半导体器件及其制造方法
US9754924B2 (en) Fan-out pop stacking process
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1627522A (zh) 半导体器件及其制造方法
CN1812089A (zh) 半导体装置及其制造方法、电路基板、以及电子仪器
CN1976014A (zh) 半导体器件及其制造方法
US12230609B2 (en) Semiconductor packages
CN1826688A (zh) 半导体器件的制造方法
CN1190843C (zh) 半导体装置及其制造方法
CN1681081A (zh) 半导体晶片及其制造方法
EP2521170A2 (en) Pop package and manufacturing method thereof
US20120013006A1 (en) Chip scale package and fabrication method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081121

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081121

Address after: Tokyo, Japan

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081008

Termination date: 20200324