CN1885551A

CN1885551A - 半导体集成电路器件及其制备方法

Info

Publication number: CN1885551A
Application number: CNA2006100932533A
Authority: CN
Inventors: 宋在浩; 朴永薰; 金银洙
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-06-23
Filing date: 2006-06-23
Publication date: 2006-12-27
Anticipated expiration: 2026-06-23
Also published as: KR100755662B1; JP2007005806A; CN100568518C; US20060291115A1; KR20060134678A; JP4987363B2

Abstract

本发明提供了半导体IC器件及其制备方法。该半导体集成电路器件可以包括：第一导电类型的第一、第二和第三深阱，形成在半导体衬底中并且彼此电隔离；第二导电类型的第一阱和第二阱以及有源像素传感器阵列，分别形成在半导体衬底的顶表面和第一、第二和第三深阱之间，并且分别连接到不同的电源电压；以及第一导电类型的第一、第二和第三保护阱，形成在半导体衬底中并且分别围绕第一阱和第二阱和有源像素传感器阵列的侧表面。

Description

半导体集成电路器件及其制备方法

技术领域

本发明的示范性实施例涉及半导体集成电路(IC)器件。更特别地，本发明的示范性实施例涉及包括图像传感器的半导体IC器件及其制备方法。

背景技术

图像传感器可以将光信息转换为电信号。最近，随着计算机和通信工业的发展，在各个领域对高效图像传感器的需求不断增加，这些领域包括数码相机、摄录机、个人通信系统、游戏装置、监控摄像头、医疗用显微摄像机、机器人等。

随着系统大规模集成(LSI)芯片技术性能的提高，图像传感电路、数字电路、模拟电路等可以集成在单个半导体衬底上。可以为半导体集成电路(IC)中集成在同一个衬底上的图像传感电路、数字电路和模拟电路每个提供来自不同外部电源的电压，从而减小电磁干扰，这可以减小由于各个电路之间的干扰所产生的噪声。

为了单独地为图像传感电路、数字电路、模拟电路提供不同的外部电源，可以通过使用离子注入形成阱来将各个电路彼此隔离。在包括图像传感器的传统半导体IC装置中，注入到阱中的杂质可以根据半导体衬底的导电类型而变化，例如为P型或N型。如果将P型半导体衬底中使用的相同阱结构应用到N型半导体衬底中，那么可能在用于将电源电压提供到半导体IC器件内的电路的外部电源之间产生短路。因此，应该对P型半导体衬底和N型半导体衬底应用不同的阱结构。即，在传统半导体IC器件中，使用P型半导体衬底时所用来形成阱的杂质不同于使用N型半导体衬底时所用来形成阱的杂质。

而且，在包括图像传感器的传统半导体IC器件中，即使对应于数字、模拟和图像传感电路形成的阱，因为在各阱之间的势垒不高，所以可能发生问题。一个问题就是，因为衬底电压影响了电路和由于对其提供的外部电源电压所导致的电路间相互影响，所以可能导致噪声。

发明内容

本发明的示范性实施例提供了一种半导体集成电路(IC)器件，其可以使用N型和P型半导体衬底中任何一种形成，并且具有减小的噪声。

本发明的示范性实施例提供了一种制备半导体集成电路(IC)器件的方法，其可以使用N型和P型半导体衬底中任何一种形成，并且具有减小的噪声。

本发明的示范性实施例提供了一种半导体集成电路(IC)器件。该半导体集成电路器件可以包括：第一导电类型的第一、第二和第三深阱，形成在半导体衬底中并且彼此电隔离；第二导电类型的第一阱和第二阱以及有源像素传感器阵列，分别形成在半导体衬底的顶表面和第一、第二和第三深阱之间，并且分别连接到不同的电源电压；以及第一导电类型的第一、第二和第三保护阱，形成在半导体衬底中并且分别围绕第一阱和第二阱和有源像素传感器阵列的侧表面。

本发明的示范性实施例提供了一种制备半导体集成电路(IC)器件的方法。该方法可以包括：在半导体衬底中形成第一导电类型的第一、第二和第三深阱，从而第一、第二和第三深阱彼此电隔离；以及分别在半导体衬底的顶表面和第一、第二和第三深阱之间形成第二导电类型的第一阱和第二阱以及有源像素传感器阵列，从而第一阱和第二阱和有源像素传感器阵列分别由第一、第二和第三保护阱围绕，第一阱和第二阱和有源像素传感器阵列连接到不同的电源电压。

附图说明

通过参考附图对本发明的示范性实施例详细地描述，本发明的示范性实施例的上述及其它特征和/或优点将变得更清楚，在附图中：

图1是图示根据本发明示范性实施例的半导体IC器件的框图。

图2A是图示根据本发明示范性实施例的半导体IC器件横截面图。

图2B是图2A所示的半导体IC器件的平面图。

图3是图示根据本发明示范性实施例的图像传感电路的每个像素的电路示意图。

图4是图3所示的像素的示意性平面图。

图5是沿图4的线V-V’截取的图示图像传感电路的像素的横截面视图。

图6A到6C是图示了根据本发明的示范性实施例的半导体IC器件的制备方法的横截面视图。

图7是图示根据本发明示范性实施例的半导体IC器件的横截面视图。

图8A到图8C是图示根据本发明示范性实施例的半导体IC器件的制备方法的横截面视图。

具体实施方式

下面，现将详细说明本发明的示范性实施例。但是，本文所公开的具体结构和功能细节仅仅是代表性的，用于描述本发明的示范性实施例。但是，本发明可以以许多不同的形式实现，且不应解释为限于这里所阐述的示范性

实施例。

可以理解，虽然本文中术语第一、第二等可以用来描述各种元件，但是这些元件应不受到这些术语限制。这些术语只用于区分一个元件与另一个元件。例如，第一元件可以被称为第二元件，同样地第二元件也可以被称为第一元件，而不会背离本发明的示范性实施例的范围。如本文所使用的，术语“和/或”包括一个或多个所列出的相关项的任意和所有组合。

可以理解，当提及一个元件“连接”或“耦合”到另一元件时，该元件可以直接连接或耦合到另一元件，或可以存在中间的元件。相反，当提及元件“直接连接”或“直接耦合”到另一元件时，则没有中间元件存在。其它用于描述元件之间的关系的措词也应该以类似的方式解释(例如，“在...之间”与“直接在...之间”，“相邻”与“直接相邻”等)。

这里所使用的术语仅是为了描述特别的实施例的目的，而不旨在限制本发明的示范性实施例。如这里所用，单数形式“一”、“该”等也旨在包括复数形式，除非内容清楚地指示另外的意思。可以进一步理解当在该说明书中使用时，术语“包括”和/或“包含”说明所述特征、整体、步骤、操作、元件和/或组分的存在，但是并不排除存在或添加一个或更多其它特征、整体、步骤、操作、元件、组分和/或它们的组。

应该注意到，在一些替代实施方式中，所提及的功能/动作不是以图中所给出的步骤出现。例如，连续的两幅附图实施上可以基本同时被执行，或者有时以颠倒的方式执行，这取决于所涉及的功能/动作。

在附图中，如果一层形成在另一层或衬底上，这表示该层直接形成在另一层或衬底上，或第三层夹在它们之间。

本发明可以实现为许多不同的形式且不应解释为限于这里所阐述的示范性实施例。相反，提供这些实施例使得本公开充分和完整，且向那些本领域的普通技术人员全面地传达本发明。在附图中，为了清晰起见，放大了层和区域的尺寸和相对尺寸。而且，术语“导电性”指特定导电类型，比如P型或N型。本文所描述和图示的本发明的每个示范性实施例包括补充的实施例。通篇相似的附图标记指示相似的元件。

根据本发明示范性实施例的图像传感器可以包括电荷耦合器件(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器。CCD图像传感器比CMOS图像传感器可以具有较小的噪声和更好的图像质量。但是，CCD图像传感器可能需要高的电压并且制造起来较贵。CMOS图像传感器可能相对易于操作，并且可以各种扫描方法实现。因为信号处理电路可以与图像传感器集成在单个芯片上，因此可以制造较小的产品。另外，使用CMOS制造技术可以减小制造成本。而且，由于CMOS图像传感器具有较低的功耗，因此CMOS图像传感器可以容易地应用到电池容量有限的产品中。

下面，将参考附图对根据本发明示范性实施例的半导体IC器件和制造半导体IC器件的方法进行说明。

图1是图示根据本发明示范性实施例的半导体IC器件100的框图。

参考图1，根据本发明示范性实施例的半导体IC器件100可以包括有源像素传感器(APS)阵列10、定时发生器20、行解码器30、行驱动器40、相关双采样器(CDS)50、模数转换器(ADC)60、锁存器70和列解码器80。

APS阵列10可以包括多个呈矩阵形式布置的像素。该多个像素中每个剋将光学图像转变为电信号。APS阵列10可以响应于从行驱动器40接收的多个驱动信号而工作。该多个驱动信号可以包括像素选择信号(ROW)、复位信号(RST)以及第一和第二电荷传输信号TG1和TG2。APS阵列10可以经垂直信号线为CDS 50提供电信号。

定时发生器20可以分别为行解码器30和列解码器80提供定时信号。

行驱动器40可以为APS阵列10提供多个驱动信号，以根据行解码器30的解码结果来操作多个像素。通常，当像素以矩阵形式布置时，为每行提供驱动信号。CDS 50可以经垂直信号线从APS阵列10接收电信号，并且可以对所接收的电信号的采样和/或保持操作。CDS 50可以双采样参考电压电平(下面简称“噪声电平”)以及电信号的电压电平(以下简称“信号电平”)，并且可以根据噪声电平和信号电平之间的差值输出差分电平。

ADC 60可以根据差分电平将模拟信号转变为数字信号。

锁存器70可以锁存数字信号，该数字信号可以根据列解码器80的解码结果输出到图像信号处理器(未示出)。

根据本发明示范性实施例，半导体IC器件100可以包括模拟电路、数字电路和图像传感电路。在半导体IC器件100中，模拟电路可以包括CDS 50和ADC 60；数字电路可以包括定时发生器20、行解码器30、行驱动器40、锁存器70和列解码器80；图像传感电路可以包括APS阵列10。

图2A是图示根据本发明示范性实施例的半导体IC器件100横截面图；图2B是图2A所示的半导体IC器件100的平面图。

参考图2A和2B，半导体IC器件100可以包括模拟电路102、数字电路104和图像传感电路106，它们可以形成在半导体衬底101上。

模拟电路102可以包括第一N阱130a、形成在第一N阱130a下的第一深P阱120a、和形成来围绕第一N阱130a的第一保护P阱140a。数字电路104可以包括第二N阱130b、形成在第二N阱130b下的第二深P阱120b、和形成来围绕第二N阱130b的第二保护P阱140b。图像传感电路106可以包括APS阵列150、形成在APS阵列150下的第三深P阱120c、和形成来围绕APS阵列150的第三保护P阱140c。如上所述，可以包括CDS 50和ADC 60的模拟电路102可以以第一N阱130a、第一深P阱120a和第一保护P阱140a形成。可以包括定时发生器20、行解码器30、行驱动器40、锁存器70和列解码器80的数字电路可以以第二N阱130b、第二深P阱120b和第二保护P阱140b形成。可以包括APS阵列150的图像传感电路106可以以第三N阱130c、第三深P阱120c和第三保护P阱140c形成。

根据本发明示范性实施例，半导体IC器件100可以形成在半导体衬底101上，例如半导体衬底101可以是硅晶片或硅外延层。另外，半导体衬底101可以包括N型或P型杂质。在图2A中，所述的本发明的示范性实施例具有N型半导体衬底101。

深P阱120a、120b和120c可以形成在半导体衬底101中，具有自N型半导体衬底101的顶面的深度。可以通过注入例如硼(B)离子的P杂质到N型半导体衬底101中来形成深P阱120a、120b和120c。根据本发明示范性实施例，深P阱120a、120b和120c可以形成为从半导体衬底的顶表面约2到约12μm的深度。更具体而言，该深P阱可以形成为从半导体衬底101的顶表面约2到约3μm的深度。深P阱120a、120b和120c可以包括第一深P阱120a、第二深P阱120b和第三深P阱120c，它们可以分别对应于模拟电路102、数字电路104和图像传感电路106。杂质可以以约2×10¹²atoms/cm²的剂量注入到深P阱120a、120b和120c中。深P阱120a、120b和120c可以将模拟电路102、数字电路104和图像传感电路106彼此电隔离，并且可以防止各电路102、104和106被衬底电源电压VDD_sub显著地影响。

第一N阱130a可以形成在第一深P阱120a上，用于保护模拟电路102的第一保护P阱140a可以形成在第一深P阱120a上以围绕第一N阱130a。第一N阱130a可以连接到模拟电源电压VDD_A，其可以是用于模拟电路102的外部电源。用于模拟电路102的外部电源可以提供在约2.5到约3.5V范围内的模拟电源电压VDD_A。

第二N阱130b可以形成在第二深P阱120b上。而且，用于保护数字电路104的第二保护P阱140b可以形成在第二深P阱120b上以围绕第二N阱130b。第二N阱130b可以连接到数字电源电压VDD_D，其可以是用于数字电路104的外部电源。用于数字电路104的外部电源可以提供在约1到约2V范围内的数字电源电压VDD_D。

APS阵列150可以形成在第三深P阱120c上。而且，用于保护APS阵列150的第三保护P阱140c可以形成在第三深P阱120c上以围绕APS阵列150。APS阵列150可以连接到图像传感电源电压VDD_APS，其可以是用于APS阵列150的外部电源。用于APS阵列150的外部电源可以提供在约2到3V范围内的图像传感电源电压VDD_APS。第三保护阱140c可以连接到图像传感接地电压GND。

第一、第二和第三保护阱140a、140b和140c可以由N型衬底阱131彼此隔离开，N型衬底阱131可以用来彼此电隔离模拟电路102、数字电路104和图像传感电路106。N型衬底阱131可以连接到衬底电源电压VDD_sub。衬底电源电压可以在约2.5到约3.5V的范围内。

对于第一N阱130a、第二N阱130b和N型衬底阱131，磷(P)可以用作杂质，剂量为2×10¹³atoms/cm²。第一N阱130a、第二N阱130b和N型衬底阱131可以形成来具有从半导体衬底101的顶表面约0.5到约2μm的预定深度。

第一、第二和第三保护P阱140a、140b和140c可以通过使用硼(B)作为杂质来形成，该杂质的剂量可以为约3×10¹³atoms/cm²。第一、第二和第三保护P阱140a、140b和140c可以从半导体衬底101的顶表面分别向第一、第二和第三深P阱120a、120b和120c延伸，由此将第一N阱130a、第二N阱130b和APS阵列150从半导体衬底101电隔离。

根据本发明示范性实施例，通过使用第一到第三深P阱120a、120b和120c和对应的第一到第三保护P阱140a、140b和140c，可以将提供有来自不同外部电源VDD_A、VDD_D和VDD_APS的第一N阱130a、第二N阱130b和APS阵列150彼此电隔离，这可以减小和/或最小化在各个电路102、104和106之间的噪声。第一到第三深P阱120a、120b和120c和对应的第一到第三保护P阱140a、140b和140c可以随同具有N型掺杂剂的半导体衬底101一起形成PN结。耗尽区域可以形成在每个PN结内，其被反向偏置。该耗尽区域可以作为各个电路102、104和106中的噪声壁垒。

现在可以根据图3到5更加详细地说明包括在根据本发明示范性实施例的半导体IC器件中的图像传感电路。

图3是图示根据本发明示范性实施例的图像传感电路的每个像素的电路示意图；图4是图3所示的像素的示意性平面图；以及图5是沿图4的线V-V’截取的图示图像传感电路的像素的横截面视图。

参考图3和图4，该图像传感电路的每个像素200可以包括光电转换器210、电荷检测器220、电荷传输单元230、复位单元240、放大器250和选择器260。如图3所示，根据本发明示范性实施例的像素200可以包括四个晶体管。但是，包括在像素200中的晶体管的数量可以根据本发明的示范性实施例而变化。例如，该像素可以包括五个晶体管。

光电转换器210可以吸收入射光和对应于入射光的量累积电荷。光电转换器210例如可以实现为光电二极管、光晶体管、光栅极、钉扎光二极管或它们的组合。

电荷检测器220可以实现为浮置扩散区，并且可以接收在光电转换器210累积的电荷。因为电荷检测器220可以具有寄生电容，所以电荷可以累积地存储。电荷检测器220可以电连接到放大器250的栅极，并且可以控制放大器250的功能。

电荷传输单元230可以将电荷从光电转换器210传输到电荷检测器220。电荷传输单元230可以包括一个晶体管，并且可以由电荷传输信号TG控制。

复位单元240可以周期性地将电荷检测器220复位。复位单元240的源极可以连接到电荷检测器220，并且复位单元240的漏极可以连接到图像传感电源电压VDD_APS。而且，复位单元240可以响应于复位信号RST而被驱动。

放大器250可以与设置在像素200外的恒流源(未示出)相组合，并且可以作为源随动缓冲放大器，其可以响应于电荷检测器220的电压向垂直信号线262提供电压。放大器250的源极可以连接到选择器260的漏极，放大器250的漏极可以连接到图像传感电源电压VDD_APS。

选择器260可以选择将被每行读取的像素200。选择器260可以响应于选择信号ROW而被驱动，并且其源极可以连接到垂直信号线262.

电荷传输单元230、复位单元240和选择器260的驱动信号线231和261可以在行方向延伸，即在横向延伸，从而对于同一行的像素可以几乎同时被驱动。

参考图5，本发明示范性实施例的图像传感电路的像素200可以包括半导体衬底101、深阱120c、隔离阱208、器件隔离区域209、光电转换器210、电荷检测器220、电荷传输单元230。为了便于解释，参考作为光电转换器210的钉扎光二极管来说明图5所图示的本发明的示范性实施例，但是应该理解，本发明不限于图5的本发明的示范性实施例。

半导体衬底101具有第一导电类型，例如N型，并且可以通过例如P型的第二导电类型的深阱120c划分为下衬底区域101a和上衬底区域101b。如图5所示的本发明的示范性实施例描述了包括N型半导体衬底101的半导体衬底101。

深阱120c可以形成势垒以减小和/或防止在半导体衬底101的区域中的下衬底区域101a产生的电荷进入光电转换器210，并且可以促进电子-空穴的复合，这可以减小像素之间例如由于电荷的随机漂移而产生的串扰。

深阱120c可以形成为自半导体衬底101的顶表面约2到约12μm的深度。约2到约12μm的深度对应于硅中的红光或近红外光的吸收长度。深阱120c自半导体衬底101的顶表面形成的深度越小，扩散保护效应越大，这可以导致串扰减小。而且，在进行深阱120c的浅离子注入工艺的情形，光电转换器210的区域也可能变浅。这时，半导体衬底101的深区域对于例如红光的波长较长的入射光可能具有较低的灵敏度。因此，深阱120c的位置可以根据入射光的波长区域而变化。

器件隔离区209可以界定形成在上衬底101b中的有源区。器件隔离区209可以包括通过使用硅局部氧化(LOCOS)方法和/或浅沟槽隔离(STI)方法形成的STI而形成的场氧化物(FOX)。

在器件隔离区209下，可以形成例如P型的第二导电型隔离阱208。隔离阱208可以将多个光电二极管彼此隔离。为了减小光电二极管212之间的水平串扰，隔离阱208可以形成得深于光电二极管212，或者可以形成来连接到深阱120c，如图5所示。

光电转换器210可以包括形成在半导体衬底101中的N型光电二极管212，以及包括P型钉扎层214以及在光电二极管212下的上衬底区域101b。

光电二极管212可以具有与入射光量成正比的累积的电荷，钉扎层214可以通过减少热发生的电子-空穴对(EHP)来防止暗电流。更具体而言，图像传感电路的暗电流可能是由光电二极管的表面退化所导致的。表面退化可能是由于形成悬空硅键和/或与蚀刻应力相关的缺陷而导致，它们可能在形成栅极和/或间隔物的过程中发生。因此，光电二极管212可以形成在上衬底区域101b的深的位置，钉扎层214然后可以形成，从而在上衬底101b的顶表面上热产生的EHP中，正电荷可以经P+型钉扎层214扩散到接地的半导体衬底101，并且负电荷可以与钉扎层214中的正电荷复合，由此消除EHP。

另外，因为光电二极管212可以与深阱120c隔开一定距离，所以光电二极管212可以作为将设置在其下的上衬底区域101b进行光电转换的区域，这对于具有例如红波长的波长较长的入射光可以增强色彩灵敏度。

光电二极管212可以具有在约1×10¹⁵到1×10¹⁸atoms/cm²范围内的最大杂质浓度，而钉扎层214可以具有1×10¹⁷到1×10²⁰atoms/cm²范围内的杂质浓度。但是，请注意本发明的示范性实施例不限于可能依赖于半导体IC器件100的制造工艺和设计的杂质的浓度和位置。

形成在半导体衬底101中的电荷检测器220可以经电荷传输单元230接收在光电转换器210中累积的电荷。

电荷传输单元230可以包括杂质区域232、栅极绝缘层234、栅电极236和间隔物238。杂质区域232可以减小和/或防止产生的暗电流，而与在电荷传输单元230的关闭状态期间所检测的图像无关。杂质区域232可以通过对半导体衬底101注入硼(B)和/或氟化硼(BF₂)而形成。

栅极绝缘层234可以由SiO₂、SiON、SiN、Al₂O₃、Si₃N₄、Ge_xO_yN_z、Ge_xSi_yO_z或其它高介电材料形成。高介电材料的示例包括HfO₂、ZrO₂、Ta₂O₅、硅化铪、硅化锆和它们的组合。栅极绝缘层234可以具有多层结构，包括至少选自上述材料的两个材料层。栅极绝缘层234可以具有约5到约100埃的厚度。

栅电极236例如可以形成为多晶硅层、金属层、氮化钛(TiN)层、金属硅化物层或它们的组合。金属层可以包括钨(W)、铂(Pt)和/或铝(Al)。可以使用难熔金属比如Co、Ni、Ti、Hf、Pt等作为主金属形成金属硅化物。而且，栅电极236可以通过顺序堆叠导电多晶硅层和金属硅化物层或堆叠导电多晶硅层、金属层等来形成，但是应该理解本发明的示范性实施例不限于上述示例。

间隔物238例如形成在栅电极236的两个侧壁上，而且例如可以由氮化硅(SiN)层形成。

参考图6A，第一光刻胶图案122可以形成在半导体衬底101上，P型杂质可以选择性地注入到半导体衬底101中来形成第一、第二和第三深P阱120a、120b和120c。例如，以2×10¹²atoms/cm²的剂量将硼(B)注入到半导体衬底101中，深度为自半导体衬底101的顶表面的2-12μm。第一光刻胶图案122可以在注入杂质之后被去除。

参考图6B，第二光刻胶图案132可以形成在半导体衬底101上，N型杂质可以注入到半导体衬底101中来形成第一和第二N阱130a和130b以及N型衬底阱131。第一和第二N阱130a和130b以及N型衬底阱131可以分别形成在半导体衬底101和第一、第二和第三深P阱120a、120b和120c之间。例如，为了形成第一和第二N阱130a和130b以及N型衬底阱131，可以以约2×10¹³atoms/cm²的剂量将磷(P)注入到半导体衬底101中，深度为自半导体衬底101的顶表面约0.5-2μm。之后，可以去除第二半导体光刻胶图案132。

参考图6C，第三光刻胶图案142可以形成在半导体衬底101上，P型杂质可以选择性地注入到半导体衬底101中来形成第一、第二和第三保护P阱140a、140b和140c。第一、第二和第三保护P阱140a、140b和140c可以从半导体衬底101的顶表面分别向第一、第二和第三深P阱120a、120b和120c延伸，由此将第一和第二N阱130a、130b和APS阵列150从半导体衬底101电隔离。

例如，第一、第二和第三保护P阱140a、140b和140c以3×10¹³atoms/cm²的剂量注入硼(B)而形成。然后，可以去除第三光刻胶142。

如图6B和图6C所示的形成阱的顺序可以颠倒。

形成APS阵列150形成了图2B和2C所示的半导体IC器件100，其包括在部分半导体衬底101上的图5所示的图像传感电路的像素200。在图5中，半导体衬底101的部分可以由第三保护P阱140c围绕。

在随后的工艺中，这包括形成绝缘层、接触孔和/或金属互连，这可以使用传统方法。

尽管在本发明的示范性实施例中，半导体IC器件100如图所示形成在N型半导体衬底上，但是本发明不限于此。即，根据本发明示范性实施例的半导体IC器件100可以使用相同的阱结构形成在P型半导体衬底上。

将参考图7到图8C，对根据本发明示范性实施例的半导体IC器件进行详细地说明。

图7是图示根据本发明示范性实施例的半导体IC器件700的横截面视图，并且图8A到图8C是图示根据本发明示范性实施例的半导体IC器件700的制备方法的横截面视图。具有图1到图6C所示的本发明的示范性实施例的相同功能的部件分别由相同的标号识别，并且为了简单起见，将不再重复类似部件的描述。

如图7所示的根据本发明示范性实施例的半导体IC器件700与本发明前面的示范性实施例所述的半导体IC器件具有基本相同的结构，除半导体IC器件700形成在P型半导体衬底701上之外。根据本发明示范性实施例的半导体IC器件700可以包括形成在P型半导体衬底701上的模拟电路102、数字电路104和图像传感电路106。

P型半导体衬底701例如可以是硅晶片和/或硅外延层。P型半导体衬底701可以连接到接地电压GND用于半导体衬底701。

在半导体衬底701中保护P阱140a、140b和140c和深P阱120a、120b和120c可以连接到接地电压GND，并且由此被围绕的第一和第二N阱130a和130b以及APS阵列150可以彼此电隔离。

根据本发明示范性实施例，分别提供有来自不同电源VDD_A、VDD_D、VDD_APS的不同电压的N阱130a和130b以及APS阵列150彼此电隔离，这可以减小来自各个电路102、104和106的噪声。

而且，根据本发明的示范性实施例，因为半导体衬底701具有P型导电类型，所以保护P阱140a、140b和140c无需分别延伸到深P阱120a、120b和120c，以彼此电隔离第一和第二N阱130a和130b以及APS阵列150。例如，保护P阱140a、140b和140c可以形成在半导体衬底701内，其深度为自半导体衬底701的顶表面约0.5到2μm的范围内。

如上所述，半导体IC器件及其制备方法可以使用N型或P型半导体衬底实现，且具有同样的阱结构，并且数字电路、模拟电路和图像传感电路可以提供有来自不同外部电源的电压。而且根据本发明的示范性实施例，由于不同外部电源所导致的噪声可以被减小和/或最小化。

在结束根据本发明的示范性实施例的详细说明时，本领域的普通技术人员将理解，在基本上不背离本发明的原理的情形，可以对本发明的示范性实施例进行很多的变化和改进。因此，这里所公开的本发明的示范性实施例仅是以通用和描述的意味使用的，而非出于限制的目的。

Claims

1、一种半导体集成电路器件，包括：

第一导电类型的第一、第二和第三深阱，形成在半导体衬底中并且彼此电隔离；

第二导电类型的第一阱和第二阱以及有源像素传感器阵列，分别形成在所述半导体衬底的顶表面和所述第一、第二和第三深阱之间，并且分别连接到不同的电源电压；以及

所述第一导电类型的第一、第二和第三保护阱，形成在所述半导体衬底中并且分别围绕所述第一阱和第二阱和有源像素传感器阵列的侧表面。

2、根据权利要求1的半导体集成电路器件，其中，模拟电路形成在所述第一阱和所述第一保护阱的每个中，数字电路形成在所述第二阱和所述第二保护阱的每个中，图像传感电路形成在所述有源像素传感器阵列和所述第三保护阱的每个中。

3、根据权利要求2的半导体集成电路器件，其中，所述第一、第二和第三保护阱连接到接地电压。

4、根据权利要求2的半导体集成电路器件，其中，所述模拟电路包括用于对来自所述有源像素传感器阵列的电信号采样的相关双采样器。

5、根据权利要求2的半导体集成电路器件，其中，所述数字电路包括用于提供定时信号和控制信号的定时发生器，或解码器。

6、根据权利要求1的半导体集成电路器件，其中，所述第一、第二和第三深阱形成为从所述半导体衬底的顶表面约2到约12μm范围内的深度。

7、根据权利要求6的半导体集成电路器件，其中，所述第一、第二和第三深阱是以约2×10¹²atoms/cm²的剂量离子注入的。

8、根据权利要求1的半导体集成电路器件，其中，所述衬底具有所述第二导电类型，并且所述第一、第二和第三保护阱形成来从所述半导体衬底的顶表面分别向所述第一、第二和第三深阱延伸。

9、根据权利要求8的半导体集成电路器件，其中，所述半导体衬底包括N型掺杂剂，并且连接到衬底电源电压VDD_sub。

10、根据权利要求1的半导体集成电路器件，其中，所述半导体衬底具有所述第一导电类型，并且所述第一、第二和第三保护阱形成为从所述半导体衬底顶表面在约0.5到约2μm的范围内的深度。

11、根据权利要求10的半导体集成电路器件，其中，所述半导体衬底包括P型掺杂剂，并且连接到接地电压。

12、根据权利要求1的半导体集成电路器件，还包括所述第二导电类型的衬底阱，形成在每个所述第一、第二和第三保护阱之间，用于将所述第一、第二和第三保护阱电隔离。

13、一种制备半导体集成电路器件的方法，包括：

在半导体衬底中形成第一导电类型的第一、第二和第三深阱，从而所述第一、第二和第三深阱彼此电隔离；以及

分别在所述半导体衬底的顶表面和所述第一、第二和第三深阱之间形成第二导电类型的第一阱和第二阱以及有源像素传感器阵列，从而所述第一阱和第二阱和有源像素传感器阵列分别由第一、第二和第三保护阱围绕，所述第一阱和第二阱和有源像素传感器阵列连接到不同的电源电压。

14、根据权利要求13的方法，其中，形成所述第一阱和第二阱以及有源像素传感器阵列包括：

分别在所述半导体衬底和所述第一、第二和第三保护阱之间形成所述第一阱和第二阱以及有源像素传感器阵列；以及

在所述半导体衬底中形成所述第一、第二和第三保护阱从而围绕所述第一阱和第二阱以及有源像素传感器阵列的侧表面。

15、根据权利要求14的方法，还包括：

在所述第一、第二和第三保护阱之间形成所述第二导电类型的衬底阱以彼此电隔离所述第一、第二和第三保护阱。

16、根据权利要求13的方法，还包括：

在所述第一阱和所述第一保护阱中形成模拟电路；

在所述第二阱和所述第二保护阱中形成数字电路；以及

在所述有源像素传感器阵列和所述第三保护阱中形成图像传感电路。

17、根据权利要求16的方法，所述第一、第二和第三保护阱连接到接地电压。

18、根据权利要求16的方法，其中，所述模拟电路包括用于对来自所述有源像素传感器阵列的电信号采样的相关双采样器。

19、根据权利要求16的方法，其中，所述数字电路包括用于提供定时信号和控制信号的定时发生器，和解码器。

20、根据权利要求13的方法，其中，所述第一、第二和第三深阱形成为从所述半导体衬底的顶表面约2到约12μm范围内的深度。

21、根据权利要求20的方法，其中，所述第一、第二和第三深阱是以约2×10¹²atoms/cm²的剂量离子注入的。

22、根据权利要求13的方法，其中，所述衬底具有所述第二导电类型，并且所述第一、第二和第三保护阱形成来从所述半导体衬底的顶表面分别向所述第一、第二和第三深阱延伸。

23、根据权利要求22的方法，其中，所述半导体衬底包括N型掺杂剂，并且连接到衬底电源电压VDD_sub。

24、根据权利要求13的方法，其中，所述半导体衬底具有所述第一导电类型，并且所述第一、第二和第三保护阱形成为从所述半导体衬底顶表面在约0.5到约2μm的范围内的深度。

25、根据权利要求24的方法，其中，所述半导体衬底包括P型掺杂剂，并且连接到接地电压。