CN1874143A - 振荡电路 - Google Patents

Abstract

一种振荡电路。使用LC振荡器生成两个有90°的相位差的振荡信号的振荡电路不利于集成化。作为原振荡器(20)，不是使用LC振荡器而是使用由4级的插补型延迟电路(16)构成的差动式环形振荡器。原振荡器的振荡频率设定为f/2。作为原振荡器的各级的输出，得到对于基准相位具有45(k－1)°的相位差的中间信号S(k)。倍增电路(22)由混频器(MX1、MX2)生成S(2)和S(4)的积信号。该积信号以cos(ft/2)振动，并基于该信号生成输出信号(Vout1)。倍增电路(24)由混频器(MX3、MX4)生成S(1)和S(3)的积信号。该积信号以cos(ft/2+π/2)振动，并基于该信号生成输出信号(Vout2)。作为频率f且互相有90°相位差的振荡信号，输出(Vout1、Vout2)。

Description

振荡电路

技术领域

本发明涉及生成两个有90°的相位差的输出信号的振荡电路。

背景技术

通常，接收机使用本机振荡器生成的本机信号，将无线频率的接收信号下变频到规定的中频f_IF。例如，在接收频率f_A的广播站A时，本机振荡器生成满足f_A-f_LO＝f_IF的频率的f_LO的本机信号。这里，该本机信号将满足f_LO-f_B＝f_IF的频率f_B的接收信号也变换到中频f_IF。因此，在与该频率f_B对应的位置存在其它的广播站B的信号时，引起广播站B也覆盖在广播站A上被接收的现象。这里的广播站B的接收被称作镜像(image)接收。

此外，也存在无线频率的接收信号中混频与其相同频率的本机信号，直接变频为与人的可听区域对应的低频信号的直接变频(direct conversion)方式。在该方式中，不经由中频，电路结构变得简单。

另外，为了构成用于除去上述镜像的镜像抑制混频器，需要互相具有π/2弧度[rad]、即90°的相位差的本机信号。此外，即使在使用对I/Q合成信号进行解调的混频器进行直接变频的情况下，也需要具有90°的相位差的本机信号。

以往，通常的接收机中采用的一个方法是，通过将LC振荡器信号进行二分频来得到互相具有90°的相位差的信号的方法。图4是说明该方法的示意时序图。二分频电路基于与LC振荡器信号对应的频率的信号SG，生成在其上升沿进行反转的信号SG2和在下降沿进行反转的信号SG2’。这样，得到互相具有90°的相位差的信号SG2、SG2’。

该方法由LC振荡器生成希望的频率的2倍的频率。这里，在使振荡器的振荡频率与本机信号相同的情况下，本机信号的频率与强度强的输入信号联动而摆动的结果，直接变频变得困难。生成上述2倍的频率的方法在不产生该问题这一方面，对直接变频有利。

以往的得到具有90°的相位差的信号的其它的方法是使用RC滤波器将LC振荡器信号移相的方法。该方法由RC滤波器构成高通滤波器(HPF)以及低通滤波器(LPF)。通过HPF，输出信号的相位对于截止频率的输入信号超前45°，而另一方面，通过LPF相反地产生45°的延迟。因此，通过将LC振荡器信号输入将截止频率设定为其频率的HPF、LPF，作为两滤波器的输出信号，得到互相具有90°的相位差的信号。

将上述LC振荡器信号二分频的结构适于直接变频，同时通过将构成LC振荡器的电容器由可变电容器等构成而可以改变振荡频率，因此可以在宽频带下得到90°的相位差的信号。但是，存在LC振荡器不适于构成为半导体集成电路的问题点。特别为了进行电视等宽频带下的接收，需要多个LC振荡器，难以内置于LSI芯片。

此外，使用上述RC滤波器的结构存在90°相位差信号的频率受RC滤波器的截止频率的限制、成为窄频带的缺陷。进而，在该结构中，由于LC振荡器的振荡频率与接收频率一致，因此也存在不适合直接变频的问题。此外，仍然存在不适于集成化的问题。

发明内容

本发明为了解决上述问题点而完成，其目的在于提供一种振荡电路，集成化容易而且也适于直接变频，而且在宽频带得到90°相位差的信号。

本发明的振荡电路以频率f生成相位互相仅差π/2弧度的两个第一输出信号以及第二输出信号，具有：原振荡器，是以频率f/n(n是大于等于2的整数)进行振荡的环形振荡器，从设在振荡环中的4n个节点输出对于基准相位有(k-1)π/2n弧度的相位差的4n个中间信号S(k)(k是1≤k≤4n的整数)；第一倍增部，生成与n个所述中间信号S(k_1j)(j是1≤j≤n的整数，各k_1j是从1到4的任意的整数)的积对应的第一混频信号，并基于该第一混频信号生成所述第一输出信号；以及

第二倍增部，生成与满足下式

[算式1]

$\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{k}_{2j}=\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{k}_{1j}+n$

的k_2j对应的n个所述中间信号S(k_2j)的积相对应的第二混频信号，并基于该第二混频信号生成所述第二输出信号。

在其它本发明的振荡电路中，所述k_1j是小于等于2n-1的n个奇数，所述k_2j是小于等于2n的n个偶数。

而且在其它本发明的振荡电路中，所述原振荡器是由2n级的差动式反转放大器构成的差动式环形振荡器，所述中间信号是所述各差动式反转放大器的输出信号。

在其它本发明的振荡电路中，所述第一倍增部基于来自第(2j-1)级的所述差动式反转放大器各自的n个差动输出的积，生成所述第一混频信号，所述第二倍增部基于来自第2j级的所述差动式反转放大器各自的n个差动输出的积，生成所述第二混频信号。

而且其它本发明的振荡电路是所述n为2的振荡电路，所述第一倍增部具有：两个第一混频器，是分别具有两个输入端子的互相共用的电路结构，将第一级以及第三级的所述差动式反转放大器各自的所述差动输出混频；以及第一加法器，从所述两个第一混频器各自被输入所述第一混频信号，通过它们的加法合成而生成并输出所述第一输出信号，所述第二倍增部具有：两个第二混频器，是分别具有两个输入端子的互相共用的电路结构，将第二级以及第四级的所述差动式反转放大器各自的所述差动输出混频；以及第二加法器，从所述两个第二混频器各自被输入所述第二混频信号，通过它们的加法合成而生成并输出所述第二输出信号，所述两个第一混频器被在互相相反的输入端子分别输入所述第一级以及所述第三级的所述差动式反转放大器的所述差动输出，所述两个第二混频器被在互相相反的输入端子分别输入所述第二级以及所述第四级的所述差动式反转放大器的所述差动输出。

其它本发明的振荡电路中，所述第一级或所述第三级的所述差动式反转放大器的其中一个的所述差动输出被反转极性后输入所述两个第一混频器的其中一个，所述第二级或所述第四级的所述差动式反转放大器的其中一个的所述差动输出被反转极性后输入所述两个第二混频器的其中一个，所述两个所述第一混频器的其中一个的所述第一混频信号被反转极性后输入所述第一加法器，所述两个所述第二混频器的其中一个的所述第二混频信号被反转极性后输入所述第二加法器。

根据本发明，原振荡器以作为目标的输出频率f的1/n倍的频率进行振荡。从构成原振荡器的环形振荡器的振荡环中设置的4n个节点取出n个中间信号，并将它们混频，从而得到作为n倍增信号的频率f的混频信号。在各节点间，中间信号具有等间隔的相位偏移，根据混频的中间信号的组合方法，可以得到互相具有90°相位差的两个输出信号。根据本发明，由于输出频率f和原振荡器的频率有所不同，因此在构成使用本振荡电路的输出作为本机信号的直接变频接收电路的情况下，本机信号的频率与强度强的输入信号联动而摆动的情况被抑制。即，本发明的振荡电路适于直接变频。此外，即使在输出频率f高的情况下，环形振荡器的振荡频率低于该频率即可，所以环形振荡器的结构容易。通过改变环形振荡器的振荡频率，本振荡电路的两个输出信号保持着90°的相位差的状态下，振荡频率f变化。即，可以在宽频带得到90°相位差的输出信号。此外，通过不使用集成化困难的LC振荡器而使用集成化容易的环形振荡器作为原振荡器，本振荡电路容易集成化。

附图说明

图1是说明作为本发明的基础的电压控制型振荡电路的示意结构图。

图2是实施方式的振荡电路的概略方框图。

图3是表示实施方式的电流控制型振荡电路的结构的电路图。

图4是说明通过将LC振荡器信号二分频而得到互相具有90°的相位差的信号的方法的示意时序图。

符号说明

4、16插补型延迟电路，6电流控制型振荡电路，8PLL，10基准信号源，12LPF，14振荡频率控制电路，20原振荡器，22、24倍增电路，MX1、MX2、MX3、MX4混频器，SM1、SM2加法器。

具体实施方式

[基本的结构例]

图1是说明作为本发明的基础的电压控制型振荡电路的示意结构图。该电压控制型振荡电路是将插补型延迟电路4例如连接了4级的差动式环形振荡器。插补型延迟电路4是差动式反转放大器，如图1所示，在以偶数级构成环形振荡器的情况下，在插补型延迟电路4相互间的连接中的一处，以相位不反转来连接前级的差动输出和次级的差动输入，在剩余处，以进行反转来连接。另外在图1的结构中，在第4级的插补型延迟电路4-4和第1级的插补型延迟电路4-1之间以不反转相位而被连接。

以对插补型延迟电路4-1的非反转输入端子的输入信号的相位作为基准相位的情况下的各级的输出信号的相位δ如图1所示。具体来说，插补型延迟电路4-1的非反转输出端子(正输出端子)、反转输出端子(负输出端子)的相位δ分别为45°、225°，接着，插补型延迟电路4-2的正输出端子、负输出端子的相位δ分别为270°、90°，插补型延迟电路4-3的正输出端子、负输出端子的相位δ分别为135°、315°，插补型延迟电路4-4的正输出端子、负输出端子的相位δ分别为0°、180°。

这样，插补型延迟电路4的输出信号的相位取各偏移45°的8种值。因此，考虑将它们中互相差90°相位的信号作为本机信号取出，并用于接收电路。但是，使用该本机信号进行直接变频时，环形振荡器的振荡频率和本机信号的频率一致，因此本机信号的频率容易与强度强的接收信号联动摆动。因此，这种1倍振荡的结构不适于直接变频。

另外，例如，通过将环形振荡器的振荡频率设定为需要的本机信号的频率f的2倍，将由环形振荡器生成的频率2f的信号进行二分频而生成本机信号的结构，可以避免该问题。但是，由于难以构成以高频率稳定振荡的环形振荡器，因此在需要的本机信号的频率高的情况下，存在难以使用该2倍振荡的结构的问题。

[实施方式]

以下，基于附图说明本发明的实施的方式(以下称作实施方式)。

图2是本振荡电路的概略方框图。该振荡电路包含以下部件而构成：电流控制型振荡电路6、锁相环电路(PLL：Phase Locked Loop)8、基准信号源10、低通滤波器(LPF：Low Pass Filtert)12、振荡频率控制电路14，例如，输出接收电路等中用作本机信号的频率f且互相相位差90°的输出信号Vout1、Vout2。

电流控制型振荡电路6包含多级连接了差动式的插补型延迟电路16的差动式环形振荡器，并输出本振荡电路的输出信号Vout1、Vout2，该插补型延迟电路16根据振荡频率控制电路14输出的电流可变地控制从输入端对输出端的信号传递时间。

PLL8生成并输出与电流控制型振荡电路6内的环形振荡器输出的振荡信号Vosc和基准信号源10输出的基准信号的相位差对应的振荡频率控制电压Vtune。Vtune被具有规定的时间常数的LPF12进行平滑，并被输入振荡频率控制电路14。

振荡频率控制电路14是差动放大电路，根据Vtune和规定的基准电压Vc之差，变化两个输出电路Ia、Ib的相互的比例。这些电流Ia、Ib分别被供给到构成电流控制型振荡电路6的插补型延迟电路16。

这里，插补型延迟电路16具有与差动输入端子和差动输出端子之间互相并联地构成的高速总线以及低速总线。例如，电流Ib作为插补型延迟电路16的低速总线的差动放大电路的电流源，而电流Ia作为插补型延迟电路16的高速总线的差动放大电路的电流源。随着Vtune下降而Ia增加，在插补型延迟电路16中并联连接的高速总线以及低速总线中，高速总线上的信号传递成为优势，信号传递时间减少，可以消除Vosc的相位延迟。另一方面，随着Vtune上升而Ib增加，低速总线上的信号传递成为优势，信号传递时间增加，可以消除Vosc的相位超前。

在本振荡电路中，基准信号源10的频率被设定为作为目标的输出信号Vout1、Vout2的频率f的1/2，相应于此，由插补型延迟电路16构成的环形振荡器的振荡频率也被控制为f/2。

图3是表示电流控制型振荡电路6的结构的电路图。电流控制型振荡电路6包括作为被控制为振荡频率f/2的环形振荡器的原振荡器20和两个倍增电路22、24。

原振荡器20由4级的插补型延迟电路16构成，是与上述图1的环形振荡器同样的结构。插补型延迟电路16是差动式，从对应于8个输出端子设置的输出节点取出振荡环中的中间信号S(k)(k是1≤k≤8的整数)。这里，中间信号S(k)是对于基准相位具有(k-1)π/4[rad]、即45(k-1)°的相位差的信号。此后，将与第i级的插补型延迟电路16的正输出端子、负输出端子对应设置的输出节点分别表示为N_i+、N_i-，将从它们取出的信号表示为V_i+、V_i-。例如，在以插补型延迟电路16-1的非反转输入端子的振荡信号的相位作为基准相位的情况下，从输出节点N₁₊、N_1-各自取出S(2)、S(6)，从N₂₊、N_2-各自取出S(7)、S(3)，从N₃₊、N_3-各自取出S(4)、S(8)，从N₄₊、N_4-各自取出S(1)、S(5)。

倍增电路22包括分别生成与插补型延迟电路16-1的差动输出和插补型延迟电路16-3的差动输出之积对应的信号的两个混频器MX1、MX2，以及将这些MX1、MX2的输出加法合成并输出Vout1的加法器SM1。另一方面，倍增电路24包括分别生成与插补型延迟电路16-2的差动输出和插补型延迟电路16-4的差动输出之积对应的信号的两个混频器MX3、MX4，以及将这些MX3、MX4的输出加法合成并输出Vout2的加法器SM2。

各混频器MX1～MX4例如是根据两个差动输入而生成一个差动输出的双重平衡调制器，具体可以由吉尔伯特(Gilbert)混频器构成。该混频器具有输入输入信号的端子(第一输入端子)和输入开关信号的端子(第二输入端子)，并输出对它们输入的信号之积。第一输入端子和第二输入端子在电路结构上非对称，对于对各自的输入信号的负载有所不同。因此，各倍增电路22、24分别具有两个混频器，连接中间信号的输出节点和混频器的输入端子，使得对于一个混频器的两个输入和对于另一个混频器的两个输入互相相反。由此，将对于插补型延迟电路16的各级的负载均等化，从而实现了各级的相位δ的变化量的均等化。

具体来说，倍增电路22将差动信号(V₁₊-V_1-)输入到MX1的第一输入端子以及MX2的第二输入端子，将差动信号(V₃₊-V_3-)输入到MX1的第二输入端子以及MX2的第一输入端子。

这里，两个差动信号(V₁₊-V_1-)以及(V₃₊-V_3-)的其中一个被反转极性后输入到MX1、MX2的其中一个。例如，在图3所示的结构中，在MX1的第一输入端子和MX2的第二输入端子，(V₁₊-V_1-)极性相反而被输入。因此，MX1的输出信号和MX2的输出信号基本上为极性互相反转的关系的信号。这两个输出信号被作为加法器SM1的差动输入。此时，这两个输出信号的一个被反转输入，SM1输出与2(V₁₊-V_1-)(V₃₊-V_3-)对应的信号Vout1。根据该结构，例如，可以期待与输入信号无关，MX1、MX2的输出信号中可能产生的DC偏置分量由SM1的输出抵消并减少。

倍增电路24的结构也基本上与倍增电路22同样。为慎重起见，在具体叙述时，倍增电路24将差动信号(V₄₊-V_4-)输入到MX3的第一输入端子以及MX4的第二输入端子，将差动信号(V₂₊-V_2-)输入到MX3的第二输入端子以及MX4的第一输入端子。在该情况下，在MX3的第一输入端子和MX4的第二输入端子，(V₄₊-V_4-)被极性相反地输入。MX3的输出信号和MX4的输出信号作为加法器SM2的差动输入。此时，这两个输出信号的一个被反转输入，SM2输出与2(V₂₊-V_2-)(V₄₊-V_4-)对应的信号Vout2。

例如，将时刻用t表示，S(1)为sin(ft/2)的情况下，

V₁₊-V_1-＝2sin(ft/2+π/4)

V₂₊-V_2-＝2sin(ft/2+π/2)

V₃₊-V_3-＝2sin(ft/2+3π/4)

V₄₊-V_4-＝2sin(ft/2)。

通过使用三角函数的积和公式，SM1的输出信号Vout1以及SM2的输出信号Vout2分别由下式提供。

Vout1＝-2cos(ft/2)

Vout2＝-2cos(ft/2+π/2)

这样，作为本振荡电路的输出信号Vout1、Vout2，从电流控制型振荡电路6输出分别具有将原振荡器20的振荡频率f/2进行了2倍增的频率f且互相差90°相位的信号。

在上述结构中，原振荡器20由4级的插补型延迟电路16构成，是以f/2振荡的环形振荡器，但作为一般由2n级(n是大于等于2的整数)的插补型延迟电路16构成并以f/n振荡的环形振荡器，也可以得到分别具有频率f且互相差90°相位的输出信号Vout1、Vout2。在该情况下，可以从原振荡器20中设置的输出节点取出分别对于基准相位具有(k-1)π/2n[rad]的相位差的4n个中间信号S(k)。取出它们中n个S(k_1j)(j是1≤j≤n的整数，各k_1j是从1到4n的任意的整数)，使用混频器生成与它们的积对应的第一混频信号Vmx1，另一方面，取出满足下面的(1)式

[算式3]

$\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{k}_{2j}=\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{k}_{1j}+n...\left(1\right)$

的k_2j所对应的n个中间信号S(k_2j)，使用混频器生成与它们的积对应的第二混频信号Vmx2。这些Vmx1和Vmx2为分别具有频率f、互相相位差90°的信号，可以使用其得到Vout1、Vout2。例如，在n＝3的情况下，Vmx1可以根据S(1)、S(5)、S(9)生成，Vmx2可以根据S(2)、S(6)、S(10)生成。这里，如上所述，优选使构成原振荡器20的插补型延迟电路16的各级的负载均等的结构。作为这样的结构的一例，设置与将S(1)、S(5)、S(9)混频的混频电路同样的混频电路将S(3)、S(7)、S(11)混频而生成混频信号Vmx1’，设置与将S(2)、S(6)、S(10)混频的混频电路同样的混频电路将S(4)、S(8)、S(12)混频，生成混频信号Vmx2’。由于对于正弦波为

Vmx1’＝-Vmx1

Vmx1’＝-Vmx2，

所以分别使用加法器生成(Vmx1-Vmx1’)、(Vmx2-Vmx2’)，将它们分别作为Vout1、Vout2。通过该结构，对于所有12个中间信号，即对于各输出节点连接混频电路作为负载，可以在插补型延迟电路16各级实现相位差的均等化。

另外，混频的S(k_1j)以及S(k_2j)的选择方法只要满足式(1)则具有任意性。例如，作为对于n＝2的S(k_1j)以及S(k_2j)的一个的选择方法，有图3所示的结构。在该结构中，MX1、MX2的输入信号是作为S(2)的V₁₊和成为其反转信号的V_1-的差的(V₁₊-V_1-)，以及作为S(4)的V₃₊和成为其反转信号的V_3-的差的(V₃₊-V_3-)，倍增电路22实质上基于2n以下的n个第偶数个的中间信号的S(2)以及S(4)的混频而生成Vout1。同样，倍增电路24实质上基于2n-1以下的n个第奇数个中间信号的S(1)以及S(3)的混频，生成Vout2。

对于n＝2的S(k_1j)以及S(k_2j)的其它的选择方法是，将对于MX1的两个输入信号都作为对应于S(2)的信号，将对于MX2的两个输入信号都作为对应于S(4)的信号，将对于MX3的两个输入信号都作为对应于S(3)的信号，将对于MX4的两个输入信号都作为对应于S(1)的信号。具体来说，在图3所示的电路结构中，作为对MX1的两个差动输入，输入作为S(2)的V₁₊和成为其反转信号的V_1-之差，作为对MX2的两个差动输入，输入作为S(4)的V₃₊和成为其反转信号的V_3-之差，作为对MX3的两个差动输入，输入作为S(3)的V₂₊和成为其反转信号的V_2-之差，作为对MX4的两个差动输入，输入作为S(1)的V₄₊和成为其反转信号的V_4-之差。

此外，上述结构是由差动式的环形振荡器构成原振荡器20的结构，但原振荡器20也可以由4n级的单端型的环形振荡器构成。在该情况下，与构成各级的倒相器的输出端子对应设置输出节点，取出4n个中间信号S(k)。

Claims (6)

1.一种振荡电路，生成两个频率f且相位互相仅差π/2弧度的第一输出信号以及第二输出信号，其特征在于，该振荡电路具有：

原振荡器，是以频率f/n(n是大于等于2的整数)进行振荡的环形振荡器，从设在振荡环中的4n个节点输出对于基准相位有(k-1)π/2n弧度的相位差的4n个中间信号S(k)(k是1≤k≤4n的整数)；

第一倍增部，生成与n个所述中间信号S(k_1j)(j是1≤j≤n的整数，各k_1j是从1到4的任意的整数)的积对应的第一混频信号，并基于该第一混频信号生成所述第一输出信号；以及

第二倍增部，生成与满足下式

[算式1]

$\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{k}_{2j}=\underset{j=1}{\overset{n}{\mathrm{\Σ}}}{k}_{1j}+n$

的k_2j对应的n个所述中间信号S(k_2j)的积相对应的第二混频信号，并基于该第二混频信号生成所述第二输出信号。

2.如权利要求1所述的振荡电路，其特征在于，

所述k_1j是小于等于2n-1的n个奇数，

所述k_2j是小于等于2n的n个偶数。

3.如权利要求1或权利要求2所述的振荡电路，其特征在于，

所述原振荡器是由2n级的差动式反转放大器构成的差动式环形振荡器，

所述中间信号是所述各差动式反转放大器的输出信号。

4.如权利要求3所述的振荡电路，其特征在于，

所述第一倍增部基于来自第(2j-1)级的各个所述差动式反转放大器的n个差动输出之积，生成所述第一混频信号，

所述第二倍增部基于来自第2j级的各个所述差动式反转放大器的n个差动输出的积，生成所述第二混频信号。

5.如权利要求4所述的振荡电路，其特征在于，

所述振荡电路是所述n为2的振荡电路，

所述第一倍增部具有：

两个第一混频器，是分别具有两个输入端子的互相共用的电路结构，将第一级以及第三级的所述差动式反转放大器各自的所述差动输出进行混频；以及

第一加法器，从所述两个第一混频器分别被输入所述第一混频信号，通过它们的加法合成而生成并输出所述第一输出信号，

所述第二倍增部具有：

两个第二混频器，是分别具有两个输入端子的互相共用的电路结构，将第二级以及第四级的所述差动式反转放大器各自的所述差动输出进行混频；以及

第二加法器，从所述两个第二混频器分别被输入所述第二混频信号，通过它们的加法合成而生成并输出所述第二输出信号，

所述两个第一混频器在互相相反的输入端子被分别输入所述第一级以及所述第三级的所述差动式反转放大器的所述差动输出，

所述两个第二混频器在互相相反的输入端子被分别输入所述第二级以及所述第四级的所述差动式反转放大器的所述差动输出。

6.如权利要求5所述的振荡电路，其特征在于，

所述第一级或所述第三级的所述差动式反转放大器的其中一个的所述差动输出被反转极性后输入到所述两个第一混频器的其中一个，

所述第二级或所述第四级的所述差动式反转放大器的其中一个的所述差动输出被反转极性后输入到所述两个第二混频器的其中一个，

所述两个所述第一混频器的其中一个的所述第一混频信号被反转极性后输入到所述第一加法器，

所述两个所述第二混频器的其中一个的所述第二混频信号被反转极性后输入到所述第二加法器。

Images