CN1869721A - 芯片信息管理方法、芯片信息管理系统和芯片信息管理程序 - Google Patents
芯片信息管理方法、芯片信息管理系统和芯片信息管理程序 Download PDFInfo
- Publication number
- CN1869721A CN1869721A CNA2006100918201A CN200610091820A CN1869721A CN 1869721 A CN1869721 A CN 1869721A CN A2006100918201 A CNA2006100918201 A CN A2006100918201A CN 200610091820 A CN200610091820 A CN 200610091820A CN 1869721 A CN1869721 A CN 1869721A
- Authority
- CN
- China
- Prior art keywords
- defective addresses
- chip
- chip information
- semi
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 58
- 230000002950 deficient Effects 0.000 abstract description 240
- 239000004065 semiconductor Substances 0.000 description 110
- 238000003860 storage Methods 0.000 description 95
- 235000012431 wafers Nutrition 0.000 description 40
- 230000007547 defect Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 20
- 238000006073 displacement reaction Methods 0.000 description 15
- 238000009826 distribution Methods 0.000 description 12
- 238000004458 analytical method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- VVNRQZDDMYBBJY-UHFFFAOYSA-M sodium 1-[(1-sulfonaphthalen-2-yl)diazenyl]naphthalen-2-olate Chemical compound [Na+].C1=CC=CC2=C(S([O-])(=O)=O)C(N=NC3=C4C=CC=CC4=CC=C3O)=CC=C21 VVNRQZDDMYBBJY-UHFFFAOYSA-M 0.000 description 4
- 239000000945 filler Substances 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004321 preservation Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 244000287680 Garcinia dulcis Species 0.000 description 1
- 101150064138 MAP1 gene Proteins 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Abstract
通过用冗余字线置换具有缺陷地址的字线，信息保持在字线和冗余字线之间的关系中。换言之，信息保持在置换规则中。使用这种布置，诸如批号、所述批量之内的晶片号以及所述晶片之内的芯片位置之类的信息能够保持在芯片中，而根本不会增加芯片面积，并且不使用大数据库。
Description
技术领域
本发明涉及芯片信息管理方法、芯片信息管理系统和芯片信息管理程序。具体地，本发明涉及具有冗余存储单元阵列以保存缺陷地址的半导体芯片的芯片信息管理方法、芯片信息管理系统和芯片信息管理程序。
背景技术
诸如DRAM(动态随机存取存储器)之类的半导体芯片通过前端过程中的扩散处理在晶片单元中制造。前端过程中获得的半导体晶片被划分，以在后过程中产生许多半导体芯片，如众所周知的那样。因此，为了以较低的成本制造一个半导体芯片，重要的是增加从一个半导体晶片获得的半导体芯片的数目，并且改善获得的半导体芯片的生产率。
通过减少芯片面积的尺寸和增加半导体晶片的尺寸，能够实现从一个半导体晶片获得的半导体芯片的数目的增加。通过在前端过程的许多步骤尽可能地排除降低生产率的各种因素，能够实现半导体芯片的生产率的改善。
存在许多降低生产率的复杂因素，并且并不总是易于查明这些因素。然而，在半导体晶片被分成半导体芯片之前的晶片状态下，取决于降低芯片生产率的因素，存在发生缺陷的位置特征。例如，缺陷集中在半导体晶片的外围，或者缺陷集中在半导体晶片的一侧，或者合格与故障每隔一个芯片重复。这些特征成为发现降低生产率的因素的重要线索。
然而，尽管在分成芯片之前的晶片状态下确定缺陷发生的位置相对容易，但是在晶片通过切片被分成单独的芯片之后确定这个位置就相当困难。为了获得关于晶片上缺陷发生位置的信息，有必要在晶片被切片之前对每个半导体芯片执行各种运行测试。这导致增加了芯片的制造成本。
在切片之前的状态下正常的半导体芯片在切片之后也会变成有缺陷的。在这种情况下，获得关于晶片上缺陷发生位置的信息基本上是不可能的。
为了解决上述问题，日本专利号3,555,859披露了由本发明的发明人提议的以下系统。
在数据库中存储由冗余存储单元阵列置换的半导体芯片中发生的缺陷的地址。使用这种布置，即使在晶片被分成单独的半导体芯片之后，也能够获得有关晶片的位置信息。
当诸如DRAM之类的半导体存储器中存在缺陷芯片的许多地址时，通过用冗余存储单元置换对应于缺陷地址的存储单元，能够保存缺陷地址。因为每一个半导体芯片都保存许多缺陷地址，所以已被置换的缺陷地址的分布能够以高概率被认为对于相应的半导体芯片是特定的。
将注意力集中在这一点上，通过在对晶片进行切片之前将每个确定的半导体芯片的缺陷地址存储到数据库中，并且读取已通过登记置换的芯片的缺陷地址，日本专利号3,555,859中披露的技术使得可以获得有关晶片的位置信息。
如上所述，根据日本专利公布号3,555,859中披露的方法，在数据库中存储缺陷地址的分布，从而使得可以获得有关晶片的位置信息，而不用向半导体芯片添加专用电路。因此，有利于不增加芯片的面积。
然而，日本专利号3,555,859中披露的方法具有的问题在于，数据库与半导体芯片的生产的数目成比例地变大。因此，尽管这个问题对于少量生产的一定种类的芯片没有如此严重，但是对于大量生产的半导体芯片种类，数据库变得巨大。巨大的数据库使得难以共享信息。进而，因为芯片需要从巨大的数据库之中确定，所以搜索时间变长，因此，不能总是有效地获得有关晶片的位置信息。
根据日本专利号3,555,859中披露的方法，基于缺陷地址的分布确定单独的半导体芯片。因此，当某个半导体芯片的缺陷地址的分布碰巧和其他半导体芯片的完全相同时，变得难以在所述两个半导体芯片之间区别。
发明内容
因此，本发明的目的就是提供芯片信息管理方法、芯片信息管理系统以及这种方法或这种系统中要用的芯片信息管理程序，其能够使每个半导体芯片具有诸如有关晶片的位置信息之类的芯片信息，并且能够读取这种信息，而不增加芯片面积并且不使用大数据库。
本发明的另一个目的是提供芯片信息管理方法、芯片信息管理系统以及这种方法或这种系统中要用的芯片信息管理程序，其即使当存在缺陷地址的分布完全相同的多个半导体芯片时，也能够从每个半导体芯片获得诸如有关晶片的位置信息之类的芯片信息。
通过用于将芯片信息存储到半导体芯片自己中的芯片信息管理方法，能够完成本发明的上述以及其他目的，所述半导体芯片包括：存储单元阵列，其具有多个存储单元；多个缺陷地址存储电路，所述缺陷地址存储电路中的每一个都能够存储缺陷地址；以及冗余存储单元阵列，其能够置换对应于缺陷地址存储电路中存储的缺陷地址的存储单元，所述芯片信息管理方法包含：第一步，检测多个缺陷地址；第二步，基于要被存储的芯片信息，确定所述多个缺陷地址和存储所述缺陷地址的多个缺陷地址存储电路之间的关系；以及第三步，基于在所述第二步骤确定的关系，将缺陷地址存储在相应的缺陷地址存储电路中。
通过用于获得半导体芯片中存储的芯片信息的芯片信息管理方法，同样能够完成本发明的上述以及其他目的，所述半导体芯片包括：存储单元阵列，其具有多个存储单元；多个缺陷地址存储电路，所述缺陷地址存储电路中的每一个都能够存储缺陷地址；以及冗余存储单元阵列，其能够置换对应于缺陷地址存储电路中存储的缺陷地址的存储单元，所述芯片信息管理方法包含：第一步，通过登记测试读取多个缺陷地址存储电路中存储的地址；第二步，通过分析在哪些缺陷地址存储电路中存储哪些地址，确定冗余存储单元阵列的置换规则；以及第三步，基于确定的置换规则，确定芯片信息。
根据本发明的一个方面的芯片信息管理系统包括：芯片信息获得单元，其获得半导体芯片的芯片信息；以及置换规则确定单元，其确定半导体芯片中包括的多个缺陷地址要被存储到其中的半导体芯片的缺陷地址存储电路，其中，基于芯片信息获得单元获得的芯片信息，置换规则确定单元区分按照多个缺陷地址存储电路的布局顺序的缺陷地址的大小相互关系。
根据本发明的另一个方面的芯片信息管理系统包含：登记单元，其通过登记测试读取半导体芯片的缺陷地址；以及分析单元，其分析登记单元读出的缺陷地址以及存储缺陷地址的半导体芯片之内的缺陷地址存储电路的布局顺序之间的关系，其中，通过参考这样的数据表，所述数据表显示了根据半导体芯片之内的冗余存储单元阵列的置换规则和相应信息之间的关系，分析单元从分析的关系中确定芯片信息。
根据本发明的一个方面的芯片信息管理程序使计算机执行：第一步，获得半导体芯片的芯片信息；以及第二步，确定半导体芯片中包括的多个缺陷地址要被存储到其中的半导体芯片的缺陷地址存储电路，其中，在所述第二步骤，基于所述芯片信息，区分按照多个缺陷地址存储电路的布局顺序的缺陷地址的大小相互关系。
根据本发明的另一个方面的芯片信息管理程序使计算机执行：第一步，通过登记测试读取半导体芯片之内的缺陷地址存储电路中存储的地址；以及第二步，分析所述地址和存储所述地址的缺陷地址存储电路的布局顺序之间的关系，其中，在所述第二步骤，通过参考这样的数据表，所述数据表显示了根据半导体芯片之内的冗余存储单元阵列的置换规则和相应信息之间的关系，从分析的关系中确定芯片信息。
根据本发明的一个方面，提供了芯片信息管理方法、芯片信息管理系统和芯片信息管理程序，其通过仅仅参考这样的数据表，所述数据表将信息分配给缺陷地址和存储这些缺陷地址的缺陷地址存储电路之间的关系，使得可以在半导体芯片上存储预期信息。
根据本发明的另一个方面，提供了芯片信息管理方法、芯片信息管理系统和芯片信息管理程序，其通过仅仅参考这样的数据表，所述数据表将信息分配给缺陷地址和存储这些缺陷地址的缺陷地址存储电路之间的关系，使得可以从半导体芯片中获得预期信息。
如上面解释的那样，根据本发明，使用了这样的数据表，所述数据表将信息分配给缺陷地址和存储这些缺陷地址的缺陷地址存储电路之间的关系。因此，没有必要向半导体芯片添加存储各种芯片信息的专用电路。所以，芯片面积的尺寸根本不增加。因为没有使用存储每个半导体芯片的特定信息的数据库，所以能够使要用的数据表的数据量非常小。即使当存在缺陷地址的分布完全相同的多个半导体芯片时，这些半导体芯片也能够具有相互不同的信息。
附图说明
通过结合附图参考本发明的以下详细说明，本发明的上述以及其他的目的、特征和优点将会变得更加明显，其中：
图1是显示能够应用本发明的半导体芯片的关键元件的方框图；
图2是分别显示当图1中显示的半导体芯片为DRAM时存储单元阵列和冗余存储单元阵列的构造的电路图；
图3是显示图1中显示的缺陷地址存储电路组的详细电路构造的一个例子的电路图；
图4是显示当图1中显示的预定缺陷地址存储电路检测到缺陷地址时的操作的时间图；
图5是显示缺陷地址的可分配组合的表；
图6A是按照图5中显示的置换规则1的置换状态的示意图；
图6B是按照图5中显示的置换规则2的置换状态的示意图；
图6C是按照图5中显示的置换规则3的置换状态的示意图；
图7是显示置换规则和分配字符之间的关系的一个例子的表；
图8是显示根据本发明优选实施例的芯片信息管理系统的构造的方框图；
图9是显示形成一部分的芯片信息记录系统或芯片信息获得系统的计算机的构造的方框图；
图10是用于解释芯片信息记录方法的流程图；
图11是步骤S13的选择操作的一个例子的概念图；
图12是步骤S13的选择操作的另一个例子的概念图；
图13是用于解释芯片信息获得方法的流程图；
图14是显示通过延长刷新周期增加缺陷地址的方法的一个例子的流程图；
图15是通过在多个子组中存储相同的缺陷地址来提供冗余的方法的说明图；
图16是用于解释当以图15中显示的方法保持信息时获得芯片信息的方法的流程图；
图17是具有被分成多个子阵列的存储单元阵列的半导体芯片的构造的示意图；
图18是缺陷地址存储电路的另一个电路构造图；以及
图19是图18中显示的熔线电路的电路图。
具体实施方式
在详细解释本发明的优选实施例之前，先在下面解释能够应用本发明的半导体芯片的概要构造和本发明的原理。
图1是显示能够应用本发明的半导体芯片的关键元件的方框图。
如图1所示，能够应用本发明的半导体芯片100至少包括：存储单元阵列110，其包括多个存储单元；冗余存储单元阵列120，其保存缺陷地址；缺陷地址存储电路组130，其存储缺陷地址；以及解码器190，其访问存储单元阵列110和冗余存储单元阵列120。
这种半导体芯片100能够是DRAM和存储器逻辑集成芯片。半导体芯片100具有这样的功能：基于从地址终端ADD供应的地址信号，访问存储单元阵列110中包括的预定存储单元。在读操作中，半导体芯片100向数据终端DQ输出访问的存储单元中存储的数据。在写操作中，半导体芯片100将从终端DQ供应的数据存储到访问的存储单元中。
图2是分别显示当半导体芯片100为DRAM时存储单元阵列110和冗余存储单元阵列120的构造的电路图。
如图2所示，存储单元阵列110具有矩阵构造，其具有相互交叉的多个字线WL1到WLn和多个位线BL1到BLm。存储单元MC布置在每个交叉点处。每个存储单元MC通过MOS晶体管TR和电容器C的串联电路构造。MOS晶体管TR的漏极连接到相应的位线BL1到BLm，并且MOS晶体管TR的栅电极连接到相应的字线WL1到WLn。
使用这种布置，当每个字线WLi变为高电平时，连接到字线WLi的所有存储单元MC的电容器C都连接到相应的位线BL1到BLm。基于从地址终端ADD供应的行地址，行解码器(未显示)控制字线的电平。
另一方面，位线BL1到BLm分别连接到相应的读出放大器SA1到SAm。使用这种布置，读出放大器SA1到SAm在读操作期间放大从存储单元MC读取的信号，并且在写操作期间放大要被写入到存储单元MC中的信号。基于从地址终端ADD供应的列地址，列解码器(未显示)选择读出放大器SA1到SAm中的哪一个应当连接到数据终端DQ。
在预定存储单元MC于具有这种构造的存储单元阵列110中有缺陷的情况下，对应于这个存储单元MC的地址成为缺陷地址。在预定字线WLi具有缺陷的情况下，连接到字线WLi的所有存储单元都变成有缺陷的。因此，对应于这些存储单元MC的所有地址都变成缺陷地址。冗余存储单元阵列120和缺陷地址存储电路组130保存这些缺陷地址。这些保存的缺陷地址能够被认为是正常地址。
如图2所示，冗余存储单元阵列120包括与位线BL1到BLm交叉的多个冗余字线WLR1到WLRx。存储单元(冗余存储单元)MC布置在冗余字线WLR1到WLRx和位线BL1到BLm的每个交叉点处。冗余字线WLR1到WLRx的构造与正常字线WL1到WLn的构造完全相同。
在制造之后即刻的初始状态下，即使当供应任何地址时，也不选择这些冗余字线WLR1到WLRx。然而，通过在缺陷地址存储电路组130中事先存储预定地址，当供应这个地址时，选择缺陷地址存储电路组130分配的预定冗余字线WLRj，而不是选择存储单元阵列110中包括的初始字线WLi。
因此，通过在缺陷地址存储电路组130中事先存储缺陷地址，当供应所述缺陷地址时，访问冗余存储单元阵列120，而不是存储单元阵列110。所以，这个地址能够被当作正常地址处理。
尽管在冗余存储单元阵列120中提供了置换缺陷位线BLi的多个冗余位线，但是在图2中没有显示这些冗余位线。
图3是显示缺陷地址存储电路组130的详细电路构造的一个例子的电路图。图3中显示的电路是用于控制用冗余字线WLR1到WLRx进行的置换的电路。用于控制用冗余位线进行的置换的电路(未显示)也是存在的，但是未在图3中显示，因为这个电路具有与用于控制用冗余字线WLR1到WLRx进行的置换的电路的构造基本上相同的构造。
如图3所示，缺陷地址存储电路组130包括多个缺陷地址存储电路1401到140x。缺陷地址存储电路1401到140x分别对应于冗余字线WLR1到WLRx。
缺陷地址存储电路1401到140x具有在预充电线路LA和放电线路LB之间并联连接的对应于行地址X0，X1，X2，……和反信号/X0，/X1，/X2，……的熔线元件141。N沟道MOS晶体管142串联连接到每个熔线元件141。这些晶体管142的栅电极被供应以行地址X0，X1，X2，……以及这些反信号/X0，/X1，/X2，……。
为了在缺陷地址存储电路140中存储缺陷地址，对应于地址的每一位的两个熔线元件141中的一个断开。例如，当要被存储的地址的位X0为“0”时，对应于X0的熔线元件141断开，并且对应于/X0的熔线元件141未断开。另一方面，在没有存储缺陷地址的缺陷地址存储电路140中，所有的熔线元件都保持在未断开的状态下。
预充电线路LA和放电线路LB分别经由P沟道MOS晶体管143和144连接到电源电势(VDD)。使用这种布置，当定时信号S1变为低电平时，预充电线路LA和放电线路LB由此被预充电到电源电势。放电线路LB经由N沟道晶体管145连接到地电势(GND)。结果，当定时信号S2变为高电平时，放电线路LB被放电到地电势。
图4是显示当预定缺陷地址存储电路140j已检测到缺陷地址时的操作的时间图。
在初始状态下，定时信号S1和S2分别处于低电平。因此，预充电线路LA和放电线路LB两者都被预充电到高电平。检测信号REDj同样被固定到低电平。
当行地址ADD在时间t0变化时，并且同时当定时信号S1在时间t1变为高电平时，预充电操作结束，并且预充电线路LA和放电线路LB两者都变为浮置状态。
当定时信号S2在时间t2变为高电平时，晶体管145接通。因此，放电线路LB的电势变为低电平。在这种情况下，当供应的行地址ADD与缺陷地址存储电路140j中存储的缺陷地址一致时，亦即，当对应于断开的熔线元件141的所有晶体管142都接通时，同时当对应于未断开的熔线元件141的所有晶体管142都断开时，预充电线路LA的电势并不变为低电平，并且维持预充电状态，因为没有在预充电线路LA和放电线路LB之间短路的电通道。
当通过使用延迟元件146延迟定时信号S2而获得的定时信号S3在时间t3变为高电平时，AND电路147的输入变为高电平。因此，作为输出信号的检测信号REDj变为高电平，以便通知检测到缺陷地址。结果，代替应当已被选择的字线WLi，对应于缺陷地址存储电路140j的冗余字线WLRj被激活。
另一方面，当供应的行地址ADD不与缺陷地址存储电路140j中存储的缺陷地址一致时，亦即，当对应于未断开的熔线元件141的晶体管142中的任何一个接通时，预充电线路LA的电势响应放电线路LB到低电平的变化而变为低电平。结果，输出检测信号REDj不变为高电平。
其他缺陷地址存储电路的操作与上述类似。当检测信号RED1到REDx由于检测到缺陷地址而变为高电平时，相应的冗余字线WLR1到WLRx被激活。
上面解释了能够应用本发明的半导体芯片100的概要构造。
下一步解释多个缺陷地址存储电路1401到140x中存储的缺陷地址的大小相互关系。
如上所述，缺陷地址存储电路1401到140x是用冗余字线WLR1到WLRx置换对应于缺陷地址的字线的电路。因此，对于缺陷地址存储电路1401到140x的布局顺序以及这些缺陷地址存储电路中存储的缺陷地址的大小相互关系没有限制。例如，当要在3个缺陷地址存储电路1401到1403(它们以这种顺序布置)中存储缺陷地址a、b和c时，存在6种(3的阶乘(power))分配方法，如图5所示。
假定缺陷地址a、b和c的大小相互关系(在这种情况下为行地址值的大小相互关系)为a＜b＜c。按照图5中显示的“置换规则1”，如图6A所示存储缺陷地址。具体地，对应于缺陷地址a的字线WLa由冗余字线WLR1置换，对应于缺陷地址b的字线WLb由冗余字线WLR2置换，而对应于缺陷地址c的字线WLc则由冗余字线WLR3置换。
类似地，按照图5中显示的“置换规则2”，如图6B所示存储缺陷地址。按照图5中显示的“置换规则3”，如图6C所示存储缺陷地址。尽管在附图中未显示“置换规则4”到“置换规则6”，但是按照这些置换规则中的任何一个，都能够正常地保存有效地址。
当缺陷地址存储电路1401到140x的数目(亦即冗余字线WLR1到WLRx的数目)增加时，可置换组合的数目增加。具体地，存在对应于X的阶乘的巨大数目的组合，所述X为冗余地址存储电路1401到140x的数目。
将注意力集中在这一点上，根据本发明，用于保存缺陷地址的“置换规则”具有关于半导体芯片的信息。尽管对于信息的种类没有特别的限制，但是所述信息能够包括批号、所述批量之内的晶片号以及所述晶片之内的位置。因此，可以知道相应的半导体芯片100是从哪个批量的哪个晶片提取的。进而，还能够知道断开晶片之前半导体芯片100在晶片上的位置。
没有特别限制在缺陷地址存储电路中保持信息的方法。例如，当5个缺陷地址存储电路1401到140x被当作一个组处理时，每个组能够具有一种信息，并且能够存储对应于组数的信息。换言之，当5个缺陷地址存储电路1401到140x被当作一个组处理时，5个缺陷地址存储电路(例如缺陷地址存储电路1401到1405)能够存储120种(亦即5的阶乘)信息中的一种。例如通过将数字0到9、大写字母和小写字母分配给置换规则，如图7所示，能够准备120种信息。因此，基于每个组中存储的字符的组合，半导体芯片100能够具有复杂的信息。
上面解释了本发明的原理。下面详细地解释本发明的优选实施例。
图8是显示根据本发明优选实施例的芯片信息管理系统200的构造的方框图。
如图8所示，芯片信息管理系统200包括芯片信息记录系统210和芯片信息获得系统220。数据表201共同用于芯片信息记录系统210和芯片信息获得系统220。数据表201显示了冗余存储单元阵列120中置换规则和分配字符之间的关系，如图7所示。因此，数据表201本质上不同于日本专利公布号3,555,859中说明的数据库，亦即针对每个半导体芯片存储特定信息的数据库。数据量并不取决于生产芯片的数目。因此，显著少量的数据即够。
当制造半导体芯片100时，芯片信息记录系统210在半导体芯片100中记录预期信息。芯片信息记录单元210除了数据表201之外还包括芯片信息获得单元211、缺陷地址检测器212、置换规则确定单元213以及调整单元214。
芯片信息获得单元211获得关于每个半导体芯片100的信息，诸如批号、所述批量之内的晶片号以及所述晶片之内的芯片位置之类。管理生产线的计算机能够实现这个功能。
缺陷地址检测器212检测每个半导体芯片100中包括的缺陷地址。在晶片状态下执行运行测试的半导体测试器和控制所述运行测试的计算机能够实现这个功能。
置换规则确定单元213确定由缺陷地址检测器212检测到的多个缺陷地址要被存储到其中的缺陷地址存储电路。置换规则确定单元213通过参考数据表201确定对应于从芯片信息获得单元211获得的信息(诸如字符组合之类)的置换规则，并且按照所述确定的置换规则，确定要被存储的缺陷地址和存储所述缺陷地址的缺陷地址存储电路。管理生产线的计算机能够实现这个功能。
基于置换规则确定单元213做出的决定，调整单元214调整缺陷地址存储电路1401到140x中包括的熔线元件141。通过照射激光束调整熔线的通用调整单元和控制这种操作的计算机能够用于实现这个功能。
另一方面，芯片信息获得系统220在制造芯片期间或之后读取半导体芯片100中存储的信息，并且除了数据表201之外还登记点名单元221和分析单元222。
登记单元221基于登记测试读取缺陷地址存储电路1401到140x中存储的缺陷地址。能够执行登记测试的通用测试器和控制这种操作的计算机能够用于实现这个功能。
基于登记单元221获得的缺陷地址和存储所述缺陷地址的缺陷地址存储电路1401到140x之间的关系，通过参考数据表201，分析单元222分析半导体芯片100中存储的信息。能够连接到数据表201的计算机能够用于实现这个功能。
如上所述，根据本实施例的芯片信息管理系统200包括芯片信息记录系统210和芯片信息获得系统220。芯片信息记录系统210和芯片信息获得系统220共享数据表201。因此，芯片信息管理系统200能够通过物理上不同的硬件构造。
下一步解释根据本发明优选实施例的芯片信息管理方法。使用图8中显示的芯片信息管理系统200作为硬件，并且使用“芯片信息管理程序”作为软件，能够执行根据本实施例的芯片信息管理方法。根据本实施例的芯片信息管理方法被分成芯片信息记录方法和芯片信息获得方法，并且按顺序解释这些划分的方法。
使用图8中显示的芯片信息记录系统210作为硬件，并且使用形成一部分的芯片信息管理程序的“芯片信息记录程序”作为软件，来执行芯片信息记录方法。使用形成一部分的芯片信息记录系统210的计算机，亦即，如图9所示，具有标准构造的计算机300，其具有经由总线305相互连接的CPU 301、ROM 302、RAM 303以及I/O电路304，能够执行芯片信息记录程序。
在图9中显示的计算机的ROM 302或RAM 303中存储芯片信息记录程序。CPU 301执行芯片信息记录程序，从而控制连接到I/O电路304的外部硬件。可选择地，在诸如CD-ROM之类的记录介质310中存储芯片信息记录程序，并且连接到总线305的可移动驱动器306用于读取这个程序，从而控制连接到I/O电路304的硬件。
图10是用于解释芯片信息记录方法的流程图。
如图10所示，在针对半导体晶片的前端过程完成之后，晶片上的每个半导体芯片100都变为可操作状态(步骤S10)。然后使用图8中显示的芯片信息获得单元211获得关于半导体芯片100的信息(步骤S11)。使用缺陷地址检测器212检测晶片状态下的缺陷地址(步骤S12)。关于半导体芯片100的信息包括批号、所述批量之内的晶片号、以及所述晶片之内的芯片位置，如上面解释的那样。和这些条信息一起或者代替这些条信息，关于半导体芯片100的信息能够包括其他条信息，诸如生产日期、工厂名称以及序列号之类。
在步骤S12中，不仅检测不能写入或读取的地址，而且还检测具有不良数据保持特征的地址。
换言之，如参考图2在上面解释的那样，DRAM的存储单元MC包括一个电容器C和一个MOS晶体管TR，并且取决于电容器C中存储的电荷存储信息。存储单元MC中存储的信息由于泄漏电流而丢失，除非定期执行刷新操作。因此，在信息由于泄漏电流而丢失之前，需要刷新存储单元MC。
例如标准将存储单元MC的刷新周期(＝tREF)确定为64毫秒。这就意味着，每个存储单元的信息都需要保持至少tREF。因此，其信息保持时间小于tREF的存储单元就是具有不良数据保持特征的“刷新缺陷单元”。对应于刷新缺陷单元的地址同样被当作“缺陷地址”处理。
在已完成缺陷地址的检测之后，选择缺陷地址检测器212检测到的缺陷地址要被存储在其中的缺陷地址存储电路1401到140x中的任何一个(S13)。
一般而言，按照缺陷地址值的小的顺序在缺陷地址存储电路1401到140x中连续存储缺陷地址。然而，如上所述，根据本发明，因为缺陷地址存储电路1401到140x的布局顺序和要被存储的缺陷地址的大小相互关系具有信息，所以基于保持的信息选择置换规则。
通过以下来执行这个选择：通过参考数据表201，基于在步骤S11获得的信息，确定置换规则；并且按照所确定的置换规则，确定存储在步骤S12检测到的缺陷地址的缺陷地址存储电路。图8中显示的置换规则确定单元213执行这个操作。
置换规则确定单元213能够执行上述操作如下。在按照地址顺序排列检测到的缺陷地址a，b，c，d，……(a＜b＜c＜d＜……)之后，按照要被保持在半导体芯片100中的信息重新排列这些缺陷地址。将重新排列的缺陷地址a，b，c，d，……按照布局顺序分配给缺陷地址存储电路1401到140x，如图11所示。
可选择地，如图12所示，按照要被保持在半导体芯片100中的信息，虚拟重排缺陷地址存储电路1401到140x的布局顺序。能够将缺陷地址按照地址的顺序分配给虚拟重排的缺陷地址存储电路1401到140x。
在用这种方式确定了缺陷地址的分配之后，实际存储分配给缺陷地址存储电路1401到140x的缺陷地址(步骤S14)。通过向缺陷地址存储电路1401到140x中包括的预定熔线元件141照射激光束，从而切断所述预定熔线，使用调整单元214来执行这个操作。结果，在半导体芯片100中，对应于缺陷地址的存储单元被冗余存储单元阵列之内的存储单元置换，从而保存了检测到的缺陷地址。
在这之后，使用切片单元来将半导体晶片切片成单独的半导体芯片100。在预定的封装中容纳获得的单独的半导体芯片100(步骤S15)，从而提供完成的芯片。
对完成的半导体芯片100执行诸如老化(burn in)测试之类的各种筛选测试(步骤S16)。当半导体芯片100已通过筛选测试(步骤S17：是)时，这个半导体芯片100作为合格品被发货(步骤S18)。当半导体芯片100没有通过筛选测试(步骤S17：否)时，这个半导体芯片100被当作次品处理(步骤S19)。
能够直接放弃有缺陷的半导体芯片。然而，当有必要获得芯片在晶片上的位置信息以确定缺陷的原因时，执行下一步解释的以下芯片获得方法。
使用形成一部分的芯片信息管理程序的“芯片信息获得程序”作为软件，作为硬件的图8中显示的芯片信息获得系统220执行芯片信息获得方法。形成一部分的芯片信息获得系统220的计算机执行所述芯片信息获得程序。
形成一部分的芯片信息获得系统220的计算机的硬件构造是诸如图9中显示的计算机300之类的具有标准构造的计算机。能够在诸如CD-ROM之类的记录介质310中存储芯片信息获得程序。能够使用连接到总线305的可移动驱动器306来读取并执行这个芯片信息获得程序。
图13是用于解释芯片信息获得方法的流程图。
如图13所示，根据芯片信息获得方法，执行登记测试以便检测缺陷地址存储电路1401到140x中存储的缺陷地址(步骤S20)。图8中显示的登记单元221执行这种登记测试。在步骤S20的登记测试中，通过将缺陷地址联系到存储所述缺陷地址的缺陷地址存储电路，读取缺陷地址存储电路1401到140x和缺陷地址之间的关系。基于所述读取的信息，分析单元222分析缺陷地址存储电路1401到140x的布局顺序以及这些缺陷地址存储电路中存储的缺陷地址的大小相互关系(步骤S21)。
进一步，分析单元222参考数据表201(步骤S22)，并且获得分配给分析的大小相互关系的信息(字符)，从而确定半导体芯片100中存储的各种信息(步骤S23)。因此，当半导体芯片100中存储的信息包括批号、所述批量之内的晶片号以及所述晶片之内的芯片位置时，即使在晶片被分成半导体芯片之后，也能够获得这些条信息。所以，能够发现缺陷芯片的原因。
上述芯片信息获得过程不仅能够应用于被当作缺陷芯片处理的半导体芯片100，而且还能够应用于被当作合格品处理的半导体芯片100。换言之，当有必要获得运行正常的半导体芯片100的信息时，诸如用于各种目的的芯片批号之类，能够按照图13中显示的流程图来分析芯片信息，从而获得各种存储的信息。
如上面解释的那样，根据本实施例，不需要向半导体芯片100添加存储各种芯片信息的专用电路。因此，芯片尺寸根本不增加。不使用存储每个半导体芯片100的特定信息的数据库，而是使用这样的数据表201，所述数据表201显示了置换规则和诸如要被分配给每个芯片的字符之类的信息之间的关系。因此，能够使数据表201中的数据量非常小。即使当存在缺陷地址的分布完全相同的多个半导体芯片时，这些半导体芯片也能够具有相互不同的信息。
下一步解释当要被保存的缺陷地址的数目不够大时要执行的过程。
上面解释的芯片信息管理系统和芯片信息管理方法基于存在许多缺陷地址。这是因为，在根据本发明的信息存储系统中，实质上不能存储大量的信息，除非存在一定数目的缺陷地址。因此，当缺陷地址的数目少时，在某些情况下不能存储预期信息。
为了解决这个问题，具有比其他存储单元低的性能且尽管按标准没有缺陷的存储单元被冗余存储单元阵列120置换，从而增加缺陷地址的数目，同时改善半导体芯片100的性能。通过这种安排生成的缺陷地址符合标准，因此，应当从不符合标准的最初缺陷地址当中区别开来。为了避免解释的复杂化，在本发明中，符合标准的这种缺陷地址也被称作“缺陷地址”。
这在下面具体解释。当半导体芯片100为DRAM时，尽管要被满足的信息保持时间tREF事先由标准确定为64毫秒，如上所述，但是大多数的存储单元实质上超过了标准确定的信息保持时间tREF。因此，当使用的所有存储单元的信息保持时间tREF都超过标准值时，这些存储单元能够作为低刷新周期产品发货。例如，当使用的所有存储单元的信息保持时间tREF都等于或在128毫秒之上时，半导体芯片100所需的刷新周期加倍到128毫秒，并且高附加值被给予芯片作为更低功耗的芯片。
通过在运行测试中逐渐设置更长的刷新周期，能够确定刷新周期能够被延长到哪个水平。换言之，紧接在通过设置逐渐更长的刷新周期而增加的误差数目通过冗余存储单元阵列120而超过芯片数目之前的周期，能够被确定为半导体芯片100的最大刷新周期。当延长刷新周期时，以必要高的比例使用冗余存储单元阵列120中包括的冗余字线和冗余位线。因此，存储芯片信息所必须的缺陷地址能够通过足够的数目而确保。当延长刷新周期时，芯片的附加值也改善。
图14是显示通过延长刷新周期增加缺陷地址的方法的一个例子的流程图。缺陷地址检测器212能够执行图14中显示的过程。
首先，缺陷地址检测器212检测缺陷地址(步骤S12)，并且计数生成的缺陷地址的数目。当缺陷地址的数目小于预定数目(步骤S30：是)时，缺陷地址检测器212确定存储芯片信息所必须的缺陷地址的数目未得到保证，并且延长刷新周期(步骤S31)。缺陷地址检测器212再次检测缺陷地址(步骤S12)。
当缺陷地址的数目作为重复这个过程的结果而变得等于或大于预定值(步骤S30：否)时，缺陷地址检测器212确定生成的缺陷地址的数目是否超过了能够被冗余存储单元阵列120置换的缺陷地址的数目(步骤S32)。当生成的缺陷地址的数目没有超过能够被冗余存储单元阵列120置换的缺陷地址的数目(步骤S32：否)时，过程前进到图10中显示的步骤S13，并且选择置换规则。另一方面，当生成的缺陷地址的数目超过了能够被冗余存储单元阵列120置换的缺陷地址的数目(步骤S32：是)时，使用上次设置的刷新周期中的缺陷地址。
根据这种方法，通过延长刷新周期，能够确保存储芯片信息所必须的缺陷地址的数目，同时改善芯片的附加值。
下一步解释这样的存储系统，所述存储系统考虑了冗余存储单元阵列120中包括的冗余字线和冗余位线中的缺陷的存在。
冗余存储单元阵列120中包括的冗余字线和冗余位线同样不可避免地包括一些缺陷，就像存储单元阵列110包括许多缺陷一样。因此，就像在本发明中一样，在置换缺陷地址的方法中，在保持信息方面缺乏一定水平的冗余的情况下，存在一些不能正确存储信息的情况。
为了解决这个问题，能够在缺陷地址存储电路1401到140x的预定区域中重复存储相同的信息。例如，如图15所示，缺陷地址存储电路1401到140x能够被分成15个组，并且每个组中包括的缺陷地址存储电路能够被分成3个子组，每个子组包括5个电路。在图15显示的例子中，组成缺陷地址存储电路1401到14015的子组1-1、1-2和1-3具有相同的信息A，而组成缺陷地址存储电路14016到14030的子组2-1、2-2和2-3则具有相同的信息B。
根据这种方法，即使当预定缺陷地址存储电路140j由于对应于这个电路的冗余字线或冗余位线中的缺陷而不能使用时，并且作为结果，当缺陷地址不能按照要被保存的信息而被置换时，即使在这个时候，当在剩余的子组中执行预期置换时，也能够正确地读取信息。
图16是用于解释当以图15中显示的方法保持信息时获得芯片信息的方法的流程图。
首先，如图16所示，执行登记测试以读取组成子组1-1的缺陷地址存储电路1401到1405中存储的缺陷地址(步骤S50)。下一步，确定5个缺陷地址是否已被正确读出(步骤S51)。当5个缺陷地址已被正确读出(步骤S51：是)时，分析缺陷地址存储电路1401到1405的布局顺序以及这些电路中存储的缺陷地址的大小相互关系(步骤S21)。结果，组1的分析结束。类似地分析组2，组3，……。
另一方面，当5个缺陷地址未被正确读出(步骤S51：否)时，读出组成下一个子组1-2的缺陷地址存储电路1406到14010中存储的缺陷地址(步骤S52)。下一步，确定5个缺陷地址是否已被正确读出(步骤S53)。5个缺陷地址未被正确读出意味着，组成子组1-1的缺陷地址存储电路1401到1405中的至少一个具有缺陷，并且作为结果，已被读出的缺陷地址的数目为4个或以下。当已从子组1-2正确读出5个缺陷地址(步骤S53：是)时，分析缺陷地址存储电路1406到14010的布局顺序以及这些电路中存储的缺陷地址的大小相互关系(步骤S21)。结果，组1的分析结束。
当未从子组1-2正确读出5个缺陷地址(步骤S53：否)时，读出组成下一个子组1-3的缺陷地址存储电路14011到14015中存储的缺陷地址(步骤S54)。下一步，确定5个缺陷地址是否已被正确读出(步骤S55)。当已从子组1-3正确读出5个缺陷地址(步骤S55：是)时，分析缺陷地址存储电路14011到14015的布局顺序以及这些电路中存储的缺陷地址的大小相互关系(步骤S21)。结果，组1的分析结束。
然而，当从子组1-1到子组1-3中的任何一个都没有正确读出5个缺陷地址(步骤S55：否)时，执行错误过程，因为不能读出信息(步骤S56)。结果，组1的分析结束。
当存储单元阵列110被分成多个子阵列111到118时，并且当冗余存储单元阵列120和缺陷地址存储电路组130分别被分成对应于划分的存储单元阵列的多个冗余存储单元阵列121到128和缺陷地址存储电路131到138时，如图17所示，能够从缺陷地址存储电路131到138或者从不同的缺陷地址存储电路131到138选择组成相同组(例如组1)的每个子组(例如子组1-1到子组1-3)。
本发明决不限于前述实施例，而是在如权利要求所述的本发明的范围之内，各种修改都是可能的，并且自然地，这些修改都包括在本
发明的范围之内。
在上述实施例中，缺陷地址存储电路1401到140x包括多个熔线元件141，并且通过断开熔线元件141来存储缺陷地址。然而，熔线的使用不是必需的，能够在诸如EPROM之类的其他存储元件中存储缺陷地址。
在根据本实施例的缺陷地址存储电路1401到140x中，向每个位分配一对(两个)熔线元件141，并且断开所述两个熔线元件141中的一个以存储缺陷地址。
然而，缺陷地址存储电路的构造并不限于此，并且同样能够使用如图18所示的其他类型的缺陷地址存储电路。换言之，向每个位分配一个熔线电路401。EXOR电路402生成熔线电路401和相应位的输出的异或信号。AND电路403生成异或信号和启动熔线电路404的输出的OR。在这种情况下，熔线电路401和启动熔线电路404能够包括熔线电路410和锁存电路411，所述锁存电路411保持通过响应锁存脉冲信号LP而断开和不断开熔线元件410确定的逻辑值，如图19所示。
Claims (17)
1.一种用于将芯片信息存储到半导体芯片自己中的芯片信息管理方法，所述半导体芯片包括：存储单元阵列，其具有多个存储单元；多个缺陷地址存储电路，所述缺陷地址存储电路中的每一个都能够存储缺陷地址；以及冗余存储单元阵列，其能够置换对应于所述缺陷地址存储电路中存储的缺陷地址的存储单元，所述芯片信息管理方法包括：
第一步，检测多个缺陷地址；
第二步，基于要被存储的所述芯片信息，确定所述多个缺陷地址和存储所述缺陷地址的所述多个缺陷地址存储电路之间的关系；以及
第三步，基于在所述第二步骤确定的所述关系，将所述缺陷地址存储在所述相应的缺陷地址存储电路中。
2.如权利要求1所述的芯片信息管理方法，其中
在所述第二步骤，将按照布局顺序的所述缺陷地址存储电路中存储的缺陷地址的大小相互关系链接到要被存储的所述芯片信息。
3.如权利要求2所述的芯片信息管理方法，其中
通过参考显示置换规则和相应信息之间的关系的数据表，通过确定在哪些缺陷地址存储电路中存储哪些缺陷地址，执行所述第二步骤。
4.如权利要求1到3中任何一项所述的芯片信息管理方法，其中
在所述第一步骤，有缺陷的存储单元的地址和部分的没有缺陷的存储单元的地址被检测为所述缺陷地址。
5.如权利要求4所述的芯片信息管理方法，其中
通过在所述存储单元阵列的运行测试中逐渐增加刷新周期，来检测所述部分的没有缺陷的存储单元。
6.如权利要求1到3中任何一项所述的芯片信息管理方法，其中
至少部分的所述多个缺陷地址存储电路被分成多个子组，并且至少两个子组具有相同的芯片信息。
7.如权利要求1到3中任何一项所述的芯片信息管理方法，其中
所述芯片信息包括所述半导体芯片在晶片上的位置信息。
8.一种用于获得半导体芯片中存储的芯片信息的芯片信息管理方法，所述半导体芯片包括：存储单元阵列，其具有多个存储单元；多个缺陷地址存储电路，所述缺陷地址存储电路中的每一个都能够存储缺陷地址；以及冗余存储单元阵列，其能够置换对应于所述缺陷地址存储电路中存储的缺陷地址的存储单元，所述芯片信息管理方法包括：
第一步，通过登记测试读取所述多个缺陷地址存储电路中存储的地址；
第二步，通过分析在哪些缺陷地址存储电路中存储哪些地址，确定所述冗余存储单元阵列的置换规则；以及
第三步，基于确定的置换规则，确定所述芯片信息。
9.如权利要求8所述的芯片信息管理方法，其中
在所述第二步骤，通过分析所述多个缺陷地址存储电路的布局顺序以及存储的地址的大小相互关系，确定所述冗余存储单元阵列的置换规则。
10.如权利要求8或9所述的芯片信息管理方法，其中
在所述第三步骤，通过参考显示所述冗余存储单元阵列的置换规则和相应信息之间的关系的数据表，确定所述芯片信息。
11.如权利要求8或9所述的芯片信息管理方法，其中
至少部分的所述多个缺陷地址存储电路被分成多个子组；并且
在所述第一步骤，当不能从组成预定子组的缺陷地址存储电路中的至少一个读取地址时，从组成其他子组的缺陷地址存储电路读取地址。
12.如权利要求8或9所述的芯片信息管理方法，其中
所述芯片信息包括所述半导体芯片在晶片上的位置信息。
13.一种芯片信息管理系统，包括：
芯片信息获得单元，其获得半导体芯片的芯片信息；以及
置换规则确定单元，其确定所述半导体芯片中包括的多个缺陷地址要被存储到其中的所述半导体芯片的缺陷地址存储电路，其中
基于所述芯片信息获得单元获得的所述芯片信息，所述置换规则确定单元区分按照所述多个缺陷地址存储电路的布局顺序的缺陷地址的大小相互关系。
14.如权利要求13所述的芯片信息管理系统，其中
通过参考显示根据所述半导体芯片之内的所述冗余存储单元阵列的置换规则和相应信息之间的关系的数据表，所述置换规则确定单元确定多个检测到的缺陷存储地址要被存储到其中的缺陷地址存储电路。
15.一种芯片信息管理系统，包括：
登记单元，其通过登记测试读取半导体芯片的缺陷地址；以及
分析单元，其分析所述登记单元读出的缺陷地址以及存储所述缺陷地址的所述半导体芯片之内的缺陷地址存储电路的布局顺序之间的关系，其中
通过显示根据所述半导体芯片之内的冗余存储单元阵列的置换规则和相应信息之间的关系的数据表，所述分析单元从所述分析的关系中确定芯片信息。
16.一种芯片信息管理程序，其使计算机执行：
第一步，获得半导体芯片的芯片信息；以及
第二步，确定所述半导体芯片中包括的多个缺陷地址要被存储到其中的所述半导体芯片的缺陷地址存储电路，其中
在所述第二步骤，基于所述芯片信息，区分按照所述多个缺陷地址存储电路的布局顺序的缺陷地址的大小相互关系。
17.一种芯片信息管理程序，其使计算机执行：
第一步，通过登记测试读取半导体芯片之内的缺陷地址存储电路中存储的地址；以及
第二步，分析所述地址和存储所述地址的所述缺陷地址存储电路的布局顺序之间的关系，其中
在所述第二步骤，通过参考显示根据所述半导体芯片之内的冗余存储单元阵列的置换规则和相应信息之间的关系的数据表，从所述分析的关系中确定芯片信息。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005154932A JP4227974B2 (ja) | 2005-05-27 | 2005-05-27 | チップ情報管理方法、チップ情報管理システム及びチップ情報管理プログラム |
| JP2005154932 | 2005-05-27 | ||
| JP2005-154932 | 2005-05-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1869721A true CN1869721A (zh) | 2006-11-29 |
| CN1869721B CN1869721B (zh) | 2010-05-26 |
Family
ID=37443436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100918201A Active CN1869721B (zh) | 2005-05-27 | 2006-05-29 | 芯片信息管理方法、芯片信息管理系统和芯片信息管理程序 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7359263B2 (zh) |
| JP (1) | JP4227974B2 (zh) |
| CN (1) | CN1869721B (zh) |
| TW (1) | TWI304988B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409104A (zh) * | 2014-10-30 | 2015-03-11 | 上海华虹宏力半导体制造有限公司 | 芯片存储单元扰码地址的验证方法 |
| CN107077889A (zh) * | 2014-09-30 | 2017-08-18 | 索尼半导体解决方案公司 | 具有分布式替换字线的存储器 |
| CN108959106A (zh) * | 2017-05-18 | 2018-12-07 | 华为技术有限公司 | 内存访问方法和装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI308741B (en) * | 2005-06-03 | 2009-04-11 | Quanta Storage Inc | A method of defect areas management |
| KR100877701B1 (ko) * | 2006-11-23 | 2009-01-08 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 리던던시 방법 |
| JP2012094233A (ja) * | 2010-09-29 | 2012-05-17 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2013131277A (ja) * | 2011-12-22 | 2013-07-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US9953725B2 (en) * | 2012-02-29 | 2018-04-24 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of operating the same |
| JP7112904B2 (ja) * | 2018-07-20 | 2022-08-04 | ラピスセミコンダクタ株式会社 | 半導体メモリのテスト方法 |
| JP2023022514A (ja) * | 2021-08-03 | 2023-02-15 | キオクシア株式会社 | メモリデバイス |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1206114A (zh) * | 1997-07-07 | 1999-01-27 | 日本电气株式会社 | 短时间完成晶片测试的晶片测试的方法 |
| US6052318A (en) * | 1998-12-22 | 2000-04-18 | Siemens Aktiengesellschaft | Repairable semiconductor memory circuit having parrel redundancy replacement wherein redundancy elements replace failed elements |
| JP2001267389A (ja) * | 2000-03-21 | 2001-09-28 | Hiroshima Nippon Denki Kk | 半導体メモリ生産システム及び半導体メモリ生産方法 |
| JP3555859B2 (ja) | 2000-03-27 | 2004-08-18 | 広島日本電気株式会社 | 半導体生産システム及び半導体装置の生産方法 |
| JP2002237198A (ja) * | 2001-02-09 | 2002-08-23 | Mitsubishi Electric Corp | 半導体記憶回路装置並びにその検査方法及びセル不良救済方法 |
-
2005
- 2005-05-27 JP JP2005154932A patent/JP4227974B2/ja active Active
-
2006
- 2006-05-25 US US11/440,181 patent/US7359263B2/en active Active
- 2006-05-26 TW TW095118772A patent/TWI304988B/zh active
- 2006-05-29 CN CN2006100918201A patent/CN1869721B/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107077889A (zh) * | 2014-09-30 | 2017-08-18 | 索尼半导体解决方案公司 | 具有分布式替换字线的存储器 |
| CN107077889B (zh) * | 2014-09-30 | 2021-03-09 | 索尼半导体解决方案公司 | 具有分布式替换字线的存储器 |
| CN104409104A (zh) * | 2014-10-30 | 2015-03-11 | 上海华虹宏力半导体制造有限公司 | 芯片存储单元扰码地址的验证方法 |
| CN104409104B (zh) * | 2014-10-30 | 2018-02-06 | 上海华虹宏力半导体制造有限公司 | 芯片存储单元扰码地址的验证方法 |
| CN108959106A (zh) * | 2017-05-18 | 2018-12-07 | 华为技术有限公司 | 内存访问方法和装置 |
| CN108959106B (zh) * | 2017-05-18 | 2020-12-18 | 华为技术有限公司 | 内存访问方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7359263B2 (en) | 2008-04-15 |
| TWI304988B (en) | 2009-01-01 |
| CN1869721B (zh) | 2010-05-26 |
| JP2006331560A (ja) | 2006-12-07 |
| US20060268634A1 (en) | 2006-11-30 |
| JP4227974B2 (ja) | 2009-02-18 |
| TW200730840A (en) | 2007-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1869721A (zh) | 芯片信息管理方法、芯片信息管理系统和芯片信息管理程序 | |
| CN1096083C (zh) | 半导体存储器 | |
| US9224504B2 (en) | Mapping of random defects in a memory device | |
| CN1145168C (zh) | 磁阻随机存取存储器的写/读结构 | |
| CN1551242A (zh) | 半导体存储装置 | |
| CN1302551C (zh) | 半导体存储器件及其读出放大器部分 | |
| CN1428788A (zh) | 半导体存储装置 | |
| CN1380659A (zh) | 半导体存储器件以及在该器件中选择多条字线的方法 | |
| CN1542849A (zh) | 冗余电路和使用该冗余电路的半导体设备 | |
| CN1637953A (zh) | 具有高级测试模式的半导体存储装置 | |
| CN1577606A (zh) | 读出放大器驱动器和包括该驱动器的半导体器件 | |
| CN1182539C (zh) | 半导体存储器及其老化筛选方法 | |
| CN1231918C (zh) | 半导体存储装置及其测试方法和测试电路 | |
| CN1368734A (zh) | 可控制读出放大器工作定时的半导体存储器 | |
| CN1975922A (zh) | 半导体存储器件 | |
| US20050185483A1 (en) | Semiconductor memory storage device and its redundant method | |
| CN1191370A (zh) | 半导体存储器 | |
| CN1601652A (zh) | 半导体存储装置及其检测方法 | |
| CN1619705A (zh) | 一种多端口存储器的测试方法 | |
| CN101057300A (zh) | 半导体装置及其数据写入方法 | |
| CN1747063A (zh) | 半导体存储器及检测其位线的方法 | |
| CN1956102A (zh) | 半导体存储器件 | |
| CN1190782A (zh) | 半导体存储器 | |
| CN100337283C (zh) | 半导体存储器件 | |
| US20050185482A1 (en) | Semiconductor memory storage device and a redundancy control method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: MICRON TECHNOLOGY, INC. Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD. Effective date: 20140512 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140512 Address after: Idaho Patentee after: Micron Technology, Inc. Address before: Tokyo, Japan Patentee before: Nihitatsu Memory Co., Ltd. |