[go: up one dir, main page]

CN1845341A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1845341A
CN1845341A CNA2006100731407A CN200610073140A CN1845341A CN 1845341 A CN1845341 A CN 1845341A CN A2006100731407 A CNA2006100731407 A CN A2006100731407A CN 200610073140 A CN200610073140 A CN 200610073140A CN 1845341 A CN1845341 A CN 1845341A
Authority
CN
China
Prior art keywords
drain
source
silicon
silicon nanowire
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100731407A
Other languages
English (en)
Other versions
CN100472813C (zh
Inventor
蔡基成
朴美暻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1845341A publication Critical patent/CN1845341A/zh
Application granted granted Critical
Publication of CN100472813C publication Critical patent/CN100472813C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管包括：基板上的硅纳米线，硅纳米线具有中间部分和中间部分的两侧部分；位于中间部分上的栅极；以及在两侧部分上的源极和与源极分隔开的漏极，其中源极和漏极分别电连接到硅纳米线。

Description

薄膜晶体管及其制造方法
本申请要求享有2005年4月7日在韩国递交的申请号为10-2005-0029120的申请的权益，在此引用其全部内容作为参考。
技术领域
本发明涉及一种平板显示器(FPD)，特别是涉及一种用于FPD的薄膜晶体管(TFT)及其制造方法。
背景技术
通常，FPD包括液晶显示(LCD)器件，等离子显示面板(PDP)以及有机电致发光显示器件(OLED)等。在此，TFT被用作FPD的开关元件或驱动元件。
图1示出了根据现有技术的LCD的结构。
在图1中，LCD 3包括彼此相对的上和下基板5和22以及在上和下基板5和22之间的液晶层11。
在下基板22上形成栅线12和与栅线12交叉的数据线24以限定像素区P。TFT T设置在邻近栅线12和数据线24的交叉处的位置，并且像素电极17连接到TFT T并设置在像素区P中。像素电极17包括透明导电材料，例如氧化铟锡(ITO)或氧化铟锌(IZO)。
TFT T包括连接到栅线12的栅极30、连接到数据线24的源极34、与源极34分隔开的漏极36、以及在源极34和栅极30之间以及在漏极36和栅极30之间的半导体层32。
在此，栅线12将来自第一外部电路的扫描信号提供到栅极30，并且数据线24将来自第二外部电路的数据信号提供到源极34。
另外，红、绿和蓝子滤色片7a、7b和7c形成在上基板5上，其中红、绿和蓝子滤色片7a、7b和7c的每个重复设置在对应于像素区P的区域中。黑矩阵6形成在红、绿和蓝子滤色片7a、7b和7c之间的中间空间中。通常，公共电极9形成在红、绿和蓝子滤色片7a、7b和7c以及黑矩阵6上。
液晶层11的液晶分子由于其长、细的形状而具有各向异性介电常数和各向异性折射率特性。此外，例如，两个电场产生电极分别形成在两基板上。因此，可以通过向两个电极施加电压控制液晶分子的取向。从而根据液晶材料的极化特性改变LCD面板的光透射率。
TFT可以具有不同构造。典型地，采用非晶硅的反向交错型TFT或多晶硅的顶栅型TFT。
图2示出了根据现有技术的反向交错型TFT的示意性截面图。
在图2中，反向交错型TFT T包括基板50上的栅极52、具有栅极52的基板50的整个表面上的栅绝缘层54、栅极52上方栅绝缘层54上的有源层56、以及有源层56上的欧姆接触层58。在此，欧姆接触层58具有暴露出有源层56的中间部分的开口部分59。源极60和漏极62形成在欧姆接触层58上。源极60和漏极62通过开口部分59而彼此分隔开。实质上，开口部分59限定TFT T的沟道部分(未示出)。
另外，钝化层64形成在TFT T上。钝化层64具有暴露出部分漏极62的漏接触孔66。像素电极68形成在钝化层64上并经由漏接触孔66连接到漏极62。
以下，将根据图说明反向交错TFT的制造工序。
图3A至图3E示出了根据现有技术的制造工序的包括反向交错型TFT的阵列基板的示意性截面图。
如图3A所示，在基板50上通过沉积和构图例如铝(Al)、Al合金、铜、钨(W)或钼(Mo)的导电材料形成栅极52。
然后，在形成有栅极52的基板50上通过沉积例如氮化硅或二氧化硅的无机绝缘材料形成栅绝缘层54。
如图3B所示，非晶硅和掺杂非晶硅层沉积在栅绝缘层54上并分别被构图为有源层56和欧姆接触层58。例如，在用射频(RF)能量分解硅烷气(SiH4)之后通过等离子增强化学汽相沉积(PECVD)来沉积非晶硅。形成掺杂非晶硅包括制备其中设置有在其上形成有非晶硅的基板50的腔室(未示出)，以及将例如硅烷(SiH4)、氢稀释气、磷化氢(PH3)或乙硼烷(B2H6)的掺杂气注入到腔室内。在此，当气压达到预定值时，通过在腔室内提供RF能量可以将例如磷(P)或硼(B)的杂质作为掺杂剂掺合到非晶硅中。
可以通过执行用于对非晶硅层和掺杂非晶硅层进行构图的掩模工序形成具有预定图案的有源层56和欧姆接触层58。
如图3C所示，通过在欧姆接触层58上沉积和构图例如与栅极材料相同的材料的导电材料形成源极和漏极60和62。在此，源极和漏极60和62通过暴露出部分欧姆接触层58的开口部分59而彼此分隔开。
随后，去除对应于开口部分59的部分欧姆接触层58，并且暴露出对应于开口部分59的部分有源层56。有源层56的暴露部分被限定为沟道区(未示出)。
有源层56和欧姆接触层58形成半导体层57。
通过采用上述工序，可以形成包括栅极52、半导体层57、以及源极和漏极60和62的TFT T。
如图3D所示，在形成有源极和漏极60和62的基板上通过沉积例如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料或者通过涂敷例如苯并环丁烯(BCB)或丙烯酸树脂的有机绝缘层形成钝化层64。
然后，通过对钝化层64构图形成漏接触孔66，其中漏接触孔66暴露出部分漏极62。
如图3E所示，在钝化层64上通过沉积和构图例如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料形成像素电极68。在此，像素电极68经由漏接触孔66连接到漏极62。
虽然反向交错型TFT T的半导体层57包括非晶硅，实际上，非晶硅不适合大尺寸LCD。这是因为非晶硅具有低的电子和空穴迁移率。
作为解决问题的一种手段，已经建议了一种使用具有比非晶硅迁移率高的迁移率的多晶硅的顶栅型TFT。
图4示出了根据现有技术的顶栅型TFT的示意性截面图。
在图4中，顶栅型TFT T包括基板70上多晶硅的有源层72、具有暴露出有源层72中间部分的开口部分73的有源层72上的欧姆接触层74、以及通过开口部分73而彼此分隔开的源极76和漏极78。
开口部分73限定沟道区(未示出)。在形成有有源层72、欧姆接触层74和开口部分73的基板70的整个表面上形成栅绝缘层80。栅极82形成在栅绝缘层80上以设置在对应于开口部分73的位置。钝化层84形成在栅极82上并具有暴露部分漏极78的漏接触孔85。像素电极86形成在钝化层84上并经由漏接触孔85连接到漏极78。有源层72由通过非晶硅结晶而形成的多晶硅制成。
如上所述，通过用于形成有源层72和欧姆接触层74的复杂工序来制造反向交错型或顶栅型TFT。此外，形成阵列基板包括形成TFT T，随后形成源极76和漏极78，随后形成分别将信号施加到源极76和漏极78的栅线和数据线(未示出)。
因此，制造阵列基板增加了处理时间和制造成本。
为了解决该问题，已经提出了一种使用硅纳米线(silicon nanowire)的TFT。
图5示出了根据现有技术的包括硅纳米线的TFT结构的示意性截面图。
在图5中，栅极92形成在基板90上，源极98和漏极99形成在栅极92的两侧，并且硅纳米线95设置在栅极92上以通过其两侧直接接触源极98和漏极99。典型地，在形成源极和漏极98和99之前形成硅纳米线95。
为了连接硅纳米线95和源极98及漏极99，在形成源极98和漏极99之前应当去除硅纳米线95的两侧的例如包围硅纳米线95的结晶硅94的硅纳米线95的氧化层的绝缘层96。
因此，由于下述事件而部分导致电接触不稳定性：设置在栅极(92)上的硅纳米线(95)以及从硅纳米线(95)半导体材料到源极和漏极(98和99)金属的连接。这些事件导致器件工作不稳定性。
发明内容
因此，本发明涉及一种包括硅纳米线的TFT及其制造方法，能够基本上克服因现有技术的局限和缺点带来的一个或多个问题。
本发明的优点是提供一种可以能够稳定工作且包括硅纳米线的TFT。
本发明的另一个优点是提供一种不干扰高效处理的包括硅纳米线的TFT。
本发明的又一个优点是提供一种能够通过比现有技术简单的工序形成包括硅纳米线的TFT的制造包括硅纳米线的TFT的方法。
本发明的附加优点和特征将在后面的描述中得以阐明，通过以下描述，将使它们对于本领域普通技术人员在某种程度上显而易见，或者可通过实践本发明来认识它们。本发明的这些和其他优点可通过书面描述及其权利要求以及附图中具体指出的结构来实现和得到。
为了实现这些和其它优点，按照本发明的目的，作为具体和广义的描述，一种薄膜晶体管包括：位于基板上的硅纳米线，硅纳米线具有中间部分和中间部分的两侧部分；位于中间部分上的栅极；以及位于各侧部分上的源极和与源极分隔开的漏极，其中源极和漏极电连接到硅纳米线。
在本发明的另一个方面，一种用于平板显示器件的阵列基板包括：位于基板上的硅纳米线，硅纳米线具有中间部分和中间部分的两侧部分；位于中间部分上的栅极；位于各侧部分上的第一源极和与第一源极分隔开的第一漏极，第一源极和第一漏极分别电连接到硅纳米线；连接到第一源极的第二源极和连接到第一漏极的第二漏极；以及连接到第二漏极的像素电极。
在本发明的又一个方面，一种薄膜晶体管包括：位于基板上的硅纳米线，其中硅纳米线具有中间部分和中间部分的两侧部分；位于中间部分上的栅绝缘层；位于栅绝缘层上的栅极；以及位于各侧部分上的源极和与源极分隔开的漏极，其中源极和漏极分别直接接触硅纳米线。
在本发明的再一个方面，一种用于平板显示器件的阵列基板包括：位于基板上的硅纳米线，硅纳米线具有中间部分和中间部分的两侧部分；位于中间部分上的栅绝缘层；位于栅绝缘层上的栅极；位于各侧部分上的第一源极和与第一源极分隔开的第一漏极，第一源极和第一漏极分别直接接触硅纳米线；连接到第一源极的第二源极和连接到第一漏极的第二漏极；以及连接到第二漏极的像素电极。
在本发明的另一个方面，一种薄膜晶体管的制造方法包括：在基板上设置硅纳米线，硅纳米线具有中间部分和中间部分的两侧部分；在中间部分上形成栅极；以及在各侧部分上形成源极和与源极分隔开的漏极，源极和漏极分别电连接到硅纳米线。
在本发明的又一个方面，一种用于平板显示器件的阵列基板的制造方法包括：在基板上设置硅纳米线，硅纳米线具有中间部分和中间部分的两侧部分；在中间部分上形成栅极；在各侧部分上形成第一源极和与第一源极分隔开的第一漏极，其中第一源极和第一漏极分别电连接到硅纳米线；形成连接到第一源极的第二源极和连接到第一漏极的第二漏极；以及形成连接到第二漏极的像素电极。
在本发明的又一个方面，一种薄膜晶体管的制造方法包括：在基板上涂敷包括硅纳米线的溶剂，硅纳米线具有中间部分和中间部分的两侧部分；从基本上去除除硅纳米线之外的溶剂；在中间部分上的硅纳米线上顺序形成栅绝缘层和栅极；以及在各侧部分上形成源极和与源极分隔开的漏极，源极和漏极分别直接接触硅纳米线。
在本发明的再一个方面，一种用于平板显示器件的阵列基板的制造方法包括：在基板上涂敷包括硅纳米线的溶剂，硅纳米线具有中间部分和中间部分的两侧部分；从基板上去除除硅纳米线之外的溶剂；在中间部分上顺序形成栅绝缘层和栅极；在各侧部分上形成第一源极和与第一源极分隔开的第一漏极，第一源极和第一漏极直接接触硅纳米线；以及形成连接到第一源极的第二源极和连接到第一漏极的第二漏极；以及形成连接到第二漏极的像素电极。
应该理解，上面的概括性描述和下面的详细描述都是示意性和解释性的，意欲对本发明的权利要求提供进一步的解释。
附图说明
本申请所包括的附图用于提供对本发明的进一步理解，并且包括在该申请中并且作为本申请的一部分，示出了本发明的实施方式并且连同说明书一起用于解释本发明的原理。
附图中：
图1示出了根据现有技术的LCD的结构的示意图；
图2示出了根据现有技术的反向交错型TFT的示意性截面图；
图3A至图3E分别示出了根据现有技术制造工序的包括反向交错型TFT的阵列基板的示意性截面图；
图4示出了根据现有技术的顶栅型TFT的示意性截面图；
图5示出了根据现有技术的包括硅纳米线的TFT结构的示意性截面图；
图6A至图6E示出了按照根据本发明第一实施方式的制造工序具有包括硅纳米线的TFT的阵列基板的示意性截面图；以及
图7A至图7F示出了按照根据本发明第二实施方式的制造工序包括具有硅纳米线的TFT的阵列基板的示意性截面图。
具体实施方式
现在具体描述本发明的优选实施方式，它们的实施例示于附图中。无尽可能，所有附图采用相同的附图标记表示相同或类似部件。
根据本发明的第一实施方式包括作为有源层的硅纳米线，以及通过相同工序由与栅极相同的材料形成的源极和漏极。
图6A至图6E示出了按照根据本发明第一实施方式的制造工序的具有包括硅纳米线的TFT的阵列基板的示意性截面图。
在图6A中，硅纳米线102设置在基板100上。虽然未示出，例如，通过在半导体基板(未示出)上沉积催化剂并且通过使用包括硅的反应气使催化剂结晶来形成硅纳米线102。在半导体基板上沉积和结晶之后在基板100上喷射该硅纳米线102。另外，硅纳米线102具有如图6A所示的棒状。虽然未示出，硅纳米线102包括半导体材料的芯和包围芯的绝缘层，以在芯和绝缘层之间形成同轴结构。
例如，通过使半导体材料结晶来形成芯，并且通过使硅石和矾土之一结晶来形成绝缘层。因此，芯包括结晶硅。另外硅纳米线102可以由多条硅纳米线组成。
然后，通过在形成有硅纳米线102的基板100上涂敷例如苯并环丁烯(BCB)或丙烯酸树脂的有机绝缘材料来形成固定层104。固定层104用来将硅纳米线102固定在基板100上。
在图6B中，通过蚀刻固定层104形成第一和第二接触孔106和108以暴露出硅纳米线102的两侧部分。形成第一和第二接触孔106和108可以包括去除硅纳米线102的绝缘层。
根据具体情况，可以省略固定层的形成工序。
在图6C中，通过在具有在其上形成的固定层104的基板100上沉积例如铝(Al)、铝合金、铜、钨(W)、钼(Mo)、钛(Ti)、或铬(Cr)的导电金属材料形成第一源极110、第一漏极112和栅极114。在此，第一源极110和第一漏极112分别经由第一和第二接触孔106和108连接到硅纳米线102，并且栅极114设置在第一源极110和第一漏极112之间的间隔空间中。即，第一源极110、栅极114和第一漏极112彼此分隔开。
另外，硅化物层(未示出)可以形成在硅纳米线102和第一源极110之间以及硅纳米线102和第一漏极112之间的界面上。因此，硅化物层可以用作欧姆接触层，从而省略了形成欧姆接触层的附加步骤。
硅纳米线102、栅极114、第一源极110和第一漏极112构成TFT T。注意到第一源极110和第一漏极112是通过与栅极114相同的工序形成的，从而减少了TFT工序步骤的数目。
在图6D中，通过在具有第一源极和第一漏极110和112以及栅极114的基板100上沉积例如氮化硅或氧化硅的无机绝缘材料形成栅绝缘层116。此外，通过蚀刻栅绝缘层116来形成第三和第四接触孔118和120以暴露出部分第一源极和第一漏极110和112。
然后，通过在具有第一源极110和第一漏极112的基板100上沉积和构图例如与第一源极110和第一漏极112相同材料的导电金属材料形成第二源极122和第二漏极124。在此，第二源极122经由第三接触孔118连接到第一源极110，并且第二漏极124经由第四接触孔120连接到第一漏极112。
虽然未示出，可以在形成第二源极122和第二漏极124期间形成与第二源极122成为一体的数据线。
在图6E中，在具有第二源极122和第二漏极124的基板100上通过沉积和构图例如氮化硅或氧化硅的无机材料或者通过涂敷和构图例如苯并环丁烯(BCB)或丙烯酸树脂的有机材料形成钝化层126。
然后，通过蚀刻钝化层126形成漏接触孔128以暴露出部分第二漏极124。
通过在具有钝化层126的基板100的整个表面上沉积例如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料形成像素电极130。在此，像素电极130经由漏接触孔128连接到第二漏极124。
通过上述工序，具有由硅纳米线102制成并且用作开关元件或者驱动元件的TFT T的阵列基板。
第二实施方式的特征是在基板上通过喷射来形成硅纳米线。
图7A至图7F示出了按照根据本发明第二实施方式的制造工序包括具有硅纳米线的TFT的阵列基板的示意性截面图。
在图7A中，硅纳米线202设置在基板200上，例如，制备具有硅纳米线202和表面活性剂(未示出)的溶剂201，并且可以通过在基板200上喷射来涂敷溶剂201。例如，在制备溶剂201之前可以通过在半导体基板(未示出)上沉积具有纳米级尺寸的催化剂以及通过使用包括硅的反应气使催化剂结晶来形成硅纳米线202。
实质上，虽然未示出，硅纳米线202包括芯和包围芯的绝缘层，从而在芯和绝缘层之间形成同轴结构。另外，硅纳米线202具有棒状。此外，硅纳米线202由多条硅纳米线组成。
在图7B中，通过图7A的步骤，通过在低于大约100摄氏度的温度下加热从除基板200上去除硅纳米线202之外的残留溶剂(未示出)。在此，可以对基板200的整个表面进行加热步骤。在此步骤之后，硅纳米线202沿与基板202的表面平行的方向设置。
在图7C中，固定层204、栅绝缘层206和栅极208顺序沉积在硅纳米线202的中间部分。
例如，固定层204和栅绝缘层206被同时沉积并且通过相同工序被构图。在此，可以通过对固定层204和栅绝缘层206进行构图或通过在对栅极208构图之后将栅极208用作蚀刻阻止层来去除硅纳米线202中包围结晶硅的绝缘层。
例如，固定层204由例如苯并环丁烯(BCB)或丙烯酸树脂的有机绝缘材料形成并用来固定硅纳米线202。
然而，根据具体情况可以省略固定层204的形成工序。
在图7D中，通过在形成有栅极208的基板200上沉积和构图例如铝(Al)、铝合金、铜、钨(W)、钼(Mo)、钛(Ti)、或铬(Cr)的导电金属材料形成第一源极210和第一漏极212。在此，第一源极210和第一漏极212通过固定层204、栅绝缘层206和栅极208而彼此分隔开。在此，第一源极210和第一漏极212直接覆盖暴露出的硅纳米线202，从而直接连接到部分硅纳米线202。
另外，虽然未示出，在硅纳米线202和第一源极210之间的界面上以及硅纳米线202和第一漏极212之间的界面上可以形成硅化物层。硅化物层可以用作关于第一源极210和第一漏极212的欧姆接触层，因此，附加的欧姆接触层是不必要的。
使用上述工序，硅纳米线202、栅极208、第一源极210和第一漏极212构成TFT T。因此，因为第一源极210和第一漏极212是通过与栅极208相同的工序形成的，所以可以减少TFT T的处理时间和制造成本。
在图7E中，通过在形成有TFT T的基板200上沉积和构图例如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成层间绝缘膜214。通过该步骤，层间绝缘膜214具有分别暴露出部分第一源极210和第一漏极212的第一和第二接触孔216和218。
然后，通过在形成有层间绝缘膜214的基板200上沉积和构图例如与第一源极210和第一漏极212相同材料的导电金属材料形成第二源极220和第二漏极222。在此，第二源极220经由第一接触孔216连接到第一源极210，并且第二漏极222经由第二接触孔218连接到第一漏极216。
在图7F中，在形成有第二源极220和第二漏极222的基板100上通过沉积例如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料或通过涂敷例如苯并环丁烯(BCB)或丙烯酸树脂的有机绝缘材料形成钝化层224。在此，对钝化层224构图以具有暴露出部分第二漏极222的漏接触孔226。
然后，通过在钝化层224上沉积和构图例如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料形成像素电极228。在此，像素电极228经由漏接触孔226连接到第二漏极222。
通过上述工序，可以制造根据第二实施方式的包括具有硅纳米线的TFT的阵列基板。
根据本发明的TFT的特征是利用硅纳米线代替半导体层并且通过固定层来固定和加强硅纳米线，从而稳定TFT的工作。
因此，与阵列元件独立地形成TFT，因此，源极、漏极和栅极通过相同的工序由相同的材料形成。因此，可以通过比现有技术简单的工序减少TFT的处理时间和工序成本。
很明显，本领域技术人员可在不背离本发明精神或范围的基础上对本发明做出修改和变化。因此，本发明意欲覆盖落入本发明权利要求及其等效范围内的各种修改和变化。

Claims (35)

1、一种薄膜晶体管，包括：
位于基板上的硅纳米线，其中所述硅纳米线具有中间部分和中间部分的各侧部分；
位于所述中间部分上的栅极；以及
位于各侧部分上的源极和与所述源极分隔开的漏极，其中所述源极和漏极电连接到所述硅纳米线。
2、根据权利要求1所述的薄膜晶体管，其特征在于，所述硅纳米线包括半导体材料的芯和包围所述芯的绝缘层。
3、根据权利要求2所述的薄膜晶体管，其特征在于，所述硅纳米线在芯和绝缘层之间具有同轴结构。
4、根据权利要求1所述的薄膜晶体管，其特征在于，所述硅纳米线具有棒状。
5、根据权利要求1所述的薄膜晶体管，其特征在于，所述硅纳米线由多条硅纳米线组成。
6、根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极由与所述源极和漏极相同的材料制成。
7、根据权利要求1所述的薄膜晶体管，其特征在于，还包括所述硅纳米线和所述栅极之间、所述硅纳米线和所述源极之间、以及所述硅纳米线和所述漏极之间的固定层，其中所述固定层将所述硅纳米线固定在所述基板上。
8、根据权利要求7所述的薄膜晶体管，其特征在于，所述固定层包括分别暴露出部分所述源极和所述漏极的第一接触孔和第二接触孔，并且所述源极和所述漏极分别经由所述第一接触孔和第二接触孔连接到所述硅纳米线。
9、根据权利要求7所述的薄膜晶体管，其特征在于，所述固定层包括有机绝缘材料。
10、根据权利要求9所述的薄膜晶体管，其特征在于，所述有机绝缘材料包括苯并环丁烯和丙烯酸树脂中之一。
11、一种用于平板显示器件的阵列基板，包括：
位于基板上的硅纳米线，其中所述硅纳米线具有中间部分和所述中间部分的各侧部分；
位于所述中间部分上的栅极；
位于所述各侧部分上的第一源极和与所述第一源极分隔开的第一漏极，其中所述第一源极和所述第一漏极电连接到所述硅纳米线；
连接到所述第一源极的第二源极和连接到所述第一漏极的第二漏极；以及
连接到所述第二漏极的像素电极。
12、根据权利要求11所述的阵列基板，其特征在于，还包括在所述第一源极和所述第二源极之间以及所述第一漏极和所述第二漏极之间的栅绝缘层，所述栅绝缘层具有分别暴露出部分所述第一源极和所述第一漏极的第一和第二接触孔。
13、根据权利要求12所述的阵列基板，其特征在于，所述第二源极经由所述第一接触孔连接到所述第一源极并且所述第二漏极经由所述第二接触孔连接到所述第一漏极。
14、根据权利要求11所述的阵列基板，其特征在于，还包括位于所述第二源极和所述像素电极之间以及所述第二漏极和所述像素电极之间的钝化层，其中所述钝化层包括暴露出部分所述第二漏极的漏接触孔。
15、根据权利要求14所述的阵列基板，其特征在于，所述像素电极经由所述漏接触孔连接到所述第二漏极。
16、一种薄膜晶体管，包括：
位于基板上的硅纳米线，所述硅纳米线具有中间部分和所述中间部分的各侧部分；
位于所述中间部分上的栅绝缘层；
位于所述栅绝缘层上的栅极；以及
位于所述各侧部分上的源极和与所述源极分隔开的漏极，所述源极和所述漏极直接接触所述硅纳米线。
17、根据权利要求16所述的薄膜晶体管，其特征在于，还包括位于所述硅纳米线的中间部分和所述栅绝缘层之间的固定层。
18、一种用于平板显示器件的阵列基板，包括：
位于所述基板上的硅纳米线，所述硅纳米线具有中间部分和所述中间部分的各侧部分；
位于所述中间部分的栅绝缘层；
位于所述栅绝缘层上的栅极；
位于所述各侧部分上的第一源极和与所述第一源极分隔开的第一漏极，所述第一源极和所述第一漏极直接接触硅纳米线；
连接到所述第一源极的第二源极和连接到所述第一漏极的第二漏极；以及
连接到所述第二漏极的像素电极。
19、一种薄膜晶体管的制造方法，包括：
在基板上设置硅纳米线，所述硅纳米线具有中间部分和所述中间部分的各侧部分；
在所述中间部分上形成栅极；以及
在所述各侧部分上形成源极和与所述源极分隔开的漏极，所述源极和漏极电连接到所述硅纳米线。
20、根据权利要求19所述的方法，其特征在于，还包括在所述硅纳米线和所述源极之间以及所述硅纳米线和所述漏极之间形成固定层，所述固定层将所述硅纳米线固定在所述基板上。
21、根据权利要求20所述的方法，其特征在于，所述形成固定层的步骤包括形成暴露出部分所述源极和所述漏极的第一接触孔和第二接触孔，并且所述源极和所述漏极分别经由所述第一接触孔和所述第二接触孔连接到所述硅纳米线。
22、根据权利要求19所述的方法，其特征在于，通过喷射将所述硅纳米线设置在所述基板上。
23、根据权利要求19所述的方法，其特征在于，还包括通过沉积具有纳米级尺寸的催化剂和通过使用包括硅的反应气使所述催化剂结晶形成所述硅纳米线。
24、根据权利要求19所述的方法，其特征在于，通过与所述源极和所述漏极相同的工序形成所述栅极。
25、一种用于平板显示器件的阵列基板的制造方法，包括：
在基板上设置硅纳米线，所述硅纳米线具有中间部分和所述中间部分的各侧部分；
在所述中间部分上形成栅极；
在所述各侧部分上形成第一源极和与所述第一源极分隔开的第一漏极，所述第一源极和所述第一漏极电连接到所述硅纳米线；
形成连接到所述第一源极的第二源极和连接到所述第一漏极的第二漏极；以及
形成连接到所述第二漏极的像素电极。
26、根据权利要求25所述的方法，其特征在于，还包括在所述第一源极和所述第二源极之间以及所述第一漏极和所述第二漏极之间形成栅绝缘层，所述栅绝缘层具有分别暴露出部分所述第一源极和所述第一漏极的第一接触孔和第二接触孔。
27、根据权利要求26所述的方法，其特征在于，所述第二源极经由所述第一接触孔连接到所述第一源极并且所述第二漏极经由所述第二接触孔连接到所述第一漏极。
28、根据权利要求26所述的方法，其特征在于，还包括在所述第二源极和所述像素电极之间以及所述第二漏极和所述像素电极之间形成钝化层，所述钝化层包括暴露出部分所述第二漏极的漏接触孔。
29、根据权利要求28所述的方法，其特征在于，所述像素电极经由所述漏接触孔连接到所述第二漏极。
30、一种薄膜晶体管的制造方法，包括：
在基板上涂敷包括硅纳米线的溶剂，所述硅纳米线具有中间部分和所述中间部分的各侧部分；
从基板上去除除硅纳米线之外的溶剂；
在所述中间部分上顺序形成栅绝缘层和栅极；以及
在所述各侧部分上形成源极和与所述源极分隔开的漏极，所述源极和所述漏极直接接触所述硅纳米线。
31、根据权利要求30所述的方法，其特征在于，所述溶剂还包括表面活性剂。
32、根据权利要求31所述的方法，其特征在于，通过加热去除所述溶剂。
33、根据权利要求32所述的方法，其特征在于，在低于约100摄氏度的温度下进行所述加热。
34、根据权利要求30所述的方法，其特征在于，还包括在所述硅纳米线的中间部分和所述栅绝缘层之间形成固定层。
35、一种用于平板显示器件的阵列基板的制造方法，包括：
在基板上涂敷包括硅纳米线的溶剂，其中所述硅纳米线具有中间部分和所述中间部分的各侧部分；
从基板上去除除所述硅纳米线之外的溶剂；
在所述中间部分上顺序形成栅绝缘层和栅极；
在各侧部分上形成第一源极和与所述第一源极分隔开的第一漏极，其中所述第一源极和所述第一漏极直接接触硅纳米线；
形成连接到所述第一源极的第二源极和连接到所述第一漏极的第二漏极；以及
形成连接到所述第二漏极的像素电极。
CNB2006100731407A 2005-04-07 2006-04-06 薄膜晶体管及其制造方法 Expired - Fee Related CN100472813C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050029120A KR101145146B1 (ko) 2005-04-07 2005-04-07 박막트랜지스터와 그 제조방법
KR1020050029120 2005-04-07

Publications (2)

Publication Number Publication Date
CN1845341A true CN1845341A (zh) 2006-10-11
CN100472813C CN100472813C (zh) 2009-03-25

Family

ID=37064267

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100731407A Expired - Fee Related CN100472813C (zh) 2005-04-07 2006-04-06 薄膜晶体管及其制造方法

Country Status (4)

Country Link
US (3) US7704806B2 (zh)
JP (1) JP4580890B2 (zh)
KR (1) KR101145146B1 (zh)
CN (1) CN100472813C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820319A (zh) * 2011-06-09 2012-12-12 乐金显示有限公司 氧化物薄膜晶体管及其制造方法
CN102893381A (zh) * 2010-06-22 2013-01-23 国际商业机器公司 具自对准接触和栅极的石墨烯/纳米结构fet
CN103022150A (zh) * 2012-12-25 2013-04-03 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
WO2015154327A1 (zh) * 2014-04-11 2015-10-15 深圳市华星光电技术有限公司 薄膜晶体管的制程方法
CN111916338A (zh) * 2019-05-08 2020-11-10 京东方科技集团股份有限公司 一种硅基纳米线、其制备方法及薄膜晶体管

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8029186B2 (en) * 2004-11-05 2011-10-04 International Business Machines Corporation Method for thermal characterization under non-uniform heat load
US7426000B2 (en) * 2005-04-14 2008-09-16 Samsung Electronics Co., Ltd. Transistor, display device including the same, and manufacturing method thereof
KR101287735B1 (ko) * 2006-12-08 2013-07-18 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 이를 이용한액정표시장치의 제조 방법
KR101318083B1 (ko) * 2006-12-29 2013-10-14 엘지디스플레이 주식회사 어레이기판 제조방법
US7948050B2 (en) * 2007-01-11 2011-05-24 International Business Machines Corporation Core-shell nanowire transistor
KR101311301B1 (ko) * 2007-02-09 2013-09-25 엘지디스플레이 주식회사 나노와이어 트랜지스터와 그 제조방법
KR100972842B1 (ko) * 2007-09-11 2010-07-28 포항공과대학교 산학협력단 나노막대를 포함하는 나노디바이스 및 그 제조 방법
EP2197782B1 (en) 2007-09-12 2020-03-04 Smoltek AB Connecting and bonding adjacent layers with nanostructures
US20090098680A1 (en) * 2007-10-15 2009-04-16 E.I. Du Pont De Nemours And Company Backplane structures for solution processed electronic devices
EP2225776A4 (en) 2007-12-14 2013-01-16 Du Pont Backplane structures for electronic devices
KR101424816B1 (ko) 2008-02-18 2014-07-31 삼성전자주식회사 나노와이어를 포함하는 박막 트랜지스터 및 그의 제조방법
KR20160078517A (ko) 2008-02-25 2016-07-04 스몰텍 에이비 나노구조 프로세싱을 위한 도전성 보조층의 증착과 선택적 제거
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US8384007B2 (en) * 2009-10-07 2013-02-26 Zena Technologies, Inc. Nano wire based passive pixel image sensor
US8735797B2 (en) * 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US20100304061A1 (en) * 2009-05-26 2010-12-02 Zena Technologies, Inc. Fabrication of high aspect ratio features in a glass layer by etching
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US8890271B2 (en) 2010-06-30 2014-11-18 Zena Technologies, Inc. Silicon nitride light pipes for image sensors
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8519379B2 (en) 2009-12-08 2013-08-27 Zena Technologies, Inc. Nanowire structured photodiode with a surrounding epitaxially grown P or N layer
US8507840B2 (en) 2010-12-21 2013-08-13 Zena Technologies, Inc. Vertically structured passive pixel arrays and methods for fabricating the same
US8299472B2 (en) 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US8889455B2 (en) * 2009-12-08 2014-11-18 Zena Technologies, Inc. Manufacturing nanowire photo-detector grown on a back-side illuminated image sensor
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US8269985B2 (en) 2009-05-26 2012-09-18 Zena Technologies, Inc. Determination of optimal diameters for nanowires
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US20100148221A1 (en) * 2008-11-13 2010-06-17 Zena Technologies, Inc. Vertical photogate (vpg) pixel structure with nanowires
US9515218B2 (en) * 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US8791470B2 (en) 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US20110115041A1 (en) * 2009-11-19 2011-05-19 Zena Technologies, Inc. Nanowire core-shell light pipes
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
KR20100073247A (ko) * 2008-12-23 2010-07-01 한국전자통신연구원 자기정렬 전계 효과 트랜지스터 구조체
US8900935B2 (en) 2011-01-25 2014-12-02 International Business Machines Corporation Deposition on a nanowire using atomic layer deposition
US20140044865A1 (en) * 2012-01-31 2014-02-13 Hossam Haick Method for manufacturing a nano-wire array and a device that comprises a nano-wire array
KR101637988B1 (ko) 2014-10-10 2016-07-08 전북대학교산학협력단 의자 겸용 가방
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
CN107768386B (zh) * 2017-11-16 2020-09-01 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法以及液晶显示面板
CN112018032A (zh) 2019-05-13 2020-12-01 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511298B (en) 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100441433B1 (ko) * 2001-04-12 2004-07-22 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법
KR100380142B1 (ko) * 2001-07-18 2003-04-11 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US20040136866A1 (en) * 2002-06-27 2004-07-15 Nanosys, Inc. Planar nanowire based sensor elements, devices, systems and methods for using and making same
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
CA2499944A1 (en) * 2002-09-30 2004-04-15 Nanosys, Inc. Integrated displays using nanowire transistors
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US7355216B2 (en) * 2002-12-09 2008-04-08 The Regents Of The University Of California Fluidic nanotubes and devices
KR100669713B1 (ko) * 2004-03-26 2007-01-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US7344961B2 (en) * 2004-07-07 2008-03-18 Nanosys, Inc. Methods for nanowire growth
KR100615233B1 (ko) * 2004-07-21 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터, 및 이를 구비한 평판 표시장치

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102893381A (zh) * 2010-06-22 2013-01-23 国际商业机器公司 具自对准接触和栅极的石墨烯/纳米结构fet
US12166106B2 (en) 2010-06-22 2024-12-10 International Business Machines Corporation Graphene/nanostructure FET with self-aligned contact and gate
US9368599B2 (en) 2010-06-22 2016-06-14 International Business Machines Corporation Graphene/nanostructure FET with self-aligned contact and gate
CN102820319B (zh) * 2011-06-09 2016-06-08 乐金显示有限公司 氧化物薄膜晶体管及其制造方法
CN102820319A (zh) * 2011-06-09 2012-12-12 乐金显示有限公司 氧化物薄膜晶体管及其制造方法
US9059296B2 (en) 2011-06-09 2015-06-16 Lg Display Co., Ltd. Oxide thin film transistor and method of fabricating the same
CN103022150B (zh) * 2012-12-25 2015-05-20 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US9450101B2 (en) 2012-12-25 2016-09-20 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display apparatus
CN103022150A (zh) * 2012-12-25 2013-04-03 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
WO2015154327A1 (zh) * 2014-04-11 2015-10-15 深圳市华星光电技术有限公司 薄膜晶体管的制程方法
CN111916338A (zh) * 2019-05-08 2020-11-10 京东方科技集团股份有限公司 一种硅基纳米线、其制备方法及薄膜晶体管
WO2020224347A1 (zh) * 2019-05-08 2020-11-12 京东方科技集团股份有限公司 硅基纳米线、其制备方法及薄膜晶体管
CN111916338B (zh) * 2019-05-08 2023-07-25 京东方科技集团股份有限公司 一种硅基纳米线、其制备方法及薄膜晶体管

Also Published As

Publication number Publication date
KR101145146B1 (ko) 2012-05-14
US20130228750A1 (en) 2013-09-05
JP2006295176A (ja) 2006-10-26
US20100163850A1 (en) 2010-07-01
CN100472813C (zh) 2009-03-25
US7704806B2 (en) 2010-04-27
JP4580890B2 (ja) 2010-11-17
KR20060107107A (ko) 2006-10-13
US8610128B2 (en) 2013-12-17
US8426869B2 (en) 2013-04-23
US20060226424A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
CN1845341A (zh) 薄膜晶体管及其制造方法
CN100511713C (zh) 薄膜晶体管及其制造方法
CN101079429A (zh) 薄膜晶体管阵列基板及其制造方法
WO2013155840A1 (zh) 阵列基板及其制造方法和显示装置
CN1495477A (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN1913146A (zh) 薄膜导体及其制造方法
CN1909260A (zh) 平板显示器和平板显示器的制造方法
CN1885509A (zh) 薄膜晶体管基板及其制造方法
CN1625714A (zh) 垂直排列模式的液晶显示装置
CN1614483A (zh) 液晶显示器件制造方法
CN1914737A (zh) 半导体元件及其制造方法和液晶显示器及其制造方法
CN1183604C (zh) 薄膜晶体管及其制造方法和包括该晶体管的半导体器件
CN1606125A (zh) 薄膜晶体管阵列基板的制造方法
CN1677209A (zh) 液晶显示器件及其制造方法
CN1828910A (zh) 薄膜晶体管阵列面板
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
CN101038925A (zh) 薄膜晶体管面板及其制造方法
CN1542508A (zh) 液晶显示装置及其制造方法
CN1607443A (zh) 液晶显示面板器件及其制造方法
CN1901169A (zh) 制造薄膜晶体管基板的方法
CN1747171A (zh) 薄膜晶体管阵列基板及其制造方法
CN1763617A (zh) 金属线及制造方法、基板及制造方法和显示装置
CN1812109A (zh) Tft阵列面板及其制造方法
CN1734334A (zh) 液晶显示器件及其制造方法
CN1650224A (zh) 薄膜晶体管阵列面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325