[go: up one dir, main page]

CN111916338B - 一种硅基纳米线、其制备方法及薄膜晶体管 - Google Patents

一种硅基纳米线、其制备方法及薄膜晶体管 Download PDF

Info

Publication number
CN111916338B
CN111916338B CN201910381377.9A CN201910381377A CN111916338B CN 111916338 B CN111916338 B CN 111916338B CN 201910381377 A CN201910381377 A CN 201910381377A CN 111916338 B CN111916338 B CN 111916338B
Authority
CN
China
Prior art keywords
catalyst
silicon
pattern
catalyst particles
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910381377.9A
Other languages
English (en)
Other versions
CN111916338A (zh
Inventor
董学
袁广才
关峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910381377.9A priority Critical patent/CN111916338B/zh
Priority to PCT/CN2020/081170 priority patent/WO2020224347A1/zh
Priority to US17/048,301 priority patent/US11860541B2/en
Publication of CN111916338A publication Critical patent/CN111916338A/zh
Application granted granted Critical
Publication of CN111916338B publication Critical patent/CN111916338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0047—Photosensitive materials characterised by additives for obtaining a metallic or ceramic pattern, e.g. by firing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C01B33/021—Preparation
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/10—Particle morphology extending in one dimension, e.g. needle-like
    • C01P2004/16—Nanowires or nanorods, i.e. solid nanofibres with two nearly equal dimensions between 1-100 nanometer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Thin Film Transistor (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Silicon Compounds (AREA)

Abstract

本发明公开了一种硅基纳米线、其制备方法及薄膜晶体管，利用催化剂颗粒与硅具有较低的共熔点、以非晶硅的吉布斯自由能大于结晶硅的吉布斯自由能为驱动力、通过熔融的催化剂颗粒吸收非晶硅形成过饱和硅共熔体，使硅成核生长成为硅基纳米线。并且硅基纳米线在生长过程中，非晶硅薄膜在催化剂颗粒的作用下沿着导向槽线性生长，并且通过挡墙限制硅基纳米线反向生长，从而获得高密度、高均一性的硅基纳米线。另外，通过对催化剂颗粒的尺寸以及非晶硅薄膜的厚度进行控制还可以实现对硅基纳米线的宽度进行控制。

Description

一种硅基纳米线、其制备方法及薄膜晶体管
技术领域
本发明涉及半导体技术领域，尤指一种硅基纳米线、其制备方法及薄膜晶体管。
背景技术
硅基纳米线为近年来开发的新型硅基半导体材料，具有一维的尺度结构，更加优异的半导体特性。采用硅基纳米线作为薄膜晶体管沟道可以获得更高的迁移率以及更加稳定的特性。
但是，硅基纳米线作为薄膜晶体管沟道材料，其尺度的均一性、可控性尤为重要。因此，为满足显示器件的均一性需求，如何获得尺度均一可控的硅基纳米线已成为人们研究的热点。
发明内容
有鉴于此，本发明实施例提供了一种硅基纳米线、其制备方法及薄膜晶体管，用以实现制备尺度均一可控的硅基纳米线。
本发明实施例提供的一种硅基纳米线的制备方法，包括：
在衬底基板上形成催化剂颗粒、沿第一方向延伸的导向墙以及与所述导向墙交叉且位于同一层的挡墙；其中，所述催化剂颗粒位于所述挡墙与所述导向墙所限定的区域内，且所述催化剂颗粒与硅具有温度范围在200℃～1000℃共熔点；
形成覆盖所述催化剂颗粒、所述导向墙以及所述挡墙的非晶硅薄膜；
对所述非晶硅薄膜进行退火，使非晶硅由所述催化剂颗粒开始沿导向墙方向生长形成硅基纳米线。
可选地，在本发明实施例提供的制备方法中，在衬底基板上形成催化剂颗粒、沿第一方向延伸的导向墙以及与所述导向墙交叉且位于同一层的挡墙，具体包括：
在所述衬底基板上形成介电层；
对所述介电层进行构图，形成所述导向墙和所述挡墙的图形；
在所述衬底基板上形成催化剂膜层；
在所述催化剂膜层中形成所述催化剂颗粒的图形。
可选地，在本发明实施例提供的制备方法中，在衬底基板上形成催化剂颗粒、沿第一方向延伸的导向墙以及与所述导向墙交叉且位于同一层的挡墙，具体包括：
在所述衬底基板上形成催化剂膜层；
在所述催化剂膜层中形成所述催化剂颗粒的图形；
在形成有所述催化剂颗粒的图形的所述衬底基板上形成介电层；
对所述介电层进行构图，形成所述导向墙和所述挡墙的图形。
可选地，在本发明实施例提供的制备方法中，在所述催化剂膜层中形成所述催化剂颗粒的图形，具体包括：
在所述催化剂膜层上形成压印胶；
对所述压印胶进行纳米压印工艺，形成压印胶颗粒的图形；
以所述压印胶颗粒的图形为掩膜图形对所述催化剂膜层进行刻蚀，形成所述催化剂颗粒的图形。
可选地，在本发明实施例提供的制备方法中，在所述催化剂膜层中形成所述催化剂颗粒的图形，具体包括：
在所述催化剂膜层上形成压印胶；
对所述压印胶进行纳米压印工艺，形成压印胶线的图形；其中所述压印胶线的延伸方向与所述挡墙的延伸方向相同；
以所述压印胶线的图形为掩膜图形对所述催化剂膜层进行刻蚀，形成催化剂线的图形；
对所述催化剂线进行等离子体轰击，形成所述催化剂颗粒的图形。
可选地，在本发明实施例提供的制备方法中，所述催化剂线的线宽为50nm～1000nm。
可选地，在本发明实施例提供的制备方法中，在所述催化剂膜层中形成所述催化剂颗粒的图形，具体包括：
在所述催化剂膜层上形成光刻胶；
对所述光刻胶进行曝光、显影工艺，形成光刻胶颗粒的图形；
以所述光刻胶颗粒的图形为掩膜图形对所述催化剂膜层进行刻蚀，形成所述催化剂颗粒的图形。
可选地，在本发明实施例提供的制备方法中，所述催化剂颗粒的材料为铟、锡、镍、氧化铟。
可选地，在本发明实施例提供的制备方法中，所述催化剂颗粒的粒径为1nm～5000nm。
可选地，在本发明实施例提供的制备方法中，所述导向墙的高度为5nm～5000nm；所述挡墙的高度为5nm～5000nm。
可选地，在本发明实施例提供的制备方法中，对所述非晶硅薄膜进行退火时，退火温度为200℃-600℃。
可选地，在本发明实施例提供的制备方法中，在靠近所述挡墙的位置形成所述催化剂颗粒。
可选地，在本发明实施例提供的制备方法中，在每一所述挡墙与所述导向墙所限定的区域内，形成1个或者多个所述催化剂颗粒。
相应地，本发明实施例还提供了一种硅基纳米线，所述硅基纳米线采用本发明实施例提供的上述任一种所述制备方法制备。
相应地，本发明实施例还提供了一种薄膜晶体管，包括源极、漏极、栅极和有源层，其中，所述有源层的材料为本发明实施例提供的上述硅基纳米线。
本发明有益效果如下：
本发明实施例提供的硅基纳米线、其制备方法及薄膜晶体管，利用催化剂颗粒与硅具有较低的共熔点、以非晶硅的吉布斯自由能大于结晶硅的吉布斯自由能为驱动力、通过熔融的催化剂颗粒吸收非晶硅形成过饱和硅共熔体，使硅成核生长成为硅基纳米线。并且硅基纳米线在生长过程中，非晶硅薄膜在催化剂颗粒的作用下沿着导向槽线性生长，并且通过挡墙限制硅基纳米线反向生长，从而获得高密度、高均一性的硅基纳米线。另外，通过对催化剂颗粒的尺寸以及非晶硅薄膜的厚度进行控制还可以实现对硅基纳米线的宽度进行控制。
附图说明
图1为本发明实施例提供的硅基纳米线的制备方法的流程图；
图2a至图2h分别为本发明实施例提供的制备方法在执行各步骤后对应的结构示意图；
图2i为图2h沿AA’方向的剖面结构示意图；
图3a和图3b为分别为本发明实施例提供的制备方法在执行各步骤后对应的结构示意图。
具体实施方式
本发明实施例提供了一种硅基纳米线、其制备方法及薄膜晶体管。为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种硅基纳米线的制备方法，如图1所示，包括：
S101、在衬底基板上形成催化剂颗粒、沿第一方向延伸的导向墙以及与导向墙交叉且位于同一层的挡墙；其中，催化剂颗粒位于挡墙与导向墙所限定的区域内，且催化剂颗粒与硅具有温度范围在200℃～1000℃共熔点；
S102、形成覆盖催化剂颗粒、导向墙以及挡墙的非晶硅薄膜；
S103、对非晶硅薄膜进行退火，使非晶硅由催化剂颗粒开始沿导向墙方向生长形成硅基纳米线。
在本发明实施例提供的制备方法中，利用催化剂颗粒与硅具有较低的共熔点、以非晶硅的吉布斯自由能大于结晶硅(硅基纳米线)的吉布斯自由能为驱动力、通过熔融的催化剂颗粒吸收非晶硅形成过饱和硅共熔体，使硅成核生长成为硅基纳米线。并且硅基纳米线在生长过程中，非晶硅薄膜在催化剂颗粒的作用下沿着导向槽线性生长，并且通过挡墙限制硅基纳米线反向生长，从而获得高密度、高均一性的硅基纳米线。另外，通过对催化剂颗粒的尺寸以及非晶硅薄膜的厚度进行控制还可以实现对硅基纳米线的宽度进行控制。
可选地，在本发明实施例提供的制备方法中，对非晶硅薄膜进行退火时，退火温度可控制在200℃-600℃之间，例如200℃、300℃、500℃、600℃等，在此不作限定。
在具体实施时，在本发明实施例提供的制备方法中，在形成非晶硅薄膜之前，可以先形成催化剂颗粒之后再形成导向墙和挡墙；当然也可以先形成挡墙和导向墙后再形成催化剂颗粒，在此不作限定。
可选地，在本发明实施例提供的制备方法中，在衬底基板上形成催化剂颗粒、沿第一方向延伸的导向墙以及与导向墙交叉且位于同一层的挡墙，具体包括：
在衬底基板上形成介电层；
对介电层进行构图，形成导向墙和挡墙的图形；
在衬底基板上形成催化剂膜层；
在催化剂膜层中形成催化剂颗粒的图形。
或者，可选地，在本发明实施例提供的制备方法中，在衬底基板上形成催化剂颗粒、沿第一方向延伸的导向墙以及与导向墙交叉且位于同一层的挡墙，具体包括：
在衬底基板上形成催化剂膜层；
在催化剂膜层中形成催化剂颗粒的图形；
在形成有催化剂颗粒的图形的衬底基板上形成介电层；
对介电层进行构图，形成导向墙和挡墙的图形。
在具体实施时，形成催化剂颗粒之后再形成导向墙和挡墙时，在对介电层进行构图形成导向墙和挡墙的图形的过程中，需要将导向墙和挡墙限定区域内的介电层去除以将催化剂颗粒裸露出来，对工艺精度要求比较高。因此，在本发明实施例提供的制备方法中，先形成挡墙和导向墙后再形成催化剂颗粒从工艺上比较容易实现。
在具体实施时，在本发明实施例提供的制备方法中，介电层可以通过层积的方法形成，在此不作限定。
可选地，在本发明实施例提供的制备方法中，在催化剂膜层中形成催化剂颗粒的图形，具体包括：
在催化剂膜层上形成压印胶；
对压印胶进行纳米压印工艺，形成压印胶颗粒的图形；
以压印胶颗粒的图形为掩膜图形对催化剂膜层进行刻蚀，形成催化剂颗粒的图形。
在具体实施时，采用纳米压印工艺形成催化剂颗粒的图形，可以实现图形的高精细化，保证催化剂颗粒的均一和可控，以保证硅基纳米线的均匀生长。
可选地，在本发明实施例提供的制备方法中，在催化剂膜层中形成催化剂颗粒的图形，具体包括：
在催化剂膜层上形成压印胶；
对压印胶进行纳米压印工艺，形成压印胶线的图形；其中压印胶线的延伸方向与挡墙的延伸方向相同；
以压印胶线的图形为掩膜图形对催化剂膜层进行刻蚀，形成催化剂线的图形；
对催化剂线进行等离子体轰击，形成催化剂颗粒的图形。
可选地，在本发明实施例提供的制备方法中，催化剂线的线宽控制在50nm～1000nm之间，例如50nm、100nm、500nm、1000nm等，在此不作限定。
在具体实施时，也可以采用光刻工艺形成催化剂颗粒的图形。因此，可选地，在本发明实施例提供的制备方法中，在催化剂膜层中形成催化剂颗粒的图形，具体包括：
在催化剂膜层上形成光刻胶；
对光刻胶进行曝光、显影工艺，形成光刻胶颗粒的图形；
以光刻胶颗粒的图形为掩膜图形对催化剂膜层进行刻蚀，形成催化剂颗粒的图形。
可选地，在本发明实施例提供的制备方法中，催化剂颗粒的材料可以为铟、锡、镍或氧化铟等，在此不作限定。
可选地，在本发明实施例提供的制备方法中，催化剂颗粒的粒径控制在1nm～5000nm之间，例如1nm、10nm、50nm、100nm、500nm、1000nm等，在此不作限定。
可选地，在本发明实施例提供的制备方法中，导向墙的高度控制在5nm～5000nm之间，例如5nm、100nm、500nm、1000nm等，在此不作限定。
可选地，在本发明实施例提供的制备方法中，挡墙的高度控制在5nm～5000nm之间，例如5nm、100nm、500nm、1000nm等，在此不作限定。
在具体实施时，催化剂颗粒的粒径根据需要的硅基纳米线的线宽确定，一般催化剂颗粒的粒径接近硅基纳米线的线宽。进一步地，导向墙和挡墙的高度根据催化剂颗粒的粒径来确定，一般导向墙和挡墙的高度至少要与催化剂颗粒的粒径相同。
可选地，在本发明实施例提供的制备方法中，在靠近挡墙的位置形成催化剂颗粒。这是为了保证在挡墙与导向墙所限定的区域内，硅基纳米线沿导向墙仅向一个方向生长。
在具体实施时，在本发明实施例提供的制备方法中，在每一挡墙与导向墙所限定的区域内，形成1个或者多个催化剂颗粒。
可选地，在本发明实施例提供的制备方法中，当导向墙之间的距离小于1μm时，设置1个催化剂颗粒。
在具体实施时，为了保证每一条硅基纳米线均能够沿设定的方向线性生长，要求催化剂颗粒至少有一侧是与导向墙相邻的，因此，在每一挡墙与导向墙所限定的区域内，在相邻两个导向墙之间，可以设置两个催化剂颗粒。
当然，在具体实施时，在每一挡墙与导向墙所限定的区域内，也可以设置多个催化剂颗粒，这样沿每个催化剂颗粒都会生长硅基纳米线，但是由于催化剂颗粒的自限性，最终能够实现线性生长的硅基纳米线只有一至两条。
需要说明的是，在本发明实施例提供的制备方法中，导向墙的数量可以根据实际需要的硅基纳米线的数量来决定。挡墙的位置可以根据需要的硅基纳米线的长度来设置，在此不作具体限定。
下面通过具体实施例说明本发明实施例提供的制备方法。
本发明提供的一些实施例具体包括以下步骤：
步骤1、如图2a所示，在衬底基板01上形成介电层02。
在具体实施时，采用层积法形成介电层，其中介电层的材料可以为氧化铝(AlOx)，氧化硅(SiOx)，氮化硅(SiNx)等，在此不作限定。
步骤2、如图2b所示，对介电层02进行构图，通过一次构图工艺形成沿第一方向X延伸的导向墙021和与导向墙021交叉设置的挡墙022的图形，导向墙021和与导向墙021之间的夹角可以为非零的锐角或者90°。
在具体实施时，导向墙和挡墙的高度均可以控制在5nm～5000nm之间，在此不作限定。
步骤3、如图2c所示，在衬底基板01上形成覆盖导向墙021和挡墙022的催化剂膜层03。
在具体实施时，催化剂膜层的材料可以为铟、锡、镍或氧化铟等，在此不作限定。
步骤4、如图2d所示，在催化剂膜层03上形成压印胶04。
步骤5、如图2e所示，对压印胶04进行纳米压印工艺，形成压印胶颗粒041的图形。
步骤6、如图2f所示，以压印胶颗粒041的图形为掩膜图形对催化剂膜层03进行刻蚀，形成催化剂颗粒031的图形。
在具体实施时，催化剂颗粒的粒径可以控制在1nm～5000nm之间，在此不作限定。
步骤7、如图2g所示，形成覆盖催化剂颗粒031、导向墙021以及挡墙022的非晶硅薄膜05。
步骤8、如图2h和图2i所示，对非晶硅薄膜05进行退火，使非晶硅由催化剂颗粒031开始沿导向墙方向生长形成硅基纳米线051。
在具体实施时，对非晶硅薄膜进行退火时，退火温度可控制在200℃-600℃之间，在此不作限定。
在本发明的另一些实施例中，与上述实施例相比，除了步骤4、5和6不相同，其它步骤均相同。下面仅详细说明不相同的步骤。
步骤4’、在催化剂膜层上形成光刻胶。
步骤5’、对光刻胶进行曝光、显影工艺，形成光刻胶颗粒的图形。
步骤6’、以光刻胶颗粒的图形为掩膜图形对催化剂膜层进行刻蚀，形成催化剂颗粒的图形。
在本发明的再一些实施例中，与上述实施例相比，除了步骤5和6不相同，其它步骤均相同。下面仅详细说明不相同的步骤。
步骤5”、如图3a所示，对压印胶04进行纳米压印工艺，形成压印胶线042的图形；其中压印胶线042的延伸方向与挡墙022的延伸方向相同。
步骤6”、如图3b所示，以压印胶线052的图形为掩膜图形对催化剂膜层03进行刻蚀，形成催化剂线032的图形；
步骤7”、对催化剂线032进行等离子体轰击，形成催化剂颗粒031的图形。
需要说明的是，在本发明实施例提供的上述制备方法中，构图工艺可只包括光刻工艺，或可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
基于同一发明构思，本发明实施例还提供了一种硅基纳米线，该硅基纳米线采用本发明实施例提供的上述任一种制备方法制备。由于该硅基纳米线解决问题的原理与前述一种硅基纳米线的制备方法相似，因此该硅基纳米线的实施可以参见前述硅基纳米线的制备方法的实施，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种薄膜晶体管，包括源极、漏极、栅极和有源层，其中，有源层的材料为本发明实施例提供的上述硅基纳米线。由于该薄膜晶体管解决问题的原理与前述一种硅基纳米线相似，因此该薄膜晶体管的实施可以参见前述硅基纳米线的实施，重复之处不再赘述。
在具体实施时，采用本发明实施例提供的上述硅基纳米线作为有源层的材料时，需要对形成有硅基纳米线的非晶硅薄膜进行构图，使硅基纳米线位于有源层区域，有源层区域内可以选择同时保留非晶硅和硅基纳米线，也可以选择只保留硅基纳米线。
本发明实施例提供的硅基纳米线、其制备方法及薄膜晶体管，利用催化剂颗粒与硅具有较低的共熔点、以非晶硅的吉布斯自由能大于结晶硅的吉布斯自由能为驱动力、通过熔融的催化剂颗粒吸收非晶硅形成过饱和硅共熔体，使硅成核生长成为硅基纳米线。并且硅基纳米线在生长过程中，非晶硅薄膜在催化剂颗粒的作用下沿着导向槽线性生长，并且通过挡墙限制硅基纳米线反向生长，从而获得高密度、高均一性的硅基纳米线。另外，通过对催化剂颗粒的尺寸以及非晶硅薄膜的厚度进行控制还可以实现对硅基纳米线的宽度进行控制。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种硅基纳米线的制备方法，其特征在于，包括：
在衬底基板上形成催化剂颗粒、沿第一方向延伸的导向墙以及与所述导向墙交叉且位于同一层的挡墙；其中，所述催化剂颗粒位于所述挡墙与所述导向墙所限定的区域内，且所述催化剂颗粒与硅具有温度范围在200℃～1000℃共熔点；
形成覆盖所述催化剂颗粒、所述导向墙以及所述挡墙的非晶硅薄膜；
对所述非晶硅薄膜进行退火，使非晶硅由所述催化剂颗粒开始沿导向墙方向生长形成硅基纳米线。
2.如权利要求1所述的制备方法，其特征在于，在衬底基板上形成催化剂颗粒、沿第一方向延伸的导向墙以及与所述导向墙交叉且位于同一层的挡墙，具体包括：
在所述衬底基板上形成介电层；
对所述介电层进行构图，形成所述导向墙和所述挡墙的图形；
在所述衬底基板上形成催化剂膜层；
在所述催化剂膜层中形成所述催化剂颗粒的图形。
3.如权利要求1所述的制备方法，其特征在于，在衬底基板上形成催化剂颗粒、沿第一方向延伸的导向墙以及与所述导向墙交叉且位于同一层的挡墙，具体包括：
在所述衬底基板上形成催化剂膜层；
在所述催化剂膜层中形成所述催化剂颗粒的图形；
在形成有所述催化剂颗粒的图形的所述衬底基板上形成介电层；
对所述介电层进行构图，形成所述导向墙和所述挡墙的图形。
4.如权利要求2或3所述的制备方法，其特征在于，在所述催化剂膜层中形成所述催化剂颗粒的图形，具体包括：
在所述催化剂膜层上形成压印胶；
对所述压印胶进行纳米压印工艺，形成压印胶颗粒的图形；
以所述压印胶颗粒的图形为掩膜图形对所述催化剂膜层进行刻蚀，形成所述催化剂颗粒的图形。
5.如权利要求2或3所述的制备方法，其特征在于，在所述催化剂膜层中形成所述催化剂颗粒的图形，具体包括：
在所述催化剂膜层上形成压印胶；
对所述压印胶进行纳米压印工艺，形成压印胶线的图形；其中所述压印胶线的延伸方向与所述挡墙的延伸方向相同；
以所述压印胶线的图形为掩膜图形对所述催化剂膜层进行刻蚀，形成催化剂线的图形；
对所述催化剂线进行等离子体轰击，形成所述催化剂颗粒的图形。
6.如权利要求5所述的制备方法，其特征在于，所述催化剂线的线宽为50nm～1000nm。
7.如权利要求2或3所述的制备方法，其特征在于，在所述催化剂膜层中形成所述催化剂颗粒的图形，具体包括：
在所述催化剂膜层上形成光刻胶；
对所述光刻胶进行曝光、显影工艺，形成光刻胶颗粒的图形；
以所述光刻胶颗粒的图形为掩膜图形对所述催化剂膜层进行刻蚀，形成所述催化剂颗粒的图形。
8.如权利要求1所述的制备方法，其特征在于，所述催化剂颗粒的材料为铟、锡、镍、氧化铟。
9.如权利要求1所述的制备方法，其特征在于，所述催化剂颗粒的粒径为1nm～5000nm。
10.如权利要求1所述的制备方法，其特征在于，所述导向墙的高度为5nm～5000nm；所述挡墙的高度为5nm～5000nm。
11.如权利要求1所述的制备方法，其特征在于，对所述非晶硅薄膜进行退火时，退火温度为200℃-600℃。
12.如权利要求1所述的制备方法，其特征在于，在靠近所述挡墙的位置形成所述催化剂颗粒。
13.如权利要求1所述的制备方法，其特征在于，在每一所述挡墙与所述导向墙所限定的区域内，形成1个或者多个所述催化剂颗粒。
14.一种硅基纳米线，其特征在于，所述硅基纳米线采用如权利要求1-13任一种所述制备方法制备。
15.一种薄膜晶体管，包括源极、漏极、栅极和有源层，其特征在于，所述有源层的材料为如权利要求14所述的硅基纳米线。
CN201910381377.9A 2019-05-08 2019-05-08 一种硅基纳米线、其制备方法及薄膜晶体管 Active CN111916338B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910381377.9A CN111916338B (zh) 2019-05-08 2019-05-08 一种硅基纳米线、其制备方法及薄膜晶体管
PCT/CN2020/081170 WO2020224347A1 (zh) 2019-05-08 2020-03-25 硅基纳米线、其制备方法及薄膜晶体管
US17/048,301 US11860541B2 (en) 2019-05-08 2020-03-25 Silicon-based nanowire, preparation method thereof, and thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910381377.9A CN111916338B (zh) 2019-05-08 2019-05-08 一种硅基纳米线、其制备方法及薄膜晶体管

Publications (2)

Publication Number Publication Date
CN111916338A CN111916338A (zh) 2020-11-10
CN111916338B true CN111916338B (zh) 2023-07-25

Family

ID=73051387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910381377.9A Active CN111916338B (zh) 2019-05-08 2019-05-08 一种硅基纳米线、其制备方法及薄膜晶体管

Country Status (3)

Country Link
US (1) US11860541B2 (zh)
CN (1) CN111916338B (zh)
WO (1) WO2020224347A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394299B (zh) * 2021-06-16 2024-08-06 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1745468A (zh) * 2002-09-30 2006-03-08 纳米系统公司 大面积纳米启动宏电子衬底及其用途
CN1845341A (zh) * 2005-04-07 2006-10-11 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法
CN101891145A (zh) * 2009-05-22 2010-11-24 熊长宏 气-液-固相法制备硅纳米线
CN107086180A (zh) * 2017-03-15 2017-08-22 南京大学 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
CN107460542A (zh) * 2017-06-15 2017-12-12 南京大学 一种基于平面纳米线线形设计和引导的可拉伸晶体半导体纳米线的制备方法
CN108217591A (zh) * 2018-01-04 2018-06-29 南京大学 一种异质交替叠层台阶引导生长三维坡面纳米线阵列的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132934B2 (ja) * 2004-12-28 2013-01-30 パナソニック株式会社 半導体ナノワイヤ、および当該ナノワイヤを備えた半導体装置
KR101181097B1 (ko) * 2005-02-10 2012-09-07 파나소닉 주식회사 미세구조체를 유지하기 위한 구조체, 반도체장치, 티에프티구동회로, 패널, 디스플레이, 센서 및 이들의 제조방법
US7426000B2 (en) * 2005-04-14 2008-09-16 Samsung Electronics Co., Ltd. Transistor, display device including the same, and manufacturing method thereof
KR101127132B1 (ko) * 2005-05-13 2012-03-21 삼성전자주식회사 실리콘 나노와이어 기판 및 그 제조방법, 그리고 이를이용한 박막 트랜지스터의 제조방법
WO2007126412A2 (en) * 2006-03-03 2007-11-08 The Board Of Trustees Of The University Of Illinois Methods of making spatially aligned nanotubes and nanotube arrays
US8810009B2 (en) * 2008-04-27 2014-08-19 The Board Of Trustees Of The University Of Illinois Method of fabricating a planar semiconductor nanowire
US8524527B2 (en) * 2009-09-25 2013-09-03 University Of Southern California High-performance single-crystalline N-type dopant-doped metal oxide nanowires for transparent thin film transistors and active matrix organic light-emitting diode displays
US9627544B2 (en) * 2015-08-04 2017-04-18 United Microelectronics Corp. Method of forming semiconductor device
CN107768386B (zh) * 2017-11-16 2020-09-01 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法以及液晶显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1745468A (zh) * 2002-09-30 2006-03-08 纳米系统公司 大面积纳米启动宏电子衬底及其用途
CN1845341A (zh) * 2005-04-07 2006-10-11 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法
CN101891145A (zh) * 2009-05-22 2010-11-24 熊长宏 气-液-固相法制备硅纳米线
CN107086180A (zh) * 2017-03-15 2017-08-22 南京大学 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
CN107460542A (zh) * 2017-06-15 2017-12-12 南京大学 一种基于平面纳米线线形设计和引导的可拉伸晶体半导体纳米线的制备方法
CN108217591A (zh) * 2018-01-04 2018-06-29 南京大学 一种异质交替叠层台阶引导生长三维坡面纳米线阵列的方法

Also Published As

Publication number Publication date
WO2020224347A1 (zh) 2020-11-12
CN111916338A (zh) 2020-11-10
US11860541B2 (en) 2024-01-02
US20210240080A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US9972699B1 (en) Fabricating large area multi-tier nanostructures
US20120009749A1 (en) Method for fabricating nano devices
CN103762173A (zh) 一种制备多晶硅薄膜的方法
WO2014139291A1 (zh) 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法
US12148768B2 (en) Array substrate and display panel
CN103177936A (zh) 半导体器件制造方法
US9466699B2 (en) Manufacturing method for vertical channel gate-all-around MOSFET by epitaxy processes
Hu et al. Ultra‐Confined Catalytic Growth Integration of Sub‐10 nm 3D Stacked Silicon Nanowires Via a Self‐Delimited Droplet Formation Strategy
CN112599418B (zh) 一种三维折线纳米线阵列垂直场效应晶体管的制备方法
KR101320870B1 (ko) 실리콘 나노와이어 제조 방법 및 실리콘 나노와이어를 갖는 전자 소자
CN111916338B (zh) 一种硅基纳米线、其制备方法及薄膜晶体管
JP2004528710A (ja) 薄膜トランジスタを具えた電子デバイス及びその製造方法
CN103915449A (zh) 阵列基板及其制备方法、显示面板及其制备方法
CN104465354B (zh) 全包围栅极结构及其制造方法
CN102129981A (zh) 一种纳米线及纳米线晶体管的制作方法
CN102169889A (zh) 超长半导体纳米线结构及其制备方法
CN113394299B (zh) 薄膜晶体管、阵列基板及其制备方法、显示面板
CN102428561B (zh) 受控量子点生长
CN104599948B (zh) 量子点的制造方法
US20050139819A1 (en) Process for fabricating nanoelectronic device by intermittent exposure
CN104332408A (zh) 一种鳍式场效应晶体管鳍部的制作方法
Dogan et al. 1000-pixels per inch transistor arrays using multi-level imprint lithography
JP2019508899A (ja) 垂直ナノ構造を取り囲むターゲット層を配設する方法
JP2011204720A (ja) 半導体装置の製造方法
KR20080032685A (ko) 다중 양자점 나노소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant