[go: up one dir, main page]

CN1685496A - 在已经移去薄层之后对包括缓冲层的晶片的再循环 - Google Patents

在已经移去薄层之后对包括缓冲层的晶片的再循环 Download PDF

Info

Publication number
CN1685496A
CN1685496A CNA038227851A CN03822785A CN1685496A CN 1685496 A CN1685496 A CN 1685496A CN A038227851 A CNA038227851 A CN A038227851A CN 03822785 A CN03822785 A CN 03822785A CN 1685496 A CN1685496 A CN 1685496A
Authority
CN
China
Prior art keywords
layer
protective layer
donor wafer
recycling
buffer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038227851A
Other languages
English (en)
Other versions
CN100547760C (zh
Inventor
B·吉瑟伦
C·奥涅特
B·奥斯特诺德
Y-M·勒瓦扬
T·赤津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0210587A external-priority patent/FR2843826B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1685496A publication Critical patent/CN1685496A/zh
Application granted granted Critical
Publication of CN100547760C publication Critical patent/CN100547760C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

提供一种在移去至少一个有用层之后再循环施主晶片(10)的方法，该施主晶片(10)依次包括衬底(1)、缓冲结构(I)和移去之前的有用层。该方法包括在进行移去操作的一侧上除去涉及施主晶片(10)的一部分的物质，从而在除去物质之后，保留至少一部分缓冲结构(I)，它能在后来的有用层移去操作期间被再用作至少一部分缓冲结构(I)。本发明还涉及：一种制造能根据本发明被再循环的施主晶片(10)的方法；从可以根据本发明再循环的施主晶片(10)移去薄层的方法；能根据本发明被再循环的施主晶片(10)。

Description

在已经移去薄层之后对包括缓冲层的晶片的再循环
本发明涉及一种在施主晶片的再循环，所述施主晶片在从施主晶片向接收衬底转移薄半导体层之后包括缓冲层。
术语“缓冲层”一般指的是第一结晶结构如衬底和第二结晶结构之间的过渡层，第二结晶结构具有修改材料性能如结构上的或化学计量的性能或原子表面复合性能的主要功能。
在缓冲层的特殊情况下，后者可以使得获得第二结晶结构，其晶格参数基本上于衬底的晶格参数不同。
为此，缓冲层的成分可以随着厚度逐渐变化，缓冲层的成分的逐渐变化则直接与其晶格参数的逐渐变化相关。
缓冲层还可以具有更复杂的形式，如成分以可变速度变化、符号反向的速度或者成分不连续跳跃，可以利用用于含有缺陷的恒定成分层来完成。
然后提到由变形(缓冲)层或变形实施例构成，如变形外延。
在缓冲层上制造的一层或叠层可以从施主晶片移去，以便转移到接收衬底上，从而制造特殊结构。
转移形成在缓冲层上的薄层的主要应用之一涉及应变硅层的形成。
如果在界面处的层的晶格参数分别大于或小于其标称晶格参数，那么一层由在拉伸中或在压缩中“应变”的材料构成。
相反，如果后者基本上接近其标称晶格参数，则就说一层由“松弛”材料构成，标称晶格参数是平衡的其大量的材料的晶格参数。
当一层由在拉伸应变的硅构成时，有些性能如材料的电子迁移率明显提高。
其它材料，如SiGe也可以进行基本上相同的移去处理。
特别地通过被称为Smart-cut并且对本领域技术人员来说是公知的工艺可将这些层向接收衬底上转移，然后可以制造结构，如SOI(绝缘体上半导体)结构。
例如，从松弛SiGe上移去一层之后，则获得的结构可以作为用于生长硅的支撑。
由于SiGe的标称晶格参数(取决于锗含量)大于硅的标称晶格参数，因此在获得的SGOI(绝缘体上硅锗)假衬底上生长硅使得可以提供拉伸应变的硅层。
作为示例，这种工艺的例子在由L.J.Huang等人发表的IBM文献(“SiGe-On-Insulator prepared by wafer bonding and layer transfer forhigh-performance field-effect transistors”，Applied PhysicsLetters，26/02/2001，vol.78，No.9)中有介绍，其中提出了一种制造Si/SGOI结构的方法。
这种工艺的其它例子在文献US2002/007481中有记载。
变形生长的其它一个用也是可行的，特别是利用III-V族的半导体。
这样，使用GaAs基或InP基技术可以通常地制造晶体管。
在电子性能方面，InP具有比GaAs好的实质优点，特别是，InP层和InGaAs或InAlAs层的组合可以提高电子迁移率。
然而，面对GaAs技术，使用InP技术的销售部件的能力受到限制，特别是在体衬底的成本、可用性、机械脆性性和尺寸(InP的最大直径通常为4英寸，而GaAs的最大直径为6英寸)方面。
参照接收衬底发现了解决这个问题的方案，通过在GaAs衬底上的缓冲层的变形外延移去和获得InP层。
某些移去工艺，如“回刻蚀”型的工艺，将导致在移去期间衬底的其余部分和缓冲层被损坏。
在一些其它移去工艺中，如Smart-cutT艺，衬底可以再循环，但是缓冲层损失了。
然而，变形制造技术很复杂。
因此优化和制造这种缓冲层可能包括冗长的、困难的和昂贵的操作。
此外，由于成分变化导致的内部应变可能引起出现高比例的结晶缺陷，如位错和点缺陷。
特别通过增加晶格参数在其上变化的厚度，可以使这些内部应变以及产生的缺陷最小化。
主要原因是通常制造的缓冲层很厚，典型厚度在一到几微米范围内。
然而，经济和技术上的限制限制了缓冲层的一些实质性能，如其厚度或某些结构复杂性。
由于所有这些原因，应该希望在衬底的每次再循环之后完全避免形成缓冲层。
根据本发明的第一方案，本发明意图通过提供以下方法来实现这个目的，该方法是在已经移去选自半导体材料的至少一层有用层之后再循环施主晶片的方法，该施主晶片依次包括衬底、缓冲结构和在移去之前的有用层，该方法包括在进行移去的施主晶片一侧上除去物质，其特征在于：在除去物质之后，保留至少一部分缓冲结构，然后这个至少一部分的缓冲结构可以再用作下一次有用层移去工艺中的缓冲结构。
在根据本发明的再循环方法的优选方案中，在施主晶片中还保护层，从而至少一部分缓冲结构位于其下；保护层的材料选自结晶材料，从而用于除去物质的装置具有刻蚀能量，这个刻蚀能量对于保护层的材料和对于两个相邻区的至少一个的材料来说是基本上不同的，因此能够进行选择除去物质的操作。
根据第二方案，本发明提供一种生产施主晶片的方法，以意图通过移去法制造提供有用层并且能够在移去之后根据所述优选的再循环方法而再循环有用层，其特征在于：还包括以下步骤：
-在衬底上形成缓冲层结构的第一部分；
-用选自结晶材料的材料在缓冲结构的第一部分上形成保护层；
-在保护层上形成缓冲结构的第二部分，使其在保护层附近的晶格参数基本上与保护层附近的缓冲结构的第一部分的晶格参数相同。
根据第三方案，本发明提供一种为了转移有用层到接收衬底上而移去施主晶片上的有用层的方法，其特征在于该方法包括：
(a)将施主晶片粘接到接收衬底上；
(b)从施主晶片上分离粘接到接收衬底上的有用层，
(c)根据所述再循环方法对施主晶片进行再循环。
根据第四方案，本发明提供一种从施主晶片周期性地移去有用层的方法，其特征在于包括移去有用层的几个步骤，这些步骤的每个步骤都适合于前述移去方法。
根据本发明的第五方案，本发明提供一种所述周期性地移去的方法或所述移去方法在制造包括接收衬底和有用层的结构上的应用，该有用层包括至少一种下列材料：
SiGe、Si、属于III-V族的合金，其成分分别选自可能的(Al，Ga，In)-(N，P，As)组合物。
根据第六方案，本发明提供一种适合于根据本发明的所述方法的施主晶片。
在阅读了下面操作本发明优选方法的详细说明的基础上使本发明的其它方案、目的和优点更清楚明了，其中下述优选方法是通过非限制性例子给出的并参照了附图，其中：
图1表示根据现有技术的施主晶片。
图2表示移去之后的施主晶片。
图3表示第一再循环步骤之后的施主晶片。
图4表示根据本发明的第一施主晶片。
图5表示根据本发明的第二施主晶片。
图6表示根据本发明的第三施主晶片。
图7表示根据本发明的各个步骤，依次包括从施主晶片移去薄层和在移去之后的施主晶片再循环。
本发明的主要目的在于：在已经从晶片移去至少一个有用层从而将这个有用层集成到半导体结构中之后，对晶片进行再循环，该晶片包括缓冲结构(即，用作缓冲层的任何结构)，该再循环步骤包括至少部分地恢复缓冲结构，从而使其在下一移去步骤中被再使用。
因此所述再循环操作必须包括不损害至少部分缓冲结构的合适处理。
实际上，缓冲结构通常包含结晶缺陷，如位错，当在其上输送能量时这些结晶缺陷可能按照重要方式扩展和增加尺寸，这种能量可以从热处理、化学处理或机械处理来提供。
例如，如果在350℃、450℃或550℃的温度下加热SiGe的缓冲结构，则结构状态相对于选择的温度而改变(例如参见Re等人发布的文献“Structural characterisation and stability of Sil-xGe/Si(100)heterostructures grown by molecular beam epitaxy”，在Crystal Growth的Journal中，vol.227-228，第749-755页，2001年7月)。随着温度升高，通过使它们在滑面中松弛、堆叠缺陷或其它结构松弛类型，缓冲结构将趋于减少其内部应力。在与要形成的有用层的界面处这将带来很多未来的难度。因此保持这些内部应力被限制在缓冲结构中是很重要的。
则在循环必须按照一定方式利用合适的再循环装置来进行，以便防止和限制缓冲结构内部的这些晶体应力的延伸，这些晶体应力的延伸将损害其性能并由此损伤形成在其上的有用层的性能。
有利地，缓冲结构具有结晶结构，这种结晶结构基本上被松弛和/或在其上表面没有明显数量的结构缺陷。
“缓冲层”是在本文献中在前面已经一般性地限定过的。
有利地，缓冲层被包含于缓冲结构中并具有下列两种功能中的至少之一：
1、在上层中减小缺陷密度；
2、与具有不同晶格参数的两个结晶结构的晶格参数是匹配的。
关于缓冲层的第二功能，缓冲层是两种结构之间的中间层，并且在其表面之一的周围，它具有基本上与第一结构相同的第一晶格参数，在其另一表面周围，它具有基本上与第二结构相同的第二晶格参数。
在本文献的其余部分中，所述的缓冲层或结构一般将与这后种缓冲层相适应。
然而，本发明还涉及以最一般方式在这个篇文献中限定的任何缓冲层或任何缓冲结构。
此外，下面将介绍根据本发明的方法的例子，包括通过移去有用层而再循环施主晶片，施主晶片开始包括支撑衬底和缓冲结构。
关于图1，被包含于公知现有技术中的施主晶片10(通过移去的薄层的施主)由支撑衬底1和缓冲结构I构成。
这种施主晶片10在本发明的应用在于：从缓冲结构I的部分4和/或形成在缓冲结构I表面上的覆盖层的至少一部分移去有用层(图1中未示出)，以便将其集成到如SOI结构等的结构中。
施主晶片10的支撑衬底1包括至少一个半导体层，该至少一个半导体层在与缓冲结构I的界面处具有第一晶格参数。
在特殊结构中，支撑衬底1由具有第一晶格参数的一个半导体构成。
在缓冲结构I的第一配置中，缓冲结构由缓冲层2构成。
在这种情况下，位于支撑衬底1上的缓冲层2可以使得在其表面上存在基本上不同于衬底1的第一晶格参数的第二晶格参数，因此在同一施主晶片10中具有两层1和4，这两层分别具有不同的晶格参数。
此外，缓冲层2可以使得在有些应用中对于覆盖层来说可以防止覆盖层含有高缺陷密度和/或经受明显的应力。
此外，缓冲层2可以使得在有些应用中对于覆盖层来说可以具有良好的表面条件。
一般情况下，缓冲层2的晶格参数随着厚度而逐渐变化，以便在两个晶格参数之间建立过渡。
这种层一般被称为变形层(metamorphic layer)。
晶格参数的这种逐渐变化可以连续地在缓冲层2的厚度内部产生。
或者，可以在“级”中进行，每级是具有不同于下面级的基本恒定晶格参数的薄层，以便一级一级地直接改变晶格参数。
还可以具有更复杂的形式，如随着可变比率、符号反向的比率或成分中的不连续跳跃的成分变化。
通过从衬底1开始按照逐渐方式增加其中的至少一种原子元素的浓度，可以有利地发现缓冲层2中的晶格参数的变化，其中所述至少一种原子元素不包含于衬底1中。
因此，例如，在由一元材料构成的衬底1上制造的缓冲层2可以由二元、三元、四元或更高的材料构成。
因此，例如，在由二元材料构成的衬底1上制造的缓冲层2可以由三元、四元或更高的材料构成。
通过在支撑衬底1上生长，例如通过外延法，使用公知的技术如CVD和MBE技术(这分别是“化学汽相淀积”和“分子束外延”的简称)，可以有利地制造缓冲层2。
一般情况下，缓冲层2可以通过任何其他公知方法制造，以便获得例如由各种原子元素的合金构成的缓冲层2。
修整缓冲层2下面的衬底1表面的次要步骤例如通过CMP抛光，可在缓冲层2的制造之前进行。
在缓冲结构I的第二结构中，并参照图1，缓冲结构I由缓冲层2(基本上与第一结构的相同)和附加层4构成。
附加层4可以位于衬底1和缓冲层1之间，或者在缓冲层1上，如图1所示。
在第一种特殊情况下，附加层4可以构成第二缓冲层，如可以限制缺陷的缓冲层，由此提高了在缓冲结构I上制造的层的结晶度质量。
这种附加层4由优选具有恒定材料成分的半导体构成。
要制造的这种缓冲层4的厚度和成分的选择对于实现这种性能是特别重要的关键所在。
这样，例如，外延生长层中的结构缺陷通常在这层的厚度内部逐渐减少。
在第二种特殊情况下，附加层4位于缓冲层1上并用作缓冲层2的上层。
这样，可以固定第二晶格参数。
在第三种特殊情况下，附加层4位于缓冲层1上并在将要在施主晶片上进行的移去操作中起作用，如在其水平面上进行的移去操作。
附加层还可具有几种功能，如选自这些后三种特殊情况的功能。
在有利的配置中，附加层4位于缓冲层2上并具有不同于衬底1的第一晶格参数的第二晶格参数。
在这后种配置的特殊情况下，附加层4由通过缓冲层2松弛的材料构成，并具有第二晶格参数。
例如利用CVD或MBE的外延生长，通过在缓冲层2上生长，可以有利地制造附加层4。
在第一实施例中，附加层4的生长原位地直接与下面的缓冲层2的形成连续进行，在这种情况下后者有利地通过层生长来形成。
在第二实施例中，附加层4的生长是在例如通过CMP抛光、热处理或其它平滑技术修整下面的缓冲层2的表面的次要步骤之后进行的，从而缓冲层2中包含的位错和其他缺陷不会传播，不会增加尺寸和不会增加任何滑面、堆叠缺陷或可能降低由此形成的最终缓冲结构I的质量的其他缺陷。
根据下面的主要方式执行从施主晶片10移去有用层的操作：
(1)将要移去的有用层是附加层4的一部分。
(2)将要移去的有用层是预先形成在缓冲结构I上的覆盖层(图1中未示出)的一部分，所述覆盖层例如是通过外延生长形成，之前可能是通过修整缓冲结构I的表面。
施主晶片10则用作用于生长覆盖层的衬底。
覆盖层可以包括一个或多个薄层，这取决于所希望使用的移去方式。
此外，有利地，覆盖层具有基本上与缓冲结构I的自由面的松弛材料的晶格参数相同的晶格参数，如相同材料的层，或者具有在拉伸或压缩中应变的所有或部分其晶体结构的其它材料，或者这两种类型的材料的组合。
在施主晶片10的特殊实施例中，一个或多个中间层插在缓冲结构I和覆盖层之间。这种情况下，这个或这些中间层不被除去。
(3)要移去的有用层是附加层4的一部分和覆盖层(按照基本上与第二种移去方式中所述的方式相同的方式形成的)。
无论选择哪种移去方式，和参照图2，移去之后和在大多数情况下，突起部分7a和/或粗糙部分7b出现在剩余施主晶片10的移去表面上。
“起伏不平”的这个移去表面属于位于缓冲层2上方的移去后层7。
这个移去层后7由所有的或部分层4构成，可能是一个或多个中间层和可能是覆盖层的一部分，这取决于选自三种前述移去方式的移去方式。
出现在移去层后7表面上的起伏不平的部分7a和7b主要取决于移去方式和在移去操作期间使用的技术。
·这样，例如，在工业上目前使用的移去方式是移去不是位于施主晶片10的整个表面上的有用层，而是只移去施主晶片10的部分表面(一般主要是中心部分)上的有用层，在施主晶片10的表面上留下突起部分，如参照标记7a所表示的。这些突起部分一般是整体的，并且位于施主晶片10的表面的周边上，所有突起部分在商业上被公知为“移去环(taking-offring)”。
·这样，例如，公知的移去技术如我们在将来和以后在本文献中研究的那些技术，如前面已经提到的Smart-cut技术，有时产生表面粗糙度，如移去表面上的参考标记7b所表示的。
一旦进行移去操作，为了恢复施主晶片10，进行根据本发明的再循环操作。
一般，再循环操作包括两个步骤：
·除去物质；
·恢复施主晶片10的至少一部分。
根据本发明的再循环的第一步骤是至少除去起伏不平的7a和7b(图2中未示出)。
执行根据本发明的这个除去物质操作，以便在除去之后，留下缓冲结构I的至少一部分，这部分能在新的有用层的后来移去操作期间被再利用。
在除去物质之后，再循环缓冲结构I的其余部分，这与现有技术公知的在循环不一样。
在再循环的并涉及所述移去的第二方式(2)的第一种特殊情况下，有利地选择覆盖层的厚度，从而在移去操作之后，覆盖层的其余部分(后移去层7)通过用于除去物质的标准机械手段除去，如抛光装置或CMP，而不从安全缓冲结构I除去物质，由此保持整个缓冲结构I。
在再循环期间通过标准机械手段如抛光等除去的材料的厚度通常为2微米左右，即使目前发展成功地达到了1微米左右。
在再循环的和涉及所述第二种移去方式(2)的第二种特殊情况下，有利地选择覆盖层和附加层4的厚度，从而在移去操作之后，覆盖层的其余部分(移去后层7)和至少一部分附加层4可以通过用于除去物质的标准机械手段而除去，例如抛光装置或CMP，而不需要从安全缓冲层2除去物质，由此保持整个缓冲层2。对于再循环的另一种特殊情况，除去物质操作有利地包括使用用于化学地侵蚀材料的手段，如化学刻蚀。
刻蚀可以是单独的化学、电化学、光-电化学或者任何其它等效刻蚀，如在化学机械抛光期间使用的刻蚀。
在有利的刻蚀方式中，进行选择刻蚀。
这样，特别是，可以使用适合于进行要从再循环的材料上除去材料的选择刻蚀的刻蚀流体(就是说气体或溶液)，这两种材料属于相邻层，从而要被再循环的材料里形成刻蚀停止层，由此有效地移去要除去的部分，同时保护要再循环的层不受化学刻蚀。
这两种材料之间的选择性的性能可以例如在下列情况的至少之一下获得：
-两种材料是不同的；或者
-两种材料含有除了至少一种原子元素以外基本相同的原子元素；或者
-两种材料基本上是相同的，但是一种材料中的至少一种原子元素具有基本上不同于另一中材料中的相同原子元素的原子浓度；或者
-两种材料具有不同的孔隙密度。
例如，这是公知的，当用含有如KOH(氢氧化钾，选择率大约为1∶100)、NH4OH(氢氧化铵，选择率大约为1∶100)或TMAH(氢氧化四甲基铵)等化合物的溶液刻蚀Si时，SiGe用作停止层。
例如，这是公知的，当SiGe具有大于或等于25％的锗浓度时，在用含有如TMAH等化合物刻蚀具有小于或等于20％的锗浓度的SiGe时它用作停止层。
例如，这是公知的，如果用掺杂元素以选择浓度适当地对Si进行掺杂，如用大于2×1019cm-3的浓度掺杂硼，在用含有如EDP(乙二胺-焦儿茶酚混合物)、KOH或N2H2(肼)的化合物的溶液刻蚀未掺杂的Si材料时它用作停止层。
例如，这是公知的，利用含有如KOH或HF+H2O2的化合物的溶液，通过相对于非多孔晶体Si的选择刻蚀，刻蚀多孔Si。
因此可以相对于缓冲层2选择地刻蚀附加层4和/或相对于附加层4或可能的中间层刻蚀可能的覆盖层。
通过化学手段除去物质的操作还可以伴随着使用用于侵蚀物质的机械手段或其它手段来进行。
特别是，可以利用选择化学刻蚀液进行CMP抛光。
这种化学刻蚀也可以在通过侵蚀物质的机械手段如抛光、研磨、侵蚀或通过其它手段除去物质之前或之后进行。
一般情况下，除去物质可包括使用能除去物质的侵蚀物质的任何其它手段，同时不完全移去和损伤缓冲结构I的至少一部分。
因此采用下面物质除去方式之一：
(a)除去至少包括起伏不平的7a和7b的移去后层7的部分；或者
(b)除去所有的移去后层7；或者
(c)除去所有移去后层7和部分缓冲层2。
如果移去后层7包括一部分原始的覆盖层，则物质除去方式(a)优选包括完全移去这个覆盖层部分。
参见图3，在物质除去之后操作保留下来的原始缓冲结构的一部分用I’表示。
它包括：
-当采用物质除去方式(a)时和当物质除去方式不包括移去附加层4的任何部分时的整个原始缓冲结构I；或
-当采用物质除去方式(a)时和物质除去方式包括移去附加层4的一部分时的缓冲层2和部分附加层4；或
-当采用物质除去方式(b)时的缓冲层2；或
-当采用物质除去方式(c)时的缓冲层2的一部分。
第二再循环步骤包括：在涉及物质除去操作的第一再循环步骤之后，重新形成在第一步骤期间移去的层的至少一些层。
首先，在某些情况下，优选修整施主晶片10的表面，其中在第一再循环步骤期间进行了物质除去操作，以便除去可能在物质除去期间出现的任何粗糙物。
为此，例如，将使用CMP抛光、热处理或其它平滑化技术，使缓冲结构I中包含的位错和其他缺陷不能传播，不能增加尺寸和不产生任何滑面、堆叠缺陷或能降低缓冲结构I的质量的其它缺陷。
第二再循环步骤包括：当在第一再循环步骤期间除去了原始缓冲结构I的一部分时，从剩余的缓冲结构I’恢复缓冲结构I。
有利地，缓冲结构I的恢复是这样的：一旦形成了，恢复的缓冲结构基本上与原始缓冲结构I相同。
然而，在特殊实施例中，可以稍微改变某些制造参数，以便获得稍微不同于原始缓冲结构的缓冲结构I。例如，将稍微改变材料中的某些化合物的浓度。
在第一再循环步骤期间切掉原始缓冲层2的一部分时，恢复缓冲结构I包括重新形成缓冲层2的被除去部分。
在第一再循环步骤期间切掉原始附加层4的所有或部分时，恢复缓冲结构I包括重新形成所有或部分附加层4。
在这种情况下，可以制造具有基本上与原始附加层的厚度相同或者基本上不同于原始附加层的厚度的附加层4。
一旦恢复了缓冲结构I，可以在其上方形成覆盖层，该覆盖层将至少部分地包括将要被除去的新的有用层，并且可能在缓冲结构I和覆盖层之间有一个或多个中间层。
可能在这个第二再循环步骤期间形成的层有利地通过在它们的各个下面层上进行层生长而制造，例如通过CVD或MBE外延生长。
在第一种情况下，这些层的至少之一直接原位地与下面的生长支撑的形成连续地形成，在这种情况下下面的生长支撑也是有利地通过层生长形成的。
在第二种情况下，例如通过CMP抛光、热处理或其它平滑化技术，在修整下面的生长支撑的表面的次要步骤之后，生长这些层的至少之一，使得缓冲结构I中所包含的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
这样，利用除由本领域技术人员所希望的和进行的修改方式之外，最终获得了基本上与原始相同的施主晶片10，就是说，图1所示的施主晶片10。
通过这种方式获得的施主晶片10包括至少一部分原始缓冲结构I，因此包括至少一部分原始缓冲层2，这使得避免其完全、冗长和昂贵的再形成，如在公知再循环方法中的情况那样。
在该文献的其余部分介绍了根据前述再循环方法的特殊操作方式而可再循环的施主晶片10，在匹配的再循环期间它们为至少一部分缓冲结构I提供特别有效的保护。
如图4、5和6所示，施主晶片10各包括衬底1和缓冲结构I，与图1所示的施主晶片10相同。
这些施主晶片10的每个还包括保护层3，保护层3位于缓冲结构I的与衬底1的界面相同的一侧上的部分上。
如在本发明中限定的那样，保护层3由选自晶体材料的材料如半导体构成，以便在再循环期间使用的物质除去处理的至少一种处理期间保护层3具有保护其下面的并包括至少一部分缓冲结构I的一部分施主晶片10的主要功能。
有利地，保护层3是通过例如利用CVD或MBE外延生长法在下面生长支撑上进行层生长而制造的。
在这种配置中，并且在第一种情况下，保护层3的生长是原位地直接与其下面的层的生长连续进行的，在这种情况下其下面的层也是有利地通过层生长而形成的。
在第二种情况下，例如通过CMP抛光、热处理或其它平滑化技术，在修整保护层下面的层的表面的次要步骤之后，生长保护层3，使得缓冲结构I中所包含的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
选择保护层3的材料，使得存在用于除去物质的至少一种手段，所述物质具有侵蚀形成保护层3的材料的能力，而形成保护层3的材料与相邻于保护层3的两个区的至少一个区的材料基本上不同。
并由此能够进行选择物质除去的操作。
在保护层3上进行的选择物质除去操作是下列选择物质除去方式中的至少一种：
-相对于保护层3，选择除去与保护层3相邻的区域中和位于已经被移去的有用层的一侧上的材料，保护层3形成物质除去操作的停止层；
-选择除去保护层3的材料，作为形成使物质除去操作停止的保护层3，该区域与保护层3相邻并位于衬底1一侧上。
还可以在选择物质除去的一个特殊操作中，组合用于相同保护层3的两种选择物质除去方式的连续操作。
这样，选择性地除去了保护层3上方的层以及然后是保护层3。
不管在第一再循环步骤期间操作地选择用于选择性物质除去方式，并趋于除去位于被移去有用层的一侧上的施主晶片10的一部分，有一个停止物质除去操作的层(在第一选择物质除去的情况下是保护层3，或者在第二选择物质除去的情况下在与保护层3相同的衬底1的相同侧上设置的保护层3的相邻区)。
这样，停止层用作物质侵蚀的阻挡器，并且利用相同方式，保护保护层3下面的部件的材料(它包括至少一部分缓冲结构I)。
在有些情况下，希望保护层3基本上不干扰相邻层的结晶结构，特别是，不干扰要形成的下层的晶体生长，在大多数情况下其晶格参数基本上与保护层3下面的部件的晶格参数相适应。
在保护层3位于缓冲结构I中时(如图4所示)，最后这一点特别重要。
这个结果是根据保护层3的几个实施例来实现的，如下所述：
在保护层3的第一实施例中，即使这两种材料的标称晶格参数基本上与保护层3的晶格参数不同，限制保护层3使其晶格参数基本上相同于与其相邻的区域的晶格参数。
因此要使这个操作成功就必须满足两个主要条件：
·保护层3和其下面的区域的各个标称参数没有彼此太不相同的值，以便避免保护层3中出现缺陷(如位错或局部应变)；
·保护层3必须充分薄，以便防止层的厚度中的应变的渐进地松弛和/或产生缺陷。为此，由应变结晶材料构成的这种保护半导体层3的厚度必须小于本领域公知的临界厚度，尤其是取决于形成它的材料、与其相邻的层的材料和用于制造应变层的技术。因而通常遇到的临界厚度小于或等于几百埃。
在Friedrich Schaffler的“High-Mobility Si and Ge structures”(“Semiconductor Science Technology”12(1997)1515-1549)中可以发现“标准临界厚度”的一些例子。
在保护层3的第二实施例中，为保护层3选择材料，该材料具有与形成与其相邻的区域的材料的标称晶格参数基本接近的标称晶格参数。
这样，与第一实施例不同，在这种情况下松弛保护层3的晶体结构。
为此，而且也是为了满足在第一在循环步骤期间操作的物质除去过程中的选择率的标准，例如，将为保护层3选择材料，其至少一种构成元素不同于与其相邻的材料的构成元素，同时保持晶格参数与相邻区的晶格参数接近，因此这种构成元素是决定相对于上述相邻层的选择率的主要元素。
在特殊情况下，在选择物质除去操作中包含的构成相邻区的材料中没有发现保护层3的材料的构成元素，因此这两种材料完全是不同的。
在另一种特殊情况下，相对于选择物质除去包括的相邻区，保护层3的每个不同构成元素可以是附加元素或从上述相邻区没有的元素。
例如，可以掺杂具有与相邻区的晶格参数基本上相同的晶格参数的保护层3，以便基本上不干扰掺杂之后的这个晶格参数。
如果保护层3由与相邻区相同并包含在选择物质除去中的材料构成，则这种掺杂元素是将确定选择能力的元素。
然而，在掺杂保护层3的情况下，如果希望不出现缺陷，如位错、特别是螺旋型缺陷，在有些情况下保护层3的厚度必须保持小于一定临界厚度，这是本领域技术人员公知的。
在保护层3的第三实施例中，预先制造的层的表面被制成多孔的，以便形成多孔层。
这个多孔化可以通过阳极化处理、通过注入原子物质或者通过任何其它多孔化技术来进行，例如在文献EP0849788A2中所述的。
在至少一种相邻材料可以进行由合适的侵蚀手段确定的选择物质侵蚀时，这种多孔材料层可以制造保护层3。
这个保护层3优选处于两个相邻层之间，就是说，在其表面已经被多孔化的层和形成在多孔材料层上的层之间，这两个相邻层具有基本上各自相同的材料。
由于孔隙率基本上不会干扰这两个相邻层的晶体结构，因此这种保护层3基本上不干扰施主晶片10的晶体结构。
这样，为保护层3获得了晶体结构，它与及其相邻的区域的晶体结构非常接近或甚至基本相同，因此保护层3不干扰周围结构的结晶学。
然而，在其它情况下，可以具有对周围结构的晶格参数有一些影响的保护层，在这些特殊情况下，保护层3能使相邻层呈现的完全或相对应变或松弛状态被看作是下游应用的最小益处。
可以在保护层3上进行几种选择物质除去技术的操作。
第一种选择物质除去技术是给保护层3施加摩擦力，以便移去要被除去的物质的至少一部分。
这些摩擦力例如可以通过抛光板来施加，并且可以与研磨作用和/或化学作用结合。
形成保护层3的材料选自结晶材料，从而提供一种具有机械侵蚀能力的机械物质侵蚀方法，其中所述机械侵蚀能力对于形成保护层3的材料和对于形成与保护层3相邻的两个区域的至少一个区域的材料来说是基本上不同的，因此能执行至少一种选择机械侵蚀方法。
因此选择机械侵蚀方法是下列机械侵蚀方法之一：
-与保护层3相邻并相对于保护层3位于已经被移去的有用层的一侧上的区域的材料的选择机械侵蚀。
这样保护层3的材料具有基本上比位于其上的区域中的大的承受机械侵蚀的性能。
为此，例如可以按照适合于为除去覆盖区而选择的机械侵蚀方法的方式而相对于覆盖层使保护层3硬化。
这样，例如，具有在5％和50％之间的典型C浓度的碳酸盐化的硅比未碳酸盐化的硅更硬。
-保护层3的材料的选择机械侵蚀，该区域与保护层3相邻并相对于形成刻蚀停止层的保护层3位于衬底1的相同侧。
保护层3的材料具有基本上比其上的区域中的小的承受机械侵蚀、尤其是腐蚀的性能。
例如，可以按照适合于为除去保护层3而选择的物质除去技术的方式相对于下层使保护层3软化。
第二种选择物质除去技术是化学刻蚀要除去的物质。
可以利用适合于要除去的材料的刻蚀液来进行湿刻蚀操作。
为了除去物质，还可以进行干刻蚀操作，如等离子体刻蚀或溅射。
此外，刻蚀可以是单独的化学、电化学或光-电化学处理。
形成保护层3的材料选自结晶材料，从而提供一种具有刻蚀形成保护层3的材料的能力的刻蚀流体(气体或液体)，其中形成保护层3的材料基本上不同于与保护层3相邻的两个区域的至少一个区域的材料，并且能进行至少一种选择刻蚀方法。
选择刻蚀方法是下列刻蚀方法之一：
-相对于保护层3，选择刻蚀与保护层3相邻并位于已经移去的有用层的一侧上的区域的材料，保护层3形成刻蚀停止层；
-选择刻蚀保护层3的材料，该区域与保护层3相邻并相对于形成刻蚀停止层的保护层3位于衬底1的相同侧上。
无论在再循环期间要进行的并趋于除去位于已移去的有用层的相同侧上的施主晶片10的部分的选择刻蚀方法哪种方法，都存在一个刻蚀停止层(在第一刻蚀方法的情况下是保护层3，或者在第二种选择刻蚀方法的情况下是位于与保护层3相同的衬底的一侧上的与保护层3相邻的区域)。
这样，停止层用作化学刻蚀的阻挡器，并且利用相同方式保护保护层3下面的部件的材料(包括至少一部分缓冲结构I)。
如上所述，可以通过以下事实来获得选择率以用于除去保护层3的材料和相邻区域的材料之间的选择刻蚀法所包含的的物质：
-两种材料不同；或者
-两种材料含有基本上相同的原子元素，除了这是一种原子元素之外；或
-两种材料基本上是相同的，但是一种材料中的至少一种原子元素具有基本上不同于另一种材料中的相同原子元素的原子浓度的原子浓度；或者
-两种材料具有不同的孔隙密度。
参照图4，保护层3位于缓冲结构I内，因此施主晶片10包括由下列四个连续层构成的结构：支撑衬底1、缓冲结构I的下部分2’、保护层3和缓冲结构I的上部粉4’。
这里，保护层3可以保护缓冲结构I的下部分2’。
根据本发明的再循环这种施主晶片10包括在第一步骤期间，移去位于与保护层3相同的缓冲结构I的上部分4’的一侧上的所有部分。
在保护层3中，选择物质除去方式是下列选择物质除去方式的至少之一：
-从与保护层3相邻的部分4’的区域除去材料，保护层3形成使除去物质操作停止的层。
-从保护层3除去材料，与保护层3相邻的部分2’的区域形成使物质除去操作停止的层。
不管在再循环期间将要操作的和趋于除去与保护层3相邻的部分4’的选择物质除去方式如何，存在使物质除去操作停止的层(在第一种选择物质除去方式的情况下是保护层3，或者在第二种选择物质除去方式的情况下是与保护层3相邻的部分2’的区域)，由此用作物质侵蚀或刻蚀的阻挡器，并利用相同方式保护缓冲结构I的下部分2’的材料。
因而基本上不干扰缓冲结构I的结晶结构，这种保护层3必须具有与缓冲结构I相邻的区域的结晶结构基本相同的其自身的结晶结构，因此必须根据实施例进行制造，这使得可以获得这种材料性能，如前面已经介绍过的三个实施例之一。
所述的除去位于缓冲结构I的下部分2’上的物质之后，再循环有利地包括产生缓冲结构I的新的上部分4’，并且可以在除去缓冲结构I的新的上部分4’的位置上产生新的保护层3(在上述第二种选择物质除去方式期间或通过适合于除去这层3的处理)。
这些层3和4’可以原位地生长或者在修整将要在其上进行生长的施主晶片10的表面的次要步骤之后进行生长，例如通过CMP抛光、热处理或其它平滑化技术，从而使得缓冲结构I中所限定的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
因此在再循环期间保存缓冲结构I的下部分2’，这不是利用现有技术方法的情况。
在施主晶片10的特别和有利的结构中，缓冲结构I的下部分2’是缓冲层，缓冲结构I的上部分4’是缓冲层的附加层，如图1中所示和前述的缓冲层2和附加层4。
这种特殊结构具有保护缓冲层2’、即缓冲结构I的一部分的优点，这层是制造起来一般是最难的、最长的和最昂贵的。
由于附加层4’通常是通过外延生长并与固定参数(如要外延生长的元素的浓度、温度、压力、气氛、生长速度和比率等)结合而形成的，并且它本身是在从施主晶片10移去层的步骤期间被移去的物质，不需要在再循环期间用保护层3保护这个附加层4’。
然而，在施主晶片10的另一特殊结构中，保护层3可以位于附加层4’内，以便保护其至少一部分。
并且在另一特殊结构中，保护层3形成在缓冲层2’内，以便只保护其一部分，例如最难以制造的部分。
参见图5，根据本发明的第二施主晶片10主要不同于图2所示的施主晶片10的地方在于：保护层3不再位于缓冲结构I中，而是直接位于缓冲结构I上。
此外，覆盖层5位于保护层3上，其中在是施主晶片10转移一层时将移去至少一部分有用层。
这个覆盖层5的成分和结晶结构将根据在转移后结构中所希望获得的物理、电气和/或机械性能来选择。
这个覆盖层5的材料例如可以在缓冲结构I的与保护层3相邻的部分中具有基本上与缓冲结构I相同的标称晶格参数，以便保存基本上松弛的结构。
这个覆盖层5的材料还可以在缓冲结构I的与保护层3相邻的部分中具有例如基本上不同于缓冲结构的标称晶格参数，并且具有充分小的厚度，从而必须在缓冲结构I的与保护层3相邻的部分中保持缓冲结构I的晶格常数，由此被应变。
还可以例如选择这个覆盖层5的材料，以便具有在应变结构和松弛结构之间的中间结构。
在有利配置中，例如利用CVD或MBE外延生长法通过层生长来制造覆盖层5。
在这种结构中，并且在第一种情况下，在原位直接延续缓冲结构I的上部分的形成生长覆盖层5，在这种情况中，缓冲结构I的上部分有利地也通过层生长形成。
在第二种情况下，在例如通过CMP、热处理或其它平滑化技术修整下面的缓冲结构I的上表面的表面的次要步骤之后进行覆盖层5的生长，使得缓冲结构I中所限定的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
关于保护层3，在这种情况下其作用是保护基本上所有下面的缓冲结构I和衬底1使其不受到第一再循环步骤期间进行的物质除去操作的影响。
已经在覆盖层5中从其移去有用层之后，这种施主晶片10的再循环包括在第一步骤期间，移去位于与保护层3相同的覆盖层5的一侧上的基本上所有部分。
在保护层3上，选择物质除去方式是下列选择物质除去方式的至少之一：
-除去与保护层3相邻的覆盖层5的材料，保护层3形成使除去物质操作停止的层；
-除去保护层3的材料，与保护层3相邻的缓冲结构I的区域形成使物质除去操作停止的层。
不管在再循环期间将要操作的和趋于除去其余覆盖层5的选择物质除去方式如何，都存在使物质除去操作停止的层(在第一种选择物质除去方式的情况下是保护层3，或者在第二种选择物质除去方式的情况下是与保护层3相邻的缓冲结构I的上部分的区域)，由此用作物刻蚀或侵蚀的阻挡器，并利用相同方式保护缓冲结构I的材料。
此外，如果保护层3基本上不干扰直接位于下面的缓冲结构I的结晶结构，并且不干扰上部覆盖层5的晶体生长是有利的，以便保持缓冲结构I的结构对正在生长的覆盖层5的结构的影响，因此根据前述三个实施例之一有利地进行制造。
除去覆盖缓冲结构I的物质之后，再循环有利地包括形成新的覆盖层5，并且可以形成新的保护层3，其中保护层3已经除去(在上述第二种选择物质除去方式期间或者通过适合于除去这个层3的处理)
这些层5和3可以原位地或者在例如利用CVD抛光、热处理或其它平滑化技术修整将在其上进行生长的施主晶片10的表面的次要步骤之后进行生长，从而在缓冲结构I中所限定的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
参照图6，根据本发明的第三施主晶片10主要不同于图3所示的施主晶片10的地方在于：在缓冲结构I和保护层3之间有中间层8。
这个中间层8的成分和结晶结构将作为希望获得的物理、电气和/或机械性能的函数来选择。
中间层8的材料例如可以在其与其界面相邻的部分中具有基本上与缓冲结构I相同的标称晶格参数，以便保存基本上松弛的结构。在这种情况下，中间层8是缓冲结构I的延伸部分，它可以例如进一步增强覆盖层5的生长表面的结晶刚性。
这个中间层8的材料还可以在其与其界面相邻的部分中具有例如基本上不同于缓冲结构I的标称晶格参数，并且具有足够小的厚度，以便必须在其与保护层3相邻的部分中保持缓冲结构I的晶格常数，由此被应变。
在有利的结构中，例如利用CVD或MBE外延生长法通过层生长来制造中间层8或覆盖层5。
在这种配置中，并且在第一种情况下，上述层的生长是原位地、直接地与下层的形成连续进行，在这种情况下下层还有利地通过层生长来形成。
在第二种情况下，在例如通过CMP抛光、热处理或其它平滑化技术修整下层的上表面的表面的次要步骤之后进行上述层的生长，使得缓冲结构I中所限定的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
关于保护层3，在这种情况下其作用是保护基本上整个下面的中间层8，整个缓冲结构I和衬底1使其不受到第一再循环步骤期间进行的物质除去操作的影响。
在保护层3上，选择物质除去方式是下列选择物质除去方式的至少之一：
-除去与保护层3相邻的覆盖层5的材料，保护层3形成使除去物质操作停止的层；
-除去保护层3的材料，与保护层3相邻的中间层8的区域形成使物质除去操作停止的层。
不管在再循环期间将要操作的和趋于除去其余覆盖层5的选择物质除去方式如何，都存在使物质除去操作停止的层(在第一种选择物质除去方式的情况下是保护层3，或者在第二种选择物质除去方式的情况下是与保护层3相邻的中间层8的区域)，由此用作物质刻蚀或侵蚀的阻挡器，并利用相同方式保护缓冲结构I的材料。
此外，保护层3基本上不干扰直接位于下面的中间层8的结晶结构，并且不干扰上部覆盖层5的晶体生长是有利的，以便保持中间层8的结构对正在生长的覆盖层5的结构的影响，因此必须根据前述三个
实施例之一进行制造。
在所述除去覆盖中间层8的物质之后，再循环有利地包括形成新的覆盖层5，并且可形成新的保护层3，其中保护层已经除去(在上述第二种选择物质除去方式期间或者通过适合于除去这个层3的处理)
这些层5和3可以原位地或者在例如利用CVD抛光、热处理或其它平滑化技术修整将在其上进行生长的施主晶片10的表面的次要步骤之后进行生长，从而在缓冲结构I中所限定的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
参照图7a-7f，其中示出了从包括保护层3的施主晶片10除去薄层和再循环该施主晶片10的方法的各个步骤，该方法使用具有基本上与参照图4所述的相同的层结构的施主晶片10，并且因此参照图7a，施主晶片10包括衬底1和其中含有保护层3的缓冲结构I。
在我们将要研究的例子中，保护层3移去缓冲结构I中的缓冲层2和附加层4。
在根据本发明的这个示意方法中，已经在附加层4上方添加了覆盖层5。
将在这个方法期间进行的除去操作将涉及移去附加层4和覆盖层5的一部分。
利用相同的方式和在施主晶片10的其它配置中，可以存在几个覆盖层，并且移去操作将涉及这些覆盖层和可能涉及附件层4的一部分，或者可以没有覆盖层，则移去操作将只涉及附加层4的一部分。
此外，通常必须具有相当薄的保护层3：如前面已经介绍过的，太厚的保护层3可能影响缓冲结构I的结晶性能，如产生缺陷，例如位错，或使晶格参数改变。
为此，保护层3的厚度必须小于临界厚度，在这种情况下在该临界厚度以外将获得不希望的效果。
这四个层2、3、4和5有利地利用例如CVD和MBE、通过根据公知技术的外延生长法来形成。
在第一种情况下，这四层中的至少一层原位地、直接地与下面的生长支撑的形成连续地生长，在这种情况下生长支撑也是有利地通过层生长来形成的。
在第二种情况下，这四层中的至少一层是在例如利用CMP抛光、热处理或其它平滑化技术修整下面生长支撑的表面的次要步骤之后进行生长的，使得在缓冲结构I中所限定的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
图7b和7c中示出了移去薄层的方法。
本发明的第一优选移去步骤包括：在附加层4中形成脆性区，以便进行后面的分离处理，由此分开所希望的层。
可操作从而产生这种脆性区的几种技术如下：
第一种技术，被称为Smart-cut，这是本领域技术人员公知的(其说明可以在覆盖用于还原晶片技术的大量文章中找到)，包括：在其第一步骤中，为了通过这种方式产生脆性区，而用特殊能量注入原子物质(如氢离子)。
第二种技术是通过产生至少一个多孔层而形成脆性区，如在文献EP-A-0849788中所述的。
在根据本发明的这个示意方法中，根据这两种技术之一有利地形成的脆性区被形成在覆盖层5和附加层4之间或者在附加层4中。
在覆盖层5足够厚的位置上，可以在其中形成脆性区。特别是，这是覆盖层5由堆叠层构成的情况。
参见图7b，涉及移去薄层的第二步骤是将接收衬底6加到覆盖层5的表面上。
接收衬底6形成机械支撑，它是足够刚性的以便支撑将要从施主晶片10移去的覆盖层5，并且保护它不受来自外部的任何机械应变的影响。
这个接收衬底6例如可以由硅或石英或其它类型的材料构成。
通过将接收衬底6设置成与覆盖层5紧密接触和将覆盖层5粘接在接收衬底6上而固定接收衬底6，其中在衬底6和覆盖层5之间有利地进行分子粘接。
这种粘接技术与变形例一起特别在由Q.Y.Tong、U.Gosele和Wiley发表的题目为“Semiconductor Wafer Bonding”的文献(Science andtechnology，Interscience Technology)中有介绍。
如果需要的话，粘接可以伴随着要粘接的各个表面的合适的预处理和/或供应热能和/或供应附加粘接剂。
因此，例如，在粘接期间或刚刚粘接之后施加的热处理可以可能使被粘接的接点变硬。
该粘接还可以通过插入覆盖层5和接收衬底6之间的粘接层如二氧化硅来控制，这种粘接层具有特别高的分子粘接能力。
有利地，形成接收衬底6的粘接面的材料和/或可能形成的粘接层的材料是电绝缘的，以便由移去层制造SOI结构，然后SOI结构的半导体层成为被转移的具有或没有部分附加层4的覆盖层5。
一旦粘接了接收衬底6，通过分离它而在预先形成的脆性区上移去施主晶片10的一部分。
在所述第一种技术(Smart-cut)的情况下，在第二步骤中，对注入区(形成脆性区)进行热和/或机械处理，或者其它供给能量，以便在脆性区将其分离。
在所述第二种技术的情况下，对脆性层进行机械处理或其它供给能量，以便在脆性层将其分离。
根据这两种技术之一在脆性区进行分离使得可以移去大部分晶片10，以便获得包括可能的其余的缓冲结构I、覆盖层5、任何粘接层和接收衬底6的结构。
然后例如利用化学机械抛光CMP、刻蚀或至少热处理，有利地进行对在移去层上形成的结构表面进行修整的步骤，以便移去任何表面粗糙物、  厚度不均匀性和/或不希望的层。
移去后层7在移去之后形成保留在保护层3上方的部件，整个晶片形成用于再循环而将要被运送的施主晶片10’，以便在其它层移去期间被再使用。
再循环步骤示于图7d、7e和7f中。
参见图7d，第一再循环步骤对应实质上除去所有移去后层7和可能地除去保护层3。
机械和化学机械侵蚀或合适的处理可以并且首先操作，以便除去移去后层7的附加层4的其余部分，如通过研磨、抛光、CMP、化学刻蚀、热处理和平滑化技术所进行的侵蚀，以使缓冲结构I中所限定的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
对于这些材料刻蚀或侵蚀技术的几种技术可以组合或者先后进行，例如依次进行化学刻蚀和CMP的侵蚀。
在所有情况下，第一再循环步骤包括使用上述选择物质除去方式中的至少一种方式。
参见图7e和7f，第二再循环步骤对应利用附加层4’和覆盖层5’的各个形成而进行的层的恢复，使其与移去之前存在的基本上相同。
此外，恢复步骤包括在除去保护层3的位置上形成保护层3。
通过根据基本上与上述技术之一相同的技术来形成层，而有利地恢复这些层。
所获得的施主晶片10的层4’和5’不必与施主晶片10的层4和5相同，对于图7d中所示的施主晶片来说可以用作其它类型层的衬底。
在根据本发明的前面已经介绍过的示意方法中，移去步骤涉及附加层4的一部分和覆盖层5。
并列地，这个例子可以适用于只涉及部分附加层4(施主晶片10没有覆盖层5)的移去。
并列地，这个例子可以适用于只涉及部分覆盖层5的移去，再循环则包括除去其余部分的覆盖层5。
在根据本发明的前面已经介绍过的示意方法中，保护层3位于缓冲层2和附加层4之间。
显然，这个例子可以适用于保护层3位于缓冲层2中或附加层4中的情况。
一般情况下，这个例子延伸到保护层3位于缓冲结构I中的情况。
使用图2所示的施主晶片10参照图7a-7f对根据本发明的方法的说明可以很容易地转换到在如下所示的施主晶片10：
-图5，通过在缓冲结构I和覆盖层5之间设置保护层3，而不是在缓冲结构I中设置保护层3，然后该层在覆盖层5上被移去，用于再循环的物质移去终止于相对于保护层3的覆盖层5的选择刻蚀和/或相对于缓冲结构I的保护层3的选择刻蚀；
-图6，通过将中间层8设置在缓冲结构I和保护层3之间而给施主晶片10增加中间层8，该层在覆盖层5上被移去，用于再循环的物质除去终止于相对于保护层3的覆盖层5的选择刻蚀和/或相对于中间层8的保护层3的选择刻蚀。
根据本发明再循环施主晶片10之后，可以再次进行移去有用层的方法的操作。
这样，在本发明的有利情况下，通过先后重复进行以下方法而进行根据本发明的从施主晶片10移去有用层的循环方法：
·移去方式；和
·根据本发明的再循环方法。
在执行循环移去方法的操作之前，可以利用如上所述的在衬底上制造薄层的一种或多种技术执行根据本发明的制造施主晶片10的方法。
在本文献的其余部分中，我们提出包括缓冲结构I的施主晶片10的结构的例子，并能根据本发明的方法来操作。
特别是，我们将提出能有利地在这种施主晶片中被使用的材料。
如我们看到的那样，在大多数情况下，形成在衬底1上的具有第一晶格参数的缓冲结构I具有在其自由面上具有第二晶格参数的主要功能。
这种缓冲结构I则包括缓冲层2，缓冲层2可以形成晶格参数的匹配。
通常用于获得具有这种性能的缓冲层2的这种技术是具有由几种原子元素构成的缓冲层2，所述原子元素包括：
·位于衬底1的成分中的至少一种原子元素；和
·在衬底1中没有或几乎没有的至少一种原子元素，它具有在缓冲层2的厚度内逐渐改变的浓度。
这种元素在缓冲层2中的渐进浓度将是缓冲层2中的晶格参数以变形方式逐渐改变的主要原因。
这样，在这种结构中，缓冲层2将主要是合金。
用于衬底1和用于缓冲层2的成分所选择的原子元素可以是IV型的，如Si或Ge。
例如，在这种情况下，可以具有由Si构成的衬底1和由SiGe构成的缓冲层2，其中Ge的浓度随着厚度在与衬底1的界面处的接近于0的值和缓冲层2另一表面上的特定值之间逐渐变化。
在另一种情况下，衬底1和缓冲层2的成分可以包括III-V型的原子元素的对，如可能的(Al，Ga，In)-(N，P，As)组合。
例如，在这种情况下，可以具有由AsGa构成的衬底1和包括As和/或Ga与至少一种其它元素的缓冲层2，缓冲层的者元素随着厚度在与衬底1的界面处的接近于0的值和缓冲层2另一表面上的特定值之间逐渐变化。
衬底1和缓冲层2的成分可包括II-V型的一对原子元素，如可能的(Zn，Cd)-(S，Se，Te)合组。
下面，我们提供这种结构的一些例子：
头三个例子特别涉及的施主晶片10包括由Si构成的衬底1和由SiGe构成的缓冲层2以及Si和SiGe的其它层。
这些晶片10在移去应变的SiGe和/或Si的层以便制造SGOI、SOI或Si/SGOI结构的情况下特别有用。
在这种情况下，使用的刻蚀液的类型根据要刻蚀的材料(Si或SiGe)而不同。这样，能刻蚀这些材料的刻蚀液将分成类，给每一类赋予在下面所列举的标识符：
·S1：用于Si的相对于SiGe的选择刻蚀液，如包括下列化合物中的至少一种的溶液：KOH、NH4OH(氢氧化铵)、TMAH、EDP或HNO3，或者目前正在研究的与试剂的组合的溶液，如HNO3、HNO2H2O2HF、H2SO4、H2SO2、CH3COOH、H2O2和H2O，如在文献WO99/53539第9页所述的。
·S2：用于SiGe的相对于Si的刻蚀液，如包括HF∶H2O2∶CH3COOH(选择率大约为1∶1000)或HNA(氟化氢-硝酸-乙酸溶液)的溶液。
·Sc1：相对于Ge浓度大约等于或大于25％的SiGe的用于Ge的浓度基本上小于或等于20％的SiGe的选择刻蚀液，如包括TMAH或KOH的溶液。
·Sd1：用于未掺杂Si的相对于用硼掺杂的Si的选择刻蚀液，所述掺杂的硼的浓度优选大于2×1019cm-3，如包括EDP(乙二胺-焦儿茶酚混合物)、KOH或N2H2(肼)的溶液。
例1：再循环之后，施主晶片10包括：
-由Si构成的衬底1；
-具有缓冲层2和附加层4由SiGe构成的缓冲结构I；
-由Si构成或由SiGe构成的移去后层7，在移去覆盖层的一部分之后移去后层形成覆盖层5的其余部分。
缓冲层2优选具有从与衬底1的界面处逐渐增加的Ge浓度，以便使SiGe晶格参数如上所述那样变化。
厚度通常在1和3微米之间，以便获得在表面上的良好的结构松弛，和限制涉及晶格参数的差异的缺陷，从而掩盖缺陷。
附加层4由基本上通过缓冲层2松弛的SiGe构成，其中Ge浓度有利地是均匀的并且在它们的界面处基本上等于缓冲层2的Ge浓度。
松弛SiGe层4内的硅中的锗浓度通常在15％和30％之间。
在30％的这个极限表示目前技术的典型极限，但是在将来的几年中可以改变。
附加层4的厚度可以根据情况而很大地变化，通常厚度在0.5和1微米之间。
在移去后层7由Si构成的情况下，利用S1-型刻蚀液可以有利地进行Si相对于由SiGe构成的附加层4选择刻蚀移去后层7，以便移去它。
在移去层后7由SiGe构成的情况下，其中：
-移去层后7中的Ge浓度基本上小于或等于20％，和
-附加层4中的Ge浓度大约等于或大于25％，
利用Sc1-型刻蚀液进行相对于附加SiGe层4对移去后层的选择刻蚀，以便移去它。
在所有情况下，利用在保护层3上的刻蚀停止，由此通过化学手段完全除去最后一部分移去后层7，而保护层3由此形成停止层，保护了所希望保存的下层。
例2：再循环之后，施主晶片10基本上与例1中的相同，除了在晶片10内存在保护层3之外。
保护层3由以下部分构成：
-应变Si；或
-SiGe；或
-掺杂硼的Si。
回忆在保护层3由应变Si构成的情况下，这里保护层3的厚度必须不能超过临界厚度。
这样，例如，对于插在具有基本上等于20％的Ge浓度的两个SiGe层之间的由应变Si构成的保护层3，临界厚度通常等于大约20纳米。
在第一种情况下，保护层3位于两个SiGe层之间。
这尤其是保护层3位于缓冲结构I的两层之间；或位于缓冲结构I和由SiGe构成的移去后层7之间；或者位于由SiGe构成的后移去层中的情况。
因此可以根据保护层3的材料而进行几种刻蚀：
-如果保护层3由应变Si构成：
用S2-型溶液选择地刻蚀由SiGe构成的覆盖部分；和/或
在已经除去移去后层7之后，用S1-型溶液选择刻蚀保护层3。
-如果保护层3由SiGe构成，其中Ge浓度大约等于或大于25％，和如果覆盖层具有基本上小于或等于20％的Ge浓度：
用Sc1-型溶液选择刻蚀覆盖层SiGe部分。
-如果保护层3由SiGe构成，其中Ge浓度基本上小于或等于20％，和如果下层具有大约等于或大于25％的Ge浓度：
已经除去移去后层7之后，用Sc1-型溶液选择刻蚀保护层3。
在第二种情况下，保护层3位于下面的SiGe层和上面的Si层之间。
这尤其是保护层3位于缓冲结构I和移去后层7之间；或SiGe中间层8和移去层后7之间；或位于SiGe层和Si层之间的移去后层7中的情况。
然后可以根据保护层3的材料而进行几种类型的刻蚀操作；
-如果保护层3由掺杂硼的Si构成：
用Sd1-型溶液选择刻蚀上部的Si部分；
如果保护层3由SiGe构成：
用S1-型溶液选择刻蚀上部Si部分。
-如果保护层3由Ge浓度基本上小于或等于20％的SiGe构成和如果下层具有大约等于或大于25％的Ge浓度：
已经除去移去后层7之后，用Sc1-型溶液选择刻蚀保护层3。
在第三种情况下，保护层3位于两个Si层之间。
这尤其是保护层3位于Si中间层和移去后层7之间；或者位于移去后层7中的情况。
然后可以根据保护层3的材料而进行几种类型的刻蚀操作；
-如果保护层3由掺杂硼的Si构成：
用Sd1-型溶液选择刻蚀上部Si部分；
-如果保护层3由SiGe构成：
用S1-型溶液选择刻蚀上部Si部分；和/或
已经除去后移去层7之后，利用S2-型溶液选择刻蚀保护层3。
例3：再循环之后，施主晶片10包括：
-Si衬底1；
-具有SiGe缓冲层2和附加Ge层4的缓冲结构I；
-在移去部分覆盖层5之后形成覆盖层5的其余部分的移去后AsGa层7；
-放在移去后层7中的保护AlGaAs层3。
缓冲层2优选具有从与衬底1的界面处逐渐增加的Ge浓度，以便使晶格参数在Si衬底1的晶格参数和附加Ge层4的晶格参数之间变化。
为此，在缓冲层2中，Ge浓度从大约0增加到大约100％，或者精确地在98％左右，用于完全符合两种材料的理论晶格。
在第一种情况下，利用选择刻蚀液，如包括柠檬酸(C6H8O7)和pH值在约6和7之间的过氧化氢的溶液(选择系数通常为20)，进行移去后层7的选择化学刻蚀，使得基本上移去所有其余的移去后层7，这里保护层3用作刻蚀停止层。
在第二种情况下，除去保护层3上面的部分移去后层7之后，并且对于保护层3中的铝浓度大于20％，利用选择刻蚀液，如包括稀释的氢氟酸(大约9％和48％之间)的溶液(选择系数通常在350和10000之间)，进行保护层3的选择化学刻蚀，使得基本上移去所有保护层3，这里下面的移去后层7用作刻蚀停止层。
在第三种情况下，可以彼此先后进行两种选择刻蚀，以便除去至少一部分移去后层7和除去保护层3。
由此保存了和完全再循环缓冲结构I。
例4：再循环之后，施主晶片10包括：
-衬底1，它包括在其与缓冲结构I的界面处的至少一个AsGa部分；
-由III-V族材料构成的缓冲结构I的至少一部分；
-移去后层7，它包括在移去部分覆盖层5之后构成其余覆盖层5的III-V族材料。
这种缓冲结构I的主要优点是使覆盖层5的材料的晶格参数(其标称值大约为5.87埃)与AsGa的晶格参数(其标称值大约为5.65埃)匹配。
在体III-V族材料中，和通过比较体InP与体AsGa，后者是较便宜的、在半导体市场上更广泛地获得的、机械脆性小的材料，这种材料是用于与后表面接触的技术而公知的，并且其尺寸可以达到高值(通常为6英寸，而体InP的尺寸为4英寸)。
因此这里看到了由这种施主晶片10提供的所有优点：这是因为可以制造将要以特殊质量和特殊性能转移的III-V族材料的有源层，例如可以接近于在制造大量的后种材料时发现的性能。
在移去之前的施主晶片10的特殊配置中，移去之前的覆盖层5包括将要被移去的InP。
由于体InP具有一般限于4英寸的尺寸，因此施主晶片10例如提供制造6英寸的InP层的方案。
用于制造这种覆盖层5的缓冲结构I需要通常大于一微米的厚度，并且这个厚度将向着更厚方向变化，尤其是如果它在根据本发明被再循环的话。
此外，通常用于制造这种缓冲结构I的外延生长技术是特别难的和昂贵的，因此在移去有用层之后能够至少部分地恢复它是有利的。
有利地，缓冲结构I包括由InGaAs构成的缓冲层2，其In浓度在0和大约53％之间变化。
缓冲结构I还可以包括由III-V族材料构成的附加层4，如InGaAs或InAlAs，并具有基本上恒定的原子元素浓度。
在特殊移去情况下，为了将其转移到接收衬底上，将移去InP覆盖层5和部分附加层4。
这样，可以从存在于两种移去材料之间的任何电气或电子性能得到益处。
这是如下情况，例如，如果被移去的部分附加层4由InGaAs或InAlAs构成：后者材料和InP之间的电子带不连续性在被移去层中产生提高的电子迁移率。
施主晶片10的其它配置也是可行的，包括其它III-V族化合物，如InAlAs等。
这种层移去的典型应用是HEMT或HBT(“High-Electron MobilityTransistor”和“Heterjunction Bipolar Transistor”)制造。
在第一再循环步骤期间将有利地使用适合于相对于其它III-V族材料除去有些III-V族材料的化学刻蚀液，这种刻蚀液是可以选择的。
这样，例如，为了除去InP移去后层7而不除去下部InGaAs层，将利用包括浓HCl的溶液有利地进行InP的选择刻蚀。
例5：再循环之后，施主晶片10包括：
-衬底1，它包括在与缓冲结构I的界面处的AsGa；
-缓冲结构I，它包括在其与移去后层7的界面处的InGaAs；
-在移去部分覆盖层5之后形成覆盖层5的其余部分的InP移去后层7；
-位于移去后层7和缓冲结构I之间；或者位于移去后层7中的由InxGa1-xAsyP1-y构成的保护层3。
这种类型的施主晶片10(没有保护层3)已经在例4中介绍过了。
在第一种情况下，利用选择刻蚀液，如包括HF的溶液，进行移去后层7的选择化学刻蚀，使得基本上移去所有其余的后移去层7，这里保护层3用作刻蚀停止层。
在第二种情况下，除去保护层3上面的部分移去后层7之后，利用选择刻蚀液，如包括CeIV H2SO4的溶液，进行保护层3的选择化学刻蚀，从而可以基本上移去所有保护层3，这里位于保护层3下面的层用作刻蚀停止层。
在第三种情况下，可以彼此先后进行两种选择刻蚀，以便除去至少一部分移去后层7和除去保护层3。
由此保存缓冲结构I和将其完全再循环。
例6：再循环之后，施主晶片10包括：
-衬底1，它包括在与缓冲结构I的界面处的AsGa；
-包括InGaAs的缓冲结构I；
-位于InGaAs上或中的InP保护层3。
在第一种情况下，利用选择刻蚀液，如包括CeIV H2SO4的溶液，进行保护层3上面的InGaAs的选择化学刻蚀，从而基本上移去保护层3上面的所有这种材料，这里保护层3用作刻蚀停止层。
在第二种情况下，除去保护层3上面的InGaAs之后，利用选择刻蚀液，如包括HF的溶液，进行保护层3的选择化学刻蚀，从而可以基本上移去所有保护层3，这里位于保护层3下面的层用作刻蚀停止层。
在第三种情况下，可以彼此先后进行两种选择刻蚀，以便除去至少一部分InGaAs和除去保护层3。
在本文献中所提出的半导体层中，可以给其添加其它成分，如碳，其中在所述层中碳浓度基本上小于或等于50％，或者更特别是，碳浓度小于或等于5％。
最后，本发明不限于由在上述例子中所提到的材料构成的缓冲结构I、中间层8或覆盖层5，而是可以延伸到IV-IV、III-V、II-VI型的合金的其它类型。
应该指出的是这些合金可以是二元、三元、四元或更高度的。
本发明不限于具有使具有各自不同晶格参数的两个相邻结构之间的晶格参数匹配的主要功能的可再循环的缓冲层2或缓冲结构I，而是可以涉及在本文献中以最一般方式限定的并根据本发明可以被再循环的任何缓冲层2或缓冲结构I。
在移去操作之后最终获得的结构不限于SGOI、SOI、Si/SGOI结构，或者是用于HEMT和HBT晶体管的结构。

Claims (62)

1、一种在已经移去至少一个有用层之后再循环施主晶片(10)的方法，其中所述有用层的材料由选自半导体材料的材料，该施主晶片(10)依次包括衬底(1)、缓冲结构(I)和移去之前的有用层，该方法包括在进行所述移去操作的所述施主晶片(10)的一侧上除去物质，其特征在于：除去物质之后，至少一部分缓冲结构(I)保留下来，然后这个至少一部分缓冲结构(I’)被再用作后来有用层移去操作的缓冲结构(I)。
2、根据权利要求1所述的再循环方法，其特征在于移去之前，所述缓冲结构(I)包括缓冲层(2)和附加层(4)，该附加层(4)具有：
-足以限制缺陷的厚度；和/或
-基本上不同于衬底1的晶格参数的晶格参数。
3、根据前述权利要求之一的再循环方法，其特征在于除去物质包括除去在移去之后保留下来的部分缓冲结构(I)。
4、根据权利要求2的再循环方法，其特征在于除去物质包括除去在移去之后留下来的至少部分附加层(4)。
5、根据权利要求1或4的再循环方法，其特征在于除去物质包括除去缓冲层(2)的一部分。
6、根据前述权利要求之一的再循环方法，其特征在于在移去之前，施主晶片(10)包括覆盖层(5)，该覆盖层(5)包括将要被移去的有用层，并且在移去之后，除去物质包括除去剩余的覆盖层(5)。
7、根据权利要求6的再循环方法，其特征在于已经选择覆盖层(5)的厚度，使得在移去之后，可以在除去物质期间在这个覆盖层(5)上进行用于除去物质的标准机械手段，如抛光手段，而不从缓冲结构(I)上除去物质。
8、根据权利要求2和6的再循环方法，其特征在于已经选择覆盖层(5)的厚度和附加层(4)的厚度，使得在移去之后，可以在除去物质期间在这个覆盖层(5)上和这个附加层(4)上进行用于除去物质的标准机械手段，如抛光手段，而不从缓冲层(2)上除去物质。
9、根据前述权利要求之一的再循环方法，其特征在于除去物质包括化学刻蚀。
10、根据前述权利要求之一的再循环方法，其特征在于从施主晶片(10)除去物质的操作包括选择化学刻蚀。
11、根据权利要求2的再循环方法，其特征在于从施主晶片(10)除去物质的操作包括相对于缓冲层(2)选择化学刻蚀被包含于至少一部分附加层(4)中的材料。
12、根据权利要求6的再循环方法，其特征在于从施主晶片(10)除去物质的操作包括相对于缓冲结构(I)选择化学刻蚀被包含于剩余覆盖层(5)中的第一材料。
13、根据权利要求12的再循环方法，其特征在于施主晶片(10)包括：
-Si衬底(1)；
-包括Si1-xGex缓冲层(2)和被所述缓冲层(2)松弛的Si1-yGey层(4)的缓冲结构(I)，其中Si1-xGex缓冲层(2)的Ge浓度x随着厚度在0和y值之间变化。
14、根据权利要求13与权利要求6-8之一组合的再循环方法，其特征在于覆盖层(5)包括SiGe和/或应变硅。
15、根据权利要求13与权利要求6-8之一组合的再循环方法，其特征在于y＝1，并且覆盖层(5)包括AsGe和/或Ge。
16、根据权利要求1的再循环方法，其特征在于保护层(3)还存在于施主晶片(10)中，从而至少一部分缓冲结构(I)位于其下；保护层(3)的材料选自结晶材料，从而用于除去物质的手段具有刻蚀能力，其刻蚀能力对于保护层(3)的材料和对于两个相邻区的至少之一的材料来说基本上是不同的，因此可以执行选择除去物质的操作。
17、根据权利要求16的再循环方法，其特征在于保护层(3)的材料的标称晶格参数基本上不同于其下层的晶格参数；并且保护层(3)足够薄以便主要被下层弹性应变。
18、根据权利要求16和17之一的再循环方法，其特征在于保护层(3)处于缓冲结构(I)中。
19、根据权利要求16或17和权利要求2的再循环方法，其特征在于保护层(3)处于缓冲层(2)中。
20、根据权利要求16或17和权利要求2的再循环方法，其特征在于保护层(3)位于缓冲层(2)和附加层(4)之间。
21、根据权利要求16或17和权利要求2的再循环方法，其特征在于保护层(3)位于附加层(4)中。
22、根据权利要求16和17之一的再循环方法，其特征在于保护层(3)位于缓冲结构(I)之上。
23、根据权利要求22的再循环方法，其特征在于对保护层(3)上面的区域的材料进行选择除去操作，因此保护层(3)是这个除去物质操作的停止层。
24、根据权利要求22和23之一的再循环方法，其特征在于保护层(3)的材料的选择除去操作，保护层(3)下面的区域是除去物质操作的停止层。
25、根据权利要求23和24之一的再循环方法，其特征在于在保护层(3)上或其附近进行的选择物质除去操作包括选择机械侵蚀；保护层(3)的材料选自结晶材料，使得机械手段对于保护层(3)的材料和对于两个相邻区的至少一个区域的材料来说具有基本上不同的侵蚀能力，并由此能执行选择机械侵蚀操作。
26、根据权利要求25的再循环方法，其特征在于选择机械侵蚀是抛光，并且可以与研磨剂的作用和/或化学刻蚀相结合。
27、根据权利要求23和24之一的再循环方法，其特征在于在保护层(3)上或其附近进行的选择物质除去操作包括选择化学刻蚀；保护层(3)的材料选自结晶材料，使得一种刻蚀流体对于保护层(3)的材料和对于两个相邻区的至少一个区域的材料来说具有基本上不同的刻蚀能力，并由此能执行选择刻蚀操作。
28、根据权利要求27的再循环方法，其特征在于保护层(3)的机械侵蚀与选择化学刻蚀相结合进行，以便执行选择化学-机械平面化。
29、根据权利要求28或权利要求10一12之一的再循环方法，其特征在于通过采用确定的刻蚀化学物质和通过以下事实来获得被刻蚀材料和使刻蚀操作“停止”的停止材料之间的刻蚀选择率：
-两种材料是不同的；或
-两种材料之一被掺杂；或
-两种材料基本上是相同，但是一种材料中的至少一种原子元素的原子浓度基本上不同于另一种材料中的相同原子元素的原子浓度；或
-两种材料具有不同的孔隙密度。
30、根据权利要求29的再循环方法，其特征在于被刻蚀材料和停止材料一起是下列双材料组之一：     被刻蚀材料     停止材料     Si     掺杂的Si     Si     SiGe     SiGe     Si     Si1-xGex     Si1-yGey，其中y≠x
31、根据前述权利要求之一的再循环方法，其特征在于还包括在从施主晶片(10)除去物质的步骤之后修整施主晶片(10)的表面的步骤。
32、根据前述权利要求之一的再循环方法，其特征在于还包括：在从施主晶片(10)除去物质的步骤之后，在执行除去物质操作的施主晶片(10)的一侧上形成层的步骤，从而再生施主晶片(10)。
33、根据权利要求32和权利要求4和5之一的再循环方法，其特征在于形成层的步骤包括在缓冲结构(I’)的剩余部分上方形成新的缓冲结构(I)的操作。
34、根据权利要求32和33之一和权利要求6-8之一的再循环方法，其特征在于形成层的步骤包括在施主晶片(10)上形成覆盖层(5)的操作，以便形成后来将被移去的至少一个新的有用层。
35、根据权利要求32，33和34之一的再循环方法，其特征在于形成层的步骤包括在施主晶片(10)中形成根据权利要求16的新的保护层(3)的操作。
36、根据权利要求32，33，34和35的再循环方法，其特征在于在通过晶体生长法形成层的步骤期间形成层。
37、根据前述权利要求之一的再循环方法，其特征在于施主晶片(10)包括至少一层，该至少一层还包括其浓度基本上小于或等于50％的碳。
38、根据前述权利要求之一的再循环方法，其特征在于施主晶片(10)包括至少一层，该至少一层还包括其浓度基本上小于或等于5％的碳。
39、一种通过移去而趋于提供有用层的制造施主晶片(10)的方法，该施主晶片(10)在移去之后可以根据权利要求16至28之一的再循环方法被再循环，其特征在于它包括以下步骤：
-在衬底(1)上形成缓冲结构(I)的第一部分(2’)；
-利用选自结晶材料的材料，在缓冲结构(I)的第一部分(2’)上形成保护层(3)；
-在保护层(3)上形成缓冲结构(I)的第二部分(4’)，使第二部分(4’)在保护层(3)附近的晶格参数基本上与保护层(3)附近的缓冲结构(I)的第一部分(2’)的晶格参数相同。
40、根据权利要求39所述的制造施主晶片(10)的方法，其特征在于缓冲结构包括：
-缓冲层(2)；和
-附加层(4)，其厚度足以限制缺陷；
其特征在于保护层(3)形成在：
-缓冲层(2)中，在其形成期间，或
-缓冲层(2)和附加层(4)之间，或
-附加层(4)中，在其形成期间。
41、根据权利要求39或40的制造施主晶片(10)的方法，其特征在于还包括在缓冲结构(I)上形成覆盖层(5)，以便形成至少一个有用层。
42、一种通过移去而趋于提供有用层的制造施主晶片(10)的方法，该施主晶片(10)在移去之后可以根据权利要求16-28之一的再循环方法被再循环，其特征在于它包括以下步骤：
-在衬底(1)上形成缓冲结构(I)；
-利用选自结晶材料的材料，在缓冲结构(I)上形成保护层(3)；
-在保护层(3)上形成覆盖层(5)。
43、根据权利要求39，40，41和42之一的制造施主晶片(10)的方法，其特征在于在其形成期间控制保护层(3)的厚度，以便形成的保护层(3)足够薄，以至于被其下层基本上弹性应变。
44、根据权利要求39，40，41，42和43之一的制造施主晶片(10)的方法，其特征在于保护层(3)的形成是晶体生长。
45、根据权利要求44的制造施主晶片(10)的方法，其特征在于还包括进行保护层(3)的掺杂操作，使其成为除去其上层材料的停止层。
46、根据权利要求44的制造施主晶片(10)的方法，其特征在于还包括使保护层(3)多孔化的操作，使其下层成为其除去的停止层。
47、一种为了转移到接收衬底(6)上而移去施主晶片(10)上的有用层的方法，其特征在于包括：
(a)将施主晶片(10)粘接到接收衬底(6)上；
(b)从施主晶片(10)上分离被粘接到接收衬底(6)的施主晶片(10)；
(c)利用根据权利要求1-38之一所述的再循环方法对施主晶片进行再循环。
48、根据权利要求47的移去有用层的方法，其特征在于它包括：在步骤(a)之前，形成粘接层的步骤。
49、根据权利要求46，47和48之一的移去有用层方法，其特征在于：
-它还包括：在步骤(a)之前，在预定深度通过与缓冲结构(I)相邻的施主晶片(10)的表面注入原子物质的步骤，以便在这个深度上形成脆性区；并且：
-步骤(b)是通过给施主晶片(10)供应能量来操作的，以便在脆性区水平上分离包括接收衬底(6)和有用层的结构。
50、根据权利要求48的方法，其特征在于：
-它还包括：在步骤(a)之前，在施主晶片(10)中通过多孔化处理而形成层的步骤，然后生长一层(这层在步骤(b)的分离之后将成为有用层)，多孔化层在缓冲结构(I)内部或上方形成脆性区；和：
-步骤(b)是通过给施主晶片(10)供应能量来操作的，以便在脆性区水平上分离包括接收衬底(6)和有用层的结构。
51、根据权利要求47-50之一的方法，其特征在于在步骤(b)期间被分离的有用层包括一部分缓冲结构(I)。
52、一种从施主晶片(10)循环地移去有用层的方法，其特征在于包括移去有用层的几个步骤，这些步骤的每个都符合根据权利要求47-51之一的移去方法。
53、根据权利要求52的循环地移去的方法或根据权利要求47-51之一的移去方法在用于制造包括接收衬底(6)和有用层的结构上的应用，该有用层包括下列材料中的至少一种：SiGe、Si、属于III-V族的合金，其成分分别选自可能的(Al，Ga，In)-(N，P，As)组合。
54、根据权利要求52的循环地移去的方法或根据权利要求47-51之一的移去方法在用于制造绝缘体上半导体结构上的应用，所述结构包括接收衬底(6)和有用层。
55、一种通过移去操作已经输送了有用层和能够根据权利要求1-38之一的再循环方法被再循环的施主晶片(10)，其特征在于施主晶片(10)依次包括衬底(1)和缓冲结构(I)的剩余部分。
56、一种根据权利要求16-28之一的再循环方法可以被再循环的施主晶片(10)，其特征在于保护层(3)位于缓冲结构(I)中。
57、根据权利要求56的施主晶片(10)，其特征在于在移去之前，缓冲结构(I)包括缓冲层(2)和附加层(4)，附加层(4)具有：
-足以限制缺陷的厚度；和/或
-基本上不同于衬底1的表面晶格参数；
并且保护层(3)位于：
-缓冲层(2)中；或
-缓冲层(2)和附加层(4)之间；或
-附加层(4)中。
58、一种利用根据权利要求16-28之一的再循环方法可以再循环的施主晶片(10)，其特征在于保护层(3)位于缓冲结构(I)之上。
59、根据权利要求56，57和58之一的施主晶片(10)，其特征在于还包括在缓冲结构(I)上的覆盖层(5)，以便包括至少一个有用层。
60、根据权利要求56，57，58和59之一的施主晶片(10)，其特征在于保护层(3)被其下层基本上弹性应变。
61、根据权利要求56，57，58，59和60之一的施主晶片(10)，其特征在于保护层(3)被掺杂。
62、根据权利要求56，57，58，59，60和61之一的施主晶片(10)，其特征在于保护层(3)由多孔材料构成。
CNB038227851A 2002-08-26 2003-08-26 在已经移去薄层之后对包括缓冲层的晶片的再循环方法 Expired - Lifetime CN100547760C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR0210587 2002-08-26
FR0210587A FR2843826B1 (fr) 2002-08-26 2002-08-26 Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
US43192802P 2002-12-09 2002-12-09
US60/431,928 2002-12-09

Publications (2)

Publication Number Publication Date
CN1685496A true CN1685496A (zh) 2005-10-19
CN100547760C CN100547760C (zh) 2009-10-07

Family

ID=31947972

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038227851A Expired - Lifetime CN100547760C (zh) 2002-08-26 2003-08-26 在已经移去薄层之后对包括缓冲层的晶片的再循环方法

Country Status (4)

Country Link
EP (1) EP1532677B1 (zh)
KR (1) KR100931421B1 (zh)
CN (1) CN100547760C (zh)
WO (1) WO2004019404A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832223A (zh) * 2012-09-06 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
WO2002015244A2 (en) 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
ATE384336T1 (de) 2004-10-19 2008-02-15 Soitec Silicon On Insulator Verfahren zur herstellung einer verspannten silizium-schicht auf einem substrat und zwischenprodukt
EP1667223B1 (en) * 2004-11-09 2009-01-07 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing compound material wafers
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
JP2007019323A (ja) * 2005-07-08 2007-01-25 Shin Etsu Handotai Co Ltd ボンドウエーハの再生方法及びボンドウエーハ並びにｓｓｏｉウエーハの製造方法
CN102804408B (zh) * 2009-09-10 2016-01-20 密歇根大学董事会 使用外延剥离制备柔性光伏器件以及保持在外延生长中使用的生长基板的完整性的方法
KR101984934B1 (ko) * 2012-11-21 2019-09-03 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판
KR102052179B1 (ko) * 2012-12-13 2019-12-04 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판
KR102098297B1 (ko) * 2013-05-24 2020-04-07 엘지이노텍 주식회사 에피택셜 웨이퍼
FR3074608B1 (fr) * 2017-12-05 2019-12-06 Soitec Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306729B1 (en) * 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
US6521041B2 (en) * 1998-04-10 2003-02-18 Massachusetts Institute Of Technology Etch stop layer system
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US6375738B1 (en) * 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
EP1039513A3 (en) * 1999-03-26 2008-11-26 Canon Kabushiki Kaisha Method of producing a SOI wafer
EP1212787B1 (en) * 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832223A (zh) * 2012-09-06 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法
CN102832223B (zh) * 2012-09-06 2015-07-08 豪威科技(上海)有限公司 晶圆减薄方法

Also Published As

Publication number Publication date
WO2004019404A3 (en) 2004-08-12
KR20050069988A (ko) 2005-07-05
WO2004019404A2 (en) 2004-03-04
EP1532677B1 (en) 2011-08-03
EP1532677A2 (en) 2005-05-25
CN100547760C (zh) 2009-10-07
KR100931421B1 (ko) 2009-12-11

Similar Documents

Publication Publication Date Title
CN1052339C (zh) 半导体基体材料的制作方法
CN1685496A (zh) 在已经移去薄层之后对包括缓冲层的晶片的再循环
CN1123915C (zh) 半导体制品的制造方法
CN1269599A (zh) 制造半导体部件的方法
CN1135601C (zh) 半导体衬底的制造方法
CN1757106A (zh) 在剥离薄层之后重复利用包含多层结构的晶片
CN1056940C (zh) 半导体部件及其制造方法
CN1259758A (zh) 半导体晶片的制造方法及其使用和利用方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1114936C (zh) 半导体衬底及其制作方法
CN1276512C (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1139969C (zh) 半导体基片及其制备方法
CN1157762C (zh) 组合元件的分离方法和制作一种半导体基底的方法
CN1162912C (zh) 半导体装置及其制造方法
CN1297016C (zh) 氮化物半导体元器件
CN1150594C (zh) 半导体产品的制造方法
CN1230888C (zh) 半导体元件及其制造方法
CN1099905A (zh) 半导体基片的制作方法
CN1104036C (zh) 半导体产品的制造工艺
CN1405897A (zh) 具有resurf层的功率用半导体器件
CN1957447A (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
CN1104038C (zh) 半导体衬底的制造工艺
CN1272684A (zh) 衬底及其制造方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1897258A (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20091007