[go: up one dir, main page]

KR20050069988A - 버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 재활용하는 방법 - Google Patents

버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 재활용하는 방법 Download PDF

Info

Publication number
KR20050069988A
KR20050069988A KR1020057003367A KR20057003367A KR20050069988A KR 20050069988 A KR20050069988 A KR 20050069988A KR 1020057003367 A KR1020057003367 A KR 1020057003367A KR 20057003367 A KR20057003367 A KR 20057003367A KR 20050069988 A KR20050069988 A KR 20050069988A
Authority
KR
South Korea
Prior art keywords
layer
donor wafer
protective layer
buffer structure
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020057003367A
Other languages
English (en)
Other versions
KR100931421B1 (ko
Inventor
브루노 기슬랑
세씰 올네뜨
베네디뜨 오스떼르노
이브-매듀 르 바이랑
다케시 아카츠
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0210587A external-priority patent/FR2843826B1/fr
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20050069988A publication Critical patent/KR20050069988A/ko
Application granted granted Critical
Publication of KR100931421B1 publication Critical patent/KR100931421B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 재료로부터 선택된 재료의 적어도 하나의 유용 층을 취한 후 도너 웨이퍼(10)를 재활용하는 방법으로서, 상기 도너 웨이퍼(10)는 연속적으로 기판(1), 버퍼 구조(I) 및, 분리 (taking-off)하기 전에, 유용한 층을 연속적으로 포함하고, 상기 방법은, 분리가 발생하는 도너 웨이퍼(10)의 한 쪽 면상에서의 물질의 제거를 포함하고, 물질의 제거 후에, 버퍼 구조(I)의 적어도 일부분이 잔존하고, 이것은 연속적인 유용한 층의 분리 동안 버퍼 구조(I)로서 재사용할 수 있는 버퍼 구조(I')의 적어도 일부분인 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법에 관한 것이다.

Description

버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 기계적으로 재활용하는 방법{MECHANICAL RECYCLING OF A WAFER COMPRISING A BUFFER LAYER, AFTER HAVING TAKEN OFF A THIN LAYER THEREFROM}
본 발명은 박막 반도체 층을 도너 웨이퍼로부터 수용 기재로 이송한 후 버퍼층을 포함하는 도너 웨이퍼의 재활용에 관한 것이다.
용어 "버퍼층"이란 통상 기판과 같은 제1 결정 구조와, 구조적 또는 화학양론적 특성 또는 원자 표면 조합 특성과 같은 물질의 변형 특성의 기본 기능을 갖는 제2 결정 구조 사이의 전이층(transition layer)을 의미한다.
버퍼층의 특정 경우에 있어서, 후자의 것은 격자 파라미터가 기판의 것과 실질적으로 상이한 제2 결정 구조를 얻게 할 수 있다.
이 목적을 위하여, 버퍼층은 점진적으로 두께가 다양한 조성을 가질 수 있고, 버퍼층의 성분의 점진적인 변화는 그것의 격자 파라미터의 점진적인 변화와 직접적으로 관련된다.
또한, 결함을 함유하는 일정한 조성층을 보충할 수 있는, 다양한 비율을 갖는 조성, 비율의 표시 전도(sign inversion) 또는 조성에서의 불연속적인 도약과 같은 더 복잡한 형태를 가질 수도 있다.
전술한 것은 변성(버퍼)층 또는 변성 에피택시(epitaxy)와 같은 변성의 구체예로 제조된다.
버퍼층 상에 생성된, 층 또는 층의 중첩은 수용 기재로 이송되기 위하여, 특정한 구조를 생성하기 위하여, 도너 웨이퍼로부터 분리될 수 있다.
버퍼층 상에 형성된 박막층을 이송하는 것의 주요한 용도 중의 하나는 변형되는(strained) 실리콘 층의 형성에 관한 것이다.
층은 이것의 계면에서의 격자 파라미터가 이것의 공칭 격자 파라미터보다 각각 더 크거나 작은 경우 장력으로 또는 압축으로 "변형되는" 물질로 제조된다.
그렇지 않으면, 층은 후자가 이것의 공칭 격자 파라미터와 실질적으로 가까운 경우 "완화된(relaxed)" 물질로 제조되는 것으로 생각되며, 공칭 격자 파라미터는 평형 상태의 벌크 형태에서 물질의 격자 파라미터이다.
층이 장력으로 변형되는 실리콘으로 제조되는 경우, 물질의 전자 이동성과 같은 몇 가지 특성들은 분명히 향상된다.
예컨대 SiGe와 같은 다른 물질들도 역시 실질적으로 유사한 분리에 적용될 수 있다.
특히, 소위 스마트- 컷ⓒ(Smart-cutⓒ)이라고 하는 당업자에게 공지된 공정에 의한 상기 층들의 수용 기재로의 이송은 SOI(Semiconductor On Insulator)와 같은 구조를 생성하게 할 수 있다.
예컨대, 완화된 SiGe층을 취한 후에, 얻어진 구조는 실리콘 성장을 위한 지지부로 작용할 수 있다.
SiGe의 공칭 격자 파라미터(게르마늄 함량에 의존함)는 실리콘의 공칭 격자 파라미터 보다 크기 때문에, 얻어진 SGOI(Silicon-Germanium On Insulator) 가기재(pseudo-substrate) 상에서의 실리콘의 성장은 장력으로 변형되는 실리콘 층을 제공하게 할 수 있다.
예시로서, 상기 공정의 예는 L.J.Huang 등에 의한 IBM의 문헌["SiGe-On-Insulator prepared by wafer bonding and layer transfer for high-performance field-effect transisitors", Applied Physics Letters, 26/02/2001, vol. 78, No.9]에 기재되어 있으며, 여기에는 Si/SGOI 구조의 제조 공정이 제시되어 있다.
상기 공정의 또 하나의 예는 문헌 US 2002/007481호에 기재되어 있다.
변성 성장의 기타 용도가, 특히 III-V족의 반도체로, 가능하다.
따라서, 트랜지스터는 통상 GaAs계 또는 InP계 기술을 이용하여 제조된다.
전자 성능의 관점에서, InP는 GaAs 보다 실질적인 이점을 가지며, 특히 InP층과 InGaAs 또는 InAlAs층의 조합은 전자 이동성을 향상시킬 수 있다.
그러나, InP 기술을 이용한 시판 성분들에 대한 능력은, 특히 비용, 이용가능성, 기계적 약화 및 벌크 기재의 크기(GaAs에 대하여는 6 인치인 것에 비하여 InP에 대한 최대 직경은 통상 4 인치임)의 관점에서, GaAs 기술에 대하여 제한된다.
이 문제에 대한 해결은, 수용 기재, 분리된 GaAs 기재 상에 버퍼층의 변성 에피택시에 의하여 얻어지는 InP층과 관련하여 찾아질 것으로 보인다.
"에치-백(etch-back)" 형의 공정과 같은 특정 분리 공정은 분리 도중 버퍼층 및 기재의 잔존부의 파괴를 유도한다.
스마트-컷ⓒ 공정과 같은 일부 다른 분리 공정에 있어서, 기재는 재활용되지만 버퍼층은 손실된다.
그러나, 변성 생성 기술은 복잡하다.
따라서, 상기 버퍼층을 최적화하고 생성하는 것은 장기간이고, 어려우며, 고가인 조작을 포함한다.
또한, 조성의 변화로 인한 내부 변형은 전위 및 포인트 결함(point defect)과 같은 높은 비율의 결정 결함의 출현을 유발할 수 있다.
이들 내부 변형 및 이로 인한 결함의 발생은 특히 격자 파라미터가 변화하도록 두께를 증가시킴으로써 최소화될 수 있다.
주로 이러한 이유로, 일반적으로 생성된 버퍼층은 통상의 두께가 1 내지 수 마이크로미터 범위로 두껍다.
그러나, 경제적 및 기술적 제제는 버퍼층의 두께 또는 특정 구조적 복잡성과 같은 일부 본질적인 특성을 제한한다.
다른 것들 중 모든 이들 이유에 대하여, 기판의 각 재활용 후에 버퍼층 형성을 완전히 피하는 것이 현명할 것이다.
도 1은 종래 기술에 따른 도너 웨이퍼를 나타낸다.
도 2는 분리 후 도너 웨이퍼를 나타낸다.
도 3은 제1 재활용 단계 후 도너 웨이퍼를 나타낸다.
도 4는 본 발명에 따른 제1 도너 웨이퍼를 나타낸다.
도 5는 본 발명에 따른 제2 도너 웨이퍼를 나타낸다.
도 6은 본 발명에 따른 제3 도너 웨이퍼를 나타낸다.
도 7은 연속적으로 도너 웨이퍼로부터 박막층을 분리하는 단계 및 분리 후 도너 웨이퍼를 재활용하는 단계를 포함하는 본 발명에 따른 방법의 다양한 단계들을 나타낸다.
본 발명의 주요 목적은, 적어도 하나의 유용층이 웨이퍼로부터 분리되어 이 유용층을 반도체 구조로 일체화시킨 후, 버퍼 구조(즉, 버퍼층으로서 작용하는 임의의 구조)를 포함하는 웨이퍼의 재활용으로 이루어지며, 이 재활용은 버퍼 구조의 적어도 일부의 회복을 포함하여 이것이 연속적인 분리에서 재사용될 수 있도록 한다.
따라서, 전술한 재활용 조작은 버퍼 구조의 적어도 일부분을 손상시키지 않는 적절한 처리를 포함해야만 한다.
사실상, 버퍼 구조는 일반적으로, 에너지가 그것에 공급되는 경우, 이 에너지가 열 처리로부터 화학적 공정 또는 기계적 공정을 제공할 수 있는 중요한 방식으로 전달시킬 수 있고 크기를 증가시킬 수 있는, 전위와 같은 결정학상의 디폴트를 함유하고 있다.
예컨대, SiGe의 버퍼 구조가 350℃, 450℃ 또는 550℃의 온도로 가열되는 경우, 구조적 상태는 선택된 온도에 따라 변화한다(예컨대 문헌 ["Structural characterisation and stability of Si1-xGex/Si(100) heterostructures grown by molecular beam epitaxy" of Re et al., in the Journal of Crystal Growth, vol. 227-228, pp. 749-755, July 2001] 참조). 온도의 증가시, 버퍼 구조는 이들을 슬립 평면, 스택킹 디폴트(stacking default) 또는 기타 구조적 완화 형태로 완화시킴으로써 이들의 내부 응력을 감소시키는 경향이 있다. 이것은 형성된 유용층을 갖는 계면에서 향후 약간의 어려움을 가져올 수 있다. 따라서, 버퍼 구조에 한정된 이들의 내부 응력을 유지하는 것이 중요하다.
재활용은, 재활용에 적합한 수단을 가지고, 버퍼 구조의 특성을 손상시킬 수 있고 이에 의해 그 위에 형성된 유용층의 특성을 손상시킬 수 있는 버퍼 구조 내의 결정 응력의 확장을 방지 및 제한하도록 하는 방식으로 수행되어야만 한다.
이롭게는, 버퍼 구조는 실질적으로 완화되고 및/또는 표면상에 현저히 많은 구조적 결함이 없는 결정학적 구조를 갖는다.
"버퍼층"은 이미 상기 문헌에서 보다 일반적으로 정의되어 있다.
이롭게는, 버퍼층은 버퍼 구조내에 포함되고 하기 2가지 기능 중 적어도 하나를 갖는다:
1. 상부층의 결함 밀도의 감소;
2. 상이한 격자 파라미터를 갖는 2개의 결정학적 구조의 격자 파라미터를 맞춤.
상기 버퍼층의 제2 기능과 관련하여, 후자의 것은 2개의 구조 사이의 내부층(interlayer)이고, 그것의 표면 주위에서 그것은 제1 구조의 것과 실질적으로 동일한 제1 격자 파라미터를 갖고, 그것의 다른 표면 주위에서 그것은 제2 구조의 것과 실질적으로 동일한 제2 격자 파라미터를 갖는다.
이 문헌의 나머지 부분에서, 기재된 버퍼층 또는 구조는 일반적으로 이 후자의 버퍼층에 따를 것이다.
그러나, 본 발명은 또한 가장 일반적인 방식으로 이 문헌에 정의된 바와 같이 임의의 버퍼층 또는 임의의 버퍼 구조에 관한 것이다.
또한, 본 발명에 따른 방법의 예는 후술하는 바와 같으며, 분리에 의하여 유용층의 도너 웨이퍼를 재활용하는 것을 포함하고, 도너 웨이퍼는 초기에 지지 기재 및 버퍼 구조로 이루어져 있다.
도 1을 참조하면, 공지된 종래 기술에 포함되는 도너 웨이퍼(10)(분리에 의한 박막층의 도너)는 지지 기재(1) 및 버퍼 구조(I)로 이루어진다.
본 발명에서 이 도너 웨이퍼(10)의 용도는 SOI 구조와 같은 구조로 그것을 일체화시키기 위하여 버퍼 구조(I)의 부분(4) 및/또는 버퍼 구조(I)의 표면 상에 형성된 덧층(overlayer)(도 1에 도시하지 않음)의 적어도 일부분으로부터 유용층을 분리하는 것이다.
도너 웨이퍼(10)의 지지 기재(1)는 버퍼 구조(I)를 갖는 그것의 계면에 제1 격자 파라미터를 갖는 적어도 하나의 반도체 층을 포함한다.
특정한 구성에 있어서, 지지 기재(1)는 제1 격자 파라미터를 갖는 단일 반도체로 이루어진다.
버퍼 구조(I)의 제1 구성에 있어서, 후자의 것은 버퍼층(2)로 이루어진다.
이 경우에 있어서 지지 기재(1) 상에 위치한 버퍼층(2)은 기재(1)의 제1 격자 파라미터와 실질적으로 상이한 제2 격자 파라미터를 그것의 표면에 제공할 수 있도록 하여, 동일한 도너 웨이퍼(10) 내에 각각 상이한 격자 파라미터를 갖는 2개의 층(1 및 4)을 갖게 할 수 있다.
또한, 버퍼층(2)는, 일부 용도에서, 그 위의 층이 높은 결함 밀도를 함유하지 않도록 및/또는 현저한 응력에 해당되지 않도록 하게 할 수 있다.
또한, 버퍼층(2)은 일부 용도에서 그 위의 층이 우수한 표면 조건을 갖도록 할 수 있다.
일반적으로, 버퍼층(2)는 2개의 격자 파라미터 사이에 전이를 확립하기 위하여 점진적으로 두께를 변화시키는 격자 파라미터를 갖는다.
상기 층은 일반적으로 변성층이라고 한다.
이러한 격자 파라미터의 점진적인 변화는 버퍼층(2)의 두께 내에서 연속적으로 생성될 수 있다.
또한, "단계"로 수행될 수 있는데, 각 단계는 하부 단계의 것과 상이한 실질적으로 일정한 격자 파라미터를 갖는 박막층이어서, 단계별로 격자 파라미터를 불연속적으로 변화시킨다.
또한, 그것은 다양한 비율을 갖는 조성에서의 변화, 비율의 표시 전도 또는 조성에서의 불연속적인 도약과 같은 좀더 복잡한 형태를 가질 수 있다.
버퍼층(2)에서의 격자 파라미터의 변화는 이롭게는 그 내부에서, 기재(1)로부터 시작하여, 점진적인 방식으로, 기재(1)에 함유되지 않은 적어도 하나의 원자 성분의 농도를 증가시킴으로써 발견된다.
따라서, 예컨대, 기재(1) 상에 생성된, 단일 물질로 제조된 버퍼층(2)은 2성분, 3성분, 4성분 또는 더 많은 물질로 제조될 수 있다.
따라서, 예컨대, 기재상에 생성된, 2성분 물질로 제조된 버퍼층(2)은 3성분, 4성분 또는 더 많은 물질로 제조될 수 있다.
버퍼층(2)는 이롭게는 CVD 및 MBE 기술과 같은 공지된 기술을 사용하여, 예컨대 에피택시에 의하여, 지지 기재(1) 상에서의 성장에 의하여 생성된다(상기 약자는 각각 "화학 증기 증착(Chemical Vapour Deposition) 및 "분자 빔 에피택시(Molecular Beam Epitaxy)"임).
일반적으로, 버퍼층(2)은 예컨대 다양한 원자 성분의 합금으로 이루어진 버퍼층(2)을 얻기 위하여 임의의 다른 공지된 방법에 의하여 생성될 수 있다.
예컨대 CMP 연마에 의한, 버퍼층(2) 하부의 기판(1) 표면을 마무리질하기 위한 소 단계를 버퍼층(2) 생성 후 진행할 수 있다.
버퍼 구조(I)의 제2 구성에 있어서, 그리고 도 1과 관련하여, 버퍼 구조(I)는 버퍼층(2)(실질적으로 제1 구성의 것과 동일함)과 추가의 층(4)로 이루어진다.
추가의 층(4)은 기재(1)과 버퍼층(1) 사이에, 또는 도 1에 도시된 바와 같이 버퍼층(1) 상에 존재할 수 있다.
제1의 특정 경우에 있어서, 상기 추가의 층(4)는 결함을 한정하여 버퍼 구조(I) 상에 생성된 층의 결정 질을 향상시킬 수 있는 버퍼층과 같이 제2 버퍼층을 구성할 수 있다.
이 추가의 층(4)는 바람직하게는 일정한 물질 조성을 갖는 반도체로 제조된다.
생성된 상기 버퍼층(4)의 조성 및 두께의 선택은 이 특성을 달성하기 위하여 특히 중요한 기준이다.
따라서, 예컨대 에피택셜하게(epitaxially) 성장한 층 내의 구조적인 결함은 일반적으로 이 층의 두께 내에서 점진적으로 감소한다.
제2의 특정 경우에 있어서, 추가의 층(4)은 버퍼층(1) 상에 위치하고, 버퍼층(2)에 대한 상부층으로서 기능한다.
따라서, 이것은 제2 격자 파라미터를 고정할 수 있다.
제3의 특정 경우에 있어서, 추가의 층(4)은 버퍼층(1) 상에 위치하고, 그것의 수준에서의 분리와 같이 도너 웨이퍼에서 수행되는 분리에서 역할을 한다.
추가의 층은 또한 이들 마지막 3가지의 특정 경우로부터 선택된 기능들과 같은 몇 가지 기능을 수행할 수 있다.
이로운 구성에 있어서, 추가의 층(4)은 버퍼층(2) 상에 위치하고, 지지 기재(1)의 제1 격자 파라미터와 상이한 제2 격자 파라미터를 갖는다.
이 후자의 구성의 특정 경우에 있어서, 추가의 층(4)은 버퍼층(2)에 의하여 완화된 물질로 제조되고 제2 격자 파라미터를 갖는다.
추가의 층(4)은 이롭게도, 예컨대 CVD 또는 MBE에 의한 에피택셜 성장에 의하여, 버퍼층(2) 상에서의 성장에 의하여 생성된다.
제1 실시 상태에 있어서, 추가의 층(4)의 성장이 하부 버퍼층(2)의 형성에 이어 현작에서 직접 수행되며, 또한 이 경우에 후자는 이롭게는 층 성장에 의하여 형성된다.
제2 실시 상태에 있어서, 추가의 층(4)의 성장은, 예컨대 CMP 연마, 열 처리 또는 기타 평탄화 기술에 의하여, 하부 버퍼층(2)의 표면을 손질하는 임의의 단계 후에 수행되어, 버퍼층(2) 내에 함유된 전위 및 기타 디폴트가 전달되지 않고, 크기가 증가하지 않고, 형성된 최종 버퍼 구조(I)의 질을 감소시킬 수 있는 임의의 슬립 평면, 스택킹 디폴트(stacking default) 또는 기타의 디폴트를 생성하지 않도록한다.
도너 웨이퍼(10)로부터의 유용층의 분리는 하기의 주요 모드 중의 하나에 따라 수행된다:
(1) 분리되는 유용층은 추가의 층(4)의 일부이다.
(2) 분리되는 유용층은 예컨대 버퍼 구조(I)의 표면을 손질함으로써 진행가능한 에피택셜 성장에 의하여 버퍼 구조(I) 상에 미리 형성된 덧층의 일부이다(도 1에 도시하지 않음).
도너 웨이퍼(10)는 덧층의 성장을 위한 기재로서 기능한다.
후자는 그것의 용도에 바람직한 분리 모드에 따라 1 이상의 박막층을 포함할 수 있다.
또한, 이롭게도, 그것은 장력 또는 압축으로 변형되는 결정학적 구조의 전부 또는 일부를 갖는 동일한 물질 또는 또 다른 물질, 또는 이들 2 종류의 물질의 조합의 층과 같이, 버퍼 구조(I)의 자유표면의 완화된 물질의 것과 실질적으로 동일한 격자 파라미터를 갖는다.
도너 웨이퍼(10)의 특정 실시 상태에 있어서, 1 이상의 내부층은 또한 버퍼 구조(I)과 덧층 사이에 삽입된다. 이 경우에 있어서, 이 또는 이들 내부층은 제거되지 않는다.
(3) 분리되는 유용층은 추가의 층(4) 및 덧층(제2 분리 모드에 기재된 것과 실질적으로 동일한 방식으로 형성됨)의 일부이다.
분리 모드로 무엇이 선택되든, 도 2와 관련하여, 분리 후 및 대부분의 경우에 돌출 부분(7a) 및 거친 부분(7b)은 잔존하는 도너 웨이퍼(10)의 분리 표면 상에 나타난다.
이 "두드러진(in relief)" 분리 표면은 버퍼층(2) 상에 위치한 분리후층(7)에 속한다.
이 분리후층(7)은, 3가지의 전술한 분리 모두로부터 선택되는 분리 모드에 따라 덧층의 일부일 수도 있고 1 이상의 내부층일 수도 있는, 층(4)의 전부 또는 일부로 이루어진다.
분리후층(7)의 표면상에 두드러지게 나타난 부분(7a) 및 부분(7b)은 주로 분리 모드 및 분리 도중 수행된 기술에 의존한다.
- 따라서, 예컨대, 현재 산업에서 사용되는 분리 모드는 도너 웨이퍼(10)의 전체 표면에 걸쳐서 뿐만 아니고 후자의 일부분에만(통상 실질적으로 중앙 부분)에 유용층을 분리하여 도너 웨이퍼(10)의 표면 상에서 참조번호 (7a)와 같은 돌출 부분을 남기는 것으로 이루어진다. 이들 돌출 부분은 일반적으로 온전하고 도너 웨이퍼(10)의 표면의 둘레에 위치하여, 모든 돌출 부분은 업무상 "분리링(taking-off ring)"으로서 알려져 있다.
- 따라서, 예컨대, 예컨대 전술한 스마트-컷ⓒ 기술과 같은 본 발명자들이 이 문헌에서 추가로 그리고 후에 연구할 것들과 같은 공지된 분리 기술은 종종 분리 표면 상에 참조번호 7b와 같은 표면 거침성을 유발한다.
일단 분리가 수행되면, 본 발명에 따른 재활용이 도너 웨이퍼(10)를 복구하기 위하여 수행된다.
일반적으로, 재활용은 하기 2 단계를 포함한다:
- 물질을 제거하는 단계;
- 도너 웨이퍼(10)의 적어도 일부분을 회복시키는 단계.
본 발명에 따른 재활용의 제1 단계는 적어도 두드러진 부분(7a 및 7b)을 제거하는 것으로 이루어진다(도 2에 도시).
본 발명에 따른 이러한 물질의 제거는, 제거 후 이어지는 신규한 유용층의 제거 도중 다시 사용될 수 있는 적어도 일부의 버퍼 구조(I)가 잔존하도록 조작된다.
물질의 제거 후, 버퍼 구조(I)의 잔존부는 종래 기술의 공지된 재활용과 달리 재활용된다.
재활용의 제1 특정 경우에 있어서, 그리고 상기 제2 분리 모드(2)와 관련하여, 분리 후, 안전한 버퍼 구조(I)로부터 물질이 제거됨이 없이 덧층(분리후층(7)임)의 잔존부가 연마수단 또는 CMP와 같은 물질 제거를 위한 표준 기계적 수단에 의하여 제거되어 완전한 버퍼 구조(I)가 보전될 수 있도록 덧층의 두께를 선택하는 것이 이로울 수 있다.
현재 발전은 약 1 마이크로미터의 두께에 도달하는데 성공했다고 할지라도, 연마와 같은 표준 기계적 수단에 의하여 재활용 도중 제거된 물질의 두께는 통상 약 2 마이크로미터이다.
재활용의 제2 특정 경우에 있어서, 그리고 상기 제2 분리 모드와 관련하여, 분리 후, 안전한 버퍼층(2)로부터 물질이 제거됨이 없이, 덧층(분리후층(7))의 잔존부 및 추가의 층(4)의 적어도 일부가 연마 수단 또는 CMP와 같은 물질 제거를 위한 표준 기계적 수단에 의하여 제거되어 전체 버퍼층(2)을 보존하도록, 덧층 및 추가의 층(4)의 두께를 선택하는 것이 이로울 수 있다. 재활용의 또 하나의 특정 경우에 대하여, 물질의 제거는 이롭게는 화학적 에칭과 같은 화학적으로 물질을 공격하기 위한 수단을 이용하는 것을 포함한다.
에칭은 단독으로 화학적, 전기화학적, 광-전기화학적 또는 화학적-기계적 연마 도중에 사용되는 에칭과 같은 임의의 다른 동등한 에칭일 수 있다.
이로운 에칭 모드에 있어서, 선택적인 에칭이 수행된다.
따라서, 특히, 재활용하고자 하는 물질로부터 제거하고자 하는 물질의 선택적인 에칭을 수행하기 위하여 적절한 에칭 유체(가스 또는 용액을 의미함)를 사용할 수 있는데, 상기 2가지 물질은 인접한 층에 해당하여, 재활용하고자 하는 물질은 에칭-정치(etch-stop) 층을 형성하고 이에 따라 제거하고자 하는 부분을 효율적으로 제거하는 반면 재활용하고자 하는 층을 화학적 에칭으로부터 보호한다.
2가지 물질 사이의 선택성 특성은 예컨대 하기의 경우 중 적어도 한 가지 경우에서 얻어질 수 있다:
- 2가지 물질이 상이한 경우; 또는
- 2가지 물질은 적어도 하나의 원자 성분을 제외하고는 실질적으로 동일한 원자 성분을 함유하는 경우; 또는
- 2가지 물질이 실질적으로 동일하지만, 하나의 물질에서 적어도 하나의 원자 성분이 다른 물질에서의 동일한 원자 성분의 것과 실질적으로 상이한 원자 농도를 갖는 경우; 또는
- 2가지 물질이 상이한 다공성 밀도를 갖는 경우.
예컨대, KOH(수산화칼륨, 약 1:100의 선택도), NH4OH(수산화암모늄, 약 1:100의 선택도) 또는 TMAH(테트라메틸 암모늄 수산화물)과 같은 화합물을 함유하는 용액으로 Si를 에칭할 때 SiGe가 정지층(stop layer)으로서 작용하는 것이 알려져 있다.
예컨대, SiGe가 게르마늄 농도가 25% 이상일 때, 이것이 게르마늄 농도가 20% 이하인 SiGe를 TMAH와 같은 화합물을 함유하는 용액으로 에칭할 때 정지층으로 작용한다는 것이 알려져 있다.
예컨대, Si가 2×1019cm-3이상의 붕소와 같은 선택된 농도의 도핑 성분으로 적절하게 도핑된다면, 이것이 EDP(에틸렌디아민 피로카테콜), KOH 또는 N2H2(히드라진)과 같은 화합물을 함유하는 용액을 가지고 비도핑된 Si 물질을 에칭할 때 정지층으로 작용한다는 것은 알려져 있다.
예컨대, 다공성 Si가 비다공성 결정질 Si에 대하여 KOH 또는 HF+H2O2와 같은 화합물을 함유하는 용액을 가지고 선택적인 에칭에 의하여 에칭된다는 것이 알려져 있다.
따라서, 버퍼층(2)에 대하여 추가의 층(4)을, 및/또는 추가의 층(4) 또는 가능한 내부층에 대하여 가능한 덧층을 선택적으로 에칭할 수 있다.
화학적 수단에 의한 이러한 물질의 제거는 또한 물질을 공격하는 기계적 수단 또는 기타 수단을 사용함으로써 수반될 수 있다.
특히, 선택적인 화학적 에칭 용액을 가지고 CMP 연마를 수행할 수 있다.
이 화학적 에칭도 역시 연마, 분쇄, 공격과 같은 물질을 침심시키는 기계적 수단에 의하여 또는 임의의 다른 수단에 의하여 수행되는 물질의 제거에 의하여 진행되거나 뒤이어 이루어질 수 있다.
일반적으로, 물질의 제거는 버퍼 구조(I)의 적어도 일부분을 완전히 제거 및 손상함이 없이 물질을 제거할 수 있는 물질을 공격하는 임의의 기타 수단을 사용하는 것을 포함할 수 있다.
따라서, 하기 물질 제거 모드 중의 하나가 사용된다:
(a) 적어도 두드러진 부분(7a 및 7b)을 포함하는 분리후 층(7)의 부분을 제거하는 모드; 또는
(b) 전체 분리후 층(7)을 제거하는 모드; 또는
(c) 전체 분리후 층(7) 및 버퍼층(2)의 일부를 제거하는 모드.
분리후 층(7)이 본래 덧층의 일부를 포함한다면, 물질 제거 모드(a)는 바람직하게는 이 덧층 부분을 완전히 제거하는 단계를 포함한다.
도 3과 관련하여, 물질 제거 후 잔존하는 본래 버퍼 구조의 부분은 참조번호 (I')이다.
그것은 하기의 것으로 이루어진다:
- 물질 제거 모드(a)가 사용되었을 때, 그리고 후자의 것이 추가의 층(4)의 임의의 부분을 분리하는 것을 포함하지 않았을 때, 전체 본래 버퍼 구조(I); 또는
- 물질 제거 모드(a)가 사용되었을 때, 그리고 후자의 것이 추가의 층(4)의 부분을 분리하는 것을 포함하였을 때, 버퍼층(2) 및 추가의 층(4)의 부분; 또는
- 물질 제거 모드(b)가 사용되었을 때, 버퍼층(2); 또는
- 물질 제거 모드(c)가 사용되었을 때 버퍼층(2)의 부분.
물질 제거와 관련된 제1 재활용 단계 후, 제2 재활용 단계는 제1 단계 동안 분리된 층의 적어도 일부를 재형성하는 단계를 포함한다.
무엇보다도, 특정의 경우에서, 물질을 제거하는 동안 나타날 수 있는 임의의 거칠음을 분리하기 위해, 최초의 재활용 단계 동안에 조작되는 물질 제거가 발생하는 도너 웨이퍼(10)의 표면을 마감질하는 것이 바람직하다.
상기 목적을 위해, 예컨대 CMP 연마, 열처리 또는 또 다른 평활화 기술을 사용하여, 버퍼구조 I 내에 포함된 변위 및 다른 디폴트가 전달되지 않고, 크기가 증가하지 않고, 임의의 슬립 평면, 스택킹 디폴트 또는 버퍼 구조의 질을 감소시킬 수 있는 기타 디폴트를 형성하지 않는다.
이 제2의 재활용 단계는 원래의 버퍼 구조 I의 일부분이 최초의 재활용 단계 동안에 제거된 때에, 잔존하는 버퍼 구조 I' 으로부터 버퍼 구조 I를 복구하는 것을 포함한다.
바람직하게는, 버퍼 구조 I의 복구는, 한번 형성되면, 후자는 원래의 버퍼 구조 I와 실질적으로 동일하다.
그러나, 특정의 실시예에서, 원래의 것과 약간 상이한 버퍼 구조 I를 얻기 위해 일정한 제조 파라미터를 약간 변형시키는 것이 가능할 것이다. 예를 들어, 재료내에서의 특정 화합물의 농도를 약간 변경시키는 것이다.
버퍼구조 I의 복구는, 원래의 버퍼층(2)의 일부분이 최초의 재활용 단계 동안에 잘라져 버린 때에, 버퍼층(2)의 제거된 일부분을 재형성시키는 것을 포함한다.
버퍼구조 I의 복구는 원래의 추가층(4)의 일부분 또는 모든 부분이 최초의 재활용 단계 동안에 잘라져 버린 때에, 추가층(4)의 일부분 또는 모든 부분을 재형성시키는 것을 포함한다.
이러한 경우에, 원래의 것과 실질적으로 동일하거나 또는 실질적으로 상이한 두께를 갖는 추가 층(4)를 생성하는 것이 가능할 것이다.
일단 버퍼 구조 I가 복구되면, 이 위에 덧층이 형성될 수 있고, 이러한 덧층은, 버퍼구조 I 및 덧층 사이에 하나 이상의 중간층을 가질 수 있는, 분리될 새로운 유용한 층을 적어도 부분적으로 포함할 것이다.
이러한 제2의 재활용 단계 동안에 형성될 수 있는 층은, 바람직하게는, 예를 들어 CVD 또는 MBE 에피택셜 성장에 의해, 이들 각각의 기초층상에 층 성장에 의해 생성된다.
제1의 경우, 이들 층 중 적어도 하나는 기초 성장 지지체의 형성과 직접 연결되어, 그 자리에서 직접 성장하고, 또한 이 경우 후자는 바람직하게는 층 성장에 의해 형성된다.
제2의 경우, 이들 층 중 적어도 하나는, 예를 들어 CMP 연마, 열처리 또는 다른 매끄럽게 하는 처리에 의해서 기초 성장 지지체의 표면을 마감하는 소 단계 후에 성장하여, 버퍼구조 I 내에 한정된 변위 및 다른 디폴트들이 전달되지 않고, 크기가 증가하지 않고, 슬립 평면 및 버퍼구조 I의 질을 감소시킬 수 있는 디폴트 또는 다른 스택킹 디폴트들이 발생하지 않는다.
따라서, 원래의 것과 실질적으로 동일한 도너 웨이퍼(10), 즉 당업자에 의해 소망되고 수행되는 변형을 제외한, 도 1에 나타낸 도너 웨이퍼(10)가 최종적으로 얻어진다.
이러한 방식으로 얻어진 도너 웨이퍼(10)은 원래 버퍼 구조 I의 적어도 일부분을 포함하고, 따라서, 공지의 재활용 방법에서와 같이 완전하고, 길고, 고비용의 재형성을 회피하는 것이 가능한 원래 버퍼층(2)의 적어도 일부분을 포함한다.
전술한 재활용 방법의 특정 조작 모드에 따라 재활용될 수 있는 도너 웨이퍼(10)는 본 문서의 나머지 부분에 기재되어 있으며, 이들은 특히 적합한 재활용 도 중 버퍼 구조(I)의 적어도 일부분에 대한 효율적인 보호를 제공한다.
도 4, 5 및 6에 도시된 도너 웨이퍼(10)는 각각 도 1에 도시된 도너 웨이퍼(10)과 같이 기재(10) 및 버퍼 구조(I)를 포함한다.
이들 도너 웨이퍼(10)들은 각각 기재(1)를 갖는 후자의 계면으로서 버퍼 구조(I)의 동일한 측면 상에 위치한 부분에 위치한 보호층(3)을 추가로 포함한다.
본 발명에 정의된 바와 같이, 보호층(3)은 반도체와 같은 결정질 물질로부터 선택되는 물질로 제조되어, 그것의 기초를 이루고 재활용 동안 사용되는 물질 제거 처리 중의 적어도 하나 동안 버퍼 구조(I)의 적어도 일부를 포함하는 도너 웨이퍼(10)의 일부분을 보호하는 기본 기능을 갖는다.
이롭게는, 보호층(3)은 예컨대 CVD 또는 MBE 에피택셜 성장에 의하여 하부 성장 지지체 상에서의 층 성장에 의하여 생성된다.
이 구성에 있어서, 제1의 경우에 있어서, 보호층(3)의 성장은 그것의 기초를 이루는 층의 성장에 이어 현장에서 직접 수행되고, 이 경우에 있어서도 후자는 이롭게는 층 성장에 의하여 형성된다.
제2 경우에 있어서, 보호층(3)의 성장은, 예컨대 CMP 연마, 열 처리 또는 기타의 평활화 기술에 의하여, 그것의 기초를 이루는 층의 표면을 손질하는 임의의 단계 후에 수행되어, 버퍼 구조(I)에 한정된 전위 및 다른 디폴트는 전달되지 않고, 크기가 증가하지 않으며, 임의의 슬립 평판, 스택킹 디폴트 또는 버퍼 구조(I)의 질을 감소시킬 수 있는 다른 디폴트를 형성하지 않는다.
보호층(3)의 물질은, 보호층(3)에 인접한 2개의 영역 중 적어도 하나의 물질과 실질적으로 상이한 보호층(3)을 형성하는 물질을 공격하는 능력을 갖는 물질을 제거하는 적어도 하나의 수단이 있도록 선택된다.
따라서, 선택적인 물질 제거를 수행할 수 있다.
보호층(3)에서 수행되는 선택적인 물질 제거는 다음의 선택적인 물질 제거 모드 중에 적어도 하나이다:
- 보호층(3)에 대하여, 분리된 유용층의 측면 상에 위치하고 보호층(3)에 인접한 영역에서의 물질의 선택적인 제거로서, 보호층(3)은 물질 제거를 위한 정지층을 형성함;
- 보호층(3)의 물질의 선택적인 제거로서, 보호층(3)으로서 기재(1)의 측면상에 위치하고 보호층(3)에 인접한 영역이 물질 제거를 중단시키는 층을 형성함.
또한, 선택적인 물질 제거의 하나의 특정 수행에 있어서, 동일한 보호층(3)에 대한 2가지의 선택적인 물질 제거 모드의 연속적인 수행을 조합하는 것이 가능하다.
따라서, 보호층(3) 상의 층, 이어서 보호층(3)이 선택적으로 제거된다.
제1 재활용 단계 동안 수행을 위하여 선택되고, 분리된 유용층의 측면상에 위치한 도너 웨이퍼(10)의 일부를 제거하도록 의도된 선택적인 물질 제거 모드가 무엇이든지, 물질 제거를 중단시키는 층이 있다(제1의 선택적인 물질 제거의 경우에 있어서 보호층(3) 또는 제2의 선택적인 물질 제거의 경우에 있어서 보호층(3)으로서 기재(1)의 동일한 측면 상에 위치한 보호층(3)에 인접한 영역).
따라서, 정지층은 물질의 공격에 대한 장애물로서 작용하고, 동일한 방식으로 보호층(3)의 하부 부분(버퍼 구조(I)의 적어도 일부를 포함함)의 물질을 보호한다.
어떤 경우에 있어서, 보호층(3)이 인접층의 결정학적 구조를 실질적으로 방해하지 않는 것, 그리고 특히 격자 파라미터가 대부분의 경우에 보호층(3) 하부 부분의 격자 파라미터에 실질적으로 상응해야 하는, 형성된 하부층의 결정 성장을 방해하지 않는 것이 요구될 것이다.
이 마지막 점은 보호층(3)이 버퍼 구조(I)에 위치할 때 특히 중요하다(도 4에 도시함).
이 결과는 후술하는 바와 같이 보호층(3)의 몇 가지 실시 상태에 따라 달성된다:
보호층(3)의 제1 실시 상태에 있어서, 보호층(3)은, 그것에 인접하는 2가지 물질의 공칭 격자 파라미터가 보호층(3)의 것과 실질적으로 상이한 경우에도, 그것에 인접하는 영역의 것과 실질적으로 동일한 격자 파라미터를 갖도록 제한된다.
따라서, 2가지 주요 조건이 이 수행이 성공하기 위하여 충족되어야 한다:
- 보호층(3)에서 결함(전위 또는 국부 변형과 같은)의 출현을 피하기 위하여, 보호층 및 그것의 하부 영역의 각각의 공칭 파라미터는 서로 크게 다른 값을 갖지 않는다;
- 보호층(3)은 층의 두께에서의 변형의 점진적인 완화 및/또는 결함의 발생을 방지하기 위하여 충분히 얇아야 한다. 이를 위하여, 변형되는 결정질 물질로 제조된 상기 보호 반도체층(3)의 두께는 당업자에게 알려진 임계적인 두께 미만이여야 하고, 특히 그것을 형성하는 물질, 그것에 인접하는 층의 물질 및 변형되는 층을 생성하는 기술에 의존한다. 따라서, 요구되는 통상의 임계적 두께는 수백 옹스트롬 이하이다.
"표준 임계적 두께"의 일부 예들은 프리드리치 스채플러(Friedrich Schaffler)의 "High-Mobility Si and Ge structures"에서 발견될 수 있다("Semiconductor Science Technology" 12(1997) 1515-1549).
보호층(3)의 제2 실시 상태에 있어서, 그것에 인접한 영역을 형성하는 물질의 것과 실질적으로 근접한 공칭 격자 파라미터를 갖는 물질이 보호층(3)을 위하여 선택된다.
따라서, 제1 실시 상태와 달리, 보호층(3)의 결정학적 구조는 이 경우에 있어서 완화된다.
이 목적을 위하여, 그리고 또한 제1 재활용 단계 도중 수행된 물질 제거 과정에서의 선택성 기준을 만족하기 위하여, 예컨대 그것에 인접되는 물질의 것과 상이한 적어도 하나의 구성 성분을 갖는 반면 인접 영역의 것과 근접한 격자 파라미터를 유지하는 물질이 보호층(3)을 위하여 선택될 것이며, 따라서 이 구성 성분은 문제의 인접층에 대한 선택성을 결정하는 주요 성분이 된다.
특정 경우에 있어서, 보호층(3) 물질의 어떠한 구성 성분도 선택적인 물질 제거에 포함되는 인접 영역을 구성하는 물질에서 발견되지 않으며, 따라서 2가지 물질은 전혀 상이하다.
또 하나의 특정 경우에 있어서, 선택적인 물질 제거에 포함되는 인접한 영역에 대하여 보호층(3)의 각각의 상이한 구성 성분은 추가의 성분 또는 문제의 인접층으로부터 손실된 성분일 수 있다.
예컨대, 도핑 후 이 격자 파라미터를 실질적으로 방해하지 않도록 하기 위하여 인접 영역의 것과 실질적으로 동일한 격자 파라미터를 갖는 보호층(3)을 도핑할 수 있을 것이다.
보호층(3)이 선택적인 물질 제거에 포함되고 그것에 인접한 영역의 것과 동일한 물질로 이루어진다면, 이 도핑 성분은 이어서 선택성 능력을 결정하게 되는 성분이다.
그러나, 보호층(3)을 도핑하는 경우에 있어서, 특히 스크류형의 전위와 같은 결함이 나타나지 않기를 바란다면, 보호층(3)의 두께는 몇몇의 경우에 당업자에게 알려진 특정 임계적 두께 미만으로 유지되어야만 한다.
보호층(3)의 제3 실시 상태에 있어서, 미리 생성된 층의 표면은 다공성 층을 형성하기 위하여 다공성으로 제조된다.
이 다공화는 양극처리(anodization)에 의하여, 원자 종 이식에 의하여, 또는 문헌 EP 0 849 788 A2에 기재된 바와 같이 임의의 다른 다공화 기술에 의하여 수행될 수 있다.
다공성 물질의 이 층은 적어도 하나의 인접한 물질이 적절한 공격 수단에 의하여 정해진 선택적인 물질 공격을 받을 수 있을 때 보호층(3)을 생성할 수 있다.
이 보호층(3)은 바람직하게는 표면이 다공화된 층과 다공성 물질의 층 상에 형성된 층 사이로서, 실질적으로 동일한 각각의 물질을 갖는 층들 사이인 2개의 인접한 층들 사이에 존재한다.
다공성은 실질적으로 이들 2개의 인접한 층들의 결정학적 구조를 방해하지 않기 때문에, 상기 보호층(3)은 실질적으로 도너 웨이퍼(10)의 결정학적 구조를 실질적으로 방해하지 않는다.
따라서, 그것에 인접한 영역의 것과 매우 근접하거나 심지어는 실질적으로 동일한 결정학적 구조가 보호층(3)에 대하여 얻어지고, 따라서 보호층(3)은 주변 구조의 결정학을 방해하지 않는다.
그러나, 다른 경우에 있어서, 주변 구조의 격자 파라미터에 대한 일부 영향을 갖는 보호층(3)을 가질 수 있으며, 이들 특정 경우에 있어서 보호층(3)이 인접층에 대하여 유발할 수 있는 완전한 또는 상대적인 변형 또는 완화 상태는 하류 용도(downstream application)를 위한 최소의 이익인 것으로 고려되는 특성을 나타낸다.
몇몇의 선택적인 물질 제거 기술은 보호층(3)에서 수행될 수 있다.
제1 선택적인 물질 제거 기술은 제거하고자 하는 물질의 적어도 일부분을 분리하기 위하여 보호층(3)에 대하여 마찰힘을 적용하는 것으로 이루어진다.
이들 마찰힘은 예컨대 마찰 작용 및/또는 화학 작용으로 조합될 수 있는 연마 플레이트에 의하여 적용될 수 있다.
보호층(3)을 형성하는 물질은 결정질 물질로부터 선택되어, 보호층(3)에 인접하는 2개의 영역 중 적어도 하나의 물질에 대하여 보다 보호층(3)을 형성하는 물질에 대하여 실질적으로 상이한 기계적 공격력을 갖는 기계적 물질 공격 방법이 있으며, 이에 의하여 적어도 하나의 선택적인 기계적 공격 방법을 수행할 수 있다.
따라서, 선택적인 기계적 공격 방법이 하기의 기계적 공격 방법 중 하나이다:
- 보호층(3)에 대하여, 보호층(3)에 인접하고, 분리된 유용층과 같이 측면상에 위치하는 영역의 물질의 선택적인 기계적 공격.
따라서, 보호층(3)의 물질은 그것 위에 위치하는 영역에서 보다 실질적으로 더 큰 기계적 공격을 견디는 특성을 갖는다.
이 목적을 위하여, 예컨대, 상부 영역을 제거하기 위하여 선택된 기계적 공격 방법에 적절한 방식으로, 상부층에 대하여 보호층(3)을 강화시킬 수 있다.
따라서, 예컨대, 통상의 C 농도가 5% 내지 50%인 탄화된 Si는 비탄화된 Si에 비해 더 단단하다.
- 보호층(3) 물질의 선택적인 기계적 공격으로서, 보호층(3)에 대하여 기재(1)의 동일한 측면에 위치하고 보호층(3)에 인접하는 영역은 에칭-정지층을 형성함.
보호층(3) 물질은 그것 위에 존재하는 영역에서 보다 실질적으로 덜한 기계적 공격 및 특히 침식을 견디는 특성을 갖는다.
예컨대, 보호층(3)을 제거하기 위하여 선택된 물질 제거 기술에 대하여 적합한 방식으로, 하부층에 대하여 보호층을 연화할 수 있다.
제2 선택적인 물질 제거 기술은 제거하고자 하는 물질을 화학적으로 에칭하는 것으로 이루어진다.
습식 에칭은 제거하고자 하는 물질에 적합한 에칭 용액을 가지고 수행될 수 있다.
건식 에칭도 역시, 플라즈마 에칭 또는 스퍼터링과 같이, 물질을 제거하기 위하여 수행될 수 있다.
또한, 상기 에칭은 단독으로 화학적, 전기화학적 또는 광-전기화학적일 수 있다.
보호층(3)을 형성하는 물질은 결정질 물질로부터 선택되어, 보호층(3)에 인접하는 2개의 영역 중 적어도 하나의 물질과 실질적으로 상이한 보호층(3)을 형성하는 물질을 에칭하는 능력을 갖는 에칭 유체(가스 또는 용액)이 있으며, 이에 의하여 적어도 하나의 선택적인 에칭 방법을 수행할 수 있다.
선택적인 에칭 방법은 하기 에칭 방법들 중의 하나이다:
- 보호층(3)에 대하여, 분리된 유용층의 측면상에 위치하고 보호층(3)에 인접한 영역의 물질의 선택적인 에칭으로서, 보호층(3)은 에칭-정지층(etch-stop layer)을 형성함,
- 보호층(3) 물질의 선택적인 에칭으로서, 보호층(3)에 대하여 기재(1)의 동일한 측면상에 위치하고 보호층(3)에 인접하는 영역은 에칭-정지층을 형성함.
분리된 유용층의 동일한 측면 상에 위치하는 도너 웨이퍼(10)의 일부분을 제거하도록 의도되고 재활용 동안 수행될 수 있는 선택적인 에칭 방법이 무엇이든, 에칭-정지층이 있다(제1 에칭 방법의 경우에 있어서 보호층(3) 또는 제2 선택적인 에칭 방법의 경우에 있어서 보호층(3)으로서 기재(1)의 동일한 측면 상에 위치하는 보호층(3)에 인접하는 영역).
따라서, 상기 정지층은 화학적 에칭에 대하여 장애물로서 작용하고, 동일한 방식으로 보호층(3)의 하부 부분(버퍼 구조(I)의 적어도 일부분을 포함함)의 물질을 보호한다.
이미 전술한 바와 같이, 보호층(3) 물질과 선택적인 에칭에 포함되는 인접 영역의 물질 사이에서의 물질 제거를 위한 선택성은 하기 사실에 의하여 얻어질 수 있다:
- 2가지 물질이 상이하는 경우; 또는
- 2가지 물질이 적어도 하나의 원자 성분을 제외하고 실질적으로 동일한 원자 성분들을 함유하는 경우; 또는
- 2가지 물질이 실질적으로 동일하지만, 하나의 물질에서 적어도 하나의 원자 성분이 나머지 물질에서 동일한 원자 성분의 것과 실질적으로 상이한 원자 농도를 갖는 경우; 또는
- 2가지 물질이 상이한 다공성 밀도를 갖는 경우.
도 4와 관련하여, 보호층(3)은 버퍼 구조(I) 내에 있고, 이에 의하여 도너 웨이퍼(10)는 4개의 연속적인 층, 즉 지지 기재(1), 버퍼 구조(I)의 하부 부분(2'), 보호층(3) 및 버퍼 구조(I)의 상부 부분(4')으로 이루어진 구조를 포함한다.
여기서, 보호층(3)은 버퍼 구조(I)의 하부 부분(2')을 보호할 수 있다.
본 발명에 따른 상기 도너 웨이퍼(10)의 재활용은, 제1 단계 도중, 보호층(3)으로서 버퍼 구조(I)의 상부 부분(4')의 동일한 측면 상에 위치하는 모든 부분을 분리하는 것으로 이루어진다.
보호층(3)에서, 선택적인 물질 제거 모드는 하기 선택적인 물질 제거 모드 중 적어도 하나이다:
- 보호층(3)에 인접하는 부분(4')의 영역으로부터 물질의 제거로서, 보호층(3)은 물질 제거를 중단시키는 층을 형성함;
- 보호층(3)으로부터 물질의 제거로서, 보호층(3)에 인접하는 부분(2')의 영역은 물질 제거를 중단시키는 층을 형성함.
보호층(3)에 인접하는 부분(4')을 제거하는 것으로 의도되고 재활용 도중 수행될 수 있는 선택적인 물질 제거 모드가 무엇이든, 물질의 제거를 중단시키는 층이 있고(제1 선택적인 물질 제거 모드의 경우에 있어서 보호층(3) 또는 제2 선택적인 물질 제거 모드의 경우에 있어서 보호층(3)에 인접하는 부분(2')의 영역), 이에 의하여 물질 공격 또는 에칭에 대하여 장애물로 작용하며, 같은 방식으로 버퍼 구조(I)의 하부 부분(2')의 물질을 보호한다.
버퍼 구조(I)의 결정학적 구조가 실질적으로 방해받지 않도록, 이러한 종류의 보호층(3)은 버퍼 구조(I)에 인접하는 영역의 것과 실질적으로 동일한 고유의 결정학적 구조를 가져야만 하며, 따라서 이미 논의된 3가지 실시 상태 중 하나와 같이 이 물질 특성을 얻을 수 있도록 하는 실시 상태에 따라 제조되어야만 한다.
버퍼 구조(I)의 하부 부분(2') 위에 존재하는 물질의 상기 제거 후에, 재활용은 이롭게는 버퍼 구조(I)의 신규한 상부 부분(4') 및 가능하게는 후자가 제거되는 신규한 보호층(3)의 제조를 포함한다(전술한 제2 선택적인 물질 제거 모드 도중 또는 이 층(3)을 제거하기에 적절한 처리에 의하여).
이들 층(3 및 4')은 현장에서 또는 예컨대 CMP 연마, 열 처리 또는 기타의 평활화 기술에 의하여 그 위에 성장이 일어날 도너 웨이퍼(1)의 표면을 손질하는 임의의 단계 후에 성장될 수 있으므로, 버퍼 구조(I)에 한정되는 전위 및 기타 디폴트는 전달되지 않고 크기가 증가하지 않고 임의의 슬립 평판, 스택킹 디폴트 또는 버퍼 구조(I)의 질을 감소시킬 수 있는 다른 디폴트를 생성하지 않는다.
그러므로, 버퍼 구조(I)의 하부 부분(2')은 종래 기술의 방법을 사용하지 않고 재활용 동안 보존된다.
도너 웨이퍼(10)의 특정 이로운 구성에 있어서, 버퍼 구조(I)의 하부 부분(2')은 버퍼층이고, 버퍼 구조(I)의 상부 부분(4')은 버퍼층에 대한 추가의 층이며, 이 버퍼층(2) 및 추가의 층(4)은 도 1에 나타나 있고 전술한 바와 같다.
이 특정 구성은 보호층(2'), 즉 통상 생산하기에 가장 어렵고 가장 장기간이 소요되며 가장 고가인 버퍼 구조(I)의 부분을 보호하는 이점을 갖는다.
추가의 층(4')은 통상 고정된 파라미터들(예컨대, 에피택셜 성장되는 성분들의 농도, 온도, 압력, 기압, 성장 속도 및 비율 등과 같은 것들)과 결합된 에피택셜 성장에 의하여 형성되고, 도너 웨이퍼(1)로부터 층을 분리하는 단계 도중 그 자체가 분리되기 때문에, 재활용 동안 보호층(3)에 의하여 이 추가의 층(4')을 보호하는 것은 필요하지 않은 것으로 보인다.
그러나, 도너 웨이퍼(10)의 또 하나의 특정 구성에 있어서, 보호층(3)은 그것의 적어도 일부분을 보호하기 위하여 추가의 층(4') 내에 위치할 수 있다.
그리고, 또 하나의 특정 구성에 있어서, 보호층(3)은 그것의 일부분, 예컨대 생산하기 가장 어려운 부분을 보호하기 위하여 버퍼층(2') 내부에 형성된다.
도 5와 관련하여, 본 발명에 따른 제2 도너 웨이퍼(10)는 도 2에 나타난 도너 웨이퍼(10)와 크게 다른데, 여기서 보호층(3)은 더 이상 버퍼 구조(I) 내에 위치하지 않고, 직접 버퍼 구조(I) 위에 위치한다.
또한, 덧층(5)은 보호층(3) 상에 존재하는데, 여기서 적어도 일부분의 유용층이 도너 웨이퍼(10)로부터 층의 이송시 분리될 것이다.
이 덧층(5)의 조성 및 결정학적 구조는 이송후 구조에서 얻어질 것을 원하는 물리적, 전기적 및/또는 기계적 특성에 따라 선택될 것이다.
이 덧층(5)의 물질은 실질적으로 완화된 구조를 보존하기 위하여, 예컨대 보호층(3)에 인접한 부분에서 버퍼 구조(I)의 것과 실질적으로 동일한 공칭 격자 파라미터를 갖는다.
이 덧층(5)의 물질은 또한 예컨대 보호층(3)에 인접한 부분에서 버퍼 구조(I)의 것과 실질적으로 상이한 공칭 격자 파라미터를 갖고, 보호층(3)에 인접한 부분에서 충분히 얇은 두께를 가져 버퍼 구조(I)의 격자 파라미터를 보존하며 이에 의하여 변형된다.
이 덧층(5)의 물질은 또한 예컨대 변형되는 구조 및 완화된 구조 사이의 매개 구조를 갖기 위하여 선택될 수 있다.
이로운 구성에 있어서, 덧층(5)은 예컨대 CVD 또는 MBE 에피택셜 성장에 의한 층 성장에 의하여 제조된다.
이 구성에 있어서, 제1의 경우에 있어서, 덧층(5)의 성장은 버퍼 구조(I)의 상부 부분의 형성에 이어 현장에서 직접 수행되고, 이 경우에 있어서 후자는 이롭게는 층 성장에 의하여 형성된다.
제2 경우에 있어서, 덧층(5)의 성장은 예컨대 CMP 연마, 열 처리 또는 기타의 평활화 기술에 의하여 하부 버퍼 구조(I)의 상부 표면의 표면을 손질하는 임의의 단계 후에 수행되어, 버퍼 구조(I)에 한정되는 전위 및 기타 디폴트는 전달되지 않고, 크기가 증가하지 않고, 임의의 슬립 평판, 스택킹 디폴트 또는 버퍼 구조(I)의 질을 감소시킬 수 있는 기타의 디폴트를 생성하지 않는다.
보호층(3)과 관련하여, 이 경우에 있어서 그것의 역할은 제1 재활용 단계 도중 수행된 물질 제거로부터 실질적으로 모든 하부 버퍼 구조(I) 및 기재(1)를 보호하는 것이다.
도너 웨이퍼(10)의 재활용은, 덧층(5)에서 그것으로부터 유용층을 분리한 후에, 제1 단계 동안, 보호층(3)으로서 덧층(5)의 동일한 측면 상에 위치한 부분의 실질적인 전부를 제거하는 것으로 이루어진다.
보호층(3)에 있어서, 선택적인 물질 제거 모드는 하기 선택적인 물질 제거 모드 중 적어도 하나이다:
- 보호층(3)에 인접한 덧층(5)의 물질의 제거로서, 보호층(3)은 물질 제거를 중단시키는 층을 형성함;
- 보호층(3)의 물질의 제거로서, 보호층(3)에 인접한 버퍼 구조(I)의 영역은 물질 제거를 중단시키는 층을 형성함.
잔존하는 덧층(5)를 제거하도록 의도되고 재활용 도중 수행될 수 있는 선택적인 물질 제거 모드가 무엇이든지, 물질의 제거를 중단시키는 층이 있어(제1 선택적인 물질 제거 모드의 경우에 있어서 보호층(3) 또는 제2 선택적인 물질 제거 모드에 있어서 보호층(3)에 인접하는 버퍼 구조(I)의 상부 부분의 영역), 물질 에칭 또는 공격에 대한 장애물로서 작용하고, 동일한 방식으로 버퍼 구조(I)의 물질을 보호한다.
또한, 이로울 수 있다면, 성장되는 덧층(5)의 구조상의 버퍼 구조(I)의 구조의 영향을 보존하기 위하여, 보호층(3)은 직접적인 하부 부퍼 구조(I)의 결정학적 구조를 실질적으로 방해하지 않고, 상부 덧층(5)의 결정 성장을 방해하지 않으며, 이롭게는 이미 논의된 3가지 실시 상태 중 하나에 따라 생성된다.
버퍼 구조(I)의 상부 물질의 상기 제거 후에, 재활용은 이롭게는 신규한 덧층(5) 및 이 경우에 있어서 가능하게는 신규한 보호층(3)을 포함하고, 여기서 후자는 제거된다(전술한 제2 선택적인 물질 제거 모드 동안 또는 이 층(3)을 제거하기에 적절한 처리에 의하여).
이들 층 (5) 및 (3)은, 예컨대 CMP 연마, 열처리 또는 기타 평탄화 기술에 의하여, 성장이 발생하는 도너 웨이퍼(10) 상의 표면을 마무리질하는 소단계(minor step)후에, 또는 직접 성장할 수 있어, 버퍼구조 I에 갇힌 변위 및 기타 디폴트가 전달되지 않고, 크기가 증가하지 않고, 슬립 평면, 버퍼 구조(I)의 질을 감소시킬 수 있는 스택킹 디폴트(stacking default) 또는 기타의 디폴트를 생성하지 않도록 한다.
도 6을 참조로 하면, 본 발명에 따른 제3의 도너 웨이퍼(10)는, 버퍼구조 I 및 보호층(30 사이에 중간층(8)이 있다는 사실에 의해 도 3에 나타나는 도너 웨이퍼(10)과 주로 다르다.
상기 중간층(8)의 조성 및 결정학적 구조는 얻기 원하는 물리적, 전기적 및/또는 기계적 특성의 함수로써 선택된다.
예를 들어, 중간층(8)의 재료는 실질적으로 완화된 구조를 보존하기 위해, 이의 중간면에 근접한 이의 부분에서의 버퍼구조 I의 것과 실질적으로 동일한 공칭 격자 파라미터를 갖는다. 이러한 경우, 중간층(8)은 버퍼구조 I의 연장이고, 이는 예를 들어, 덧층(5)의 성장 표면의 결정학적 강성도를 더욱 강화할 수 있다.
상기 중간층(8)의 재료는 또한 이의 경계면에 근접한 부분에서의 버퍼구조 I 의 것과 실질적으로 상이한 공칭 격자 파라미터를 가질 수 있고, 보호층(3)에 근접한 이의 부분에서의 버퍼구조 I 의 격자 파라미터를 보존하기에 충분히 낮은 두께를 가질 수 있어, 변형된다.
바람직한 구성에서, 중간층(8) 또는 덧층(5)은 예를 들어 CVD 또는 MBE 에피텍시에 의해 층 성장에 의해 생성된다.
상기 구성에서, 제1의 경우에, 문제가 되는 성장은 하부 층의 형성과 직접 연관되어, 그 자리에서 직접 수행되고, 이 경우 후자는 바람직하게는 또한 층 성장에 의해 성장한다.
제2의 경우, 문제가 되는 층의 성장은, 예를 들어 CMP 연마, 열처리 또는 다른 평탄화 기술에 의해 하부층의 상부 표면의 표면을 마감질하는 소 단계의 후에 수행되어, 버퍼구조 I 내에 한정된 변위 및 다른 디폴트들이 전달되지 않고, 크기가 증가하지 않고, 임의의 슬립 평면 및 버퍼구조 I 의 질을 감소시킬 수 있는 스택킹 디폴트 또는 다른 디폴트를 발생시키지 않는다.
보호층(3)에 대하여, 이 경우 이의 역할은 제1의 재활용 단계 동안 조작되는 물질제거로부터, 전체 하부 중간층(8), 전체 버퍼구조 I 및 기판(1)을 실질적으로 보호하는 것이다.
보호층(3)에서, 선택적 물질 제거 모드는 하기의 선택적 물질 제거 모드 중 적어도 어느 하나이다.
- 보호층(3)에 근접한 덧층(5)의 재료의 제거, 여기에서 상기 보호층(3)은 물질의 제거를 정지시키는 층을 형성한다.
- 보호층(3)의 재료의 제거, 보호층(3)에 근접한 중간층(8)의 영역은 물질의 제거를 정지시키는 층을 형성한다.
어떠한 선택적 물질 제거 모드가 재활용 동안 조작되고, 잔존하는 덧층(5)을 제거하려는 의도이든, 물질의 제거를 중지시키는 층이 존재하고(제1의 선택적 물질 제거 모드의 경우에서 또는 보호층(3)에 근접한 중간층(8)의 영역에서의 보호층(3) 제2의 선택적 물질 제거 모드의 경우에서), 따라서, 물질 에칭 또는 공격에 대한 장벽으로서 작용하고, 동일한 방식으로 버퍼구조 I 의 재료를 보호한다.
또한, 성장하는 덧층(5)의 구조위에 중간층(8)의 구조의 영향을 보존하기 위해, 보호층(3)이 중간층(8)의 하부에 직접 위치하는 결정학적 구조를 실질적으로 방해하지 않고, 위에 놓여지는 덧층(5)의 결정학적 성장을 방해하지 않고, 따라서, 이미 논의된 두개의 실시예 중 어느 하나에 따라 생성되어야만 한다.
중간층(8)위에 놓여지는 상기 물질의 제거후에, 재활용은 바람직하게는 새로운 덧층(5) 생성하는 것과 후자가 제거된 경우에서의 새로운 보호층(3)을 가능하게 포함한다.(상기 언급한 제2의 선택적 물질 제거 모드 동안 또는 상기 층(3)을 제거하기에 적합한 처리에 의해).
이들 층(5) 및 (3)은, 예컨대 CMP 연마, 열처리 또는 기타 평탄화 기술에 의하여, 성장(들)이 발생하는 도너 웨이퍼(10) 상의 표면을 마무리질하는 소단계후에, 또는 직접 성장할 수 있어, 버퍼구조 I에 갇힌 변위 및 기타 디폴트가 전달되지 않고, 크기가 증가하지 않고, 슬립 평면, 버퍼 구조(I)의 질을 감소시킬 수 있는 스택킹 디폴트 또는 기타의 디폴트를 생성하지 않도록 한다.
도 7a 내지 7f를 참조로 하면, 다양한 단계는 박층을 분리하는 방법 및 보호층(3)을 포함하는 도너 웨이퍼(10)를 재활용하는 방법에서 나타나고, 이는 도 4를 참조로하여 상기에서 기술된 것과 실질적으로 동일한 층 구조로 도너 웨이퍼(10)을 사용하고, 이는, 따라서 도 7a를 참조로 하면, 기판(1)과 보호층(3)이 있는 버퍼구조 I를 포함한다.
연구할 실시예에서, 보호층(3)은 버퍼구조 I 내에서 버퍼층(2)와 추가층(4)를 분리한다.
본 발명에 따라 이러한 실시적 방법에서, 덧층(5)은 추가층(4)위에 추가된다.
이러한 방법동안 수행될 제거는 추가층(4) 및 덧층(5)의 일부분을 분리하는 것과 관련될 것이다.
동일한 방식으로 도너 웨이퍼(10)의 구조적 구성에서, 수개의 덧층(5)이 있고 분리는 덧층 및 추가층(4)에 관련되고, 또는 덧층이 없을 수 있고, 이 경우 분리는 추가층(4)의 오직 일부분에만 관련될 것이다.
또한, 매우 얇은 보호층(3)을 갖는 것이 종종 필요하다; 상기에서 설명한 바와 같이 너무 두꺼운 보호층(3)은 예를 들어 변위 또는 격자 파라미터에서의 변화와 같은 결점을 생성하는 것과 같은 버퍼구조 I의 결정학적 특성에 영향을 줄 수 있다.
이 때문에, 보호층(3)의 두께는 이러한 경우에 얻는 바람직하지 않은 효과를 넘는 임계적 두께 보다 작아야만 한다.
이들 4개의 층(2), (3), (4) 및 (5)는 바람직하게는 예를 들면 CVD 및 MBE에 의해 공지된 기술에 따른 에피텍셜 성장에 의해 형성된다.
제1의 경우에서, 이들 4층들 중 적어도 하나는 하부 성장 지지체의 형성과 연속하여 직접, 그 자리에서 성장되고, 이러한 경우 후자는 바람직하게는 층 성장에 의해서 형성된다.
제2의 경우에서, 이들 4개의 층들 중 적어도 하나는, 예컨대 CMP 연마, 열처리 또는 기타 평탄화 기술에 의하여, 하부 성장 지지체의 표면을 마감질하는 소단계후에 성장하여, 버퍼구조 I에 갇힌 변위 및 다른 디폴트가 전달되지 않고, 크기가 증가하지 않고, 슬립 평면, 버퍼 구조(I)의 질을 감소시킬 수 있는 스택킹 디폴트 또는 기타의 디폴트를 생성하지 않도록 한다.
박막을 분리하는 방법은 도 7b 및 7c에 나타낸다.
본 발명의 제1의 바람직한 분리 단계는, 연속되는 이탈을 수행하고, 이어서, 원하는 층(들)을 분리하기 위해 추가층(4) 내에서의 연약 영역을 발생시키는 것으로 구성된다.
이러한 연약 영역을 발생시키기 위해서 조작될 수 있는 수개의 기술을 다음에 나타낸다.
스마트-컷ⓒ 이라고 불리는 공지의 제1의 기술은 (이 기술에 대한 설명은 웨이퍼를 감소시키기 위한 기술을 서술하는 다수의 문헌에서 발견할 수 있다.), 제1의 단계에서, 이러한 방식으로 연약 부위를 생성시키기 위해 특정의 에너지와 함께 수소이온과 같은 원자 종(atomic species)을 주입시키는 것으로 구성된다.
제2의 기술은, 예를 들어 EP-A-0 849 788 문헌에서 기술된 것과 같이, 적어도 하나의 다공성 층을 생성함으로써 연약한 경계면을 형성하는 것으로 구성된다.
본 발명에 따른 상기 예시적 방법에 있어서, 상기 두가지 기술 중 어느 하나에 따라 바람직하게 형성된 연약 영역은 덧층(5)과 추가층(4) 사이에서 또는 추가층(4)내에서 생성된다.
덧층(5) 충분히 두꺼운 경우, 연약 영역이 그 안에 형성될 수 있다. 특히, 이는 덧층(5)이 층의 스택으로 구성되는 경우이다.
도 7b를 참고로 하면, 박막의 분리에 관련된 제2의 단계는 덧층(5)의 표면에 수용기판(6)을 부착시키는 것으로 구성된다.
수용기판(6)은 도너 웨이퍼(10)으로부터 제거될 덧층(5)를 지지하고, 외부로부터의 임의의 기계적 긴장으로부터 이를 보호하기에 충분히 강성한 기계적 지지체를 형성한다.
수용기판(6)은 예를 들면 실리콘, 수정(quartz) 또는 다른 형태의 물질로 제조될 수 있다.
수용기판(6)은 덧층(5)과 밀접하게 접촉하도록 하고, 이에 결합시킴으로써 부착되고, 바람직하게는 분자적 부착이 기판(6) 및 덧층(5) 사이에서 수행된다.
이의 변형과 함께 이러한 결합 기술은 Q.Y. Tong, U.Gosele 및 Wiley에 의한 "Semiconductor Wafer Bonding" (Science and technology, Interscience Technology) 제목의 문헌에 자세하게 설명된다.
필요하면, 결합은, 결합될 각각의 표면의 적합한 예비 처리 및/또는 열에너지의 공급 및/또는 추가 바인더가 제공되는 것을 수반할 수 있다.
따라서, 예를 들어, 결합하는 동안 또는 직후에 적용되는 열처리로 결합된 연결을 강화하는 것이 가능하다.
결합은, 덧층(5) 및 수용기판(6)의 사이에 삽입된, 특히 높은 분자 결합 능력을 갖는 실리카와 같은 결합층에 의해 조절될 수 있다.
바람직하게는, 수용기판(6)의 결합면을 형성하는 물질 및/또는 형성될 수 있는 결합층의 물질은, SOI 구조의 반도체 층이 전달된 유용한 층(5)인, SOI 구조를 분리된 층으로부터 생성하기 위해 전기적으로 절연되어 있다.
일단 수용기판(6)이 결합되면, 도너 웨이퍼(10)의 일부분은, 이를 이탈시킴으로써 미리 형성된 연약 부위에서 분리된다.
상기 제1의 기술(스마트-컷ⓒ)의 경우에서, 제2의 단계에서, 주입된 영역(연약 영역을 형성하는)을 연약부위에서 이를 이탈시키기 위해, 열 및/또는 기계적 처리 또는 다른 에너지의 공급을 받는다.
상기 제2의 기술의 경우에서는, 연약층은, 연약층에서 이를 이탈시키기 위해 기계적 처리 또는 다른 에너지의 공급을 받는다.
상기 두가지의 기술 중 어느 하나에 따른 연약부위에서의 이탈에 의해, 예를 들어 버퍼구조 I의 잔여부분, 덧층(5), 임의의 결합층 및 수용기판(6)을 포함할 수 있는 구조를 얻기 위해, 웨이퍼(10)의 대부분을 제거할 수 있다.
이어서, 제거된 층에서, 형성된 구조의 표면을 마감하는 단계는, 바람직하게는 예를 들어 화학적-기계적 연마 CMP, 에칭 또는 열처리를 사용함으로써, 임의의 표면 거칠기, 두께의 불균일성 및/또는 바람직하지 않은 층을 제거하기 위해서 조작된다.
후분리 층(7)은 분리후에 잔존하는 기판(1)상에 위치하는 도너 웨이퍼(10)의 일부분을 형성하고, 도너 웨이퍼(10')을 형성하는 이러한 전체 웨이퍼는 다른 층 분리 동안에 연속적으로 재사용되기 위해서 재활용을 위해 보내진다.
재활용 단계는 도면 7d, 7e 및 7f에 나타낸다.
도 7d를 참조하면, 제1의 재활용 단계는 실질적으로 모든 후-분리 층(7)의 제거 및 보호층의 가능한 제거에 대응한다.
후분리층(7)의 추가층(4)의 잔여 부분을 제거하기 위해, 분쇄, 연마, CMP, 화학적 에칭, 열처리 및 수행되는 평탄화에 의한 공격과 같은, 기계적 또는 화학적-기계적 공격 또는 적합한 처리는 가능하게 및 무엇보다도 수행되어, 버퍼구조 I 내에 갖힌 변위 및 다른 디폴트가 전달되지 않고, 크기가 증가하지 않고, 임의의 슬립 평면 및 버퍼구조 I의 질을 감소시킬 수 있는 스택킹 디폴트 또는 다른 디폴트들이 발생하지 않도록 한다.
수개의 상기 물질 에칭 또는 공격 기술이, 예를 들어 화학적 에칭 및 CMP에 의한 공격의 연속과 같은, 조합되거나 연속될 수 있다.
모든 경우에서, 제1의 재활용 단계는 상기 언급된 선택적인 물질 제거 모드 중 적어도 하나의 사용을 포함한다.
도 7e 및 7f를 참조로 하면, 제2의 재활용 단계는 추가층(4') 및 덧층(5)의 각각의 형성과 함께, 분리 전에 존재하는 것과 실질적으로 동일한 층의 복구에 대응한다.
또한, 복구는 제거되는 보호층(3)의 형성을 포함한다.
층은 바람직하게는 상기 언급한 것들 중 어느 하나와 실질적으로 동일한 기술에 따른 층을 형성함으로써 복구된다.
도너 웨이퍼(10''')의 얻어진 층(4') 및 (5')는 도너 웨이퍼(10)의 층(4) 및 (5)와 동일할 필요는 없고, 도 7d에 나타나는 도너 웨이퍼가 층들의 다른 타입에 대하여 기판으로서 작용하는 것이 가능하다.
상술한 본 발명에 따른 예시적 방법에서, 분리는 추가층(4) 및 덧층(5)의 일부분에 관련된다.
평행하게, 이러한 실시예는 추가층(4)(도너 웨이퍼(10)은 덧층(5)를 갖지 않는다)의 오직 일부분만에 관련된 분리에 적용될 수 있다.
평행하게, 이러한 실시예는 덧층(5)의 오직 일부분에만 관련된 분리에 적용될 수 있고, 이어서, 재활용은 덧층(5)의 잔여부분을 제거하는 것을 포함한다.
상기 설명한 본 발명에 따른 실시예적 방법에서, 보호층(3)은 버퍼층(2) 및 추가층(4)의 사이에 위치한다.
명백하게, 이러한 실시예는 보호층(3)이 버퍼층(2)내에 또는 추가층(4)내에 위치하는 경우에 적용될 수 있다.
일반적으로, 이러한 실시예는 보호층(3)이 버퍼구조 I 내에 위치하는 경우에 확장된다.
도 2에 나타낸 도너 웨이퍼(10)을 사용하는 도 7a 내지 7f를 참조로 하여, 본 발명에 따른 방법의 설명은 도너 웨이퍼(10)에 다음과 같이 용이하게 바꾸어 놓을 수 있다;
- 도 5 버퍼구조 I 내에 위치시키는 대신에, 버퍼구조 I 및 덧층(5)의 사이에 보호층(3)을 위치시킴으로써, 이어서, 덧층(5)에서 층이 분리되고, 보호층(3)에 대하여 덧층(5)의 선택적 에칭에서의 및/또는 버퍼구조 I 에 대하여 보호층(3)의 선택적 에칭에서의 말단을 재활용하기 위한 물질의 분리;
- 도 6 버퍼구조 I 및 보호층(3) 사이에 이를 위치시킴으로써 중간층(8)을 도너 웨이퍼(10)에 추가함으로써, 덧층(5)에서 층이 분리되고, 보호층(3)에 대하여 덧층(5)의 선택적 에칭에서의 및/또는 중간층(8)에 대하여 보호층(3)의 선택적 에칭에서의 말단을 재활용하기 위한 물질의 제거.
본 발명에 따라 도너 웨이퍼(10)를 재활용한 후에, 유용한 층을 분리하는 방법을 다시 수행할 수 있다.
따라서, 본 발명의 바람직한 문맥내에서, 반복적으로 서로 연속함으로써, 본 발명에 따라 도너 웨이퍼(10)의 유용한 층을 분리하는 다음의 주기적 방법이 수행된다.
- 분리 모드; 및
- 본 발명에 따른 재활용 방법.
주기적인 분리방법을 조작하기 전에, 상기 언급한 기판상에 박막을 생성하기 위한 하나 이상의 기술과 함께 본 발명에 따라 도너 웨이퍼(10)를 생성하는 방법을 조작하는 것이 가능하다.
본 문헌의 잔여부분에서, 버퍼구조 I를 포함하고, 본 발명에 따른 방법에 의해 조작될 수 있는 도너 웨이퍼(10) 구성의 실시예를 보여준다.
특히, 이러한 도너 웨이퍼에서 바람직하게 사용될 수 있는 재료를 나타낼 것이다.
앞서 보여진 바와 같이, 기판(1)상에 생성되고 제1의 격자 파라미터를 갖는 버퍼구조 I은, 대부분의 경우 이의 자유 면상에, 제2의 격자 파라미터를 갖는 주요한 기능을 갖는다.
이어서, 이러한 버퍼구조 I는 격자 파라미터의 이러한 매칭을 생성할 수 있는 버퍼층(2)를 포함한다.
이러한 특성을 갖는 버퍼층(2)를 얻기 위해서 가장 빈번히 사용되는 기술은
- 기판(1)의 조성물내에 있는 적어도 하나의 원자 원소; 및
- 버퍼층(2)의 두께내에서 농도가 점진적으로 변화하는 기판(1)내에서의 없거나 거의 존재하지 않는 적어도 하나의 원자 원소를 포함하는 수개의 원자 원소로 이루어지는 버퍼층(2)를 갖는 것이다.
버퍼층(2)내에서의 이러한 원소의 점진적인 농도는 형이상학적 변성의 방식으로 버퍼층(2)내에서의 격자 파라미터의 점진적 변화의 주요한 원인이 될 것이다.
따라서, 이러한 구성에서, 버퍼층(2)은 주로 합금일 것이다.
기판(1)의 조성 및 버퍼층(2)에 대해 선택되는 원자 원소는 Si 또는 Ge와 같은 타입 IV의 것일 수 있다.
예를 들어, 이러한 경우, Ge 농도가 기판(1)과의 경계면에서 0에 가까운 값과 버퍼층(2)의 다른 면상에서의 특정한 값과의 사이에서 점진적으로 변화하면서, Si로 제조된 기판(1) 및 SiGe로 제조된 버퍼층(2)을 갖는 것이 가능하다.
다른 시나리오에서, 기판(1) 및 버퍼층(2)의 조성은, 가능한 (Al,Ga,In)-(N,P,As) 조합과 같은 III-V 족의 합금으로 구성된다.
버퍼층(2)는 바람직하게는 3차 타입 또는 더욱 높은 정도의 합금으로 구성된다.
예를 들어, 이러한 경우, 후자의 원소가 기판(1)과의 경계면에서 0에 가까운 값과 버퍼층(2)의 다른 면상에서의 특정한 값과의 사이의 두께로 점진적으로 변화하는, AsGa로 이루어지는 기판(1) 및 As 및/또는 Ga를 포함하는 버퍼층(2)을 갖는 것이 가능하다.
기판(1)의 조성 및 버퍼층(2)의 조성은, 가능한 (Zn,Cd)-(S,Se,Te) 조합과 같은 타입 II-VI의 원자원소의 쌍을 포함할 수 있다.
다음에서, 이러한 구성의 몇가지 예를 제공한다.
최초 3개의 실시예는 특히, Si로 제조된 기판(1) 및 SiGe로 제조된 버퍼층(2) 및 Si 및 SiGe로 제조된 다른 층을 포함하는 도너 웨이퍼(10)에 관련된 것이다.
이들 웨이퍼(10)들은 SGOI, SOI 또는 Si/SGOI 구조를 생성하기 위해 변형된 SiGe 및/또는 Si의 층들을 분리하는 경우에 특히 유용하다.
이러한 문맥에서, 사용되는 에칭 용액이 타입은 에칭되는 재료(Si 또는 SiGe)에 의존하여 다르다. 따라서, 이러한 재료들을 에칭할 수 있는 에칭용액들은, 다음의 목록에 포함되는 식별자를 각각의 카테고리에 지정함으로써, 카테고리로 분류될 것이다.
- Si : 문헌 WO 99/53539의 페이지 9에 설명되어 있는 바와 같이, 다음의 화합물 중 적어도 하나를 포함하는 용액과 같은 SiGe에 대한 Si에 대한 선택적 에칭 용액: KOH, NH4OH(암모늄하이드록사이드), TMAH, EDP 또는 HNO3, 또는 HNO3, HNO2H2O2, HF, H2SO4, H2SO2, CH3COOH, H2O2 및 H2O 와 같은 작용제를 조합하여 현재 연구되고 있는 용액
- S2 : HF : H2O2 : CH3COOH(약 1 : 1000 의 선택도) 또는 HNA(하이드로플루오릭-니트릭-아세틱 용액)을 포함하는 용액과 같은 Si에 대한 SiGe를 위한 선택적 에칭용액.
- Sc1 : TMAH 또는 KOH를 포함하는 용액과 같은, 25% 이상의 Ge 농도를 갖는 SiGe에 대하여 실질적으로 20%이하의 Ge 농도를 갖는 SiGe를 위한 선택적 에칭용액.
- Sd1 : EDP(에틸렌디아민 파이로카테콜), KOH 또는 N2H2(하이드라진)을 포함하는 용액과 같은, 바람직하게는 2 x 1019 cm-3이상에서의, 붕소로 도핑된 Si에 대하여 도핑되지 않은 Si에 대한 선택적 에칭 용액.
실시예 1 : 재활용후, 도너 웨이퍼(10)는
- Si로 구성된 기판(1);
- 버퍼층(2) 및 추가층(4)와 함께 SiGe로 제조되는 버퍼구조 I;
- 후자의 분리 부분후에 덧층(5)의 나머지를 형성하는 Si 또는 SiGe로 제조되는 후분리 층(7)로 구성된다.
버퍼층(2)는 상기 설명한 바와 같이 SiGe 격자 파라미터를 만들기 위해, 바람직하게는 기판(1)과의 경계면으로부터 점진적으로 증가하는 Ge 농도를 갖는다.
두께는 표면에서 양호한 구조적 완화를 얻기 위해 그리고 격자 파라미터에서의 차이점과 관련된 결점을 포함하여 이들이 매몰되기 위해 전형적으로 1 내지 3 마이크로미터이다.
추가층(4)은, 바람직하게는 균일하고 이들의 경계면 근처의 버퍼층(2)의 것과 실질적으로 동일한 Ge 농도를 갖는, 버퍼층(2)에 의해서 완화된 SiGe로 제조된다.
완화된 SiGe 층(4)내에서의 실리콘내에의 게르마늄의 농도는 전형적으로 15% 내지 30% 사이이다.
30%에서의 한계는 현재 기술의 전형적인 한계을 나타내고, 다음 수년내에 변화될 수 있다.
추가층(4)은 0.5 내지 1 마이크론 사이의 전형적인 두께를 갖고, 경우에 따라 매우 크게 변할 수 있는 두께를 갖는다.
후분리층(7)이 Si로 만들어지는 경우에서, SiGe로 만들어진 추가층(4)에 대한 후자의 선택적인 에칭은, S1-타입의 용액으로, 이를 분리하기 위해 수행될 수 있다.
후분리층(7)이 SiGe로 만들어지고,
- 후분리층(7)에서의 Ge 농도가 실질적으로 20% 이하이고,
- 추가층(4)에서의 Ge 농도가 거의 25%이상인 경우에서,
추가 SiGe 층(4)에 대한 후분리층의 선택적 에칭은, 이를 분리하기 위해 Sc-1 타입 에칭 용액으로 수행될 것이다.
따라서, 모든 경우에서, 정지층을 형성하고, 보존되기 원하는 하부층을 보호하는, 보호층(3)에서의에칭-정지와 함께, 후분리층(7)의 최종 부분은 화학적 수단에 의해 완전히 제거된다.
실시예 2 : 재활용후, 도너 웨이퍼(10)는 웨이퍼(10)내에 보호층(3)가 존재하는 것을 제외하고, 실시예 1에서 표시되는 것과 실질적으로 동일하다.
보호층(3)은
- 변형된 Si; 또는
- SiGe; 또는
- 붕소-도핑된 Si로 이루어진다.
보호층(3)이 변형된 Si로 제조되는 경우 이는 취소될 것이고, 보호층(3)의 두께는 임계적 두께를 초과해서는 안된다.
따라서, 예를 들어, 실질적으로 20%에 동등한 Ge 농도를 갖는, 각각의 2개의 SiGe 층 사이에 삽입된 변형된 Si로 만들어진 보호층(3)에 대하여, 임계적 두께는 약 20 나노미터에 전형적으로 동등하다.
제1의 경우에, 보호층(3)은 두개의 SiGe 층 사이에 위치한다.
이는 특히, 보호층(3)이 버퍼구조 I의 두개의 층 사이에; 또는 버퍼구조 I와 SiGe로 제조된 후분리층(7) 사이에; 또는 SiGe로 제조된 후분리층내에 위치하는 경우이다.
따라서, 에칭의 수개의 타입이 보호층(3)의 재료에 의존하여 수행될 수 있다;
- 보호층(3)이 변형된 Si로 제조된다면,
SiGe로 만들어진 상부는 S2-타입의 용액으로 선택적으로 에칭되고;
및/또는,
후분리층(7)을 제거한 후, 보호층(3)은 S1-타입 용액으로 선택적으로 에칭된다.
- 보호층(3)이, Ge의 농도가 대략 25%이상인, SiGe로 만들어지고, 상부층이 실질적으로 20%이하의 Ge농도를 갖는다면: 상부 SiGe부분은 Sc1-타입 용액으로 선택적으로 에칭된다.
- 보호층(3)이, Ge의 농도가 실질적으로 20%이하인, SiGe로 만들어지고, 하부층이 대략 25%이상의 Ge농도를 갖는다면:
후분리층(7)을 제거한 후, 보호층(3)은 Sc1-타입 용액으로 선택적으로 에칭된다.
제2의 경우에서, 보호층(3)은 하부 SiGe층과 상부 Si층의 사이에 위치한다.
이는 특히 보호층(3)이 버퍼구조 I와 후분리 Si층(7)의 사이에; 또는 SiGe중간층(8)과 후분리 Si층(7)의 사이에; 또는 SiGe층과 Si층의 사이의 후분리층(7)내에 위치하는 경우이다.
수개의 타입의 에칭이 보호층(3)의 재료에 의존하여 수행될 수 있다;
- 보호층(3)이 B-도핑된 Si로 제조된다면:
상부 Si 부분은 Sd1-타입 용액으로 선택적으로 에칭된다;
- 보호층(3)이 SiGe로 제조된다면;
상부 Si 부분은 S1-타입 용액으로 선택적으로 에칭된다.
- 보호층(3)이, Ge의 농도가 실질적으로 20% 이하인, SiGe로 만들어진다면, 또한, 하부층이 대략 25% 이상의 Ge농도를 갖는다면:
후분리층(7)을 제거한 후, 보호층(3)은 Sc1-타입 용액으로 선택적으로 에칭된다.
제3의 경우에, 보호층(3)은 두개의 Si층 사이에 위치한다.
이는 특히, 보호층(3)이 Si 중간층과 후분리 Si 층(7)의 사이에; 또는 후분리 Si층(7) 내에 위치하는 경우이다.
수개의 타입의 에칭이 보호층(3)의 재료에 의존하여 수행될 수 있다;
- 보호층(3)이 B-도핑된 Si로 제조된다면:
상부 Si 부분은 Sd1-타입 용액으로 선택적으로 에칭된다;
- 보호층(3)이 SiGe로 제조된다면;
상부 Si 부분은 S1-타입 용액으로 선택적으로 에칭된다.
및/또는,
후분리층(7)을 제거한 후에, 보호층(3)은 S2-타입 용액으로 선택적으로 에칭된다.
실시예 3 : 재활용후, 도너 웨이퍼(10)는;
- Si 기판(1);
- SiGe 버퍼층(2) 및 추가 Ge층(4)의 버퍼 구조 I;
- 후자의 분리 부분후에 덧층(5)의 나머지를 형성하는 후분리 AsGa 층(7);
- 후분리층(7)내에 위치하는 보호 AlGaAs층(3)으로 구성된다.
버퍼층(2)은, Si 기판(1)의 것과 추가 Ge층(4)의 것의 사이에서 격자 파라미터를 변화시키기 위해서, 기판(1)과의 인접면으로부터 점진적으로 증가하는 Ge 농도를 갖는다.
이러한 목적을 위해, 버퍼층(2) 내에서, Ge 농도는, 2가지 물질의 이론적인 격자의 완전한 일치를 위해서 약 0 내지 약 100%, 더욱 정확하게는 약 98% 가 되도록 만들어진다.
제1의 시나리오에서, 시트르산(C6H8O7) 및 pH 6 내지 7을 갖는 과산화수소(선택도 계수는 전형적으로 20)을 포함하는 용액과 같은, 선택적 에칭 용액으로 후분리층을 선택적 화학적 에칭함으로써, 잔여 후분리층(7)의 전체를 실질적으로 분리할 수 있고, 여기에서 보호층(3)은 에칭-정지층 처럼 행동한다.
제2의 시나리오에서, 보호층(3)의 상부의 후분리층(7)의 부분을 제거한 후 및 보호층(3)내에서의 20%보다 큰 알루미늄 농도에 대하여, 희석 플루오르화수소산(약 9% 내지 48% 사이)을 포함하는 용액과 같은 선택적 에칭용액(선택도 계수는 전형적으로 350 내지 10000의 사이이다.)으로 보호층(3)을 선택적으로 에칭함으로써, 잔여 보호층(3)의 전체를 실질적으로 분리할 수 있고, 여기에서, 하부의 후분리층(7)은 에칭-정지층 처럼 행동한다.
제3의 시나리오에서, 후분리층(7)의 적어도 부분을 제거하기 위해서 및 보호층을 제거하기 위해서 서로 연속된 2개의 선택적 에칭을 수행하는 것이 가능하다.
따라서, 버퍼구조 I는 보존되고 완전히 재활용된다.
실시예 4 : 재활용후, 도너 웨이퍼(10)는;
- 버퍼구조 I와의 이의 인접면에서 적어도 하나의 AsGa 부분을 포함하는 기판(1);
- III-V 재료로 만들어진 버퍼구조 I의 적어도 한 부분;
- 후자의 부분을 분리한 후 덧층(5)의 잔여부분을 구성하는 III-V 물질을 포함하는 후분리층(7)으로 구성된다.
이러한 버퍼구조 I의 주요한 이점은 덧층(5)의 재료 V의 격자 파라미터(이의 공칭값은 약 5.87 옹스트롬이다)를 AsGa의 것(이의 공칭값은 약 5.65 옹스트롬이다)에 매치시키는 것이다.
벌크 III-V 재료내에서, 벌크 InP는 벌크 AsGa에 비교하여, 후자는 비교적 덜 비싸고, 반도체 시장에서 더욱 널리 입수가능하고, 기계적으로 덜 연약하고, 뒷 면에 의한 접촉을 가진 기술의 사용이 더욱 공지되어 있고, 이의 크기가 높은 값에 도달할 수 있다 (벌크 InP에 대하여 전형적으로 4인치 대신에 6 인치).
따라서, 상기 도너 웨이퍼(10)에 의해 제공될 수 있는 모든 이점은 여기에 나타낸다. 이것은, 예를 들어 후자 물질을 벌크로 생성하는 때에 발견될 수 있는 특성에 가까울 수 있는, 특정 질과 특정 특성과 함께 전달되는 III-V의 재료의 활성층을 생성시키는 것이 가능하다.
분리전의 도너 웨이퍼(10)의 특정의 구조에서, 분리전 덧층(5)은 제거될 InP를 포함한다.
벌크 InP는 일반적으로 4 인치로 제한된 차원을 갖기 때문에, 도너 웨이퍼(10)은, 예를 들어 6인치에서 차원된 InP 층을 생산하는 용액을 준다.
이러한 덧층(5)를 생산하기 위한 버퍼 구조 I는 전형적으로 1 마이크론 이상의 두께를 필요로 하고, 이는 특히 본 발명에 따라 재활용될 수 있다면 더욱 큰 두께를 향해 변화될 수 있다.
이러한 버퍼 구조 I를 생산하도록 통상적으로 조작되는 에피택셜 성장 기술은 더욱 특별하게 어렵고 고비용이고, 따라서, 유용한 층을 분리한 후에 적어도 이를 부분적으로 회복할 수 있는 것은 이점이다.
바람직하게는, 버퍼구조 I는, In의 농도가 0 및 약 53% 사이에서 변화하는, InGaAs로 이루어진 버퍼층(2)를 포함한다.
버퍼구조 I는, 원자 원소의 농도가 실질적으로 일정한, InGaAs 또는 InAlAs와 같은 III-V 재료로 이루어진 추가층(4)를 추가로 포함할 수 있다.
특정한 분리의 경우에서, InP 덧층(5) 및 추가층(4)의 일부분은 이를 수용기판에 전달하기 위해서 제거될 것이다.
따라서, 두개의 제거된 재료사이에 존재하는 임의의 전기적 또는 전자적 특성으로부터 이익을 얻는 것이 가능할 것이다.
이는, 예를 들어, 제거된 추가층(4)의 일부분이 InGaAs 또는 InAlAs로 제조된다면: 후자의 물질 및 InP 사이의 전자적 밴드 불연속성은 분리층에서의 향상된 전자적 운동성을 발생시키는 경우이다.
InAlAs 등과 같은 다른 III-V 화합물을 포함하는 도너 웨이퍼(10)의 다른 구성이 가능하다.
이러한 층 분리의 전형적인 적용은 HEMT 또는 HBT("High-Electron Mobility Translator" 및 "Heterojunction Bipolar Transistor" ) 생산이다.
선택적일 수 있는, 다른 III-V 재료에 대하여 일정의 III-V 재료를 제거하는 데 적합한 화학적 에칭 용액은 바람직하게는 제1의 재활용 단계동안에 사용될 것이다.
따라서, 예를 들어 하부 InGaAs 층을 제거함이 없이 InP 후분리층(7)을 제거하기 위해서, InP의 선택적인 에칭이 바람직하게는 농축된 HCl을 포함하는 용액으로 수행될 것이다.
실시예 5 : 재활용후, 도너 웨이퍼(10)는;
- 버퍼구조 I와의 이의 인접면에서 AsGa를 포함하는 기판(1);
- 후분리층(7)와의 이의 인접면에서 InGaAs를 포함하는 버퍼구조 I;
- 후자의 부분을 분리한 후 덧층(5)의 잔여부분을 형성하는 InP 후분리층(7);
- 후분리층(7) 및 버퍼구조 I의 사이에; 또는 후분리층(7)내에 위치하는 InxGa1-xP1-y로 만들어지는 보호층(3)으로 구성된다.
이러한 도너 웨이퍼(10)(보호층(3)이 없는)의 타입은 실시예 4에서 이미 서술하였다.
제1의 시나리오에서, HF를 포함하는 용액과 같은, 선택적 에칭 용액으로 후분리층(7)을 선택적 화학적 에칭함으로써, 잔여의 후분리층(7)의 전체를 실질적으로 분리할 수 있고, 여기에서 보호층(3)은 에칭-정지층 처럼 행동한다.
제2의 시나리오에서, 보호층(3)의 상부의 후분리층(7)의 부분을 제거한 후, CeIV H2SO4를 포함하는 용액과 같은 선택적 에칭용액으로 보호층(3)을 선택적으로 화학적 에칭함으로써, 보호층(3)의 전체를 실질적으로 분리할 수 있고, 여기에서, 보호층(3)의 하부층은 에칭-정지층 처럼 행동한다.
제3의 시나리오에서, 후분리층(7)의 적어도 부분을 제거하기 위해서 및 보호층을 제거하기 위해서 서로 연속된 2개의 선택적 에칭을 수행하는 것이 가능하다.
따라서, 버퍼구조 I는 보존되고 완전히 재활용된다.
실시예 6 : 재활용후, 도너 웨이퍼(10)는;
- 버퍼구조 I와의 이의 인접면에서 AsGa를 포함하는 기판(1);
- InGaAs를 포함하는 버퍼구조 I;
- InGaAs 위에 또는 내에 위치하는 InP 보호층(3);을 포함한다.
제1의 시나리오에서, CeIV H2SO4를 포함하는 용액과 같은 선택적 에칭용액으로, 보호층(3)의 상부의 InGaAs을 선택적 화학적 에칭함으로써, 보호층(3)의 전체를 실질적으로 분리할 수 있고, 여기에서, 보호층(3) 상부의 이러한 물질의 모두를 실질적으로 분리하는 것이 가능하고, 여기에서 보호층(3)은 에칭-정지층처럼 행동한다.
제2의 시나리오에서, 보호층(3)의 상부의 InGaAs를 제거한 후, HF를 포함하는 용액과 같은, 선택적 에칭 용액으로 보호층(3)을 선택적 화학적 에칭함으로써, 잔여의 보호층(3)의 전체를 실질적으로 분리하는 것이 가능하고, 여기에서 보호층(3) 하부의 InGaAs는 에칭-정지층처럼 행동한다.
제3의 시나리오에서, InGaAs의 일부분을 제거하기 위해 및 보호층(3)을 제거하기 위해서 서로 연속된 2개의 선택적 에칭을 수행하는 것이 가능하다.
본 문헌에서 나타난 반도체층에서, 문제가 되는 층내에서, 탄소 농도가 실질적으로 50% 이하, 더욱 구체적으로는 5%이하의 농도의 탄소와 같은 다른 구성성분이 이들에 추가될 수 있다.
최종적으로, 본 발명은 상기 실시예에서 나타낸 재료로 만들어진 버퍼구조 I, 중간층(8) 또는 덧층(5)에 한정되지 않고, IV-IV, III-V, II-VI 타입의 합금의 다른 타입에도 확장된다.
이들 합금은 2성분, 3성분, 4성분 또는 더 높은 정도의 성분일 수 있다는 것을 명확히 한다.
본 발명은, 2개의 인접한 구조 사이의 격자 파라미터를 상이한 각각의 격자 파라미터에 매칭시키는 주요한 기능을 갖는 재활용 가능한 버퍼층(2) 또는 버퍼구조 I 중 어느 하나에 한정되지 않고, 본 문헌에서 가장 일반적인 방식으로 정의된 것과 같고 본 발명에 따라 재활용될 수 있는 임의의 버퍼층(2) 또는 버퍼구조 I 에도 관련된다.
분리후에 최종적으로 얻어진 구조는 SGOI, SOI, Si/SGOI 구조 또는 HEMT 및 HBT 트랜지스터용 구조에 한정되는 것은 아니다.
본 발명은 제1 양상에 따라 반도체 물질로부터 선택되는 물질의 적어도 하나의 유용층을 분리한 후 도너 웨이퍼를 재활용하는 방법으로서, 상기 도너 웨이퍼는 기판, 버퍼 구조 및 분리 전의 유용층을 연속적으로 포함하고, 상기 방법은 분리가 일어나는 도너 웨이퍼의 측면 상에서의 물질의 제거를 포함하며, 이 물질의 제거는 물질의 제거 후 버퍼 구조의 적어도 일부분이 잔존하고 이 버퍼 구조의 적어도 일부분이 이어지는 유용층의 제거 도중 버퍼 구조로서 재사용될 수 있도록 하는 기계적 수단을 이용하는 것을 포함하는 것을 특징으로 하는 도너 웨이퍼의 재활용 방법을 제공함으로써 상기 목적을 달성하는 것을 의도한다.
본 발명에 따른 재활용 방법의 바람직한 양상에 있어서, 보호층은 또한 도너 웨이퍼에 존재하여, 버퍼 구조의 적어도 일부분이 그것의 아래에 존재하며, 보호층의 물질은 결정질 물질로부터 선택되어 물질 제거를 위한 수단이 2개의 인접한 영역 중 적어도 하나의 물질에 대하여 보다 보호층의 물질에 대하여 실질적으로 상이한 에칭력을 가져 물질의 선택적인 제거를 수행할 수 있다.
제2 양상에 따르면, 본 발명은 분리에 의하여 유용층을 제공하도록 의도되고 상기 바람직한 재활용 방법에 따라 분리 후 재활용될 수 있는 도너 웨이퍼의 제조 방법으로서, 하기 단계들을 포함하는 것을 특징으로 하는 도너 웨이퍼의 제조 방법을 제공한다:
- 기재 상의 버퍼 구조의 제1 부분의 형성;
- 결정질 물질로부터 선택된 물질로, 버퍼 구조의 제1 부분 상에 보호층의 형성;
- 버퍼 구조의 제2 부분의 보호층 상에의 형성으로서, 이것이 보호층 부근에서 보호층 부근의 버퍼 구조의 제1 부분의 것과 실질적으로 동일한 격자 파라미터를 갖도록 한다.
제3 양상에 따르면, 본 발명은
(a) 도너 웨이퍼를 수용 기재에 결합하는 단계;
(b) 도너 웨이퍼로부터 수용 기재에 결합된 유용층을 떼어내는 단계;
(c) 전술한 재활용 방법에 따라 도너 웨이퍼를 재활용하는 단계를 포함하는 것을 특징으로 하는, 수용 기재로 이송하기 위하여 도너 웨이퍼 상의 유용층을 분리하는 방법을 제공한다.
제4 양상에 따르면, 본 발명은 유용층을 분리하는 다수의 단계를 포함하고, 이들 단계들은 각각 전술한 분리 방법에 따르는 것을 특징으로 하는 도너 웨이퍼로부터 유용층을 주기적으로 분리하는 방법을 제공한다.
제5 양상에 따르면, 본 발명은 수용 기재 및 유용층을 포함하는 구조로서, 상기 유용층은 SiGe, Si, III-V 족에 속하는 합금을 포함하고, 이들 조성은 각각 가능한 (Al,Ga,In)-(N,P,As) 조합으로부터 선택되는 것인 구조를 생성하기 위한, 전술한 주기적 분리 방법 또는 전술한 분리 방법의 용도를 제공한다.
제6 양상에 따르면, 본 발명은 본 발명에 따른 상기 방법에 따라 도너 웨이퍼를 제공한다.
다른 양상들에 따른 본 발명의 목적 및 이점은 첨부된 도면을 참조하고, 비제한적인 실시예의 방식으로 주어진, 바람직한 방법의 수행에 대한 후술하는 상세한 설명에 의하여 더욱 명백해 질 것이다.

Claims (62)

  1. 반도체 재료로부터 선택된 재료의 적어도 하나의 유용 층을 취한 후 도너 웨이퍼(10)를 재활용하는 방법으로서,
    상기 도너 웨이퍼(10)는 연속적으로 기판(1), 버퍼 구조(I) 및, 분리 (taking-off)하기 전에, 유용한 층을 연속적으로 포함하고,
    상기 방법은, 분리가 발생하는 도너 웨이퍼(10)의 한 쪽 면상에서의 물질의 제거를 포함하고,
    물질의 제거 후에, 버퍼 구조(I)의 적어도 일부분이 잔존하고, 이것은 연속적인 유용한 층의 분리 동안 버퍼 구조(I)로서 재사용할 수 있는 버퍼 구조(I')의 적어도 일부분인 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  2. 제1항에 있어서, 분리 전에, 버퍼 구조(I)는 버퍼층(2) 및 추가층(4)를 포함하고, 상기 추가층(4)는;
    - 결점을 포함하기에 충분한 두께; 및/또는
    - 기판(1)의 것과 상이한 표면 격자 파라미터를 갖는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  3. 상기 항 중 어느 한 항에 있어서, 물질의 제거는 분리후에 잔존하는 버퍼 구조(I)의 일부분의 제거를 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  4. 제2항에 있어서, 물질의 제거는 분리후에 추가 층(4)의 적어도 일부분의 제거를 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  5. 제1항 또는 제4항에 있어서, 물질의 제거는 버퍼층(2)의 일부분의 제거를 포함하는 도너 웨이퍼(10)를 재활용하는 방법.
  6. 상기 항 중 어느 한 항에 있어서, 분리전에, 도너 웨이퍼(10)는 제거되어야 하는 유용층을 포함하는 덧층(5)를 포함하고, 분리후에, 물질의 제거는 잔존하는 덧층(5)의 제거를 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  7. 상기 항 중 어느 한 항에 있어서, 상기 덧층(5)의 두께는, 분리후에, 물질을 제거하는 동안 버퍼구조(I)로부터 물질을 제거함이 없이 연마 수단과 같은 물질의 제거를 위한 표준 기계적 수단이 상기 덧층(5)상에 조작될 수 있도록 선택되는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  8. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 추가층(4)의 두께 및 덧층(5)의 두께는, 분리후에, 물질을 제거하는 동안 버퍼층(2)으로부터 물질을 제거함이 없이 연마수단과 같은 물질의 제거를 위한 표준 기계적 수단이 상기 덧층(5)상에서 조작될 수 있도록 선택되는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  9. 상기 항 중 어느 한 항에 있어서, 상기 물질의 제거는 화학적 에칭을 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  10. 상기 항 중 어느 한 항에 있어서, 도너 웨이퍼(10)로부터의 물질의 제거는 선택적인 화학적 에칭을 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  11. 제2항에 있어서, 도너 웨이퍼(10)로부터의 물질의 제거는, 버퍼층(2)에 대하여 추가층(4)의 적어도 일부분내에 포함되는 재료의 선택적인 화학적 에칭을 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  12. 제6항에 있어서, 도너 웨이퍼(10)로부터의 물질의 제거는 버퍼 구조(I)에 대하여 잔존하는 덧층(5)내에 포함되는 제1의 재료의 선택적인 화학적 에칭을 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  13. 상기 항 중 어느 한 항에 있어서, 상기 도너 웨이퍼(10)가,
    - Si로 이루어지는 기판(1);
    - Ge 농도 x가, 0 및 y 값 사이의 두께와 함께, 증가하는, Si1-xGex 버퍼 층(2) 및 버퍼층(2)에 의해서 완화되는 Si1-yGey 층(4)을 포함하는 버퍼구조(I)를 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  14. 상기 항 중 어느 한 항에 있어서, 상기 덧층(5)이 SiGe 및/또는 변형된(strained) Si를 포함하는 것을 특징으로 하는 제6항 내지 제8항 중 어느 한 항과 조합된 도너 웨이퍼(10)를 재활용하는 방법.
  15. 제13항에 있어서, y = 1 이고, 상기 덧층(5)이 AsGa 및/또는 Ge를 포함하는 것을 특징으로 하는 제6항 내지 제8항 중 어느 한 항과 조합된 도너 웨이퍼(10)를 재활용하는 방법.
  16. 제1항에 있어서,
    보호층(3)이 도너 웨이퍼(10)내에 추가로 존재하여, 버퍼구조(I)의 적어도 일부분이 이의 하부에 존재하고;
    보호층(3)의 재료는 결정학적 재료(crystalline material)로부터 선택되어, 물질 제거 수단은, 2개의 인접하는 구역 중 어느 하나의 재료에 대해서 보다 보호층(3)의 재료에 대해서 실질적으로 상이한, 에칭 파워를 갖고, 따라서, 물질의 선택적 제거를 조작할 수 있는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  17. 상기 항 중 어느 한 항에 있어서, 보호층(3)의 재료의 공칭 격자 파라미터는 이의 하부층의 격자 파라미터와 상이하고, 보호층(3)은 하부층에 의해서 주로 탄성적으로 변형되기에 충분히 얇은 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  18. 상기 두 항 중 어느 한 항에 있어서, 상기 보호층(3)은 버퍼구조(I)인 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  19. 제16항 또는 제17항 또는 제2항에 있어서,
    상기 보호층은 버퍼층(2)내에 있는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  20. 제16항 또는 제17항 또는 제2항에 있어서,
    상기 보호층은 버퍼층(2) 및 추가층(4)의 사이에 있는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  21. 제16항 또는 제17항 또는 제2항에 있어서,
    상기 보호층은 추가층(4)내에 있는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  22. 제16항 또는 제17항 중 어느 한 항에 있어서,
    보호층(3)은 버퍼구조(I) 위에 놓이는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  23. 상기 항 중 어느 한 항에 있어서,
    보호층(3)위에 놓이는 영역의 재료의 선택적 제거의 조작과, 따라서, 상기 보호층(3)은 물질의 이러한 제거에 대하여 정지-층인 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  24. 상기 항 중 어느 한 항에 있어서,
    보호층(3) 재료의 선택적 제거의 조작과, 따라서, 이의 하부에 존재하는 영역은 물질의 제거에 대하여 정지-층인 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  25. 상기 항 중 어느 한 항에 있어서,
    보호층(3)에서 또는 이의 근접에서 물질의 선택적 제거가 선택적인 기계적 공격을 포함하고; 보호층(3)의 재료는 결정학적 재료로부터 선택되어 기계적 수단이 2개의 인접한 영역 중 어느 하나의 재료에 대해서 보다 보호층(3)의 재료에 대하여 상이한 공격 파워를 갖는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  26. 상기 항 중 어느 한 항에 있어서, 선택적인 기계적 공격은, 가능하게는 마찰 및/또는 화학적 에칭의 작용과 조합된 연마인 것을 특징으로 하는 도너 웨이퍼(10)을 재활용 하는 방법.
  27. 제23항 또는 제24항에 있어서,
    보호층(3)에서 또는 이의 근접에서 물질의 선택적 제거가, 선택적인 화학적 에칭을 포함하고; 보호층(3)의 재료는 결정학적 재료로부터 선택되어, 하나의 에칭액이, 보호층(3)에 인접한 2개의 영역 중 적어도 하나의 재료에 대해서 보다, 보호층(3)의 재료에 대하여 상이한 에칭 파워를 가짐으로써, 선택적 에칭을 조작할 수 있는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  28. 상기 항 중 어느 한 항에 있어서,
    보호층의 기계적 공격은, 선택적인 화학적-기계적 평탄화를 수행하기 위해, 선택적 화학적 에칭과 조합하여 조작되는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  29. 상기 항 중 어느 한 항 또는 제10항 내지 제12항 중 어느 한 항에 있어서,
    에칭되는 재료와 에칭은 "정지"시키는 정지재료 사이의 에칭 선택성은
    정해진 에칭 화학적 종(species)을 사용하고, 다음의
    - 2개의 재료는 상이하다; 또는
    - 2개의 재료중 하나는 도핑된다; 또는
    - 2개의 재료는 동일하지만 하나의 재료내에서의 적어도 하나의 원자 원소는, 다른 재료내에서의 동일한 원자 원소의 것과 상이한 원자 농도를 갖는다; 또는
    - 2개의 재료는 상이한 다공도 밀도를 갖는다;는 사실에 에 의해서 얻어지는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  30. 상기 항 중 어느 한 항에 있어서, 에칭되는 재료 및 정지 재료는 함께 다음의 2중-재료 세트인 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
    에칭되는 재료 정지 재료 Si 도핑된 Si Si SiGe SiGe Si Si1-XGex Si1-yGey, y ≠x이다
  31. 상기 항 중 어느 한 항에 있어서, 도너 웨이퍼(10)으로부터 물질을 제거하는 단계후에 도너 웨이퍼(10)의 표면을 마감질하는 단계를 추가로 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  32. 상기 항 중 어느 한 항에 있어서, 도너 웨이퍼(10)으로부터 물질을 제거하는 단계 후에, 물질의 제거가 발생하는 도너 웨이퍼(10)의 측면상에 층을 형성하는 단계를 더욱 포함하여 도너 웨이퍼(10)을 재생하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  33. 상기 항 중 어느 한 항 또는 제4항 및 제4항 중 어느 한 항에 있어서, 층을 형성하는 단계는, 버퍼 구조(I')의 잔존하는 부분 상에 버퍼 구조(I)의 새로운 부분을 형성하는 조작을 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  34. 상기 항 중 어느 한 항 또는 제6항 내지 제8항 중 어느 한 항에 있어서, 층을 형성하는 단계는, 이어서 분리되는 적어도 하나의 새로운 유용한 층을 형성하기 위해 도너 웨이퍼(10) 상에 덧층(5)를 형성하는 조작을 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  35. 상기 항 중 어느 한 항에 있어서, 층을 형성하는 단계는 제16항에 따라 도너 웨이퍼(10)내에 새로운 보호층(3)을 형성하는 조작을 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  36. 제32항 내지 제35항 중 어느 한 항에 있어서, 층(들)이 결정 성장에 의해 층 형성의 단계 동안에 형성되는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  37. 상기 항 중 어느 한 항에 있어서, 상기 도너 웨이퍼(10)가, 50% 이하의 농도에서의 탄소를 추가로 포함하는 적어도 하나의 층을 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  38. 상기 항 중 어느 한 항에 있어서, 상기 도너 웨이퍼(10)가, 50% 이하의 농도에서의 탄소를 추가로 포함하는 적어도 하나의 층을 포함하는 것을 특징으로 하는 도너 웨이퍼(10)를 재활용하는 방법.
  39. 제16항 내지 제28항 중 어느 한 항 기재의 재활용 방법에 따라 분리후에 재활용될 수 있고, 분리에 의해 유용한 층을 제공하는 의도의 도너 웨이퍼(10)의 생산하는 방법으로서,
    - 기판(1) 상에 버퍼구조(I)의 제1의 부분(2')의 형성 단계;
    - 결정학적 재료로부터 선택되는 재료내에서, 버퍼구조(I)의 제1의 부분(2')상에 보호층(3)의 형성 단계;
    - 버퍼구조(I)의 제2의 부분(4')의 보호층(3)의 형성하여, 보호층(3)의 근접한 부분내에서의 버퍼구조(I)의 제1의 부분(2')의 것과 동일한 보호층(3)의 근접한 부분에서의 격자 파라미터를 갖는 단계를 포함하는 것을 특징으로 하는 도너 웨이퍼(10)의 생산 방법.
  40. 상기 항 중 어느 한 항에 있어서,
    버퍼구조는
    - 버퍼층(2); 및
    - 결점을 포함하기에 충분한 두께를 갖는 추가층(4)를 포함하고,
    보호층(3)은
    - 이의 형성동안에 버퍼층(2)내에서, 또는
    - 버퍼층(2) 및 추가층(4)의 사이에서, 또는
    - 이의 형성동안에 추가층(4)내에서 형성되는 것을 특징으로 하는 도너 웨이퍼(10)의 생산 방법.
  41. 제39항 또는 제40항에 있어서,
    적어도 하나의 유용한 층을 형성하기 위해, 버퍼구조(I)상에 덧층(5)의 형성을 추가로 포함하는 것을 특징으로 하는 도너 웨이퍼(10)의 생산 방법.
  42. 제16항 내지 제28항 중 어느 한 항 기재에 따라 분리후에 재활용될 수 있고, 분리에 의해 유용한 층을 제공하는 의도의 도너 웨이퍼(10)의 생산하는 방법으로서,
    - 기판(1) 상에 버퍼구조(I)를 형성하는 단계;
    - 결정학적 재료로부터 선택되는 재료로, 버퍼구조(I)상에 보호층(3)을 형성하는 단계;
    - 보호층(3)상에 덧층(5)을 형성하는 단계를 포함하는 것을 특징으로 하는 도너 웨이퍼(10)의 생산 방법.
  43. 제39항 내지 제42항 중 어느 한 항에 있어서, 보호층(3)의 두께를 이의 형성동안 제어하여, 형성된 보호층(3)이 이의 하부의 층에 의해 탄성적으로 변형되기에 충분히 얇은 것을 특징으로 하는 도너 웨이퍼(10)의 생산 방법.
  44. 제39항 내지 제43항 중 어느 한 항에 있어서, 보호층(3)의 형성은 결정성장인 것을 특징으로 하는 도너 웨이퍼(10)의 생산 방법.
  45. 상기 항 중 어느 한 항에 있어서, 보호층(3)의 도핑 조작을 더욱 포함하여, 이의 위에 놓이는 층 재료의 제거의 정지-층이 되는 것을 특징으로 하는 도너 웨이퍼(10)의 생산 방법.
  46. 제44항에 있어서, 보호층(3)의 다공화 조작을 더욱 포함하여, 이의 하부 층이 이의 제거의 정지-층이 되는 것을 특징으로 하는 도너 웨이퍼(10)의 생산방법.
  47. 수용기판(6)에 전달하기 위해 도너 웨이퍼(10)상에서 유용한 층을 분리하는 방법으로서,
    (a) 수용기판(6)에 도너 웨이퍼(10)를 결합시키는 단계;
    (b) 도너 웨이퍼(10)로부터 수용기판(6)에 결합된 유용한 층을 이탈시키는 단계;
    (c) 제1항 내지 제38항 중 어느 한 항 기재의 재활용 방법에 따라 도너 웨이퍼를 재활용하는 단계를 포함하는 것을 특징으로 하는 유용한 층을 분리하는 방법.
  48. 상기 항 중 어느 한 항에 있어서, 단계 (a) 전에, 결합층을 형성시키는 단계를 포함하는 것을 특징으로 하는 유용한 층을 분리하는 방법.
  49. 제46항 내지 제48항 중 어느 한 항에 있어서,
    - 단계(a) 이전에, 이 깊이에서 연약 구역을 형성하기 위해 특정 깊이에서 버퍼 구조(I)에 인접하는 도너 웨이퍼(10)의 표면을 통하여 원자 종(species)를 주입하는 단계를 추가로 포함하고;
    - 단계(b)는, 수용 기판(6) 및 연약 구역 레벨에서의 유용한 층을 포함하는 구조를 이탈시키기 위해 도너 웨이퍼(10)에 에너지를 공급함으로써 조작되는 것을 특징으로 하는 유용한 층을 분리하는 방법.
  50. 제48항에 있어서,
    - 단계(a) 이전에, 도너 웨이퍼(10)에서의 층의 다공화에 이어서, (단계(b)의 이탈후에 유용한 층이 되는) 층의 성장에 의해 형성하는 단계를 추가로 포함하고, 다공화된 층은 버퍼구조(I)의 내부 또는 위쪽에 연약 구역을 형성하고,
    - 단계(b)는, 수용기판(6) 및 연약 구역 레벨에서의 유용한 층을 포함하는 구조를 이탈시키기 위해 도너 웨이퍼(10)에 에너지를 공급함으로써 조작되는 것을 특징으로 하는 유용한 층을 분리하는 방법.
  51. 제47항 내지 제50항 중 어느 한 항에 있어서,
    단계(b) 동안에 이탈된 유용한 층이 버퍼 구조(I)의 일부분을 포함하는 것을 특징으로 하는 유용한 층을 분리하는 방법.
  52. 유용한 층을 분리하는 수개의 단계를 포함하고, 각 단계는 제47항 내지 제51항 중 어느 한 항 기재의 분리 방법에 대응하는 것을 특징으로 하는 도너 웨이퍼(10)로부터 유용한 층을 주기적으로 분리하는 방법.
  53. 상기 항 중 어느 한 항 기재의 주기적으로 분리하는 방법 또는 제47항 내지 제51항 중 어느 한 항 기재의 분리방법을 수용기판(6) 및 유용한 층을 포함하는 구조를 생산하기 위해 적용하는 방법으로서, 상기 유용한 층이 SiGe, 변형된 Si, Ⅲ-Ⅴ족에 속하는 합금, (Al,Ga,In)-(N,P,As)의 가능한 조합으로부터 각각 선택된 조성물 중 적어도 하나를 포함하는 적용 방법.
  54. 수용기판(6) 및 유용한 층을 포함하는, 반도체-온-인술레이터(semiconductor-on-insulator) 구조를 생산하기 위해, 제52항 기재의 주기적으로 분리하는 방법 또는 제47항 내지 제51항 중 어느 한 항 기재의 분리 방법을 적용하는 방법.
  55. 기판(1) 및 버퍼구조(I)의 잔존하는 일부분을 연속적으로 포함하는 것을 특징으로 하는 제1항 내지 제38항 중 어느 한 항 기재의 재활용 방법에 따라 재활용 될 수 있고, 분리에 의해 유용한 층이 공급되는 도너 웨이퍼(10).
  56. 보호층(3)이 버퍼구조(I)내에 존재하는 것을 특징으로 하는 제16항 내지 제28항 중 어느 한 항의 재활용 방법에 따라 재활용될 수 있는 도너 웨이퍼(10).
  57. 상기 항 중 어느 한 항에 있어서, 분리전에, 버퍼 구조(I)는 버퍼층(2) 및 추가층(4)을 포함하고, 추가층(4)은;
    - 임의의 결점을 포함하기에 충분한 두께; 및/또는
    - 기판(1)의 것과 상이한 표면 격자 파라미터;를 갖고,
    보호층(3)은
    - 버퍼층(2)내에서, 또는
    - 버퍼층(2) 및 추가층(4)의 사이에서, 또는
    - 추가층(4)내에 위치하는 것을 특징으로 하는 도너 웨이퍼(10).
  58. 보호층이 버퍼구조(I) 위에 놓이는 것을 특징으로 하는 제16항 내지 제28항 중 어느 한 항에 따른 재활용 방법에 따르는 도너 웨이퍼(10).
  59. 제56항 내지 제58항 중 어느 한 항에 있어서, 적어도 하나의 유용한 층을 포함하기 위해 버퍼구조(I)상의 덧층(5)을 추가로 포함하는 것을 특징으로 하는 도너 웨이퍼(10).
  60. 제56항 내지 제59항 중 어느 한 항에 있어서, 보호층(3)은 이의 하부층에 의해서 탄성적으로 변형되는 것을 특징으로 하는 도너 웨이퍼(10).
  61. 제56항 내지 제60항 중 어느 한 항에 있어서, 상기 보호층(3)은 도핑되는 것을 특징으로 하는 도너 웨이퍼(10).
  62. 제56항 내지 제61항 중 어느 한 항에 있어서, 상기 보호층(3)은 다공성 재료로 제조되는 것을 특징으로 하는 도너 웨이퍼(10).
KR1020057003367A 2002-08-26 2003-08-26 버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 재활용하는 방법 Expired - Lifetime KR100931421B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0210587A FR2843826B1 (fr) 2002-08-26 2002-08-26 Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
FR02/10587 2002-08-26
US43192802P 2002-12-09 2002-12-09
US60/431,928 2002-12-09
PCT/IB2003/004143 WO2004019404A2 (en) 2002-08-26 2003-08-26 Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom

Publications (2)

Publication Number Publication Date
KR20050069988A true KR20050069988A (ko) 2005-07-05
KR100931421B1 KR100931421B1 (ko) 2009-12-11

Family

ID=31947972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003367A Expired - Lifetime KR100931421B1 (ko) 2002-08-26 2003-08-26 버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 재활용하는 방법

Country Status (4)

Country Link
EP (1) EP1532677B1 (ko)
KR (1) KR100931421B1 (ko)
CN (1) CN100547760C (ko)
WO (1) WO2004019404A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140065167A (ko) * 2012-11-21 2014-05-29 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판
KR20140076718A (ko) * 2012-12-13 2014-06-23 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판
KR20140137795A (ko) * 2013-05-24 2014-12-03 엘지이노텍 주식회사 에피택셜 웨이퍼
KR20200090812A (ko) * 2017-12-05 2020-07-29 소이텍 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
WO2002015244A2 (en) 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
DE602004011353T2 (de) 2004-10-19 2008-05-15 S.O.I. Tec Silicon On Insulator Technologies S.A. Verfahren zur Herstellung einer verspannten Silizium-Schicht auf einem Substrat und Zwischenprodukt
ATE420461T1 (de) * 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
JP2007019323A (ja) * 2005-07-08 2007-01-25 Shin Etsu Handotai Co Ltd ボンドウエーハの再生方法及びボンドウエーハ並びにｓｓｏｉウエーハの製造方法
JP5619901B2 (ja) * 2009-09-10 2014-11-05 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン エピタキシャルリフトオフを用いたフレキシブル光起電力デバイスの製造方法、およびエピタキシャル成長に用いる成長用基板の完全性を保持する方法
CN102832223B (zh) * 2012-09-06 2015-07-08 豪威科技(上海)有限公司 晶圆减薄方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
CA2327421A1 (en) * 1998-04-10 1999-10-21 Jeffrey T. Borenstein Silicon-germanium etch stop layer system
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US6375738B1 (en) * 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
EP1212787B1 (en) * 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140065167A (ko) * 2012-11-21 2014-05-29 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판
KR20140076718A (ko) * 2012-12-13 2014-06-23 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판
KR20140137795A (ko) * 2013-05-24 2014-12-03 엘지이노텍 주식회사 에피택셜 웨이퍼
KR20200090812A (ko) * 2017-12-05 2020-07-29 소이텍 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용

Also Published As

Publication number Publication date
WO2004019404A2 (en) 2004-03-04
WO2004019404A3 (en) 2004-08-12
CN1685496A (zh) 2005-10-19
CN100547760C (zh) 2009-10-07
EP1532677B1 (en) 2011-08-03
EP1532677A2 (en) 2005-05-25
KR100931421B1 (ko) 2009-12-11

Similar Documents

Publication Publication Date Title
KR100931421B1 (ko) 버퍼층을 포함하는 웨이퍼를 그것으로부터 박막층을 분리한 후에 재활용하는 방법
EP1588416B1 (en) Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
KR100796832B1 (ko) 완충층을 포함하는 웨이퍼로부터 박층의 이송
JP4197651B2 (ja) 歪みＳｉ系層を製作する方法
JP4602474B2 (ja) 歪み半導体材料から成る層の転移方法
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
US7001826B2 (en) Wafer with a relaxed useful layer and method of forming the wafer
US20060091400A1 (en) Composite structure with high heat dissipation
KR100854856B1 (ko) 버퍼층을 포함하는 웨이퍼를 그것으로부터 층을 취한 후에기계적으로 재활용하는 방법
KR100874788B1 (ko) 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법
US7008857B2 (en) Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
JP4846363B2 (ja) 薄層除去後のバッファ層を有するウエハの再利用
KR20060056955A (ko) 고온 내응력성 피응력 ＳeＯＩ 구조체

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20050225

Patent event code: PA01051R01D

Comment text: International Patent Application

AMND Amendment
PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060330

Comment text: Request for Examination of Application

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070522

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071130

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20080626

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20071130

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20070522

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20080715

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20080626

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20090923

Appeal identifier: 2008101006906

Request date: 20080715

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20080715

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20080715

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20080219

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20070720

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20061226

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20060330

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20050318

Patent event code: PB09011R02I

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080905

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090325

Patent event code: PE09021S01D

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20090923

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20080818

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20091203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20091203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20121203

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20131202

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20201125

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20211124

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20240226

Termination category: Expiration of duration