[go: up one dir, main page]

CN1648876A - 闪速存储器的数据管理设备和方法 - Google Patents

闪速存储器的数据管理设备和方法 Download PDF

Info

Publication number
CN1648876A
CN1648876A CNA2005100024882A CN200510002488A CN1648876A CN 1648876 A CN1648876 A CN 1648876A CN A2005100024882 A CNA2005100024882 A CN A2005100024882A CN 200510002488 A CN200510002488 A CN 200510002488A CN 1648876 A CN1648876 A CN 1648876A
Authority
CN
China
Prior art keywords
flash memory
block
data
data management
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100024882A
Other languages
English (en)
Other versions
CN100334565C (zh
Inventor
金辰赫
郑贤模
明星珠
郑宰旭
朴赞益
郑泰善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1648876A publication Critical patent/CN1648876A/zh
Application granted granted Critical
Publication of CN100334565C publication Critical patent/CN100334565C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L59/00—Thermal insulation in general
    • F16L59/02—Shape or form of insulating materials, with or without coverings integral with the insulating materials
    • F16L59/029—Shape or form of insulating materials, with or without coverings integral with the insulating materials layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/046—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of foam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/065—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of foam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/18—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by features of a layer of foamed material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/02—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising animal or vegetable substances, e.g. cork, bamboo, starch
    • B32B9/025—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising animal or vegetable substances, e.g. cork, bamboo, starch comprising leather
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2266/00—Composition of foam
    • B32B2266/02—Organic
    • B32B2266/0214—Materials belonging to B32B27/00
    • B32B2266/0278—Polyurethane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/304—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2607/00—Walls, panels

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Memory System (AREA)

Abstract

一种用于使用一个或多个闪速存储器的系统的数据管理设备和方法，其可以使用依靠该系统如何管理存储在每个闪速存储器中的数据的不同的方法来处理在每个闪速存储器中的缺陷块。该数据管理设备包括：装置驱动器，其控制一个或多个闪速存储器的操作；和控制器，其将存储在闪速存储器之一的缺陷块中的数据传递到在闪速存储器中的预定块。

Description

闪速存储器的数据管理设备和方法
                          技术领域
本发明涉及一种用于闪速存储器的数据管理设备和方法，更具体地讲，涉及这样一种用于闪速存储器的数据管理设备和方法，其可以通过考虑系统如何处理存储在每个闪速存储器中的数据来处理在使用至少一个闪速存储器的系统中的每个闪速存储器中的缺陷块。
                          背景技术
通常，家用电器、通信装置、和嵌入式系统，如机顶盒，使用非易失性存储器作为用于存储和处理数据的存储装置。
闪速存储器是一种非易失性类型的存储器，在其中数据可以被电擦除和重写。因为闪速存储器比基于磁盘存储器的存储介质消耗较低功率，如硬盘一样可访问，并且具有紧凑尺寸，所以其适合于便携式装置。
由于闪速存储器的硬件特性，记录在闪速存储器上的数据在数据被重写在闪速存储上之前应该被擦除。
以其数据被记录在闪速存储器上的单元可与以其数据从闪速存储被擦除的单元不同，这可导致闪速存储器的性能的恶化。
为了防止闪速存储器的性能由于这个原因而恶化，逻辑地址和物理地址已经被建议。逻辑地址是当通过程序的使用来对闪速存储器执行数据操作时由用户指定的虚地址。相比，物理地址是当对闪速存储器执行数据操作时参考的实地址。
闪速存储器通常分为小块闪速存储器或大块闪速存储器。在小块闪速存储器中，逻辑操作单元等于物理操作单元，而在大块闪速存储器中，逻辑操作单元小于物理操作单元。
换言之，假设闪速存储器的逻辑操作单元和物理操作单元被分别称作为扇区和页，小块闪速存储器的扇区和页是一致的，但是大块闪速存储器的页比大块闪速存储器的扇区大预定数倍。
数据仅仅可以从闪速存储器被擦除有限次数。如果数据从多个闪速存储器的块的一些被擦除大于数据可以从闪速存储器被擦除的最大次数，或如果从其数据被擦除几乎等于最大次数的闪速存储器的块的一些由于某原因而易损坏，则相应块可变得有缺陷。
闪速存储器的缺陷块分类为：初始缺陷块，其是在闪速存储器出厂之前检测的缺陷块；或运行缺陷块，其是由用户在对闪速存储器执行数据操作期间产生的缺陷块。
闪速存储器的所有块可以变得有缺陷，并且闪速存储器的缺陷块相当地影响闪速存储器的性能。因此，有效地处理闪速存储器的缺陷块的各种方法已经被开发。
图1是示出通常闪速存储器的结构的示意图。参考图1，通常闪速存储器包括：缺陷块管理区域10，在其中通常闪速存储器的缺陷块被处理；和数据区域20，在其中数据计算被执行。
具体地，缺陷块管理区域10包括：缺陷块信息区域11，其包括关于通常闪速存储器的缺陷块的映射信息；和备用区域12，其提供分别地替换通常闪速存储器的缺陷块的替换块。
这里，关于通常闪速存储器的缺陷块的映射信息被实现为分别将通常闪速存储器的缺陷块与在备用区域12中的替换块映射的映射表。
现在将描述使用缺陷块管理区域10的传统数据管理方法。如图2所示，在操作S11中，确定是否存在通常闪速存储器的预定或当前块是初始缺陷块的指示。
在操作S12中，基于在操作S11中获得的确定结果来确定预定块是否是初始缺陷块。
在操作S13中，如果预定块是初始缺陷块，则通过参考映射表闪速存储器的预定块被正常块，具体地讲，在备用区域12中的替换块来替换。
因此，假设对预定块执行的数据操作可以对替换预定块的替换块执行。
在操作S14中，确定是否在闪速存储器中的所有块受到缺陷块确定。如果预定块不是最后一个，则在操作S15中重复被初始化，从而可以对预定块其后的块执行操作S11到操作S14。
如果当对通过操作S11到S14已经确定为非缺陷的闪速存储器的块执行数据操作时缺陷产生，则相应块被确定为运行缺陷块。
图3示出了用于处理通常闪速存储器的运行缺陷块的传统的数据管理方法。参考图3，在操作S21中，对预定或当前块执行数据操作。在操作S22中，确定对预定块的数据操作是否已经被成功地执行。
具体地，参考图4A，对闪速存储器的块21执行数据操作，然后确定对闪速存储器的块21的数据操作是否已经成功地执行。
如果确定数据操作不成功，则在操作S23中，预定块被确定有缺陷并且然后通过映射表被注册。
在操作S24中，预定块与在备用区域12中的替换块映射。在操作S25中，对替换块执行假设对预定块执行的数据操作。
具体地，参考图4B，存储在数据区域20中的块21中的数据被传递到在备用区域12中的块12a中。
然后，通过参考指定数据区域20中的块21由备用区域12中的块12a替换的映射表，对备用区域12中的块12a执行假设对数据区域20中的块21执行的数据操作。
例如，如果当在数据区域20中的块21上写数据时缺陷产生，则已经被写在块21上的数据的一部分被从块21传递到备用区域12中的块12a。
另外，当再次对块21执行数据操作时，通过参考映射表剩余的数据被写在备用区域12中的块12a上。
其后，在操作S26中，确定数据操作是否完成。除非数据操作完成，否则操作S21到S25被重复地执行。
然而，以上闪速存储器的传统数据管理方法可以仅仅应用到单一闪速存储器，并且因此不适合使用多个闪速存储器的系统。
                          发明内容
本发明提供了一种闪速存储器的数据管理设备和方法，其可以有效地处理在使用一个或多个闪速存储器的系统中的每个闪速存储器中的缺陷块。
在察看以下说明、附图和所附权利要求后，本发明的上述目的和其它目的、特定和优点对本领域技术人员将是清楚的。
根据本发明的示例性实施例，提供了一种数据管理设备，包括：装置驱动器，用于控制一个或多个闪速存储器的操作；和控制器，用于将存储在闪速存储器之一(称作为第一闪速存储器)的缺陷块中的数据传递到在第一闪速存储器中的预定块。
当以多通道方式来执行数据操作时，控制器可以将存储在具有与第一闪速存储器的缺陷块相同偏移值的其它闪速存储器(称作第二闪速存储器)的块中的数据传递到每个闪速存储器的预定块。
当以交叉存取方式来执行数据操作时，控制器可以通过将具有相同偏移值的闪速存储器的块组合一起来产生上块。
控制器可以使用第一闪速存储器的预定块来替换第一闪速存储器的缺陷块，以然后使得预定块被包括在上块中。
根据本发明的另一示例性实施例，提供了一种闪速存储器的数据管理方法，包括：识别在一个或多个闪速存储器(称作第一闪速存储器)中产生的缺陷块；和将存储在缺陷块中的数据传递到在第一闪速存储器中的预定块。
当对预定块执行数据操作时，识别操作可以包括根据对第一闪速存储器的预定块的数据操作是否已经成功执行来识别第一闪速存储器的块为缺陷块。
当以多通道方式来执行数据操作时，传递操作可以包括将存储在具有与第一闪速存储器的缺陷块相同的偏移值的另一个闪速存储器(称作第二闪速存储器)的块中的数据传递到每个闪速存储器的预定块。
当以交叉存取方式来执行数据操作时，传递操作可以包括通过将具有相同偏移值的闪速存储器的块组合一起来产生上块。
此外，传递操作可以包括使用第一闪速存储器的非缺陷块来替换第一闪速存储器的缺陷块；和使得预定块被包括在上块中。
                          附图说明
通过结合附图来详细地描述其示例性实施例，本发明的以上和其它特定和优点将变得更加清楚，其中：
图1是通常闪速存储器的示意图；
图2是处理在闪速存储器中的初始缺陷块的传统数据管理方法的流程图；
图3是处理在闪速存储器中的运行缺陷块的传统数据管理方法的流程图；
图4A是示出对通常闪速存储器执行的数据操作的图；
图4B是示出将存储在通常闪速存储器的数据区域中的运行缺陷块中的数据传递到在通常闪速存储器的备用区域中的替换块的方法的图；
图5A是使用至少一个闪速存储器的通常多通道系统的方框图；
图5B是示出在图5A的通常多通道系统中执行的通常数据操作的图；
图6A是使用一个或多个闪速存储器的通常交叉存取系统的方框图；
图6B是示出在图6A的通常交叉存取系统中执行的通常数据操作的图；
图7是根据本发明示例性实施例的闪速存储器的数据管理设备的方框图；
图8是示出根据本发明示例性实施例在使用一个或多个闪速存储器的多通道系统中执行的数据操作的图；
图9是示出根据本发明示例性实施例在使用一个或多个闪速存储器的交叉存取系统中执行的数据操作的图；
图10是示出图9的虚块管理区域的图；
图11是示出对图9的上块执行的数据操作的图；
图12是根据本发明示例性实施例的闪速存储器的数据管理方法的流程图；
图13是根据本发明示例性实施例的处理闪速存储器的初始缺陷块的方法的图；
图14A和14B是示出分别将闪速存储器中的缺陷块与在闪速存储器的备用区域中的替换块映射的映射表的图；
图15是根据本发明示例性实施例处理在多通道系统中一个或多个闪速存储器的运行缺陷块的方法的流程图；
图16是示出将存储在多通道系统中一个或多个闪速存储器中的运行缺陷块的数据传递到在相应闪速存储器的备用区域中的块的方法的图；
图17是根据本发明示例性实施例处理在交叉存取系统中一个或多个闪速存储器中的运行缺陷块的方法的流程图；
图18是示出根据本发明示例性实施例在使用一个或多个闪速存储器的交叉存取系统中执行的数据操作的图；和
图19是示出将存储在交叉存取系统中的一个或多个闪速存储器中的运行缺陷块中的数据传递到在相应闪速存储器的备用区域中的块的方法的图。
                        具体实施方式
通过参考以下详细的优选实施例的描述和附图，本发明的优点和特点以及实现其的方法可以被更加容易地理解。然而，本发明可以以许多不同形式来被实现，并且不应该被解释受到于此阐述的实施例的限制。另外，提供这些实施例，从而本公开将是清楚和完整的，并且将全面地将本发明的概念传达到本领域技术人员，并且本发明将仅仅由所附权利要求限定。在整个说明书中，相同的标号始终表示相同部件。
现在将参考附图来更加完全地描述本发明，其中，示出了本发明的示例性实施例。
近来，通过采用多通道或交叉存取(interleaved)方法，使用一个或多个闪速存储器的系统的性能已经被改进。
在多通道方法中，闪速存储器互相共享控制线，因此数据可以同时并行地被写在闪速存储器上。
具体地，参考图5A，两个闪速存储器111和112和控制闪速存储器111和112的装置驱动器113共享控制线114。闪速存储器111和112使用不同的数据线，即，闪速存储器111和112分别使用数据线115和116。
由此，通过使得m个闪速存储器彼此共享m×n总线，多通道方法实现m个每个由n比特(其中，m和n是整数)组成的闪速存储器被操作就像仅仅存在一个闪速存储器一样。
参考示出图5A的通常多通道系统的操作的图5B，因为闪速存储器111和112彼此共享控制线114，所以包括数据计算命令和在其数据操作被执行的地址的控制信号被同时发送(117)到闪速存储器111和112。
由于闪速存储器111和112分别使用数据线115和116，所以数据可以被分别同时装载(118)到闪速存储器111和112中，并且可以同时对闪速存储器111和112执行(119)数据操作。
通过相加分别装载在闪速存储器111和112中的数据来获得假设记录在由闪速存储器111和112组成的整个闪速存储器单元中的全部数据。
在交叉存取方式中，多个闪速存储器彼此共享数据线。具体地，在执行多个写操作的情况下，数据被装载在第一闪速存储器中，然后在将数据装载到第一闪速存储器以后，其它数据被装载在第二闪速存储器中。
参考示出使用一个或多个闪速存储器的通常交叉存取系统的图6A，两个闪速存储器121和122和控制两个闪速存储器121和122的装置驱动器123彼此共享数据线124。闪速存储器121和122使用单独的控制线，即闪速存储器121和122分别使用控制线125和126。
参考示出图6A的通常交叉存取系统的操作的图6B，包括数据计算命令和在其第一数据操作被执行的地址的控制信号被发送(127a)到如第一闪速存储器，数据被装载(128a)在第一闪速存储器中，并且对第一闪速存储器执行(129a)第一数据操作。当对第一闪速存储器执行(129a)第一数据操作时，包括数据计算命令和在其第二数据操作被执行的地址的另一个控制信号被发送(127b)到如第二闪速存储器，另一个数据被装载(128b)在第二闪速存储器中，并且对第二闪速存储器执行(129b)第二数据操作。
现在将参考图7来更加完全地描述根据本发明示例性实施例的数据管理设备。该数据管理设备可以保证存储在多个闪速存储器中的数据的稳定性，并且可以有效地处理在每个闪速存储器中的缺陷块。参考图7，该数据管理设备包括：多个闪速存储器即闪速存储器210、220和230；装置驱动器300，其控制闪速存储器210、220和230中的每个的操作；和控制器400，将存储在闪速存储器210、220和230中的任何一个的缺陷块中的数据传递到在相应闪速存储器中的非缺陷块。
现在将通过采用使用一个或多个闪速存储器的多通道系统和使用一个或多个闪速存储器的交叉存取系统的例子来描述根据本发明示例性实施例的数据管理设备。
参考图8，闪速存储器510和520分别包括虚块管理区域511和521、备用区域512和522、和数据区域513和523。虚块管理区域511和521中的每个包括在相应闪速存储器中的缺陷块的映射信息。备用区域512和522中的每个包括存储在在相应闪速存储器中的缺陷块中的数据分别传递到其的替换块。在数据区域513和523中的每个中，执行预定数据操作。
在多通道方法中，可以对闪速存储器510和520并行地执行数据操作。因此，如果数据存在于闪速存储器510的块513a中，则数据还存在于具有与块513a相同的偏移值的闪速存储器520的块523a中。
如果在闪速存储器510和520之一(以下，称作第一闪速存储器)的块中产生缺陷，则图7的数据管理设备的控制器400将存储在第一闪速存储器的缺陷块中的数据传递到在第一闪速存储器的备用区域(512或522)中的块。
其后，控制器400还将存储在具有与第一闪速存储器的缺陷块相同的偏移值的其它闪速存储器(以下，称作第二闪速存储器)的块中的数据传递到在第二闪速存储器的备用区域中的块。
这是因为由于多通道方法的特性，存储在第一闪速存储器的缺陷块中的数据通过不利地影响存储在具有与第一闪速存储器的缺陷块相同偏移值的第二闪速存储器的块中的数据可导致数据丢失。
另外，闪速存储器510和520分别包括虚块管理区域511和521、备用区域512和522、和数据区域513和523。虚块管理区域511和521的每个包括关于在相应闪速存储器中的缺陷块的映射信息。备用区域512和522中的每个包括存储在相应闪速存储器中的缺陷块中的数据分别传递到其的替换块。在数据区域513和523的每个中执行预定数据操作。
此外，如图9所示，控制器400通过将具有相同偏移值的闪速存储器510的块510a和闪速存储器520的块520a组合一起来形成上块530。
于此，如图10所示，虚块管理区域511和521分别包括上块管理区域511a和521a、和缺陷块管理区域511b和521b。上块管理区域511a和521a中的每个包括关于上块530的信息。缺陷块管理区域511b和521b中的每个包括分别将在相应闪速存储器的数据区域中的缺陷块与在相应闪速存储器的备用区域中的非缺陷块映射的映射表。
因此，如图11所示，控制器400通过参考关于存储在上块管理区域511a和521a中的每个中的上块530的信息来对上块530执行假设顺序地对闪速存储器510的块510a和闪速存储器520的块520a执行的数据操作。很明显，对上块530执行数据操作要比对闪速存储器510的块510a和然后对闪速存储器520的块520a执行数据操作要方便。
在这种情况下，根据交叉存取方式，如果在闪速存储器510和520之一(以下，称作第一闪速存储器)的块中产生缺陷，则存储在第一闪速存储器的缺陷块中的数据被传递到在第一闪速存储器的备用区域(512或522)中的非缺陷块。
然后，通过将在第一闪速存储器的备用区域中非缺陷块和其它闪速存储器(以下，称作第二闪速存储器)的预定块组合来产生上块。
如上所述，关于在第一闪速存储器的备用区域中的非缺陷块和与在第一闪速存储器的备用区域中的非缺陷块一起形成上块的第二闪速存储器的预定块的信息被存储在上块管理区域511a和521a的每个中。
因此，可以通过参考存储在上块管理区域511a和521a的每个中的信息来对包括在第一闪速存储器的备用区域中的非缺陷块和第二闪速存储器的预定块的上块执行假设对包括第一闪速存储器的缺陷块和第二闪速存储器的预定块的上块执行的数据操作。
将更加完全地描述根据本发明示例性实施例的使用一个或多个闪速存储器的系统的数据管理方法。
参考图12，在操作S110中，确定在系统中的闪速存储器的每个是否具有初始缺陷块。
于此，初始缺陷块是在闪速存储器出厂之前检测出的缺陷块。在操作S120中，通过识别在系统中的闪速存储器的每个中的初始缺陷块来产生映射表。
该映射表将在系统中的闪速存储器中的初始缺陷块与在各个闪速存储器的备用区域中非缺陷块匹配，并且被存储在每个闪速存储器中的虚块管理区域，从而可以对在相应闪速存储器的备用区域中的非缺陷块执行假设对相应闪速存储器的初始缺陷块执行的数据操作。
参考图13，标号631和632表示在数据区域630中产生的初始缺陷块。
具体地，初始缺陷块631和632被分别与备用区域620的非缺陷块621和622映射，从而可以对非缺陷块621和622而非初始缺陷块631和632来执行数据操作。
分别将初始缺陷块631和632与非缺陷块621和622映射的映射表被存储在虚块管理区域610中。
如图14A所示，映射表可以分别将非缺陷块621和622的地址与初始缺陷块631和632的地址匹配。另外，如图14B所示，映射表可以分别将分配到非缺陷块621和622的偏移值与初始缺陷块631和632的地址匹配。
在操作S130，用户发布用于对闪速存储器之一(以下，称作第一闪速存储器)的预定或当前块执行数据操作的请求。在操作S140，通过确定预定块是否被包括在映射表中来确定预定块是否是初始缺陷块。
在操作S150，如果确定预定块是初始缺陷块，则对在第一闪速存储器的备用区域中的非缺陷块而非对预定块来执行数据操作。
在操作S160，如果确定预定块是非缺陷块，则对预定块执行数据操作。在操作S170，确定在对预定块执行数据操作的处理中在预定块中是否产生缺陷。
如果当对预定块执行数据操作时在预定块中产生缺陷，则在操作S180，预定块被确定为运行缺陷块。
在操作S190，使用映射表来注册预定块，从而其可以与在第一闪速存储器的备用区域中的非缺陷块匹配。
在操作S200，存储在预定块中的数据被传递到第一闪速存储器的备用区域中的非缺陷块。在操作S210，对在第一闪速存储器的备用区域中的非缺陷块而非预定块来执行数据操作。
如果该系统是交叉存取系统，则对包括在第一闪速存储器的备用区域中的非缺陷块和在具有与在第一闪速存储器的备用区域中的非缺陷块相同偏移值的其它闪速存储器中的块的上块执行数据操作。
现在将更加详细地描述将存储在系统的每个闪速存储器中的缺陷块中的数据传递到在相应闪速存储器的备用区域中的非缺陷块的方法。
参考图15，在操作S311，存储在闪速存储器之一(以下，称作第一闪速存储器)中的缺陷块中的数据被传递到在第一闪速存储器的备用区域中的非缺陷块。
在操作S312，存储在具有与第一闪速存储器中的缺陷块相同偏移值的其它闪速存储器(以下，称作第二闪速存储器)的块中的数据也被传递到第二闪速存储器的备用区域中的非缺陷块。
具体地，参考图16，闪速存储器710和720分别包括数据区域713和723。当在闪速存储器710中的块713a中产生缺陷时，存储在缺陷块713a中的数据被传递到在闪速存储器710的备用区域712中的非缺陷块712a。
将缺陷块713a与在备用区域712中的非缺陷块712a匹配的映射表被存储在虚块管理区域711中。
给定在多通道系统中，并行地执行数据操作，存储在具有与闪速存储器710的缺陷块713a相同偏移值的闪速存储器720的块723a中的数据也被传递到闪速存储器720的备用区域722中的块722a。
此外，将在数据区域723中的块723a与在备用区域722中的块722a匹配的映射表被存储在虚块管理区域721中。
另外，参考图17，在操作S321，存储在闪速存储器之一(以下，称作第一闪速存储器)中的缺陷块中的数据被传递到在第一闪速存储器的备用区域中的非缺陷块。
在操作S322，通过将在第一闪速存储器的备用区域中的非缺陷块与具有与第一闪速存储器的缺陷块相同偏移值的其它闪速存储器(以下，称作第二闪速存储器)的块组合而产生上块。
具体地，参考图18，闪速存储器810和820没有缺陷块。具有相同偏移值的闪速存储器810和820的块813a和823a被集成为上块830。关于上块830的信息被存储在闪速存储器810和820的虚块管理区域811和821中。
参考图19，如果在闪速存储器810的块813a中产生缺陷，则存储在块813a中的数据被传递到在闪速存储器810的备用区域812中的非缺陷块812a。
由此，在闪速存储器810的备用区域812中的非缺陷块812a和闪速存储器820的块823a被集成为上块830。
关于上块的信息被存储在闪速存储器810和820的虚块管理区域811和821中。
虽然已经参考示出的实施例和附图描述了闪速存储器的数据管理设备和方法，但是应该理解为：上述实施例仅仅是以示出为目的，并且不应该被解释为本发明的限制，并且落入权利要求的范围内的所有的变化和等同物被意图包括其中。
如上所述，根据本发明的数据管理设备和方法具有以下优点。
首先，可以有效地防止使用一个或多个闪速存储器系统的性能由于其中缺陷块导致的恶化。
其次，可以通过使用各种当处理在每个闪速存储器中的缺陷块时依靠系统如何管理存储在每个闪速存储器中的数据的方法来提供一种具有最佳数据管理方法的系统。

Claims (20)

1、一种数据管理设备，包括：
装置驱动器，用于控制至少一个闪速存储器；和
控制器，用于将存储在至少一个闪速存储器之一的缺陷块中的数据传递到所述的一个闪速存储器的预定的不同的块。
2、如权利要求1所述的数据管理设备，其中，以多通道方式来执行数据传递。
3、如权利要求1所述的数据管理设备，其中，存在至少第一和第二闪速存储器，其中，所述的一个闪速存储器是第一闪速存储器；并且其中，所述的控制器将存储在具有与第一闪速存储器的缺陷块相同偏移值的第二闪速存储器的块中的数据传递到所述的第二闪速存储器的预定块。
4、如权利要求1所述的数据管理设备，其中，以交叉存取方式来传递数据。
5、如权利要求1所述的数据管理设备，其中，存在多个闪速存储器，并且其中，所述的控制器通过将具有相同偏移值的闪速存储器的块组合一起来产生上块。
6、如权利要求5所述的数据管理设备，其中，控制器使用一个闪速存储器的预定块来替换一个闪速存储器的缺陷块，并且然后使得预定块被包括在上块中。
7、一种闪速存储器的数据管理方法，包括：
识别在至少一个闪速存储器中已经产生的缺陷块；和
将存储在缺陷块中的数据传递到在第一闪速存储器中的预定块。
8、如权利要求5所述的数据管理方法，其中，当对预定块执行数据操作时，根据对第一闪速存储器的预定块的数据操作是否已经成功执行来识别第一闪速存储器的块为缺陷块。
9、如权利要求8所述的数据管理方法，其中，以多通道方式来执行数据传递。
10、如权利要求9所述的数据管理方法，其中，存在第二闪速存储器，并且其中，数据被从具有与第一闪速存储器的缺陷块相同的偏移值的第二闪速存储器的块传递到所述第二闪速存储器的预定块。
11、如权利要求8所述的数据管理方法，其中，数据以交叉存取方式被传递，并且其中，通过将具有相同偏移值的闪速存储器的块组合一起来产生上块。
12、如权利要求11所述的数据管理方法，其中，数据通过以下步骤被传递：
使用第一闪速存储器的非缺陷块来替换第一闪速存储器的缺陷块；和
使得预定块被包括在上块中。
13、一种数据管理设备，包括：第一和第二闪速存储器，每个具有多个存储块；控制器，用于将存储在所述的第一闪速存储器的缺陷存储块中的数据传递到所述的第一闪速存储器的预定的不同存储块，并且用于将存储在所述的第二闪速存储器的存储块中的数据传递到所述的第二闪速存储器的预定的不同存储块。
14、如权利要求13所述的数据管理设备，其中，所述的第二闪速存储器的存储块不是缺陷的。
15、如权利要求13所述的数据管理设备，其中，所述的控制器确定所述的第一和第二闪速存储器的每个存储块是否是缺陷的。
16、如权利要求15所述的数据管理设备，其中，所述的控制器确定每个存储块是否包含运行缺陷。
17、如权利要求15所述的数据管理设备，其中，所述的控制器确定每个存储块是否包含初始缺陷。
18、如权利要求15所述的数据管理设备，其中，所述的控制器对所述的第一和第二闪速存储器的预定的不同存储块的至少一个来执行数据操作。
19、如权利要求15所述的数据管理设备，其中，数据以交叉存取方式被传递。
20、如权利要求15所述的数据管理设备，其中，数据以多通道方式被传递。
CNB2005100024882A 2004-01-27 2005-01-25 闪速存储器的数据管理设备和方法 Expired - Lifetime CN100334565C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR5020/2004 2004-01-27
KR1020040005020A KR100608592B1 (ko) 2004-01-27 2004-01-27 플래시 메모리의 데이터 관리 장치 및 방법
KR5020/04 2004-01-27

Publications (2)

Publication Number Publication Date
CN1648876A true CN1648876A (zh) 2005-08-03
CN100334565C CN100334565C (zh) 2007-08-29

Family

ID=34698961

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100024882A Expired - Lifetime CN100334565C (zh) 2004-01-27 2005-01-25 闪速存储器的数据管理设备和方法

Country Status (6)

Country Link
US (1) US7454670B2 (zh)
EP (1) EP1564755B1 (zh)
JP (1) JP4704759B2 (zh)
KR (1) KR100608592B1 (zh)
CN (1) CN100334565C (zh)
DE (1) DE602005022512D1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8621294B2 (en) 2007-02-26 2013-12-31 Micron Technology, Inc. Apparatus, methods, and system of NAND defect management
CN107025177A (zh) * 2016-02-01 2017-08-08 爱思开海力士有限公司 存储器系统及其操作方法
CN108536390A (zh) * 2017-03-03 2018-09-14 慧荣科技股份有限公司 数据储存装置及其区块释放方法

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259988B2 (en) * 2005-10-06 2007-08-21 Phison Electronics Corp. Method for managing memory blocks in flash memory
KR100675015B1 (ko) * 2006-02-24 2007-01-29 삼성전자주식회사 스캔 기능 및 컬럼 리던던시를 포함하는 내장형 메모리장치, 리던던시 리페어 및 스캔 방법
CN100583301C (zh) * 2006-04-29 2010-01-20 宇瞻科技股份有限公司 记忆体动态管理方法
KR100844988B1 (ko) * 2006-09-07 2008-07-08 주식회사 스타칩 메모리 고속복사 장치 및 방법
KR101342074B1 (ko) * 2006-10-25 2013-12-18 삼성전자 주식회사 컴퓨터시스템 및 그 제어방법
US7793175B1 (en) * 2007-01-10 2010-09-07 Marvell International Ltd. Automated scan testing of DDR SDRAM
WO2008087082A1 (en) * 2007-01-15 2008-07-24 Thomson Licensing Method and apparatus for recording data into a matrix of memory devices
US7996710B2 (en) * 2007-04-25 2011-08-09 Hewlett-Packard Development Company, L.P. Defect management for a semiconductor memory system
KR101091844B1 (ko) * 2007-05-17 2011-12-12 삼성전자주식회사 고속으로 배드 블록을 검색하는 플래시 메모리 시스템 및그것의 배드 블록 관리 방법
US7916540B2 (en) * 2007-05-17 2011-03-29 Samsung Electronics Co., Ltd. Non-volatile memory devices and systems including bad blocks address re-mapped and methods of operating the same
US20090013148A1 (en) * 2007-07-03 2009-01-08 Micron Technology, Inc. Block addressing for parallel memory arrays
US8365040B2 (en) 2007-09-20 2013-01-29 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8341335B2 (en) 2007-12-05 2012-12-25 Densbits Technologies Ltd. Flash memory apparatus with a heating system for temporarily retired memory portions
US8359516B2 (en) 2007-12-12 2013-01-22 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
TW200931425A (en) * 2008-01-11 2009-07-16 Phison Electronics Corp Method for managing flash memory blocks and controller using the same
CN101533663B (zh) * 2008-03-11 2014-07-16 深圳市朗科科技股份有限公司 提高闪存介质数据存取速度的方法
US8972472B2 (en) 2008-03-25 2015-03-03 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
TWI385667B (zh) * 2008-06-26 2013-02-11 Phison Electronics Corp 用於快閃記憶體的資料管理方法、儲存系統與控制器
US8095765B2 (en) 2009-03-04 2012-01-10 Micron Technology, Inc. Memory block management
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) * 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US8510639B2 (en) 2010-07-01 2013-08-13 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8868852B2 (en) * 2010-07-07 2014-10-21 Marvell World Trade Ltd. Interface management control systems and methods for non-volatile semiconductor memory
US9135168B2 (en) 2010-07-07 2015-09-15 Marvell World Trade Ltd. Apparatus and method for generating descriptors to reaccess a non-volatile semiconductor memory of a storage drive due to an error
US9141538B2 (en) * 2010-07-07 2015-09-22 Marvell World Trade Ltd. Apparatus and method for generating descriptors to transfer data to and from non-volatile semiconductor memory of a storage drive
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
TWI435216B (zh) 2010-09-27 2014-04-21 Silicon Motion Inc 用來進行超區塊管理之方法以及記憶裝置及控制器
KR20120039985A (ko) 2010-10-18 2012-04-26 삼성전자주식회사 기록매체에 대한 리드 또는 라이트 처리 방법, 파라미터 조정 방법, 이를 적용한 저장 장치, 컴퓨터 시스템 및 저장매체
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
JP2012173778A (ja) * 2011-02-17 2012-09-10 Sony Corp 管理装置、および管理方法
JP5541194B2 (ja) 2011-02-23 2014-07-09 株式会社デンソー フラッシュメモリに対してデータの読み出しおよび書き込みを行う制御装置
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US8990614B2 (en) * 2013-03-14 2015-03-24 Apple Inc. Performance of a system having non-volatile memory
US8902532B2 (en) 2013-03-20 2014-12-02 International Business Machines Corporation Write avoidance areas around bad blocks on a hard disk drive platter
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
JP6221762B2 (ja) * 2014-01-16 2017-11-01 富士通株式会社 記憶装置、記憶方法及び制御装置
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US9368152B1 (en) * 2014-11-25 2016-06-14 Seagate Technology Llc Flexible virtual defect padding
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
US10387281B2 (en) 2017-08-30 2019-08-20 Micron Technology, Inc. Flash memory block retirement policy

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0121800B1 (ko) * 1992-05-08 1997-11-22 사또오 후미오 메모리 카드장치
JPH0729392A (ja) 1993-06-24 1995-01-31 Toshiba Corp 不揮発性半導体メモリおよびそれを使用した半導体ディスク装置
US5907856A (en) * 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US5930815A (en) * 1995-07-31 1999-07-27 Lexar Media, Inc. Moving sequential sectors within a block of information in a flash memory mass storage architecture
US6728851B1 (en) * 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6081878A (en) * 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5930167A (en) * 1997-07-30 1999-07-27 Sandisk Corporation Multi-state non-volatile flash memory capable of being its own two state write cache
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
KR19990055972A (ko) 1997-12-29 1999-07-15 윤종용 블록 재할당 기능을 갖는 플래시 메모리 이용 보조기억장치 및 그 방법
US6397313B1 (en) * 1999-10-19 2002-05-28 Advanced Micro Devices, Inc. Redundant dual bank architecture for a simultaneous operation flash memory
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6772274B1 (en) * 2000-09-13 2004-08-03 Lexar Media, Inc. Flash memory system and method implementing LBA to PBA correlation within flash memory array
JP3574078B2 (ja) * 2001-03-16 2004-10-06 東京エレクトロンデバイス株式会社 記憶装置と記憶装置制御方法
JP4034947B2 (ja) * 2001-05-31 2008-01-16 株式会社ルネサステクノロジ 不揮発性記憶システム
EP1476873A4 (en) * 2002-02-22 2006-07-05 Lexar Media Inc MEMORY HOLDER WITH INTEGRATED LAMP LAMP
JP4196743B2 (ja) * 2003-06-12 2008-12-17 沖電気工業株式会社 半導体記憶装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8621294B2 (en) 2007-02-26 2013-12-31 Micron Technology, Inc. Apparatus, methods, and system of NAND defect management
US8892969B2 (en) 2007-02-26 2014-11-18 Micron Technology, Inc. Apparatus, methods, and system of NAND defect management
CN101622675B (zh) * 2007-02-26 2015-11-25 美光科技公司 Nand缺陷管理的设备、方法、系统
CN107025177A (zh) * 2016-02-01 2017-08-08 爱思开海力士有限公司 存储器系统及其操作方法
CN108536390A (zh) * 2017-03-03 2018-09-14 慧荣科技股份有限公司 数据储存装置及其区块释放方法
CN108536390B (zh) * 2017-03-03 2021-08-17 慧荣科技股份有限公司 数据储存装置及其区块释放方法

Also Published As

Publication number Publication date
US7454670B2 (en) 2008-11-18
KR100608592B1 (ko) 2006-08-03
EP1564755B1 (en) 2010-07-28
KR20050077505A (ko) 2005-08-03
US20050162947A1 (en) 2005-07-28
CN100334565C (zh) 2007-08-29
JP4704759B2 (ja) 2011-06-22
EP1564755A2 (en) 2005-08-17
DE602005022512D1 (de) 2010-09-09
JP2005216293A (ja) 2005-08-11
EP1564755A3 (en) 2007-07-25

Similar Documents

Publication Publication Date Title
CN1648876A (zh) 闪速存储器的数据管理设备和方法
CN1256732C (zh) 快闪存储器及其控制方法
CN100346285C (zh) 处理器芯片与存储控制系统及方法
CN1306414C (zh) 闪速存储器和闪速存储器的映射控制设备和方法
CN1848069A (zh) 数据存储设备、重构控制设备、重构控制方法及存储介质
CN1696888A (zh) 记录介质、主机设备及数据处理方法
CN1516115A (zh) 非易失性半导体磁盘装置
CN1376980A (zh) 存储器
CN1606097A (zh) 闪速存储器控制装置、存储器管理方法、及存储器芯片
CN1652089A (zh) 重映射闪速存储器的方法
CN1701309A (zh) 非易失性存储系统中的损耗平衡
CN1591345A (zh) 存储系统
CN1538456A (zh) 闪存存取装置及方法
CN1881183A (zh) 信息处理装置、进程控制方法及其计算机程序
CN101046771A (zh) 使用闪存的存储系统及其平均读写方法和平均读写程序
CN101075930A (zh) 网络存储装置
CN1503142A (zh) 控制高速缓存的高速缓存系统和高速缓存控制装置
CN1848070A (zh) 数据存储设备、重构控制设备、重构控制方法与存储介质
CN1202774A (zh) 异步传输模式通信设备
CN1862475A (zh) 磁盘阵列缓存的管理方法
CN101075465A (zh) 信息记录介质的记录/再现方法
CN1509441A (zh) 外部连接设备、主设备及数据通信系统
CN101038572A (zh) 数据传送装置及数据传送系统
CN101069167A (zh) 存储卡控制器、存储卡驱动设备、以及计算机程序
CN1645516A (zh) 用于闪速存储器的数据恢复设备和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070829