[go: up one dir, main page]

CN1591817A - 隔离沟槽的结构及其制造方法 - Google Patents

隔离沟槽的结构及其制造方法 Download PDF

Info

Publication number
CN1591817A
CN1591817A CN200410055181.4A CN200410055181A CN1591817A CN 1591817 A CN1591817 A CN 1591817A CN 200410055181 A CN200410055181 A CN 200410055181A CN 1591817 A CN1591817 A CN 1591817A
Authority
CN
China
Prior art keywords
nitrogen
groove
isolated groove
containing liner
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200410055181.4A
Other languages
English (en)
Inventor
柯志欣
杨育佳
葛崇祜
李文钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1591817A publication Critical patent/CN1591817A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种半导体沟槽隔离结构含有一基底以及一沟槽形成其中。此沟槽中内衬有一含氮(nitrogen－containing)内衬层并以一介电材料填入其中。该含氮内衬层较佳与邻接沟槽的有源区上的组件(例如晶体管)接触。

Description

隔离沟槽的结构及其制造方法
技术领域
本发明是有关于一种半导体组件，且特别有关于一种以含氮内衬层来改善隔离结构的方法。
背景技术
对于集成电路，尤其是线宽0.25微米以下的集成电路，对作为与有源区隔绝的隔离技术而言，一般皆使用浅沟槽隔离(STI)制程。一现有的浅沟槽隔离结构如图1所示，其中一晶片100含有一基底110，其上有一隔离沟槽112形成于该基底110，该基底110一般是一硅基底。该隔离沟槽112一般是填入一介电材料，例如一氧化硅或其它氧化物，而将相邻的二个有源区116隔离之。
在形成隔离沟槽的过程中，隔离沟槽的侧壁114是可能因后续的制程步骤而发生氧化(oxidation)，其结果造成隔离沟槽硅基底的体积膨胀，因而引发相邻的二个有源区116上产生压缩应力(compressive stress)。造成压缩应力的原因为在一局限的空间内产生了体积膨胀。
为解决上述问题，许多于沟槽隔离结构中形成氮化物内衬层的方法已被提出。一般而言，这些方法是利用一氮化物内衬层以阻止或降低沟槽因后续充填介电材料，产生氧化并引发应力。例如美国专利号5447884 Fahey et al已描述了一浅隔离沟槽使用一薄氮化物内衬层；美国专利号6461937 Kim et al亦描述了形成一氮化硅层于沟槽隔离结构以解除应力；美国专利号6251746Hong et al叙述了于沟槽隔离区形成消除应力的氮化层；以及美国专利号6461937，6251746叙述了沉积氮化层于一典型的升温加热所形成的氧化硅层上。
当氮化物内衬层阻止了后续沟槽侧壁的氧化，其结果是降低了压缩应力。然而，一般形成的氮化物内衬层带有内应力；而且，由于此内应力而导致有源区于脆弱处形成缺陷(defects)甚或裂缝(cracks)，该脆弱处例如隔离沟槽顶部的一尖角处(sharp corners)。
此外，形成一氧化物内衬层于氮化物内衬层下面，以降低氮化物内衬层对于有源区的影响的诸多方法亦被提出，但使用了上述的氧化物内衬层却会有引发高热预算(thermal budget)的问题。
因此，业者需要一种隔离沟槽的改良方法，来阻止或降低此隔离沟槽侧壁的氧化效应。
发明内容
本发明的目的在于解决隔离沟槽的侧壁因后续的制程步骤而发生氧化(oxidation)，造成隔离沟槽硅基底的体积膨胀，引发相邻的二个有源区产生压缩应力(compressive stress)的问题。
本发明的另一目的在于解决因现有的氮化物内衬层本身带有内应力，而导致有源区易于脆弱处形成缺陷(defects)甚或裂缝(cracks)的问题。
为达上述目的，本发明提供一含氮内衬层的隔离沟槽结构，藉由一含氮内衬层及一介电材料填入该沟槽，以使该含氮内衬层以接触或近接(closeproximity)的方式于该邻接隔离沟槽的有源区上形成，辅以在隔离沟槽顶部及底部处提供一圆角(round corner)以解决隔离沟槽的尖角处(sharpcorners)由于应力而形成一脆弱点。
本发明亦提供一种隔离沟槽的制法，包括下列步骤：提供一基底包含有一沟槽，形成一含氮内衬层填入该含沟槽的基底，并形成一沟槽填充材料于该含氮内衬层上，且填满该沟槽。去除沟槽及周围以外的含氮内衬层。去除沟槽及周围以外的沟槽填充材料。最后，于邻接隔离沟槽的有源区上形成一晶体管。
本发明更提供另一种隔离沟槽的制法，包括下列步骤：应用一掩膜层以形成沟槽于基底中。形成一含氮内衬层填入该含沟槽的基底，并形成一沟槽填充材料于该含氮内衬层上，且填满该沟槽。去除沟槽以外的含氮内衬层及沟槽填充材料，且露出基底上表面。最后，于邻接隔离沟槽的有源区上形成一晶体管。
附图说明
图1为一现有的隔离沟槽剖面图。
图2a～图2m为用于本发明的第一实施例中，形成隔离沟槽制程的一系列剖面图。
图3a～图3g为用于本发明的第二实施例中，形成隔离沟槽制程的一系列剖面图。
图4a～图4d为用于本发明的第三实施例中，形成隔离沟槽制程的一系列剖面图。
符号说明：
晶片～100、200、300、400；基底～110、210、310、410；隔离沟渠～112；隔离沟渠的侧壁～114；有源区～116；硬掩膜层～212层；掩膜层～312层；氧化层～214；二氧化硅层～414；氮化层～216；掩膜图案～218；暴露的基底表面～219；隔离沟渠～220、314、412；含氮内衬层～222、316、416；沟渠填充材料～224、318、418；栅极电极～226、320、420；栅极介电层～228、322、422；源极～230、324、424；漏极～232、326、426；圆角径度～R；内层介电层(ILD)～234、328、428；金属联机～236、330、430。
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
第一实施例：
首先，请参阅图2a，提供一晶片200具有一基底210，其上形成一硬掩膜212。该基底210可以是一硅或玻璃基底，较佳为硅基底。
该硬掩膜212较佳形成方式，由下而上是由一氧化层214及一氮化层216所组成。该氧化层214较佳为例如一二氧化硅层(SiO2)以例如氧化加热法(thermal oxidation)或化学气相沉积法(CVD)形成，该CVD法是藉由一四乙氧基硅烷(TEOS)及O2当先驱物质(precursor)以进行沉积。而沉积于该氧化层214上的氮化层216较佳为一氮化硅层(Si3N4)，该氮化硅层(Si3N4)是以例如化学气相沉积法(CVD)，利用硅烷(silane)及氨气当作先驱物质以进行沉积，沉积温度介于约550℃至900℃之间。一图案掩膜218，例如一光阻层掩膜，是以微影的方式形成于该硬掩膜212层上，用以定义欲去除的硬掩膜部分。
接下来，请参阅图2b，以该光阻层图案为掩膜，将未覆盖光阻层的硬掩膜212层部分蚀刻去除，而形成一暴露的基底表面219，以备后续的隔离沟槽制程。该蚀刻制程较佳为例如一非等向性干蚀刻，亦可以是一湿式等向性蚀刻制程。之后再将该图案掩膜218去除。
请参阅图2c，以硬掩膜212层作为一蚀刻掩膜，蚀刻该基底210以形成一沟槽，该沟槽的较佳深度约介于2000至6000埃之间，但其深度不在此限，可依不同的应用而变换深浅度。
之后，请参阅图2d，以一回缩制程(pull back)将一部分硬掩膜层212，包含氮化硅层(Si3N4)以及二氧化硅层(SiO2)蚀刻去除，而形成硬掩膜212层由隔离沟槽220边缘往后缩(retreat)些，该后缩量较佳为介于约10至50nm之间，但其后缩量不在此限，可依不同集成电路的设计而增减。此回缩制程(pullback)可例如为一湿式等向性蚀刻制程，于介于约100℃至180℃之间的温度，30至2000秒之间的蚀刻时间以热磷酸将氮化层216(Si3N4)蚀刻去除；之后再以另一种等向性湿蚀刻法，以例如稀释的氢氟酸于约介于10℃至40℃之间，约2至200秒间的蚀刻时间将氧化层214(SiO2)蚀刻去除。上述该回缩制程(pull back)亦可变换为先以非等向性干蚀刻方式进行，例如藉以一氟化学气体来蚀刻氮化层216，接着以一等向性湿蚀刻法，例如以稀释的氢氟酸于约10℃至40℃之间，约2至200秒间的蚀刻时间将氧化层214(SiO2)蚀刻去除。
后续，请参阅图2e，将该隔离沟槽施行一圆角化制程(corner roundingprocess)，较佳为一退火制程，其温度约介于700℃至1000℃之间，以促使沟槽尖角处的硅原子产生迁移(silicon atom migration)。该退火制程可藉由置于一例如含氢、氮、氦、氖、氩、氙，及其组合气体所组成的族群的环境下，以约1至1000Torr之间的压力施行；该退火环境较佳为一含氢，于约1至1000Torr间的压力以及约700至950℃间的退火温度。一般而言，一高温低压的环境较可促使硅原子产生迁移而形成圆角(round corners)。俟圆角化制程一完成，圆角径度(如图2e示的“R”)较佳为介于约5至50nm之间。
接着，请参阅图2f，于隔离沟槽220及硬掩膜212层上形成一含氮内衬层222(nitrogen-containing liner)，较佳的形成方式为例如一熟知的化学气相沉积法(CVD)技艺。该含氮内衬层222例如为一氮化硅层、一氮氧化硅层(SiOxNy)或一氮掺杂(nitrogen-doped)的氧化硅材料，该含氮内衬层的氮原子百分比约为百分之5至百分之60间。
请参阅图2g，该含氮内衬层222的厚度(TN)较佳为介于约0.5至20nm之间，但并不在此限，其厚度可依照制程所需变薄或加厚。该含氮内衬层222较佳为含约-1至+2GPa间的内应力(intrinsic stress)，其中负值表示一压缩应力(compressive stress)，正值表示一伸张应力(tensile stress)。含氮内衬层222较佳为一具高伸张应力的顺应性沉积氮化层。
依照本实施例，该含氮内衬层222的内应力对于有源区的硅晶格(siliconlattice)的影响是可藉由一含氮内衬层222直接接触该沟槽侧壁而更加扩大。该含氮内衬层222并可避免沟槽侧壁于后续制程步骤的氧化。如上所述，因为该含氮内衬层222为一具高伸张应力的顺应性沉积氮化层，其施加了一显著的反向应力于该有源区的硅晶格上，而压制了因氧化而造成隔离沟槽硅基底的体积膨胀，引发相邻的二个有源区产生压缩应力的问题。此外，利用本实施例，亦避免了脆弱区的发生而不会产生潜在性例如裂隙或差排(dislocation)等缺陷。尖角处即是脆弱区的一例，其中应力会集中在该脆弱区而使该处产生缺陷。因此，较佳的方式为先形成圆角处于该沟槽的上部及底部，然后再形成含氮内衬层222。
后续，请参阅图2h，沉积一沟槽填充材料224填入该沟槽，该沟槽填充材料224为一介电材料，较佳为例如一氧化硅。该沟槽填充材料亦可以是一沟槽填充组合材料，例如以CVD法沉积的氧化硅及以CVD法沉积的多晶硅的组合材料。沉积之后，该沟槽填充材料可以藉由一于约800℃的氢氧燃烧氧化热退火(pyrogenic oxidation anneal)方式或现有的1000℃热退火制程以使该沟槽填充材料更致密化。
之后，施行一平坦化步骤于该沟槽填充材料表面，以使该沟槽填充材料的表面平坦之。该平坦化步骤例如是一现有的化学机械研磨(CMP)制程，该沟槽填充材料可因研磨而停留在含氮内衬层222或氮化硅层216的表面。
接下来，请参阅图2i，以一蚀刻制程将氮化硅层216上的含氮内衬层222及氮化硅层216去除，该蚀刻法例如先以一热磷酸，之后再以一稀释氢氟酸的等向性湿式蚀刻法。
之后，于图2j及图2k所示，再以一蚀刻制程将二氧化硅层214去除，该去除二氧化硅层214的方式较佳为以稀释的氢氟酸等向性湿式蚀刻法。
请参阅图2l，于有源区上形成一晶体管。该晶体管包含一栅极电极226，一栅极介电层228，一源极230及一漏极232。当完成该晶体管后，沉积一内层介电层(ILD)234于该晶体管上。该有一平坦表面的内层介电层(ILD)234是包括一氧化硅层，以例如CVD法沉积形成。之后，形成一金属联机236于该平坦的内层介电层(ILD)234上。该金属联机236包含高导电金属例如铝、铜及钨。
之后，通常形成一接触插塞(contact plug)(未显示)，是至少与一源极230、漏极232与栅极电极226与金属联机236之间连接。例如可藉由沉积钨金属层并经回蚀(etch back)或化学机械研磨(CMP)制程以形成一钨金属接触插塞。
第二实施例：
首先，请参阅图3a，提供一晶片300具有一基底310，其上形成一掩膜312图案。该基底310例如是一硅或玻璃基底，但较佳为一硅基底。该掩膜312可包括一般的掩膜材料，例如二氧化硅，氮化硅，一氮化硅于一二氧化硅上的迭层、或光阻层，较佳为一光阻层。
接着，请参阅图3b，蚀刻该硅基底以形成一沟槽314，较佳为例如一非等向性干蚀刻方式，较佳的沟槽蚀刻深度约2000至6000埃。
后续，请参阅图3c，将该掩膜312去除以暴露出该有源区。去除该掩膜312可例如先以一热磷酸，之后再以一稀释氢氟酸的等向性湿式蚀刻法施行。
然后，请参阅图3d，如前述第一实施例所述(请参阅图2e)，将该隔离沟槽上部及底部的尖角施行一圆角化制程(corner rounding process)。
接着，于图3e中，将一含氮内衬层316及一沟槽填充材料318先后填入该沟槽。该含氮内衬层316例如是一氮化硅层、一氮氧化硅层(Si3N4)或一氮掺杂(nitrogen-doped)的氧化硅材料，该含氮内衬层的氮原子百分比较佳约介于百分之5至百分之60之间。形成方式为例如一化学气相沉积法(CVD)法、热氧化法(thermal oxidation)加上氮化(nitridation)法、或一氮化法。氮化法是藉由将沟槽暴露于一含氮的环境中，例如一含氮电浆(nitrogen-containing plasma)以引进氮原子而进行氮化制程。
请参阅图3f，藉由一高选择比的平坦化制程，一部分的沟槽填充材料318被去除而停留在有源区上的含氮内衬层表面。该高选择比的平坦化制程例如一CMP制程，其藉由一包括氧化铈(CeO2)的研磨浆(slurry)以施行研磨。之后，该有源区上的含氮内衬层藉由一蚀刻制程而去除，该蚀刻制程例如为一含氟酸溶液的等向性湿蚀刻制程，或为一产生电浆蚀刻的非等向性干蚀刻制程。
后续，请参阅图3g，于有源区上形成一晶体管。该晶体管包含一栅极电极320，一栅极介电层322，一源极324及一漏极326。当完成该晶体管后，沉积一内层介电层(ILD)328于该晶体管上。该有一平坦表面的内层介电层(ILD)328是包括一氧化硅层，以例如CVD法沉积形成。之后，形成一金属联机330于该平坦的内层介电层(ILD)328上。该金属联机330包含高导电金属例如铝、铜及钨。
第三实施例：
首先，请参阅图4a，提供一晶片400具有一基底410，其中形成一沟槽412。该形成沟槽的制程请参考如图3a至图3c所示。该基底410例如是一硅或玻璃基底，但较佳为一硅基底。此外，该沟槽412边角(corner)较佳是一圆角，例如图3d所示，或亦可为一非圆角，即使初始的材料即为圆角，最好之后仍进一步圆角化。之后，依序沉积一二氧化硅内衬层414、一含氮内衬层416及一沟渠填充材料418于该沟槽410上。形成一二氧化物内衬层414于氮化物内衬层416下面，其用意在于降低氮化物内衬层的内应力对于有源区的影响。形成该二氧化硅内衬层414可藉由例如一湿式或干式氧化法于约500℃至1000℃间的温度范围。之后，形成一含氮内衬层416于该二氧化硅内衬层414上，可藉由例如一CVD法或氮化法(nitridation)。当施行氮化法时，氮气将会被引入下面的氧化硅层。之后，再沉积沟槽填充材料418。
接着，请参阅图4b，施行一高选择比的平坦化制程以去除一部分的含氮内衬层416及沟槽填充材料418，而停留在该有源区上的含氮内衬层416上。该高选择比的平坦化制程例如一CMP制程，其藉由一包括氧化铈(CeO2)的研磨浆(slurry)以施行研磨。之后，该有源区上的含氮内衬层藉由一蚀刻制程而去除，该蚀刻制程例如为一含氟酸溶液的等向性湿蚀刻制程，或为一电浆蚀刻的非等向性干蚀刻制程。
后续，请参阅图4c，部分覆盖住有源区上的二氧化硅内衬层414是藉由一蚀刻制程予以去除，例如一稀释的氢氟酸等向性湿式蚀刻法。
然后，请参阅图4d，于有源区上形成一晶体管。该晶体管包含一栅极电极420，一栅极介电层422，一源极424及一漏极426。当完成该晶体管后，沉积一内层介电层(ILD)428于该晶体管上。该有一平坦表面的内层介电层(ILD)428是包括一氧化硅层，以例如CVD法沉积形成。之后，形成一金属联机430于该平坦的内层介电层(ILD)428上。该金属联机430是包含高导电金属例如铝、铜及钨。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (18)

1.一种隔离沟槽的制造方法包括：
提供一含有一沟槽的基底，该沟槽含有至少一圆角；
形成一含氮内衬层于该基底；
去除一部分含氮内衬层，使部分的含氮内衬层存留于形成有圆角的沟槽内；以及
沉积一沟槽填充材料填满该沟槽，以形成一隔离沟槽。
2.根据权利要求1所述的隔离沟槽的制造方法，其中提供一基底的步骤包括：
形成一掩膜层于该基底；
图案化该掩膜层，以定义沟槽的区域；
蚀刻该掩膜层及该基底，使该沟槽形成于该基底中；以及
去除该掩膜层。
3.根据权利要求2所述的隔离沟槽的制造方法，更包括于蚀刻制程后，于沟槽边角处形成圆角。
4.根据权利要求3所述的隔离沟槽的制造方法，其中该沟槽边角处形成圆角是藉由将基底置于一含气体的环境中进行退火制程以形成圆角。
5.根据权利要求4所述的隔离沟槽的制造方法，其中该含气体的环境包含氢、氮、氦、氖、氩、氙，及其组合气体所组成的族群。
6.根据权利要求4所述的隔离沟槽的制造方法，其中该退火制程是介于温度范围700℃～950℃之间施行。
7.根据权利要求4所述的隔离沟槽的制造方法，其中该退火制程是于压力范围介于1～1000Torr之间施行。
8.根据权利要求4所述的隔离沟槽的制造方法，其中该圆角的圆弧径度范围是介于5～50nm之间。
9.根据权利要求1所述的隔离沟槽的制造方法，其中该含氮内衬层包括一氮化硅层或氮氧化硅层。
10.根据权利要求1所述的隔离沟槽的制造方法，其中该含氮内衬层的氮含量范围为介于百分之5～60之间。
11.根据权利要求1所述的隔离沟槽的制造方法，其中该含氮内衬层的厚度是介于5～200埃之间。
12.一种隔离沟槽的结构，包括：
一基底其上含有侧壁表面的一沟槽，该沟槽至少含有一上部及一底部的圆角处；
一含氮内衬层与上述沟槽中至少一上部及一底部的圆角处形成接触；以及
一沟槽填充材料于该沟槽内。
13.根据权利要求12所述的隔离沟槽的结构，其中该圆角的圆弧径度范围是介于5～50nm之间。
14.根据权利要求12所述的隔离沟槽的结构，其中该沟槽的深度范围为介于2000～6000埃之间。
15.根据权利要求12所述的隔离沟槽的结构，其中该含氮内衬层的厚度是介于5～200埃之间。
16.根据权利要求12所述的隔离沟槽的结构，其中该沟槽填充材料包括氧化硅或多晶硅。
17.根据权利要求12所述的隔离沟槽的结构，其中该含氮内衬层包括氮化硅层或氮氧化硅层。
18.根据权利要求12所述的隔离沟槽的结构，其中该含氮内衬层的氮含量范围为介于百分之5～60之间。
CN200410055181.4A 2003-08-15 2004-08-12 隔离沟槽的结构及其制造方法 Pending CN1591817A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49531603P 2003-08-15 2003-08-15
US60/495,316 2003-08-15

Publications (1)

Publication Number Publication Date
CN1591817A true CN1591817A (zh) 2005-03-09

Family

ID=34619289

Family Applications (2)

Application Number Title Priority Date Filing Date
CNU2004200772526U Expired - Lifetime CN2751439Y (zh) 2003-08-15 2004-08-12 隔离沟槽的结构
CN200410055181.4A Pending CN1591817A (zh) 2003-08-15 2004-08-12 隔离沟槽的结构及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNU2004200772526U Expired - Lifetime CN2751439Y (zh) 2003-08-15 2004-08-12 隔离沟槽的结构

Country Status (4)

Country Link
US (2) US6974755B2 (zh)
CN (2) CN2751439Y (zh)
SG (1) SG120145A1 (zh)
TW (1) TWI239050B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416833C (zh) * 2005-03-10 2008-09-03 台湾积体电路制造股份有限公司 半导体元件及其形成方法
CN100463144C (zh) * 2005-09-20 2009-02-18 力晶半导体股份有限公司 非挥发性存储器及其制造方法
CN102468214A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法
CN104638012A (zh) * 2015-01-30 2015-05-20 矽力杰半导体技术(杭州)有限公司 一种沟槽隔离式的半导体结构及其制造方法
CN106409749A (zh) * 2015-07-29 2017-02-15 台湾积体电路制造股份有限公司 半导体器件的沟槽结构及其制造方法
CN108682675A (zh) * 2017-03-31 2018-10-19 上海格易电子有限公司 一种闪存及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659329B2 (ja) * 2000-06-26 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US6657276B1 (en) * 2001-12-10 2003-12-02 Advanced Micro Devices, Inc. Shallow trench isolation (STI) region with high-K liner and method of formation
US7045836B2 (en) * 2003-07-31 2006-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a strained region and a method of fabricating same
US7495267B2 (en) * 2003-09-08 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a strained region and a method of fabricating same
KR100545175B1 (ko) * 2003-12-27 2006-01-24 동부아남반도체 주식회사 플래시 메모리 소자의 트랜치 아이솔레이션 형성방법
KR100567752B1 (ko) * 2003-12-31 2006-04-05 동부아남반도체 주식회사 반도체 소자 형성 방법
US7528051B2 (en) * 2004-05-14 2009-05-05 Applied Materials, Inc. Method of inducing stresses in the channel region of a transistor
US20060134881A1 (en) * 2004-12-17 2006-06-22 Been-Jon Woo Method of forming trench isolation device capable of reducing corner recess
JP2006278754A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
US20060231908A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
KR100856315B1 (ko) * 2007-06-22 2008-09-03 주식회사 동부하이텍 반도체 소자의 제조 방법
US8183160B2 (en) * 2007-10-09 2012-05-22 Freescale Semiconductor, Inc. Method for manufacturing a semiconductor device and semiconductor device obtainable with such a method
US7892929B2 (en) * 2008-07-15 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation corner rounding
US9318370B2 (en) * 2011-08-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High-k dielectric liners in shallow trench isolations
TWI755545B (zh) * 2017-11-09 2022-02-21 台灣積體電路製造股份有限公司 包含隔離結構之半導體結構及其製作方法
US10515845B2 (en) 2017-11-09 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including isolations and method for manufacturing the same
DE102020119738B4 (de) * 2020-07-27 2022-02-03 Infineon Technologies Dresden GmbH & Co. KG Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement mit tiefen Gräben

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551103A (en) * 1978-06-06 1980-01-07 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor resistor
US4631803A (en) 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
JPS63234534A (ja) * 1987-03-24 1988-09-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
US4946799A (en) * 1988-07-08 1990-08-07 Texas Instruments, Incorporated Process for making high performance silicon-on-insulator transistor with body node to source node connection
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US5112772A (en) * 1991-09-27 1992-05-12 Motorola, Inc. Method of fabricating a trench structure
US5244827A (en) * 1991-10-31 1993-09-14 Sgs-Thomson Microelectronics, Inc. Method for planarized isolation for cmos devices
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
US5534713A (en) * 1994-05-20 1996-07-09 International Business Machines Corporation Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers
US5447884A (en) 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US5521422A (en) * 1994-12-02 1996-05-28 International Business Machines Corporation Corner protected shallow trench isolation device
US5629544A (en) * 1995-04-25 1997-05-13 International Business Machines Corporation Semiconductor diode with silicide films and trench isolation
US5811347A (en) 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
US5830797A (en) * 1996-06-20 1998-11-03 Cypress Semiconductor Corporation Interconnect methods and apparatus
US5763315A (en) 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US5714777A (en) * 1997-02-19 1998-02-03 International Business Machines Corporation Si/SiGe vertical junction field effect transistor
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
WO1998059365A1 (en) 1997-06-24 1998-12-30 Massachusetts Institute Of Technology CONTROLLING THREADING DISLOCATION DENSITIES IN Ge ON Si USING GRADED GeSi LAYERS AND PLANARIZATION
EP0923116A1 (en) * 1997-12-12 1999-06-16 STMicroelectronics S.r.l. Process for manufacturing integrated multi-crystal silicon resistors in MOS technology and integrated MOS device comprising multi-crystal silicon resistors
US6020621A (en) 1998-01-28 2000-02-01 Texas Instruments - Acer Incorporated Stress-free shallow trench isolation
JP3265569B2 (ja) * 1998-04-15 2002-03-11 日本電気株式会社 半導体装置及びその製造方法
US6558998B2 (en) * 1998-06-15 2003-05-06 Marc Belleville SOI type integrated circuit with a decoupling capacity and process for embodiment of such a circuit
US6387739B1 (en) * 1998-08-07 2002-05-14 International Business Machines Corporation Method and improved SOI body contact structure for transistors
US6008095A (en) * 1998-08-07 1999-12-28 Advanced Micro Devices, Inc. Process for formation of isolation trenches with high-K gate dielectrics
US6015993A (en) * 1998-08-31 2000-01-18 International Business Machines Corporation Semiconductor diode with depleted polysilicon gate structure and method
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
KR100322531B1 (ko) 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
US6258664B1 (en) * 1999-02-16 2001-07-10 Micron Technology, Inc. Methods of forming silicon-comprising materials having roughened outer surfaces, and methods of forming capacitor constructions
US6358791B1 (en) * 1999-06-04 2002-03-19 International Business Machines Corporation Method for increasing a very-large-scale-integrated (VLSI) capacitor size on bulk silicon and silicon-on-insulator (SOI) wafers and structure formed thereby
US6255164B1 (en) * 1999-08-03 2001-07-03 Worldwide Semiconductor Manufacturing Corp. EPROM cell structure and a method for forming the EPROM cell structure
US6323106B1 (en) * 1999-09-02 2001-11-27 Lsi Logic Corporation Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices
US6228727B1 (en) * 1999-09-27 2001-05-08 Chartered Semiconductor Manufacturing, Ltd. Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
JP2001144170A (ja) 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7391087B2 (en) * 1999-12-30 2008-06-24 Intel Corporation MOS transistor structure and method of fabrication
TW503439B (en) * 2000-01-21 2002-09-21 United Microelectronics Corp Combination structure of passive element and logic circuit on silicon on insulator wafer
US6391729B1 (en) 2000-03-09 2002-05-21 Advanced Micro Devices, Inc. Shallow trench isolation formation to eliminate poly stringer with controlled step height and corner rounding
US6475838B1 (en) * 2000-03-14 2002-11-05 International Business Machines Corporation Methods for forming decoupling capacitors
US6555839B2 (en) * 2000-05-26 2003-04-29 Amberwave Systems Corporation Buried channel strained silicon FET using a supply layer created through ion implantation
TW461025B (en) 2000-06-09 2001-10-21 Nanya Technology Corp Method for rounding corner of shallow trench isolation
JP3843708B2 (ja) * 2000-07-14 2006-11-08 日本電気株式会社 半導体装置およびその製造方法ならびに薄膜コンデンサ
US6429061B1 (en) 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
FR2812764B1 (fr) * 2000-08-02 2003-01-24 St Microelectronics Sa Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu
US6468853B1 (en) 2000-08-18 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
JP2002076287A (ja) * 2000-08-28 2002-03-15 Nec Kansai Ltd 半導体装置およびその製造方法
US6488853B1 (en) * 2000-10-04 2002-12-03 Great Circle Technologies, Inc. Process and apparatus for treating wastewater
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6417070B1 (en) 2000-12-13 2002-07-09 International Business Machines Corporation Method for forming a liner in a trench
US6265317B1 (en) 2001-01-09 2001-07-24 Taiwan Semiconductor Manufacturing Company Top corner rounding for shallow trench isolation
US6414355B1 (en) * 2001-01-26 2002-07-02 Advanced Micro Devices, Inc. Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness
US6894324B2 (en) * 2001-02-15 2005-05-17 United Microelectronics Corp. Silicon-on-insulator diodes and ESD protection circuits
JP2002313905A (ja) 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体装置の製造方法
US6593181B2 (en) * 2001-04-20 2003-07-15 International Business Machines Corporation Tailored insulator properties for devices
US6952040B2 (en) * 2001-06-29 2005-10-04 Intel Corporation Transistor structure and method of fabrication
US6891209B2 (en) * 2001-08-13 2005-05-10 Amberwave Systems Corporation Dynamic random access memory trench capacitors
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6657276B1 (en) * 2001-12-10 2003-12-02 Advanced Micro Devices, Inc. Shallow trench isolation (STI) region with high-K liner and method of formation
US6461936B1 (en) 2002-01-04 2002-10-08 Infineon Technologies Ag Double pullback method of filling an isolation trench
US7138310B2 (en) * 2002-06-07 2006-11-21 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
KR100473731B1 (ko) * 2002-10-14 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416833C (zh) * 2005-03-10 2008-09-03 台湾积体电路制造股份有限公司 半导体元件及其形成方法
CN100463144C (zh) * 2005-09-20 2009-02-18 力晶半导体股份有限公司 非挥发性存储器及其制造方法
CN102468214A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法
CN104638012A (zh) * 2015-01-30 2015-05-20 矽力杰半导体技术(杭州)有限公司 一种沟槽隔离式的半导体结构及其制造方法
CN106409749A (zh) * 2015-07-29 2017-02-15 台湾积体电路制造股份有限公司 半导体器件的沟槽结构及其制造方法
CN106409749B (zh) * 2015-07-29 2019-07-19 台湾积体电路制造股份有限公司 半导体器件的沟槽结构及其制造方法
US10854713B2 (en) 2015-07-29 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming trench structure of semiconductor device
CN108682675A (zh) * 2017-03-31 2018-10-19 上海格易电子有限公司 一种闪存及其制造方法

Also Published As

Publication number Publication date
TW200507098A (en) 2005-02-16
SG120145A1 (en) 2006-03-28
TWI239050B (en) 2005-09-01
US20050035426A1 (en) 2005-02-17
CN2751439Y (zh) 2006-01-11
US20050224907A1 (en) 2005-10-13
US6974755B2 (en) 2005-12-13

Similar Documents

Publication Publication Date Title
CN2751439Y (zh) 隔离沟槽的结构
KR100866143B1 (ko) 반도체 소자의 소자분리막 형성방법
TWI400755B (zh) 用於由下而上間隙充填的介電質沈積與回蝕處理
TW200421525A (en) Method of forming shallow trench isolation(STI) with chamfered corner
US6784075B2 (en) Method of forming shallow trench isolation with silicon oxynitride barrier film
CN115799162A (zh) 一种半导体结构的制备方法
CN100590840C (zh) 无缝浅沟隔离的制作方法
CN1519910A (zh) 半导体装置的制造方法
CN1531057A (zh) 制造浅沟槽隔离结构（sti）的方法
US6720235B2 (en) Method of forming shallow trench isolation in a semiconductor substrate
CN1278406C (zh) Ic浅沟渠隔绝的方法
CN102479716B (zh) 晶体管的制作方法
CN1233851A (zh) 沟槽隔离的形成方法
CN1501470A (zh) 在半导体基底之中形成浅沟槽隔离物的方法
CN1494126A (zh) 在半导体基底之中形成浅沟槽隔离物的方法
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
CN1242466C (zh) 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法
TWI267914B (en) Method of manufacturing semiconductor device
KR100505427B1 (ko) 반도체 소자의 소자분리막 형성방법
CN1479362A (zh) 一种形成浅沟槽隔离结构的方法
CN1156895C (zh) 快擦写存储单元浮置栅极的制造方法
KR100590391B1 (ko) 플래쉬 메모리 소자의 제조 방법
US20200219761A1 (en) Method of forming semiconductor structure
KR100627552B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100430582B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication