CN1525648A - 带有内置电压变换的触发器设计 - Google Patents

Abstract

带有内置电压变换的触发器被用于传输系统，以便于将核心触发器电路与输入/输出传输系统电压变换器组合在一起。所述带有内置电压变换的触发器动态地锁存数据，并且将到触发器的输入信号的核心供电电压振幅变换成来自于触发器的用于输出信号的输入/输出传输系统供电电压。这样，参照输入到触发器的输入数据信号，所述触发器能够依据时钟输入来输出具有已变换的电压振幅的数据信号。

Description

带有内置电压变换的触发器设计

技术领域

本发明涉及一种传输系统，更具体地涉及带有内置电压变换的触发器设计。

背景技术

如图1所示，典型的计算机系统10除了别的组件以外还具有：微处理器12、一种或多种形式的存储器14、具有特定功能的集成电路16、以及外围计算机资源(未示出)，例如监视器、键盘、软件程序等。这些组件彼此经由通信路径18相互通信，以完成计算机系统10的各种任务，所述通信路径例如是导线、总线等。

当一个集成电路(图1中的16)与另一个集成电路相通信时，也就是当“芯片到芯片通信”时，按一连串二进制0和1的形式，将数据从发送电路发送至接收电路。图2示出了典型的芯片到芯片通信、或输入/输出传输系统20的一部分。具体而言，图2示出了发送电路核心22的一部分以及通信子系统24，所述通信子系统被设置为准备将来自于核心22的数据信号用作输入/输出传输。

所述核心22包括触发器26，该触发器输入数据28，并且由时钟输入信号CLK30加以计时。如图2所示，所述触发器2 6以供电电压V_{DD_CORE}为动力来运转。所述通信子系统24包括：电压变换器32、前驱动器34以及驱动器36。因为通信子系统以供电电压V_{DD_IO}为动力来运转，所以电压变换器32用来将来自于核心22的数据信号38的电压振幅变换为通信子系统24的电压振幅。一旦数据信号38的电压振幅被变换，从电压变换器32(目前具有不同于数据信号当其从核心22输出时所具有的电压振幅)输出的数据信号就被馈送到前驱动器34，而前驱动器又依次将数据信号输出到较强驱动器36，该较强驱动器将数据信号驱动至输入/输出数据通道40。

图3示出了典型的电压变换器32的电路图。具有核心(图2中的22)的电压振幅的数据信号42(来自于图2中的核心22)作为到传输门44和反相器46的输入。当传输门44为‘导通’时，允许数据信号42通过并作为到晶体管48的输入。如果数据信号42为‘高’，则晶体管48切换为‘导通’，并且反相器46向晶体管50的输入端输出‘低’，继而又将晶体管50切换为‘截止’。由于晶体管48正处于‘导通’，因而经晶体管48向晶体管52的输入端传送‘低’，继而又将晶体管52切换为‘导通’。由于晶体管52正处于‘导通’，因而经‘导通’晶体管52、利用与V_{DD_IO}的连接而将电压变换器32的输出端54驱动为‘高’。因此，当数据信号42(具有V_{DD_CORE}的电压)为‘高’时，电压变换器32就以V_{DD_IO}的电压振幅来输出‘高’。此外，因为电压变换器32的输出端54为‘高’，所以晶体管56被确保为‘截止’，所述晶体管56的输入端与电压变换器32的输出端54相连接，由此来切断从V_{DD_IO}到晶体管52的输入端的相当大的电流漏电量。

如果当传输门44为‘导通’时数据信号42为‘低’，则晶体管48就切换为‘截止’，并且反相器46就向晶体管50的输入端输出‘高’，继而又将晶体管50切换为‘导通’。由于晶体管50正处于‘导通’，因而经晶体管50向电压变换器32的输出端54传送‘低’。因此，当数据信号42(具有V_{DD_CORE}的电压振幅)为‘低’时，电压变换器32就以V_{DD_IO}的电压振幅来输出‘低’。此外，因为电压变换器32的输出端54为‘低’，所以晶体管56被确保为‘导通’，所述晶体管56的输入端与电压变换器32的输出端54相连接，继而又导致到晶体管52的输入端经‘导通’晶体管56而连接于V_{DD_IO}。实际上，这确保了晶体管52为‘截止’，由此来切断从V_{DD_IO}到电压变换器32的输出54的相当大的电流漏电量。

如图2所示，在传输路径中，典型地，电压变换器32(参照图3作了详细描述)出现在末尾的触发器26后面。因此，电压变换器32时常会给整体传输路径增加抖动(jitter)。这种抖动造成了从核心22到输入/输出数据通道(图2中的40)间数据传输中的延迟可变性，继而又可能引起数据传输中的时间问题。

发明内容

根据本发明的一个方面，一种传输系统，包括：触发器，其被设置成依据输入数据信号和时钟信号来动态地储存数据，其中输入数据信号具有取决于第一供电电压的电压振幅，并且其中触发器被设置为依据输入数据信号和时钟信号来生成输出数据信号，该输出数据信号具有取决于第二供电电压的电压振幅；和驱动电路，其被设置成接收和发送输出数据信号。

根据另一个方面，一种集成电路，包括：触发器电路，其包括：被设置成接收具有取决于第一供电电压的电压振幅的输入数据信号的电路，被设置成依据输入数据信号和时钟信号来动态地储存数据的电路，和被设置成依据输入数据信号和时钟信号中的至少一个，来设定至少一个节点上的至少一个电压值，其中所述至少一个电压值随后用来锁存触发器电路的输出数据信号的值，其中输出数据信号具有取决于第二供电电压的电压振幅，并且其中第一供电电压和第二供电电压不相等。

根据另一个方面，一种用于传输数据信号的方法，包括：输入时钟信号；输入具有取决于第一供电电压的电压振幅的输入数据信号；以及依据时钟信号和输入数据信号来动态地锁存数据信号的值，其中所述数据信号具有取决于第二供电电压的电压振幅。

根据另一个方面，一种电路模块，包括：用于输入时钟信号的装置；用于输入具有取决于第一供电电压的电压振幅的输入信号的装置；用于依据时钟信号和输入信号来动态地储存数据的装置；和用于依据用于动态存储的装置来生成输出信号的装置，其中输出信号被设置成具有取决于第二供电电压的电压振幅，其中第一供电电压和第二供电电压不相等。

本发明的其它方面和优点，将通过以下说明及所附的权利要求而显而易见。

附图说明

图1示出典型的计算机系统。

图2示出电路到电路传输系统的一部分的框图。

图3示出典型的电压变换器的电路图。

图4示出依照本发明实施例的传输系统的一部分的框图。

图5示出依照本发明实施例的组合后的触发器和电压变换器的电路图。

具体实施方式

为了减少目前由传输路径中位于触发器后面的电压变换器所引入的延迟可变性，本发明的实施例涉及一种具有内置电压变换能力的触发器设计。

图4示出了依照本发明实施例的示范性传输系统60的一部分。在图4中，数据信号62和时钟信号64作为到组合后的触发器和电压变换器级(stage)(也称为“带有内置电压变换的触发器”和“带有内置电压变换器的触发器”)66的输入。组合后的触发器和电压变换器级66两者皆连接于供电电压V_{DD_CORE}和供电电压V_{DD_IO}。下面参照图5给出了对组合后的触发器和电压变换器级66的详细说明。组合后的触发器和电压变换器级66将具有V_{DD_IO}的电压振幅的数据信号68输出到前驱动器70，该前驱动器70又将所述数据信号馈送到较强驱动器72，该较强驱动器又将数据信号驱动到输入/输出数据通道74上。

图5示出依照本发明实施例、示范性的组合后的触发器和电压变换器级的电路图。如图5中举例说明的那样，组合后的触发器和电压变换器级包括：主级80和从级81。当时钟信号CLK 64(也在图4中示出)为‘低’时，皆具有可操作地连接于时钟信号64的输入端的晶体管96和98被切换为‘导通’。皆具有可操作地连接于时钟信号65求反(complement)的晶体管110和111也被切换为‘导通’，由此允许经上述晶体管以及晶体管96和98，来分别将电压V_{DD_CORE}传送给节点194和节点295。

此外，由于时钟信号64变为‘低’，因而将从级81当中、具有可操作地连接于时钟信号64的输入端的晶体管104切换为‘截止’。这导致从级81当中、作为晶体管101的输入端的节点194和节点295将从从级81上被切断，由此来允许由反相器102和103构成的锁存器再继续输出锁存器在时钟信号64变成‘低’以前输出的值。

当时钟信号64变为‘高’时。主级80和从级81对数据进行采样。在这种情况下，由于时钟信号64为‘高’，因而晶体管96、98、110和111切换为‘截止’，由此来切断从V_{DD_CORE}到节点194和节点295的路径。此外，当时钟信号为‘高’时，皆具有连接于时钟信号64输入端的晶体管90和91切换为‘导通’。如果传输门82为‘导通’而数据信号62(也在图4中示出)为‘高’，则将‘高’馈送至晶体管86的输入端，该晶体管又允许经‘导通’晶体管86来将‘低’传送到‘导通’晶体管90的接线端，该接线端又经‘导通’晶体管90将‘低’传送到节点295以及传送到晶体管92的输入端。在晶体管92的输入端处的‘低’使得晶体管92切换为‘导通’，继而又因其经‘导通’晶体管92连接于V_{DD_IO}而使得节点194被驱动为‘高’。这样一来，当数据信号62变为‘高’而时钟信号64为‘高’时，节点194在某一传送延迟之后变为‘高’，而节点295在某一传送延迟之后变为‘低’。此外，因为节点194为‘高’，所以具有连接于节点194的输入端的晶体管93被确保为‘截止’，由此来切断从V_{DD_IO}经‘导通’晶体管93到节点295的相当大的电流漏电量。

在从级81中，节点295上的‘低’将晶体管100切换为‘导通’。因为时钟信号64为‘高’，所以具有连接于时钟信号64的输入端的晶体管104保持‘导通’或切换为‘导通’，由此通过允许将‘低’经‘导通’晶体管104和100传送到由反相器102和103构成的锁存器，来允许从级81对数据进行采样。在晶体管100和104为‘导通’的情况下，由反相器102和103构成的锁存器输出‘低’。然而，一旦时钟信号64变为‘低’，晶体管104就切换为‘截止’，并且切断到从级81的设定于节点194上的值。

正如上面所论述的那样，当时钟信号64变回‘高’时，晶体管96、98、110和111切换为‘截止’，并且皆具有连接于时钟信号64的输入端的晶体管90和91切换为‘导通’。如果传输门82为‘导通’而数据信号62(也在图4中示出)为‘低’，则该‘低’被馈送到反相器84，该反相器又向晶体管88的输入端输出‘高’，该晶体管88又允许经‘导通’晶体管88、将‘低’传送到‘导通’晶体管91的接线端，所述‘导通’晶体管91又经‘导通’晶体管91、将‘低’传送到节点194以及晶体管93的输入端。在晶体管93的输入端上的‘低’使晶体管93切换为‘导通’，继而又因其经‘导通’晶体管93连接于V_{DD_IO}而使节点295被驱动为‘高’。这样一来，当数据信号62变为‘低’而时钟信号64为‘高’时，节点194在某一传送延迟之后变为‘低’，而节点295在某一传送延迟之后变为‘高’。此外，因为节点295为‘高’，所以具有连接于节点295的输入端的晶体管92被确保为‘截止’，由此来切断从V_{DD_IO}到节点194的相当大的电流漏电量。

在从级81中，节点194上的‘低’将晶体管101切换为‘导通’。因为时钟信号64为‘高’，所以具有连接于时钟信号64的输入端的晶体管104保持‘导通’或切换为‘导通’，由此通过允许经‘导通’晶体管104和101将‘低’传送到由反相器102和103构成的锁存器，来允许从级81对数据进行采样。在晶体管101和104为‘导通’的情况下，由反相器102和103构成的锁存器输出‘高’。然而，一旦时钟信号64变为‘低’，晶体管104就切换为‘截止’，并且切断到从级81的设定于节点295上的值。

正如在图5的说明中所论述的那样，组合后的触发器和电压变换器级能够存储数据，并且将在组合后的触发器和电压变换器级的输入端上的信号电压振幅变换成在组合后的触发器和电压变换器级的输出端上的不同的信号电压振幅。这样一来，本技术领域的技术人员将会认识到：这种设计在传输系统设计过程中是有益的，因为这种设计造成在传输路径中最后一个的触发器后面所引入的抖动降低。

本发明的优点可包括以下一个或多个方面。在一个或多个实施例中，因为沿传输路径将触发器和电压变换器组合成电路，所以与独立的电压变换器相关的延迟可变性可以降低。

在一个或多个实施例中，因为沿传输路径将触发器和电压变换器组合成电路，所以沿输入/输出传输的抖动可以降低。

在一个或多个实施例中，因为沿传输路径将触发器和电压变换器组合成电路，所以从设计者角度来看，信号定时变得比利用在传输数据路径中最后一个触发器后面的独立的电压变换器来进行设计的困难更小。

尽管已经相对于有限的实施例描述了本发明，受益于此公开部分的本领域技术人员将会认识到：在不脱离这里所公开的本发明范围的情况下，可以作出其它的实施例。因此，本发明的范围应该仅仅由所附权利要求加以限定。

Claims (20)

1.一种传输系统，包括：

触发器，其被设置成依据输入数据信号和时钟信号来动态地储存数据，其中输入数据信号具有取决于第一供电电压的电压振幅，并且其中触发器被设置为依据输入数据信号和时钟信号来生成输出数据信号，该输出数据信号具有取决于第二供电电压的电压振幅；和

驱动电路，其被设置成接收和发送输出数据信号。

2.如权利要求1所述的传输系统，其中时钟信号具有取决于第一供电电压的电压振幅。

3.如权利要求1所述的传输系统，其中第一供电电压和第二供电电压不相等。

4.如权利要求1所述的传输系统，其中第一供电电压是核心供电电压。

5.如权利要求1所述的传输系统，其中第二供电电压是输入/输出传输接口供电电压。

6.如权利要求1所述的传输系统，触发器包括：

主级；和

从级，其中主级在第一节点和第二节点可操作地连接于从级，

其中主级被设置成依据输入数据信号和时钟信号来控制第一节点和第二节点上的电压。

7.如权利要求6所述的传输系统，其中从级被设置成当时钟信号变为最初允许从级依据第一节点和第二节点中的至少一个来锁存输出数据信号值的电压时，锁存该输出数据信号的值。

8.如权利要求7所述的传输系统，其中主级被设置成当时钟信号变为所述电压时，在某一传送延迟之后重置第一节点和第二节点。

9.如权利要求8所述的传输系统，其中从级被设置成在主级已经重置第一节点和第二节点之后继续输出所述值。

10.一种集成电路，包括：

触发器电路，其包括：

被设置成接收具有取决于第一供电电压的电压振幅的输入数据信号的电路，

被设置成依据输入数据信号和时钟信号来动态地储存数据的电路，和

被设置成依据输入数据信号和时钟信号中的至少一个，来设定至少一个节点上的至少一个电压值，其中所述至少一个电压值随后用来锁存触发器电路的输出数据信号的值，

其中输出数据信号具有取决于第二供电电压的电压振幅，并且

其中第一供电电压和第二供电电压不相等。

11.如权利要求10所述的集成电路，其中第一供电电压是核心供电电压。

12.如权利要求10所述的集成电路，其中第二供电电压是输入/输出传输接口供电电压。

13.如权利要求10所述的集成电路，其中时钟信号具有取决于第一供电电压的电压振幅。

14.一种用于传输数据信号的方法，包括：

输入时钟信号；

输入具有取决于第一供电电压的电压振幅的输入数据信号；以及

依据时钟信号和输入数据信号来动态地锁存数据信号的值，其中所述数据信号具有取决于第二供电电压的电压振幅。

15.如权利要求14所述的方法，其中时钟信号具有取决于第一供电电压的电压振幅。

16.如权利要求14所述的方法，其中第一供电电压和第二供电电压不相等。

17.如权利要求14所述的方法，其中第一供电电压是核心供电电压。

18.如权利要求14所述的方法，其中第二供电电压是输入/输出传输接口供电电压。

19.一种电路模块，包括：

用于输入时钟信号的装置；

用于输入具有取决于第一供电电压的电压振幅的输入信号的装置；

用于依据时钟信号和输入信号来动态地储存数据的装置；和

用于依据用于动态存储的装置来生成输出信号的装置，其中输出信号被设置成具有取决于第二供电电压的电压振幅，

其中第一供电电压和第二供电电压不相等。

20.如权利要求19所述的电路模块，其中第一供电电压是核心供电电压，而第二供电电压是输入/输出传输系统供电电压。

Images