[go: up one dir, main page]

CN1505116A - 电介体膜及其形成方法，使用其的半导体装置及制造方法 - Google Patents

电介体膜及其形成方法，使用其的半导体装置及制造方法 Download PDF

Info

Publication number
CN1505116A
CN1505116A CNA200310114364A CN200310114364A CN1505116A CN 1505116 A CN1505116 A CN 1505116A CN A200310114364 A CNA200310114364 A CN A200310114364A CN 200310114364 A CN200310114364 A CN 200310114364A CN 1505116 A CN1505116 A CN 1505116A
Authority
CN
China
Prior art keywords
dielectric film
silicon
plasma
semiconductor device
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200310114364A
Other languages
English (en)
Other versions
CN1312743C (zh
Inventor
־
后藤真志
中田行彦
Ҳ
东和文
冈本哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liguid Crystal Advanced Technology Development Center K K
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN1505116A publication Critical patent/CN1505116A/zh
Application granted granted Critical
Publication of CN1312743C publication Critical patent/CN1312743C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种即便在低温环境下也可形成改善了品质的电介体膜及其形成方法、以及使用电介体膜的半导体装置及其制造方法。利用稀有气体稀释或提高电源频率等方法，而产生高电子密度等离子体(plasma)，借由产生高密度氧原子或氮原子而形成高品质电介体膜。电介体膜形成在基板的至少其中一部份上，且含有：硅与氧组成比为(1∶1.94)至(1∶2)的氧化硅、硅与氮组成比为(3∶3.84)至(3∶4)的氮化硅、或者含有硅与氧组成比为(1∶1.94)至(1∶2)的氧化硅或硅与氮组成比为(3∶3.84)至(3∶4)的氮化硅的氮氧化硅。

Description

电介体膜及其形成方法，使用其的半导体装置及制造方法
                                技术领域
本发明涉及电介体膜及其形成方法、以及使用电介体膜的半导体装置及其制造方法。
                                背景技术
电介体膜是由氧化硅(SiO2)或氮化硅(Si2N3)所构成的膜，这些电介体膜是使用在如半导体装置的闸极绝缘层、或透镜被覆层方面。此外，电介体膜是利用如等离子体(plasma)氧化法而形成(例如参照专利文献1与2)。
(专利文献1)日本专利特开平11-279773号公报(第4至7页、第1图)
(专利文献2)日本专利特开2001-102581号公报(第3至5页、第1图)
                                发明内容
在上述专利文献1与2中，公开有相关电介体膜的高速化形成与该膜低损伤化的等离子体(plasma)高密度化及低温化。但是，上述专利文献1所记载的方法，虽可将低温环境下的电介体膜予以高速化形成，但是并无法形成优质的电介体膜。此外，上述专利文献2所记载的方法，因为在电介体膜中含有与构成该电介体膜的元素不同的其它元素，因此将产生结晶构造上的缺陷，而无法形成优质的电介体膜。
还有，当将不具有高品质的电介体膜，使用在如半导体装置的闸极绝缘层、或透镜被覆层的情况时，将产生半导体装置的电气特性劣化(譬如动作速度或信赖性降低)、或透镜的光学特性降低(譬如折射率降低)等现象。所以，电介体膜的品质对半导体装置的电气特性、或透镜光学特性具有很大的影响。
有鉴于此，本发明的目的在于提供改善了品质的电介体膜及其形成方法，及采用电介体膜的半导体装置及其制造方法。
本发明的电介体膜直接或间接的形成在玻璃基板或塑料基板上的至少其中一部份上，并含有：硅与氧组成比为(1∶1.94)至(1∶2)的氧化硅、硅与氮组成比为(3∶3.84)至(3∶4)的氮化硅、或者含有硅与氧的组成比为(1∶1.94)至(1∶2)的氧化硅或硅与氮的组成比为(3∶3.84)至(3∶4)的氮化硅的氮氧化硅。
直接或间接的在上述玻璃基板或塑料基板上的至少其中一部份上形成硅层或硅化合物层，上述电介体膜便可形成在上述硅层或硅化合物层的至少其中一部份上。由此方式，便可对耐热性低的玻璃基板或塑料基板形成电介体膜。
上述塑料基板可采用由：聚醯亚胺树脂、聚醚醚酮树脂、聚醚砜树脂、聚醚醯亚胺树脂、聚对萘二甲酸乙二酯树脂、或聚酯树脂所构成。
本发明的电介体膜的形成方法是形成上述电介体膜的方法，包含有：准备表面上具有直接或间接在上述玻璃基板或塑料基板上其中一部份形成有硅层的基板；以及将上述硅层表面在由构成上述电介体膜的至少其中一种元素所构成气体经激发而形成的具3×1011个cm-3以上电子密度的等离子体(plasma)中施行处理。
上述气体最好是由氧分子、氮分子或氨分子所构成。
上述气体最好还含有由稀有气体元素所构成的气体，而上述由稀有气体元素所构成气体的分压是总压力的90％以上。
还有，上述稀有气体元素最好是氩、氙或氪。
还有，最好上述气体是氧分子，上述稀有气体元素是氙，由上述等离子体(plasma)所产生光的能量是在8.8eV以下。
供产生上述等离子体(plasma)用的电源频率最好是在2.45GHz以上。
上述玻璃基板或塑料基板最好是加热至90℃以上、400℃以下。
本发明的半导体装置具有含上述氧化硅的电介体膜，而上述电介体膜是形成在直接或间接形成在玻璃基板或塑料基板上的至少其中一部份上的硅层上的至少其中一部份上。另外，本发明的另一半导体装置具有含上述氮化硅的电介体膜，而上述电介体膜是形成在直接或间接形成在玻璃基板或塑料基板上的至少其中一部份的硅层的至少其中一部份上。此外，本发明的另一半导体装置具有含上述氮氧化硅的电介体膜，而上述电介体膜是形成在直接或间接形成在玻璃基板或塑料基板上的至少其中一部份的硅层上的至少其中一部份上。
上述电介体膜最好是在闸绝缘层厚度方向并构成该闸绝缘层的其中一部份。
上述电介体膜是形成在直接或间接形成在玻璃基板或塑料基板上的至少其中一部份上的硅层的至少其中一部份上。
上述半导体装置的塑料基板可采用上述树脂。
本发明制造上述半导体装置的方法，包含有：准备具有直接或间接形成在上述玻璃基板或塑料基板上其中至少一部份上的硅层的基板；以及将上述硅层表面在由构成上述电介体膜的至少其中一种元素所构成气体经激发而形成具3×1011个cm-3以上电子密度的等离子体(plasma)中施行处理。
上述气体最好是由氧分子、氮分子或氨分子所构成。
上述气体最好是还含有由稀有气体元素所构成的气体，而由上述稀有气体元素所构成气体的分压是总压力的90％以上。此外，上述稀有气体元素最好是氩、氙或氪。另外，最好上述气体是氧分子，上述稀有气体元素是氙，由上述等离子体(plasma)所产生光的能量在8.8eV以下。
供产生上述等离子体(plasma)用的电源频率最好是2.45GHz以上。
上述玻璃基板或塑料基板最好是加热至90℃以上、400℃以下。
上述电介体膜最好是在闸绝缘层厚度方向并构成该闸绝缘层的其中一部份。
发明的效果
根据本发明，电介体膜是含硅与氧的组成比为(1∶1.94)至(1∶2)的氧化硅，此组成比大致等于氧化硅(SiO2)的硅与氧的理想组成比(即，化学计量学组成比1∶2)。另一电介体膜是含硅与氮的组成比为(3∶3.84)至(3∶4)的氮化硅，此组成比大致等于氮化硅(Si3N4)的硅与氮的理想组成比的3∶4。再另一电介体膜是具有含硅与氧的组成比为(1∶1.94)至(1∶2)的氧化硅或硅与氮的组成比为(3∶3.84)至(3∶4)的氮化硅的氮氧化物，氧化硅(SiO2)或氮化硅(Si3N4)的组成比，大致等于理想组成比。
所以，本发明的电介体膜在结晶构造上的缺陷极少，具有高品质，具有提高采用电介体膜的半导体装置的电气特性或透镜光学特性的作用。
上述塑料基板因为可设定为由上述树脂所构成者，因此可对具可挠性的基板形成电介体膜。
根据本发明的电介体膜的形成方法，上述硅层表面将曝露在由构成上述电介体膜的至少其中一种元素所构成的气体存在的环境下，而具有3×1011个cm-3以上电子密度的等离子体(plasma)中。在等离子体(plasma)中，将产生具2×1013个cm-3以上原子密度的上述气体元素的原子状气体(如离子之类的电离状态气体)，促进硅与上述气体元素间的键结，便可形成具有大致等于硅、与构成电介体膜的至少其中一种元素间的理想组成比(即，化学计量学组成比)的组成比，且含硅的如氧化膜或氮化膜的电介体膜。
根据此方式所获得电介体膜，在结晶构造上的缺陷极少，具有较高品质。所以，可生产电气特性好的半导体装置、或光学特性好的透镜。
还有，等离子体(plasma)具有等离子体(plasma)内的温度将随等离子体(plasma)电子密度的增加而降低的性质，且在上述具有3×1011个cm-3以上电子密度的等离子体(plasma)内，其温度将在400℃以下。随电子密度的增加将更可降低至200℃以下。所以，便可对耐热性低的玻璃基板或塑料基板形成电介体膜。
借由将上述气体设定为由氧分子、氮分子、或氨分子所构成，便可形成具有大致等于理想组成比的组成比的氧化硅或氮化硅、或者含有具有这种组成比的氧化硅或氮化硅的氮氧化硅的电介体膜。
借由将上述气体设定为还含稀有气体元素所构成的气体，且上述由稀有气体元素所构成气体的分压是总压力的90％以上，便可进一步促进硅与构成电介体膜的至少其中一种元素间的键结，而可形成具有更趋近理想组成比的组成比的氧化硅或氮化硅、或者含有具有这种组成比的氧化硅或氮化硅的氮氧化硅的电介体膜。
借由将上述稀有气体元素设定为氩、氙或氪，便可进一步促进硅、与构成电介体膜的至少其中一种元素间的键结。
若将上述气体设定为氧分子，将上述稀有气体元素设定为氙，并将由上述等离子体(plasma)所产生光的能量设定在8.8eV以下的话，便可防止在随上述键结而产生的SiO2内，随上述能量的电子激发而产生电洞的现象发生。因为SiO2的满带(filled band)与导带(conduction band)之间的能带间隙能量为8.8eV，因此若具有8.8eV以上能量的光射入于SiO2中的话，满带内的电子将被激发至导带，而在满带中产生电洞。此种电洞在当电介体膜使用作为如半导体装置的闸绝缘层的情况时，便将被捕捉(trap)在结晶构造上的缺陷中，而使半导体装置的电气特性产生变化。
借由将供产生上述等离子体(plasma)的电源频率设定在2.45GHz以上，便可更有效率的产生具3×1011个cm-3以上电子密度的等离子体(plasma)。
借由将上述玻璃基板或塑料基板加热至90℃以上、400℃以下，便可采用耐热性较小的玻璃基板或塑料基板。
根据本发明的半导体装置，半导体装置便具有形成在硅层上，且含大致等于理想组成比的氧化硅(SiO2)的电介体膜。另外，另一半导体装置具有形成在硅层上，且含大致等于理想组成比的氮化硅(Si3N4)的电介体膜。再另一半导体装置具有形成在硅层上，且含大致等于理想组成比的氧化硅(SiO2)或氮化硅(Si3N4)的氮氧化硅的电介体膜。
借由上述，便可形成含有结晶构造上缺陷极少的氧化硅、氮化硅、或氮氧化硅的电介体膜的半导体装置，可提升半导体装置的信赖性与电气特性。
借由将上述电介体膜形成为在闸绝缘层厚度方向并构成该闸绝缘层的其中一部份，便将可提高上述闸绝缘层与上述硅层之间的界面特性，并可提升作为闸绝缘层的功能。
若根据将上述电介体膜形成在直接或间接形成在玻璃基板或塑料基板上的至少其中一部份上的硅层的至少其中一部份上，便可对耐热性低的玻璃基板或塑料基板形成电介体膜。
借由上述半导体装置的塑料基板采用上述树脂，便可对具可挠性的基板形成电介体膜。
根据本发明制造半导体装置的方法，上述硅层的表面将如同上述，被曝露在上述等离子体(plasma)中，可形成具有大致等于理想组成比的组成的含硅的如氧化物、氮化物、或氮氧化物的电介体膜的半导体装置。
根据此方法因为可形成含有结晶构造上缺陷极少，极接近(或等于)理想组成比的组成比的含硅的如氧化物或氮化物的电介体膜，因此可提高电介体膜的品质。所以，可提高半导体装置的信赖性与电气特性。
借由将上述气体设定为由氧分子、氮分子、或氨分子所构成，便可形成含有如同上述的氧化硅或氮化硅、或者具有氧化硅或氮化硅的氮氧化硅的电介体膜的半导体装置。
将上述气体设定为还含稀有气体元素所构成的气体，且上述由稀有气体元素所构成气体的分压是总压力的90％以上。或者，将上述稀有气体元素设定为氩、氙或氪。或者，将上述气体设定为氧分子，将上述稀有气体元素设定为氙，由上述等离子体(plasma)所产生光的能量在8.8eV以下。借此，便可形成具有不致发生随电子或电洞的捕捉，而改变特性的电介体膜的半导体装置。
借由将供产生上述等离子体(plasma)的电源频率设定在2.45GHz以上，便可廉价且更有效率的产生上述等离子体(plasma)。
借由将上述玻璃基板或塑料基板加热至90℃以上、400℃以下，便可如同上述，采用耐热性较小的基板。
借由将上述电介体膜形成为在闸绝缘层厚度方向并构成该闸绝缘层的其中一部份，便可如同上述，提高作为闸绝缘层的功能。
                                附图说明
图1是实施本发明的电介体膜的形成方法，可采用的等离子体(plasma)产生装置的例子的概略侧视图；
图2是本发明的电介体膜极及其形成方法的说明图；
图3是本发明的电介体膜极及其形成方法的说明图；
图4是本发明的电介体膜极及其形成方法的说明图；
图5是本发明的电介体膜极及其形成方法的说明图；
图6是本发明的电介体膜极及其形成方法的说明图；
图7是本发明的电介体膜极及其形成方法的说明图；
图8是本发明的电介体膜极及其形成方法的说明图；
图9是本发明的电介体膜极及其形成方法的说明图；
图10(a)至(f)是本发明的半导体装置及其制造方法的说明图；
图11是本发明的电介体膜及其制造方法的说明图；
图12是本发明的电介体膜及其制造方法的说明图；
图13是本发明的电介体膜及其制造方法的说明图。
                                具体实施方式
在详细说明本发明实施例之前，叙述其要。
本发明在硅层上形成电介体膜的方法，是将由氧或氮所构成气体予以激发，而产生具3×1011个cm-3以上电子密度的等离子体(plasma)。借此便将产生氧或氮的原子密度为2×1013个cm-3以上原子状气体(如离子之类的电离状态气体)。在这种等离子体(plasma)环境下，将形成由氧化硅或氮化硅所构成电介体(如：电介体膜)。借此即便在400℃以下(甚至200℃以下)，仍可高速的形成具高品质的电介体膜。
借由取代上述气体，而改为将含稀有气体元素的气体予以激发，而产生具3×1011个cm-3以上电子密度的等离子体(plasma)，并将由氧或氮所构成气体导入此等离子体(plasma)中，也可产生氧或氮的原子密度为2×1013个cm-3以上原子状气体(如离子之类的电离状态气体)。此情况下，即便在400℃以下(甚至200℃以下)，仍可高速的形成具高品质的电介体膜。
据此，供产生等离子体(plasma)用的气体采用由稀有气体元素所构成气体，并在其中混合氧或氮，借此便将增加等离子体(plasma)的电子密度，增加构成气体的分子的分解效率。特别是若将稀有气体混合比设定在90％以上的话，上述电子密度将急剧增加而效果更好。
若增加供产生等离子体(plasma)用的电源频率的话，即便电源电力相同，仍可增加等离子体(plasma)的电子密度，并增加构成气体的分子的分解效率。
在电介体膜的形成中，若利用X光光电子光谱分析法(X-ray PhotoelectronSpectroscopy，以下称“XPS”)，求取对基板在90℃以上温度施行加热的状态下，所形成电介体膜内的构成元素组成比，则可获得氧化硅中的硅与氧的组成比为较1∶1.94更优越的分析结果，且氮化硅中的硅与氮的组成比为较3∶3.84更优越的分析结果。采用这些电子装置(如：薄膜晶体管之类的半导体装置)，相比于已知半导体装置，可提高接口位准(interfacelevel)或漏电流等电气特性，而且因为电气特性长期间不致产生变化，因此也将提高信赖性。
实施例1
可采用供形成电介体(如：电介体膜)用的等离子体(plasma)处理装置(如：图1所示等离子体(plasma)处理装置10)。图示的装置10具备有：供产生等离子体(plasma)用的微波产生电源装置12，以及调整微波频率与功率的谐调器(tuner)14。即，在电源装置12输出端连接于导波管16的一端，在此导波管16中间处连接着谐调器14。导波管16的另一端连接于同轴缆线18一端，在此同轴缆线18的另一端连接着用以将微波功率均匀的输出到反应室22内的环形狭缝天线(radial slot antenna)20。环形狭缝天线20是以同轴缆线18连接部为中心轴并具有多数的槽，且具有大致等于被处理基板24大小、或大于被处理基板24的大小。
此外，在环形狭缝天线20的相对面上，设置着穿透过上述微波的材料(如：石英窗26)。此石英窗26是气密的安装在供形成反应室22用的如气密容器21的上盖之上。在气密容器21侧壁面，在比被处理基板24更上方位置处，设置着供导入反应气体用的气体导入管23，并在比被处理基板24更下方位置处，设置着供将经处理完毕的排放气体予以排放用的排气管27。
气体导入管23是利用配管而连接于反应气体气瓶(未图示)。
排气管27是利用配管而连接于排气泵(未图示)。构成借由控制着此排气泵的排气量，而可将反应室22内压力调整为所需压力值的构造。在气密容器21侧壁面，设置着开口(port)32，可气密插入对反应室22内所产生的等离子体(plasma)的电子密度或发光进行分析用的探针。
还有，在气密容器21侧壁面上，设置着在将被处理基板24施行搬入、搬出之时进行开闭的闸阀(未图示)。在反应室22底部设置着供载置经搬入的被处理基板24用的支撑板28。此支撑板28在相当于中心轴的背面处设置着支撑轴，此支撑轴连接于驱动装置30。
驱动装置30具有使支撑板28进行上下移动的功能。上下移动是在被处理基板24出入时、及在等离子体(plasma)氧化处理之时，设定在石英窗26与被处理基板24间的距离进行上下移动。依此便构成表面波等离子体(plasma)式等离子体(plasma)产生装置10。
被处理基板24是在表面形成硅层25的被处理体。被处理基板24如玻璃基板、塑料基板。
经谐调器14调整频率与功率后的微波，经由导波管16内的同轴缆线18，供应给具有大小如264mm外径的环形波导狭缝天线(以下称“RLSA(radial line slot antenna)”)20。供应给环形波导狭缝天线20的微波将经由石英窗26而传播至反应室22内，将从气体导入管23所供应的处理气体予以激发。结果，在呈既定真空度状态的反应室22内将发生等离子体(plasma)。此等离子体(plasma)确认到呈现所谓表面波等离子体(plasma)的高电子密度状态。至少其中一部份形成硅层的基板24，在距装置10的石英窗26为比如54mm的距离处，使上述硅层与石英窗26呈相对向状态的配置在反应室22内的支撑板28上。
窗状分析用开口32是根据等于基板24与石英窗26间的间隔距离，设置呈仅距石英窗26为54mm的距离。开口32使用朗缪尔探针(Langmuir Probe)进行电子密度测量与发光分析。借此便可获得相当于基板24上的电子密度测量与发光分析结果。
由上述氧化硅所构成膜的氧化硅膜膜厚，是将基板在不破坏真空的情况下，移动至测量容器中，并利用原位椭圆测厚仪(insitu ellipsometer)进行测量。
在实施例1中，基板24是采用P型(100)硅单晶晶圆基板。首先，在反应室22内施行真空排气处理之后，将氧与氪(以下称“Kr”)的气体分子导入到反应室22内，直到反应室22内的气体压力到达100Pa为止，在基板24在300℃温度下施行加热的状态下，将具2.45GHz频率且1000W功率的微波供应给反应室22内，对基板24上所形成的硅层25施行氧化处理。此氧化处理是利用在反应室22内所产生电子密度较高的如3×1011个cm-3以上的表面波等离子体(plasma)对硅层25施行氧化。对上述硅层25施行氧化处理的时间为4分钟。测量经此硅层25的氧化处理而在硅层25表面上所形成氧化硅膜的厚度。
还有，在由Kr与氧(O2)混合气体所构成的电子密度如3×1011个cm-3以上的表面波等离子体(plasma)中，施行硅层25的氧化处理，并测量在硅层25表面上所形成的氧化硅膜厚度。当改变Kr与氧的各种气体混合比时，在硅层25表面上所形成氧化硅膜的厚度，图示于图2。如图2所示，得知在Kr与氧混合气体中，Kr气体分压约90％以上的表面波等离子体(plasma)中所形成的氧化硅膜最厚。
其次，将相关微波的频率与功率设定为如同上述的条件，在氧气体压力100％的环境(即仅存在氧的环境)、及在气体分压Kr/O2为97％/3％的环境所构成二个不同环境下，分别产生的等离子体(plasma)内，在将上述基板24表面上所形成硅层25，在90℃至350℃范围内的各种温度进行加热的状态下，使硅层25产生氧化而形成具有4nm厚度的氧化硅膜，测量硅与氧的组成比。
硅与氧组成比测量中所采用的分析方法，为X光光电子光谱分析法(X-ray PhotoelectronSpectroscopy，以下称“XPS”)。分析结果如图3所示。
关于在上述Kr/O2为97％/3％的表面波等离子体(plasma)中氧化，并在硅层25表面上所形成的氧化硅，二氧化硅(SiO2)的硅与氧的化学计量学组成比为1∶2，而实际所形成氧化硅SiOX的X值，在基板24加热温度约350℃时便为约1.98，此数值极逼近化学计量学组成比。换句话说，此数值是显示获得SiO2的结晶构造缺陷非常少的氧化硅膜。此外，即便在基板24加热温度约90℃之时，X值仍约1.94，此数值也接近化学计量学组成比，显示此时的氧化硅膜组成属于良好状态。
在上述仅存在氧的表面波等离子体(plasma)中施行氧化，而在硅层25表面上所形成氧化硅，在基板24加热温度约90℃至约350℃的范围内，上述X值为约1.91至约1.94。如图3所示，当在Kr/O2为97％/3％的表面波等离子体(plasma)中施行氧化处理的情况时，比O2为100％的表面波等离子体(plasma)中施行氧化处理的情况下，形成X值较接近2.00的SiO2的膜组成较好的氧化硅膜。
为分析此原因，便利用已知的感光测定法(Actinometry)，测量氧的原子密度(单位为任意单位a.u.(arbitrary unit))。将Ar气体为分压的仅1％的量添加于上述气体中，从氧原子的926nm发光与Ar的750nm发光的二个光强度比，求取氧原子的相对密度。结果如图4所示。由图4中得知，Kr与O2混合气体中的Kr分压在90％以上，氧原子将急剧增加，并与氧化硅膜的膜厚变化倾向(参照图2)一致。此外，相关Kr/O2为90％/10％的情况，利用表观质量分析法(appearance mass analyzing method)测量氧原子密度。依照此方法，在测量上虽需要时间，但是相关原子并非上述相对原子密度，而是可测量绝对原子密度。上述氧原子的绝对原子密度的测量结果，获得2×1013个cm-3值。
关于此种倾向的一致，针对氧原子密度的数值分析结果，如图5所示。随氧气体分子与电子间的冲撞而所产生的氧原子(生成反应1，以空白方块(口)表示)，将随O2分压的减少而成直线减少。而，随氧气体分子与Kr气体分子间的冲撞而所产生的氧原子(生成反应2，以黑方块(■)表示)，在Kr/O2为50％/50％时最多，且将随Kr的增加而减少。生成反应1与2如下式所示。
生成反应1：
生成反应2：
为进行相关这些生成反应的分析，采用朗缪尔探针测量等离子体(plasma)的电子密度。结果如图6所示。由图6中得知，若Kr与O2混合气体中的Kr分压达90％以上的话，等离子体(plasma)的电子密度将急剧增加。当测量等离子体(plasma)的电子密度为3×1011个cm-3以上时的氧原子密度的结果，氧原子密度为2×1013个cm-3以上。此外，发现在仅有Kr的气体环境下的等离子体(plasma)电子密度较高，且随氧气体逐次少量导入于此等离子体(plasma)内，将产生氧原子，并降低等离子体(plasma)的电子密度。
由图6所示等离子体(plasma)电子密度的测量结果值、与图5所示利用数值分析所得计算值，便可获得图7所示图形。判断为等离子体(plasma)电子密度的增加对氧原子密度的增加极具影响力。依照氧化反应理论，氧原子将扩散在随氧化而所产生的氧化硅膜中，在所谓扩散速率(diffusion limited)状态下的氧化硅膜厚度，则如图8所示，为氧原子数的平方根。如图8所示，可判断数值分析的值与氧化硅膜的厚度测量值非常一致。
如上述，发现在具有3×1011个cm-3电子密度的等离子体(plasma)内，氧原子密度将达2×1013个cm-3以上。
为分析有关硅的等离子体(plasma)氧化膜特性，便测量等离子体(plasma)氧化膜的红外线吸收光谱。图11所示为相关氪相对于氪·氧混合气体的比γ(即，γ＝Kr/(Kr+O2))，在各种基板温度下测量γ＝0(％)的等离子体(plasma)氧化膜的红外线吸收光谱的结果。同样的，图12所示为γ＝97(％)的情况时，依各种基板温度所制成等离子体(plasma)氧化膜的红外线吸收光谱的结果。测量中所采用试料的等离子体(plasma)氧化膜厚度为5至8nm。如图11所示，当采用γ＝0(％)的O2等离子体(plasma)时，所获得氧化硅膜的横光学声子模(TO phonon mode)的峰值波数，若使基板温度降低为350℃、300℃、200℃，便将分别降低为1069cm-1、1066cm-1、1064cm-1。如图12所示，当采用γ＝97(％)的Kr/O2等离子体(plasma)时，所获得氧化硅膜的横光学声子模的峰值波数，几乎成定值(在图示例中为1070cm-1)，且至少在图示温度范围内并未随基板温度变化。横光学声子模的峰值波数，则如图12所示，大致等于950℃下的热氧化硅膜的峰值波数。此显示若采用Kr/O2等离子体(plasma)，即便低温仍可获得好的氧化膜。
实施例2
采用图1所示等离子体(plasma)处理装置10并利用等离子体(plasma)氧化法，在气体分压Kr/O2为97％/3％的表面波等离子体(plasma)中，对基板24表面上所设置的硅层25施行氧化，而在硅层25表面上形成4nm厚度的氧化硅膜41之后，再在此氧化硅膜41上，利用硅酸四乙酯(Tetra Ethyl Ortho Silicate；以下称“TEOS”)与O2混合气体，采用频率带为VHF带域的化学气相沉积装置(VHF-CVD装置)，利用等离子体(plasma)辅助化学气相沉积(Plasma Enhanced Chemical Vapor Deposition；PECVD)法而形成50nm的氧化硅膜(SiO2)42。在此氧化硅膜42上形成铝电极而制作电容器，利用电容电压特性(C-V特性)测量接口位准密度。
其测量结果如图9所示。接口位准密度是4×1010cm-2eV-1。此值小于利用CVD法直接形成氧化膜42时的值1.4×1011cm-2eV-1接口特性获改善。其次，在150℃的环境温度下，对电容器施加正与负的3MV/cm直流电压30分钟，以施行信赖性测试。特别是当施加负电位时，平带电压(flat-band voltage)将产生变化。当利用上述具有3×1011个cm-3以上电子密度的等离子体(plasma)而所形成的4nm氧化硅膜41的情况时，平带电压的变化将从-1.8V至-1.4V，此变化量在相比于未具有利用上述等离子体(plasma)所形成氧化硅膜41时的平带电压的-2.5V至-1.4V的变化量，前者显示变化量较小，信赖性获得改善。
实施例3
未采用上述稀有气体，仅在氧的等离子体(plasma)中使硅产生氧化，而形成氧化硅膜。
如同实施例1，使用图1所示等离子体(plasma)处理装置10，对反应室22内施行真空排气处理之后，将氧气体分子导入到反应室22内，直到反应室22内的气体压力到达40Pa为止，在基板24在300℃温度下施行加热的状态下，将具2.45GHz频率且3000W功率的微波供应给反应室22内，而产生具有3×1011个cm-3电子密度的等离子体(plasma)，对基板24表面上所形成的硅层25施行氧化处理。上述硅的氧化处理时间为4分钟。
测量经氧化处理而在硅上所形成氧化硅膜的组成。硅与氧的组成比为1∶1.94。此氧化硅膜属于膜组成佳的电介体。
实施例4
在未采用稀有气体且使电源频率上升，而增加等离子体(plasma)的电子密度。如同实施例1，使用图1所示等离子体(plasma)处理装置10，对反应室22内施行真空排气处理之后，将氧气体分子导入到反应室22内，直到反应室22内的气体压力到达40Pa为止，在基板24在300℃温度下施行加热的状态下，将电源频率从2.45GHz上升至10GHz的频率且1000W功率的微波供应给反应室22内，而产生具有3×1011个cm-3电子密度的等离子体(plasma)，对基板24表面上所形成的硅层25施行氧化处理。上述硅的氧化处理时间为4分钟。
经氧化处理而所形成氧化硅膜的硅与氧的组成比为1∶1.94。
实施例5
形成氮化硅膜的情况时的实施例。采用2.45GHz电源频率，并将混合气体设定为Ar混合比率为Ar/(Ar+N2)＝95％、气体压力为80Pa，并将微波供应功率为1000W的功率供应给反应室22，而产生表面波等离子体(plasma)并施行等离子体(plasma)处理，使在硅层25表面上形成氮化硅膜。经氮化处理而所形成氮化硅膜的硅与氮的组成比为3∶3.84。
实施例6
针对氧化硅膜，调查氧化温度与漏电流密度间的关系。图13所示是相关利用纯氧等离子体(plasma)所形成的氧化硅膜、与利用Kr混合氧(Kr＝97％)等离子体(plasma)所产生的氧化硅膜，其氧化温度与漏电流密度(施加2MV/cm时的电流密度)间的关系图。氧化硅膜厚度为4nm。利用Kr混合氧等离子体(plasma)所产生的氧化硅膜，当氧化温度从350℃降低200℃时，漏电流密度将减小至1.5×10-9A/cm2以下，且几乎无变化。反之，利用纯氧等离子体(plasma)所形成的氧化硅膜，漏电流密度将随温度降低而增加。在上述实施例中，虽针对表面波等离子体(plasma)状态进行叙述，但并不仅限于此。
所层积的膜可为各种组合。当实施例2的情况，在利用氧等离子体(plasma)对硅表面施行氧化之后，再利用PECVD法形成氧化硅膜。此外，也可利用氮(N2)等离子体(plasma)对硅表面施行氮化之后，再利用PECVD法形成氮化硅膜。
即便取代上述电介体膜，含有具备硅的氧化物与氮化物的氮氧化硅膜的电介体膜，仍可形成含有具理想组成比的氧化硅或氮化硅的氧氮硅化膜的电介体膜。即，利用实施例1的方法，施行等离子体(plasma)氧化而形成SiO2层，再对此SiO2层利用实施例5的方法施行等离子体(plasma)氮化处理，便可获得形成Si3N4的电介体。此形成顺序也可相反为之。
上述基板是玻璃基板或塑料基板。或者，也可对上述玻璃基板或塑料基板上的至少其中一部份，直接或间接的形成硅层或硅化合物层，上述电介体膜也可形成在上述硅层或硅化合物层上的至少其中一部份上。
上述塑料基板可采用由：聚醯亚胺(Polyimide)树脂(最高温度275℃)、聚醚醚酮(Polyetheretherketone)树脂(以下称“PEEK”。最高温度250℃)、聚醚砜(Polyethersulphone)树脂(以下称“PES”。最高温度230℃)、聚醚醯亚胺(Polyetherimide)树脂(以下称“PEI”。最高温度200℃)、聚对萘二甲酸乙二酯(Polyethylenenaphthalate)树脂(以下称“PEN”。最高温度150℃)、或聚对苯二甲酸乙二酯(Polyethyleneterephalate)树脂(以下称“PET”)之类的聚酯(Polyester)树脂(最高温度120℃)等所构成。
当采用上述玻璃基板的情况时，在制造步骤中的环境温度、及施加于上述玻璃基板的温度，一般可采用约600℃的最高温度。此外，当采用上述塑料基板的情况时，在制造步骤中的环境温度、及施加在上述塑料基板的温度，可就上述各树脂分别采用各自的上述最高温度。
在上述实施例中，借由如将上述硅的全部，改变为具透明性膜的氧化硅膜，便可作为透镜的被覆层。上述氧化硅膜，如上述，因为硅与氧的组成比具有理想组成比，因此便形成较好的透镜被覆层的光学特性(如：折射率)。
实施例7
在Kr/O2为97％/3％的等离子体(plasma)中，对基板24表面上所设置的硅层25施行等离子体(plasma)氧化而所形成的氧化硅膜，施行等离子体(plasma)氮化处理，形成氮氧化硅膜，即，将上述电介体膜当作半导体组件绝缘层[如薄膜晶体管(以下称“TFT”)]的闸绝缘层，借此而改善半导体装置的漏电流及接口位准，并提高半导体装置的电气特性。此外，借由形成至少含组成比为Si∶O2＝1∶1.94的氧化硅、或Si∶N＝3∶3.84的氮化硅的氮氧化硅膜的闸绝缘层，利用提高介电率，便可维持TFT的初期电气特性及长期维持着此电气特性，并改善信赖性。
实施例8
相关基板采用由聚醯亚胺树脂所构成的基板而制成薄膜晶体管(以下称“TFT”)的例子，参照图10进行说明。在图10所示例子中，由聚醯亚胺树脂所构成基板101是在其双面上，为提高硅的激光结晶化时的耐热性及防止从上述树脂释放出气体，而分别利用蒸镀法或溅镀法形成具200nm厚度的氧化硅层(未图示)。
在制造半导体装置之际，首先，如图10(a)所示，在基板101上依序形成基底绝缘层102与非晶质硅层103之后，再对非晶质硅层103施行脱氢处理。如图10(b)所示，一边对玻璃基板101朝箭头105所示方向进行扫描，一边对非晶质硅层103表面广范围进行激光光照射。经激光光照射范围的非晶质硅层103，便如图10(c)所示，结晶化成多晶硅层106。
将多晶硅层106的预定区域予以部分去除之后，再如图10(d)与(e)所示，在多晶硅层106上形成闸绝缘层107与闸极110之后，以闸极110为罩幕，对多晶硅层106的其中一部份，通过闸绝缘层107值入n型或p型杂质，而在多晶硅层106的其中一部份处形成源极区域108与汲极区域109。闸绝缘层107则如同实施例2中所说明的，在Kr/O2为97％/3％的等离子体(plasma)中，将基板24的表面上所设置的硅层25施行氧化，而在硅层25上形成4nm厚度的氧化硅膜41之后，再在此氧化硅膜41上，在TEOS与O2混合气体的等离子体(plasma)环境中，采用VHF-CVD装置形成50nm的氧化硅膜(SiO2)42。
其次，参照图10(f)，利用激光光照射，将源极区域108与汲极区域109内的杂质予以活性化之后，形成层间绝缘层111。在位于源极区域108与汲极区域109各区域上方的闸绝缘层107与层间绝缘层111的部分，形成接触洞，并形成供将源极区域108与汲极区域109予以电气耦接用的源极112与汲极113，再形成供传输电气讯号用的金属配线114。
借此，便可获得流通在源极区域108与汲极区域109之间的信道区域115的电流，由对闸极110的施加电压(即，闸极电压)而控制的多晶硅薄膜晶体管。
相关电子移动度，在不具有利用上述3×1011个cm-3以上电子密度的等离子体(plasma)所形成氧化硅膜的情况时为50cm2/(V·s)，相对于此，当具有上述氧化硅膜的情况时则为80cm2/(V·s)，已提高电子移动度。此外，针对信赖性测试，分别将源极电位、汲极电位、与闸极电位设定为0V、5V及5V，并施行2小时。TFT特性的临限电压变化量，当不具有利用等离子体(plasma)所形成氧化硅膜的情况时为2.0V，相对于此，当具有利用等离子体(plasma)所形成氧化硅膜的情况时便为1.0V，确认到已减少。这因为借由本发明，在低温环境下可获得具有接近化学计量理想组成比的硅的氧化膜、氮化膜、或氧氮化膜的缘故。在上述例子中，塑料基板虽采用由聚醯亚胺树脂所构成的基板，但是也可改采用由如：聚醚醚酮树脂、聚醚砜树脂、聚醚醯亚胺树脂、聚对萘二甲酸乙二酯树脂、或聚对苯二甲酸乙二酯树脂之类的聚酯树脂所构成的基板取代。
符号说明
10    等离子体(plasma)处理装置    12  电源装置
14    谐调器                      16  导波管
18   同轴缆线         20   环形波导狭缝天线
21   气密容器         22   反应室
23   气体导入管       24   基板
25   硅层             26   石英窗
27   排气管           28   支撑板
30   旋转驱动装置     32   分析用开口
41   氧化硅膜         42   氧化硅膜
101  基板             102  基底绝缘层
103  非晶质硅层       106  多晶硅层
107  闸绝缘层         108  源极区域
109  汲极区域         110  闸极
111  层间绝缘层       112  源极
113  汲极             114  金属配线
115  信道区域

Claims (25)

1.一种电介体膜，其特征在于，在玻璃基板或塑料基板上的至少其中一部份，直接或间接形成的电介体膜，此电介体膜至少在膜厚方向的其中一部份，含有硅与氧组成比为(1∶1.94)至(1∶2)的氧化硅。
2.一种电介体膜，其特征在于，在玻璃基板或塑料基板上的至少其中一部份，直接或间接形成的电介体膜，此电介体膜至少在膜厚方向的其中一部份，含有硅与氮的组成比为(3∶3.84)至(3∶4)的氮化硅。
3.一种电介体膜，其特征在于，在玻璃基板或塑料基板上的至少其中一部份，直接或间接形成的电介体膜，此电介体膜至少在膜厚方向的其中一部份，含有硅与氧组成比为(1∶1.94)至(1∶2)的氧化硅、或硅与氮的组成比为(3∶3.84)至(3∶4)的氮氧化硅。
4.如权利要求1至3中任一项所述的电介体膜，其特征在于，在上述玻璃基板或塑料基板上至少其中一部份，直接或间接的形成硅层或硅化合物层，而上述电介体膜是形成在上述硅层或硅化合物层上至少其中一部份上。
5.如权利要求1至4中任一项所述的电介体膜，其特征在于，其中，上述塑料基板是由：聚醯亚胺树脂、聚醚醚酮树脂、聚醚砜树脂、聚醚醯亚胺树脂、聚对萘二甲酸乙二酯树脂、或聚酯树脂所构成。
6.一种电介体膜的形成方法，其特征在于，供形成权利要求1至5中任一项的电介体膜的方法，其中包含有：准备表面上具有直接或间接形成在上述玻璃基板或塑料基板上其中一部份的硅层的基板；以及将上述硅层表面，在由构成上述电介体膜的至少其中一种元素所构成气体经激发，而形成具3×1011个cm-3以上电子密度的等离子体(plasma)中施行处理。
7.如权利要求6所述的电介体膜的形成方法，其特征在于，其中，上述气体是由氧分子、氮分子或氨分子所构成。
8.如权利要求6或7所述的电介体膜的形成方法，其特征在于，其中，上述气体还含有由稀有气体元素所构成的气体，而上述由稀有气体元素所构成气体的分压是总压力的90％以上。
9.如权利要求8所述的电介体膜的形成方法，其特征在于，其中，上述稀有气体元素是氩、氙或氪。
10.如权利要求6至9中任一项所述的电介体膜的形成方法，其特征在于，其中，上述气体是氧分子，上述稀有气体元素是氙，由上述等离子体(plasma)所产生光的能量是在8.8eV以下。
11.如权利要求6至10中任一项所述的电介体膜的形成方法，其特征在于，其中，供产生上述等离子体(plasma)用的电源频率是在2.45GHz以上。
12.如权利要求6至11中任一项所述的电介体膜的形成方法，其特征在于，其中，上述玻璃基板或塑料基板是加热至90℃以上、400℃以下。
13.一种半导体装置，其特征在于，具有在玻璃基板或塑料基板上的至少其中一部份直接或间接形成的硅层上的至少其中一部份上形成的电介体膜，且硅与氧的组成比为(1∶1.94)至(1∶2)的含氧化硅的电介体膜。
14.一种半导体装置，其特征在于，具有在玻璃基板或塑料基板上的至少其中一部份直接或间接形成的硅层上的至少其中一部份上形成的电介体膜，且硅与氮组成比为(3∶3.84)至(3∶4)的含氮化硅的电介体膜。
15.一种半导体装置，其特征在于，具有在玻璃基板或塑料基板上的至少其中一部份直接或间接形成的硅层上的至少其中一部份上形成的电介体膜，且具有硅与氧组成比为(1∶1.94)至(1∶2)的氧化硅、或硅与氮的组成比为(3∶3.84)至(3∶4)的氮化硅的含氮氧化硅的电介体膜。
16.如权利要求13至15中任一项所述的半导体装置，其特征在于，其中，上述电介体膜是在闸绝缘层厚度方向并构成所述闸绝缘层的其中一部份。
17.如权利要求13至16中任一项所述的半导体装置，其特征在于，其中，上述塑料基板是由：聚醯亚胺树脂、聚醚醚酮树脂、聚醚砜树脂、聚醚醯亚胺树脂、聚对萘二甲酸乙二酯树脂、或聚酯树脂所构成。
18.一种半导体装置的制造方法，其特征在于，制造权利要求13至17中任一项半导体装置的方法，其中包含有：准备具有直接或间接形成在上述玻璃基板或塑料基板上的至少其中一部份的硅层的基板；以及将上述硅层表面，在由构成上述电介体膜的至少其中一种元素所构成气体经激发，而形成具3×1011个cm-3以上电子密度的等离子体(plasma)中施行处理。
19.如权利要求18所述的半导体装置的制造方法，其特征在于，其中，上述气体是由氧分子、氮分子或氨分子所构成。
20.如权利要求18或19所述的半导体装置的制造方法，其特征在于，其中，上述气体还含有由稀有气体元素所构成的气体，而上述由稀有气体元素所构成气体的分压是总压力的90％以上。
21.如权利要求20所述的半导体装置的制造方法，其特征在于，其中，上述稀有气体元素是氩、氙或氪。
22.如权利要求20所述的半导体装置的制造方法，其特征在于，其中，上述气体是氧分子，上述稀有气体元素是氙，由上述等离子体(plasma)所产生光的能量是在8.8eV以下。
23.如权利要求18至22中任何一项所述的半导体装置的制造方法，其特征在于，其中，供产生上述等离子体(plasma)用的电源频率是在2.45GHz以上。
24.如权利要求18至23中任何一项所述的半导体装置的制造方法，其特征在于，其中，上述玻璃基板或塑料基板是加热至90℃以上、400℃以下。
25.如权利要求18至24中任何一项所述的半导体装置的制造方法，其特征在于，其中，上述电介体膜是薄膜晶体管的闸绝缘层。
CNB2003101143644A 2002-12-03 2003-11-11 电介体膜及其形成方法，使用其的半导体装置及制造方法 Expired - Fee Related CN1312743C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002351167 2002-12-03
JP2002351167 2002-12-03
JP2003121773 2003-04-25
JP2003121773 2003-04-25
JP2003309332A JP2004343031A (ja) 2002-12-03 2003-09-01 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
JP2003309332 2003-09-01

Publications (2)

Publication Number Publication Date
CN1505116A true CN1505116A (zh) 2004-06-16
CN1312743C CN1312743C (zh) 2007-04-25

Family

ID=32512115

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101143644A Expired - Fee Related CN1312743C (zh) 2002-12-03 2003-11-11 电介体膜及其形成方法，使用其的半导体装置及制造方法

Country Status (5)

Country Link
US (2) US20040113227A1 (zh)
JP (1) JP2004343031A (zh)
KR (1) KR100527149B1 (zh)
CN (1) CN1312743C (zh)
TW (1) TWI230969B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326236A (zh) * 2009-02-19 2012-01-18 东京毅力科创株式会社 硅氧化膜的成膜方法和半导体器件的制造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763327B2 (en) * 1996-04-22 2010-07-27 Micron Technology, Inc. Methods using ozone for CVD deposited films
US7273638B2 (en) * 2003-01-07 2007-09-25 International Business Machines Corp. High density plasma oxidation
US7282438B1 (en) 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films
CN100587922C (zh) * 2004-08-31 2010-02-03 东京毅力科创株式会社 氧化硅膜的形成方法及半导体装置的制造方法
JP4028538B2 (ja) * 2004-09-10 2007-12-26 株式会社東芝 半導体装置の製造方法およびその製造装置
JP2006135161A (ja) * 2004-11-08 2006-05-25 Canon Inc 絶縁膜の形成方法及び装置
KR100648632B1 (ko) * 2005-01-25 2006-11-23 삼성전자주식회사 높은 유전율을 갖는 유전체 구조물의 제조 방법 및 이를 포함하는 반도체 소자의 제조 방법
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8129290B2 (en) 2005-05-26 2012-03-06 Applied Materials, Inc. Method to increase tensile stress of silicon nitride films using a post PECVD deposition UV cure
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
JP4679437B2 (ja) * 2005-06-02 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007043121A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP2007250715A (ja) * 2006-03-15 2007-09-27 Konica Minolta Holdings Inc 半導体デバイスの製造方法
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
CN102239545A (zh) * 2009-09-17 2011-11-09 东京毅力科创株式会社 成膜方法、半导体元件的制造方法、绝缘膜以及半导体元件
JP5601821B2 (ja) * 2009-11-11 2014-10-08 三菱電機株式会社 薄膜トランジスタおよびその製造方法
WO2012147680A1 (ja) * 2011-04-25 2012-11-01 東京エレクトロン株式会社 成膜方法
CN102260857B (zh) * 2011-07-25 2013-02-06 润峰电力有限公司 一种晶硅表面镀膜及其制备方法
JP5814712B2 (ja) * 2011-09-15 2015-11-17 日本放送協会 薄膜デバイスの製造方法
JP2013179106A (ja) * 2012-02-28 2013-09-09 Hitachi Ltd Ｍｉｍキャパシタを有する半導体装置
JP2013214655A (ja) * 2012-04-03 2013-10-17 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US8975625B2 (en) * 2013-05-14 2015-03-10 Applied Materials, Inc. TFT with insert in passivation layer or etch stop layer
KR102250116B1 (ko) 2020-08-20 2021-05-11 쿠팡 주식회사 보냉 포장박스

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274602A (en) * 1991-10-22 1993-12-28 Florida Atlantic University Large capacity solid-state memory
JPH11279773A (ja) * 1998-03-27 1999-10-12 Tomoo Ueno 成膜方法
JP3698390B2 (ja) * 1998-07-29 2005-09-21 パイオニア株式会社 電子放出表示装置及び電子放出装置
US6018187A (en) * 1998-10-19 2000-01-25 Hewlett-Packard Cmpany Elevated pin diode active pixel sensor including a unique interconnection structure
US6218314B1 (en) * 1999-04-01 2001-04-17 Taiwan Semiconductor Manufacturing Company Silicon dioxide-oxynitride continuity film as a passivation film
JP2001109014A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP2001110802A (ja) * 1999-10-06 2001-04-20 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
US6288435B1 (en) * 1999-12-28 2001-09-11 Xerox Corporation Continuous amorphous silicon layer sensors using doped poly-silicon back contact
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
KR20040043116A (ko) * 2001-04-10 2004-05-22 사르노프 코포레이션 유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치
TW588570B (en) * 2001-06-18 2004-05-21 Semiconductor Energy Lab Light emitting device and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326236A (zh) * 2009-02-19 2012-01-18 东京毅力科创株式会社 硅氧化膜的成膜方法和半导体器件的制造方法

Also Published As

Publication number Publication date
JP2004343031A (ja) 2004-12-02
TW200410297A (en) 2004-06-16
KR100527149B1 (ko) 2005-11-08
CN1312743C (zh) 2007-04-25
US20040113227A1 (en) 2004-06-17
TWI230969B (en) 2005-04-11
KR20040048808A (ko) 2004-06-10
US20090029507A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
CN1505116A (zh) 电介体膜及其形成方法，使用其的半导体装置及制造方法
CN100342500C (zh) 形成介电薄膜的方法
JP2004343031A5 (zh)
CN100347832C (zh) 电子器件材料的制造方法
CN1146025C (zh) 形成薄膜的方法
CN1838434A (zh) 半导体器件及其制造方法
CN100338744C (zh) 形成氧化物薄膜的方法及其装置
US20050079720A1 (en) Substrate processing method and a computer readable storage medium storing a program for controlling same
CN1620720A (zh) 基底绝缘膜的形成方法
CN1841675A (zh) 半导体器件的制造方法
CN1484852A (zh) 电介质膜及其形成方法、半导体器件、非易失性半导体存储器件及半导体器件的制造方法
CN1458694A (zh) 氮化硅膜、半导体装置及其制造方法
CN1570204A (zh) 膜形成方法、半导体器件和显示器件及其制造方法
CN101053083A (zh) 半导体装置的制造方法和等离子体氧化处理方法
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
CN1659692A (zh) 基板处理方法
CN1993813A (zh) 半导体装置的制造方法和等离子体氧化处理方法
CN1819117A (zh) 半导体器件及其制造方法
CN1757101A (zh) 基板处理方法
CN101044626A (zh) 栅极绝缘膜的形成方法、半导体装置和计算机记录介质
CN1235273C (zh) 氧化膜的制造装置
CN1511349A (zh) 半导体装置及其制造方法
CN1275295C (zh) 表面氮化方法
JP3770870B2 (ja) 基板処理方法
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070425

Termination date: 20091211