[go: up one dir, main page]

CN102326236A - 硅氧化膜的成膜方法和半导体器件的制造方法 - Google Patents

硅氧化膜的成膜方法和半导体器件的制造方法 Download PDF

Info

Publication number
CN102326236A
CN102326236A CN200980157258XA CN200980157258A CN102326236A CN 102326236 A CN102326236 A CN 102326236A CN 200980157258X A CN200980157258X A CN 200980157258XA CN 200980157258 A CN200980157258 A CN 200980157258A CN 102326236 A CN102326236 A CN 102326236A
Authority
CN
China
Prior art keywords
silicon oxide
gas
oxide film
oxide layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200980157258XA
Other languages
English (en)
Inventor
上田博一
大泽佑介
田中义伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102326236A publication Critical patent/CN102326236A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种硅氧化膜的成膜方法，其包含：在将保持被处理基板(W)的保持台(34)的表面温度保持在300℃以下的状态下，向处理容器(32)内供给硅化合物气体、氧化性气体及稀有气体，在处理容器(32)内生成微波等离子体而在被处理基板(W)形成硅氧化膜的工序；向处理容器(32)内供给氧化性气体及稀有气体，在处理容器(32)内生成微波等离子体，对形成于被处理基板(W)上的硅氧化膜进行等离子体处理的工序。

Description

硅氧化膜的成膜方法和半导体器件的制造方法
技术领域
本发明涉及一种硅氧化膜的成膜方法和半导体器件的制造方法，特别是涉及一种在半导体器件中在导电层上成膜的硅氧化膜的成膜方法，和含有这样的硅氧化膜的半导体器件的制造方法。
背景技术
在现有技术中的以MOS(Metal Oxide Semiconductor，金属氧化物半导体)晶体管等为代表的半导体器件中，在形成栅极氧化膜等要求有高的绝缘性即优良的耐性、优良的漏泄(leak)特性的绝缘层时，通过热氧化法形成作为绝缘层的硅氧化膜。具体而言，在将作为被处理基板的硅基板加热到例如700℃左右的状态下，通过高温热CVD(Chemical Vapor Deposition，化学汽相淀积)形成硅氧化膜。
在(日本)特开2004-336019号公报(专利文献1)中公开了通过这种热氧化法成膜硅氧化膜的方法。根据专利文献1，对通过热CVD形成的氧化膜利用将稀有气体和氧气用作处理气体的氧等离子体进行改性，再对在其上通过热CVD形成的HfSiO利用氮等离子体和氧等离子体进行改性。
现有技术文献
专利文献
专利文献1：日本特开2004-336019号公报
发明内容
发明要解决的课题
在形成诸如栅极氧化膜之类要求高绝缘性的硅氧化膜的情况下，若通过以专利文献1为代表的热CVD形成硅氧化膜时，如上所述需要将硅基板暴露于高温。这样的话，在已经由熔点较低的物质例如低熔点的金属、高分子化合物在硅基板上形成有导电层等的情况下，发生融化等问题。因此，在考虑到低熔点金属化合物、高分子化合物的情况下，需要尽可能低地设定处理温度。在这种情况下，虽然与所选择的材料也有关系，但是例如350℃左右的温度上升也有可能造成不利影响。另外，虽然为了避免这样的问题，而能够考虑到在进行热CVD的工序之前，进行低熔点金属的配线形成工序、高分子化合物的层叠工序，但是，这种半导体器件的制造工序的顺序的制约，从现今的半导体器件中的微细化和高精度化的观点出发而不予优选。
本发明的目的在于提供一种能够在低温下形成具有高绝缘性的硅氧化膜的硅氧化膜成膜方法。
本发明的其他目的在于提供一种能够在低温下形成包含具有高绝缘性的硅氧化膜的半导体器件的半导体器件制造方法。
用于解决课题的技术手段
本发明的硅氧化膜的成膜方法是在被保持在设置于处理容器内的保持台上的被处理基板形成硅氧化膜的硅氧化膜的成膜方法，其包含：在将保持被处理基板的保持台的表面温度保持在300℃以下的状态，将硅化合物气体、氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，在被处理基板形成硅氧化膜的工序；和将氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，对形成于被处理基板上的硅氧化膜进行等离子体处理的工序。
优选保持台的表面温度为220℃以上300℃以下。
还优选微波等离子体由径向线缝隙天线(RLSA：Radial Line SlotAntena)生成。
作为进一步优选的一实施方式，其构成也可以为：硅化合物气体包括四乙氧基硅烷(TEOS，tetraethyl orthosilicate，正硅酸乙酯，四乙基原硅酸盐)气体。
另外，构成也可以为：稀有气体包括氩气。
另外，构成也可以为：氧化性气体包括氧气。
另外，该硅氧化膜的成膜方法包括：接续在等离子体处理的工序之后，再次形成硅氧化膜的工序、进而再次进行等离子体处理的工序。
作为进一步优选的一实施方式，是在形成硅氧化膜的工序中，硅化合物气体为TEOS气体；氧化性气体为氧气；稀有气体为氩气；TEOS气体与氧气的有效流量比(氧气/TEOS气体)为5.0以上10.0以下；氩气的分压比为75％以上。
作为进一步优选的一实施方式，在进行等离子体处理的工序中，氧化性气体为氧气；稀有气体为氩气；使供给至处理容器内的氩气的分压比为97％以上。
在本发明的另一方式中，半导体器件的制造方法为含有作为绝缘层的硅氧化膜和导电层的半导体器件的制造方法，其包括：在设置于处理容器内的保持台上保持作为半导体器件的基底的被处理基板；在将保持被处理基板的保持台的表面温度保持在300℃以下的状态，将硅化合物气体、氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，在被处理基板形成硅氧化膜的工序；和将氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，对形成于被处理基板上的硅氧化膜进行等离子体处理的工序。
发明的效果
根据本发明的硅氧化膜的成膜方法，即使在300℃以下的低温下，也能够形成绝缘性高的硅氧化膜。这样，能够避免在被处理基板上已经形成的低熔点的物质的融化等问题。因此，能够适用于例如有机EL(Electro Luminescence，电致发光)器件等要求高绝缘性及在低温下成膜的情况。
另外，根据本发明的半导体器件的制造方法，在半导体器件中能够在低温向形成具有高绝缘性的硅氧化膜。这样，能够在使用了低熔点的物质的配线工序等之后形成硅氧化膜。这样，能够避免制造工序顺序的制约带来的问题。
附图说明
图1是表示MOS晶体管的一部分的截面图；
图2是表示本发明一实施方式的硅氧化膜的成膜方法中使用的等离子体处理装置的主要部分的概略截面图；
图3是表示包含于径向线缝隙天线的槽板的附图；
图4是表示按EOT(Equivalent Oxide Thickness：等效氧化膜厚度)换算，在7nm的膜厚区域，在使所施加的电场的大小变化时的电流特性(J)的附图即I-V曲线图：
图5是表示将Qbd的测定结果进行Weibull分布的附图；
图6是表示TEOS气体和氧气的有效流量比及以热氧化膜为基准的硅氧化膜的蚀刻速率比的关系的附图；
图7是不进行等离子体处理时的硅氧化膜中的傅里叶变换红外光谱(FT-IR(Fourier Transform-InfraRed spectroscopy))的测定结果；
图8是进行了等离子体处理的情况下的硅氧化膜中的FT-IR的测定结果；
图9是表示以热氧化膜为基准的硅氧化膜的蚀刻速率比的附图。
具体实施方式
下面，参照附图说明本发明的实施方式。首先，说明含有通过本发明一实施方式的硅氧化膜的成膜方法成膜的硅氧化膜的半导体器件的构成。此外，这种半导体器件利用本发明的半导体器件的制造方法来制造。
图1是表示作为通过本发明的半导体器件的制造方法制造的半导体器件之一例的MOS晶体管的一部分的截面图。此外，在图1所示的MOS晶体管中，用阴影线表示导电层。
参照图1，在MOS晶体管11中，硅基板12上形成有元件分离区域13、p型阱14a、n型阱14b、高浓度n型杂质扩散区域15a、高浓度p型杂质扩散区域15b、n型杂质扩散区域16a、p型杂质扩散区域16b及栅极氧化膜17。将以其间夹持栅极氧化膜17的方式形成的高浓度n型杂质扩散区域15a及高浓度p型杂质扩散区域15b中的一方设为漏极，将另一方设为源极。
另外，在栅极氧化膜17上形成有作为导电层的栅极电极18，在栅极电极18的侧部形成有作为绝缘膜的栅极侧壁部19。此外，在形成有上述的栅极电极18等的硅基板12上，形成有作为绝缘层的层间绝缘膜21。在层间绝缘膜21形成有与高浓度n型杂质扩散区域15a及高浓度p型杂质扩散区域15b相连的接触孔22，在接触孔22内形成有埋入电极23。此外，其上形成有作为导电层的金属配线层24。这样，交替形成作为绝缘层的层间绝缘膜及作为导电层的金属配线层，最后，形成作为与外部的接点的焊盘(未图示)。这样就形成了MOS晶体管11。
对上述的栅极氧化膜17，要求其具有高的绝缘性，具体而言，要求优良的耐性及优良的漏泄(leak)特性。在此，栅极氧化膜17通过本发明的硅氧化膜的成膜方法而成膜。
接着，说明用于本发明一实施方式的硅氧化膜的成膜方法的等离子体处理装置的结构。图2是表示用于本发明一实施方式的硅氧化膜的成膜方法的等离子体处理装置的主要部分的概略截面图。另外，图3是从下方侧即图2中的箭头III的方向看到的图2所示的等离子体处理装置包含的槽板的附图。
参照图2及图3，等离子体处理装置31具备：在其内部对被处理基板W进行等离子体处理的处理容器32；向处理容器32内供给等离子体处理用的反应气体的反应气体供给部33；在其上保持被处理基板W的圆板状的保持台34；产生等离子体激发用的微波的微波发生器35；配置于与保持台34相对的位置，将微波发生器35产生的微波导入处理容器32内的电介质板36；对等离子体处理装置31整体进行控制的控制部(未图示)。控制部对反应气体供给部33中的气体流量、处理容器32内的压力等用于对被处理基板W进行等离子体处理的工艺条件进行控制。
处理容器32含有：位于保持台34下方侧的底部37、从底部37的外周向上方向延伸的侧壁38。侧壁38为圆筒状。在处理容器32的底部37设置有排气用的排气孔39。处理容器32的上部侧形成有开口，由配置于处理容器32的上部侧的电介质板36及夹在电介质板36和处理容器32之间的作为密封部件的O型环40a，可密封地构成处理容器32。
反应气体供给部33具备：向被处理基板W的中央区域且朝正下方向供给反应气体的第一反应气体供给部61；从被处理基板W的斜上方供给反应气体的第二反应气体供给部62。具体而言，第一反应气体供给部61向图2中的箭头F1的方向供给反应气体，第二反应气体供给部62向图2中的箭头F2的方向(朝向被处理基板W的中央区域的斜下方向)供给反应气体。从同一反应气体供给源(未图示)向第一反应气体供给部61及第二反应气体供给部62供给同一种类的反应气体。
在此，首先对第一反应气体供给部61的构成进行说明。第一反应气体供给部61设置于电介质板36的径方向中央，且后退到比作为与保持台34相对的相对面的电介质板36的下表面63更靠近电介质板36的内方侧的位置。电介质板36设置有容纳第一反应气体供给部61的容纳部46。在第一反应气体供给部61和容纳部46之间夹有O型环40b，以确保处理容器32内的密封性。
在第一反应气体供给部61设置有多个供给孔45，其朝向被处理基板W的中央区域进行吹风，将反应气体向正下方向供给。供给孔45设置在与保持台34相对的壁面64中的、在处理容器32内露出的区域。此外，壁面64为平坦的面。另外，在第一反应气体供给部61设置有供给孔45，该供给孔45位于电介质板36的径方向中央。第一反应气体供给部61通过与第一反应气体供给部61连接的气体供给系统54调节流量等，同时供给反应气体。
其次，对第二反应气体供给部62的构成进行说明。第二反应气体供给部62含有圆环状的环状部65。环状部65由管状部件构成，其内部作为反应气体的流路。环状部65在处理容器32内配置于保持台34和电介质板36之间。环状部65设置于避开保持在保持台34上的被处理基板W的正上方区域的位置且在保持台34的正上方区域。具体而言，其构成为，若设圆环状的环状部65的内径为D1、设被处理基板W的外径为D2，则环状部65的内径D1大于被处理基板W的外径D2。环状部65由从处理容器32的侧壁38径直向内径侧延伸的支承部66支承。支承部66为中空状。
在环状部65设有多个供给孔67，该供给孔67朝向被处理基板W且向斜下方向吹风而供给反应气体。供给孔67为圆孔状。供给孔67设置于环状部65的下部侧。多个供给孔67在环状部65沿周方向均匀地设置(等配)。在该实施方式中，设有8个供给孔67。
从等离子体处理装置31的外部供给的反应气体通过支承部66的内部，而从设置于环状部65的供给孔67供给到处理容器32内。在支承部66的外方侧也设置有夹设有上述的开闭阀、流量控制器的气体供给系统(未图示)。
具有匹配器(matching)41的微波发生器35经由模式转换器42及波导管43连接于导入微波的同轴波导管44的上部。例如，由微波发生器35产生的TE模式的微波通过波导管43被模式转换器42转换为TEM模式，而在同轴波导管44内传播。作为微波发生器35产生的微波的频率，例如选择2.45GHz。
电介质板36例如为圆板状，由电介质构成。在电介质板36的下部侧也可以设置有用于易产生导入的微波的驻波的、下凹成锥状的环状凹部47。通过该凹部47，能够在电介质板36的下部侧有效地生成微波的等离子体。此外，作为电介质板36的具体材质可列举石英、氧化铝等。
另外，等离子体处理装置31具备：传播由同轴波导管44导入的微波的波延迟板48、从设置有多个的槽孔49将微波导入电介质板36的薄圆板状的槽板50。槽孔49为矩形。如图3所示，矩形的槽孔49以在径方向互相正交的方式设置，且设置为同心圆状。微波发生器35产生的微波通过同轴波导管44传播至波延迟板48，从设置于槽板50的多个槽孔49导入电介质板36。透过电介质板36的微波在电介质板36的正下方产生电场，而在处理容器32内生成等离子体。即，在等离子体处理装置31内，供处理的微波等离子体由含有上述构成的槽板50及波延迟板48的径向线缝隙天线(RLSA)生成。
保持台34被支承于从底部37向垂直上方延伸的绝缘性的筒状支承部51。在沿筒状支承部51的外周从处理容器32的底部37向垂直上方延伸的导电性的筒状支承部52和处理容器32的侧壁38之间，形成有环状的排气路53。在排气孔39的下部经由排气管55连接有排气装置56。排气装置56具有涡轮分子泵等真空泵。通过排气装置56能够将处理容器32内减压至规定的压力。
然后，参照上述的等离子体处理装置31，对本发明一实施方式的硅氧化膜的成膜方法及半导体器件的制造方法进行说明。
首先，如上所述在保持台34上保持作为半导体器件的基底的被处理基板W。然后，将处理容器32内减压至规定的压力并维持为规定的压力。作为规定的压力例如可选择1000mTorr。
而且，将保持台34的表面温度设定为到220℃以上300℃以下。具体而言，例如，作为保持台34的表面温度选择220℃。通过设为这样的保持台34的表面温度，例如，即使被处理基板W的温度在处理中上升，也能够将被处理基板W的温度上升抑制在280℃左右。从进一步降低被处理基板W的温度上升的观点看，优选将保持台34的表面温度设为150℃以上220℃以下。
然后，通过反应气体供给部33具体而言是通过第一及第二反应气体供给部61、62将反应气体供给到处理容器32内。反应气体为含有TEOS气体、氩气及氧气的混合气体。在此，TEOS气体和氧气的有效流量比(氧气/TEOS气体)如后述的那样为5.0以上10.0以下，氩气的分压比为75％以上。作为具体的流量比率，将TEOS气体的流量设为20sccm，将氩气的流量设为390sccm，将氧气的流量设为110sccm。该情况下，TEOS气体和氧气的有效流量比为5.5，氩气的分压比为75％。
而且，由微波发生器35产生等离子体激发用的微波，经由电介质板36将微波导入处理容器32内，在处理容器32内产生微波等离子体。在此，作为微波功率，例如选择3.5kW。而且，对被处理基板W进行等离子体CVD处理，形成构成作为绝缘层的栅极氧化膜17的硅氧化膜。即，将作为硅化合物气体的TEOS气体、作为氧化性气体的氧气及作为稀有气体的氩气供给到处理容器32内，使保持被处理基板W的保持台34的表面温度达到300℃以下的220℃，在被处理基板W上形成硅氧化膜。
此外，生成上述的微波等离子体的工序和供给反应气体的工序既可以颠倒，也可以在同时进行。即，在利用生成的微波等离子体并使用反应气体对被处理基板W进行处理的阶段，只要将保持台34的表面温度设为上述规定的温度即可。
通过上述的方法形成硅氧化膜之后，对形成的硅氧化膜进行等离子体处理。即，硅氧化膜的成膜方法包括在形成硅氧化膜的工序之后，对形成的硅氧化膜进行等离子体处理的工序。
具体而言，就是在通过上述的方法形成硅氧化膜之后，在继续将保持台34的表面温度保持在220℃的状态下，停止TEOS气体的供给。在此，提升供给到处理容器32内的氩气的流量。而且，对形成的硅氧化膜进行等离子体处理。具体而言，将氩气的流量设为390sccm～3500sccm，对氧气的流量保持110sccm进行等离子体处理。即，以使供给的氩气的流量比在形成硅氧化膜的工序供给的氩气的流量多的方式进行等离子体处理。该情况下，氩气的分压比为97％。而且，对形成的硅氧化膜进行等离子体处理。在此，在等离子体处理中，进行利用自由基(radical)的氧化处理。该情况下，形成硅氧化膜的工序及进行等离子体处理的工序在同一处理容器内进行。
这样操作进行硅氧化膜的成膜。此外，通过这样操作而由硅氧化膜形成栅极氧化膜17之后，在其上形成栅极电极18等，制造上述结构的MOS晶体管11。
在此，说明对通过本发明的硅氧化膜的成膜方法成膜的硅氧化膜的电特性和膜质进行说明。图4是表示按EOT换算在7nm的膜厚区域，使施加的电场的大小变化时的电流特性(J)的图即I-V曲线图。图4中的R_TEOS(300℃)表示通过本发明一实施方式的硅氧化膜的成膜方法成膜的硅氧化膜，表示作为比较对象对WVG(Water VaporGenerator)膜、HTO(High Temperature Oxide)膜(成膜温度780℃)及HTO膜在氮气气氛中在900℃下进行15分钟热处理(900℃退火处理)后的膜实施了同样的测定的情况。另外，作为参考，还表示了在400℃进行成膜的R_TEOS(400℃)的情况。根据图4得知，即使是R_TEOS膜(300℃成膜)的情况，也显示出比对HTO膜及HTO膜在氮气氛围气中、在900℃实施15分钟热处理的情况更好的漏泄特性。
图5是表示将Qbd(C/cm2)(CCS：-0.1A/cm2，栅极大小100μm×100μm)的测定结果进行Weibull分布的附图。R_TEOS膜(300℃)表示通过本发明一实施方式的硅氧化膜的成膜方法形成的硅氧化膜，与图4相同，还图示了对与图4相同的比较对象实施测定的情况。根据图5得知，即使为R_TEOS膜(300℃成膜)的情况，也显示出比对HTO膜和将HTO膜在氮气氛围气中、在900℃进行15分钟热处理的情况更良好的漏泄特性。
图6是表示TEOS气体和氧气的有效流量比及以热氧化膜为基准的硅氧化膜的蚀刻速率比的关系的附图。在图6中，纵轴表示相对于利用热氧化法成膜的硅氧化膜的蚀刻速率比(无单位)，横轴表示TEOS气体和氧气的流量比。在图6中表示了将保持台的表面温度分别设为150℃、220℃、300℃、400℃而形成硅氧化膜之后不进行等离子体处理的情况、将保持台的表面温度设为150℃而形成硅氧化膜之后进行等离子体处理的情况及将保持台的表面温度设为220℃而形成硅氧化膜之后进行等离子体处理的情况的曲线。对于将保持台的表面温度设为150℃而形成硅氧化膜之后进行等离子体处理的情况及将保持台的表面温度设为220℃而形成硅氧化膜之后进行等离子体处理的情况来说，由于曲线几乎重叠，因此用一条线表示。另外，作为成膜硅氧化膜时的工艺条件，施加的微波功率为3.5kW，压力为380mTorr、氩气的分压比为75％。
参照图6，将保持台的表面温度设为400℃、将TEOS气体和氧气的有效流量比设为3.6～10.8而形成硅氧化膜时，蚀刻速率比为1.7左右，可得到像热氧化膜那样的超高品位膜。另外，将保持台的表面温度设为300℃、将TEOS气体和氧气的有效流量比设为5.0～10.0而形成硅氧化膜时，蚀刻速率比为2.0左右，可得到像HTO膜那样的高品位膜。在此，即使将保持台的表面温度设为150℃及220℃、将TEOS气体和氧气的有效流量比设为5.0～10.0而形成硅氧化膜的情况，蚀刻速率比也达到2.0左右，能够得到高品位膜。
图7及图8表示硅氧化膜的傅里叶变换红外光谱(FT-IR)的测定结果。图7是形成硅氧化膜之后不进行等离子体处理时的硅氧化膜的FT-IR的测定结果，图8是在本发明的硅氧化膜的成膜方法中成膜的硅氧化膜的FT-IR的测定结果。此外，在图7及图8中，纵轴表示吸光度(无单位)，横轴表示波长(cm-1)。
参照图7及图8，为未进行等离子体处理的硅氧化膜时，在波数为3600cm-1附近的位置，发现表示存在SiOH官能团的若干个峰值(波峰，图7中的箭头A)。这意味着硅氧化膜中含有若干SiOH。另一方面，如图8所示，在使用本发明的硅氧化膜的成膜方法成膜的硅氧化膜的情况下，即在形成硅氧化膜之后进行了等离子体处理的硅氧化膜的情况下，在波数为3600cm-1附近的位置，看不到表示存在SiOH官能团的峰值。这意味着硅氧化膜中实际上不含有SiOH。此外，也看不到表示SiH等杂质的峰值。不含这种SiOH等的硅氧化膜在耐性及漏泄特性方面非常优异，具有高的绝缘性。
图9是表示以热氧化膜为基准的硅氧化膜的蚀刻速率在厚度方向的比的附图。图9中，纵轴表示按相对于通过热氧化法成膜的硅氧化膜的蚀刻速率进行了标准化的比(无单位)，横轴表示厚度另外，图9中、菱形符号表示形成硅氧化膜之后未进行等离子体处理时的硅氧化膜，圆形符号表示形成硅氧化膜之后进行了等离子体处理时的硅氧化膜，三角符号表示通过热氧化法成膜的硅氧化膜。即，三角符号通常为1。
参照图9，未进行等离子体处理时的硅氧化膜，与厚度无关，为通过热氧化法成膜的硅氧化膜的2.5倍左右。另一方面，进行了等离子体处理后的硅氧化膜，在
Figure BPA00001423307800112
之前达到通过热氧化法成膜的硅氧化膜的2倍左右。
据此，根据这种硅氧化膜的成膜方法，即使在300℃以下，具体而言在220℃左右的低温下，也能够成膜绝缘性高的硅氧化膜。这样，就能够避免已经形成于被处理基板的低熔点物质的熔化等问题。因此，例如，能够适用于有机EL器件等要求高的绝缘性及在低温下成膜的情况。
另外，根据这种半导体器件的制造方法，能够在半导体器件中以低温形成具有高的绝缘性的硅氧化膜。这样，能够在低熔点物质的层叠工序等之后成膜硅氧化膜。这样，能够避免制造工序的顺序被制约而带来的问题。
该情况下，能够在同一个处理容器内切换所供给的气体，连续进行形成硅氧化膜的工序和进行等离子体处理的工序。这样，连续进行形成硅氧化膜的工序和进行等离子体处理的工序，从制造工序中的总处理能力成本等观点来看也非常有利。
此外，在上述的实施方式中，是在同一处理容器内形成硅氧化膜并进行等离子体处理，但是并不限于此，也可以在不同的处理容器内进行形成硅氧化膜的工序和进行等离子体处理的工序。
另外，也可以接续在进行等离子体处理的工序之后，再次进行形成硅氧化膜的工序，进而再次进行等离子体处理。如上所述，由于直到的效果都较显著，因而通过反复形成硅氧化膜的工序和进行等离子体处理的工序，即使是对于厚度厚的硅氧化膜，例如即使是比
Figure BPA00001423307800114
厚的硅氧化膜，也能够形成具有高绝缘性的膜。
此外，虽然在上述的实施方式中，设定为接续在形成硅氧化膜的工序之后进行等离子体处理，但是并不限于此，也可以在形成硅氧化膜的工序和进行等离子体处理的工序之间进行其它工序例如进行其它的等离子体处理。即，也可以不连续地进行形成硅氧化膜的工序和进行等离子体处理的工序。
另外，在上述的实施方式中，作为向处理容器内供给的稀有气体，除氩气(Ar)之外也可以供给氙(Xe)气、氪(Kr)气等。此外，也可以使用这些多种类的稀有气体。另外，氧化性气体除氧之外，作为含有氧元素的气体也可以使用臭氧气体、一氧化碳气体等。此外，也可以使用这些多种类的氧化性气体。此时，供给到处理容器内的氧原子的个数按照以其与Si原子数的关系计达到规定值的方式来确定。有效流量比(氧化性气体/硅化合物气体)如下表示。氧化性气体的有效流量取决于以下的式(式1)。
(氧化性气体的流量)×(氧化性气体1分子中所包含的氧原子数)/2…(式1)
硅化合物气体中的有效流量取决于以下的式(式2)。
(硅化合物气体的流量)×(硅化合物气体1分子中所包含的Si原子数)…(式2)
有效流量比取决于用(式1)除以(式2)的式(式3)。
((氧化性气体的流量)×(氧化性气体1分子中所包含的氧原子数)/2)/((硅化合物气体的流量)×(硅化合物气体1分子中所包含的Si原子数))…(式3)
例如，在使用臭氧气体作为氧化性气体时，在硅化合物的流量为恒定时，为了得到规定的有效流量比，而使臭氧气体的有效流量为氧气的有效流量的1.5倍，因而与使用氧气的情况相比，三分之二倍的流量较合适。
此外，在上述的实施方式中，在进行等离子体处理的情况下，虽然将氩气的分压比设为97％，但不限于此，也可以考虑其它工艺条件等而将氩气的分压比设为97％以上。
此外，在上述的实施方式中，是以微波为等离子体源的等离子体处理装置，但是，不限于此，也可以使用以ICP(Inductively-coupledPlasma)及ECR(Electron Cyclotron Resoannce)等离子体、平行平板型等离子体等为等离子体源的等离子体处理装置。
另外，在上述的实施方式中，在形成硅氧化膜时，设定为通过使用了微波的等离子体CVD而形成，但不限于此，也可以通过其它方法形成硅氧化膜。
此外，在上述的实施方式中，在形成MOS晶体管中的栅极氧化膜时使用上述的硅氧化膜的成膜方法，但是也可以适用于MOS晶体管中的其它绝缘层例如层间绝缘膜及栅极侧壁部的形成。此外，还可用于在元件分离区域形成沟道，且利用覆盖绝缘膜填埋沟道之前，形成在沟道表面形成的衬里膜的情况。
另外，在上述的实施方式中，作为半导体器件以使用MOS晶体管为例进行了说明，但是不限于此，在制造含有CCD(Charge CoupledDevice，电荷耦合器件)及闪存存储器等半导体元件的半导体器件时也可使用。具体而言，在闪存存储器中，在形成配置于浮置(floating)栅和控制栅之间的栅极氧化膜或配置于浮置栅的下层的栅极氧化膜、配置于控制栅的上层的栅极氧化膜时，也可以使用上述的硅氧化膜的成膜方法进行成膜。
上面，参照附图说明了本发明的实施方式，但是本发明不限于图示的实施方式。对于图示的实施方式，在与本发明相同的范围内或者均等的范围内，能够加以各种修正及变形。
产业上的可利用性
本发明的硅氧化膜的成膜方法、硅氧化膜、半导体器件及半导体器件的制造方法，可有效地用于要求高绝缘性及在低温下的成膜的情况。
符号说明
11…MOS晶体管、12…硅基板、13…元件分离区域、14a…p型阱、14b…n型阱、15a…高浓度n型杂质扩散区域、15b…高浓度p型杂质扩散区域、16a…n型杂质扩散区域、16b…p型杂质扩散区域、17…栅极氧化膜、18…栅极电极、19…栅极侧壁部、21…层间绝缘膜、22…接触孔、23…埋入电极、24…金属配线层、31…等离子体处理装置、32…处理容器、33，61，62…反应气体供给部、34…保持台、35…微波发生器、36…电介质板、37…底部、38…侧壁、39…排气孔、40a，40b…O型环、41…匹配器、42…模式转换器、43…波导管、44…同轴波导管、45，67…供给孔、46…容纳部、47…凹部、48…波延迟板、49…槽孔、50…槽板、51，52…筒状支承部、53…排气路、54…气体供给系统、55…排气管、56…排气装置、63…下表面、64…壁面、65…环状部、66…支承部。

Claims (10)

1.一种硅氧化膜的成膜方法，在被保持在设置于处理容器内的保持台上的被处理基板形成硅氧化膜，该硅氧化膜的成膜方法的特征在于，包含：
在将保持被处理基板的保持台的表面温度保持在300℃以下的状态，将硅化合物气体、氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，在所述被处理基板形成硅氧化膜的工序；和
将氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，对形成于所述被处理基板上的硅氧化膜进行等离子体处理的工序。
2.如权利要求1所述的硅氧化膜的成膜方法，其特征在于：
所述保持台的表面温度为220℃以上300℃以下。
3.如权利要求1所述的硅氧化膜的成膜方法，其特征在于：
所述微波等离子体由径向线缝隙天线(RLSA)生成。
4.如权利要求1所述的硅氧化膜的成膜方法，其特征在于：
所述硅化合物气体包括四乙氧基硅烷(TEOS)气体。
5.如权利要求1所述的硅氧化膜的成膜方法，其特征在于：
所述稀有气体包括氩气。
6.如权利要求1所述的硅氧化膜的成膜方法，其特征在于：
所述氧化性气体包括氧气。
7.如权利要求1所述的硅氧化膜的成膜方法，其特征在于，包含：
在所述等离子体处理的工序之后，再次形成硅氧化膜的工序、进而再次进行所述等离子体处理的工序。
8.如权利要求1所述的硅氧化膜的成膜方法，其特征在于：
在形成所述硅氧化膜的工序中，
所述硅化合物气体为TEOS气体，
所述氧化性气体为氧气，
所述稀有气体为氩气，
所述TEOS气体与所述氧气的有效流量比(氧气/TEOS气体)为5.0以上10.0以下，
所述氩气的分压比为75％以上。
9.如权利要求1所述的硅氧化膜的成膜方法，其特征在于：
在进行所述等离子体处理的工序中，
所述氧化性气体为氧气，
所述稀有气体为氩气，
使供给至所述处理容器内的所述氩气的分压比为97％以上。
10.一种半导体器件的制造方法，其为含有作为绝缘层的硅氧化膜和导电层的半导体器件的制造方法，其特征在于，包括：
在设置于处理容器内的保持台上保持作为半导体器件的基底的被处理基板；
在将保持被处理基板的保持台的表面温度保持在300℃以下的状态，将硅化合物气体、氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，在所述被处理基板形成硅氧化膜的工序；和
将氧化性气体和稀有气体供给至处理容器内，在处理容器内生成微波等离子体，对形成于所述被处理基板上的硅氧化膜进行等离子体处理的工序。
CN200980157258XA 2009-02-19 2009-12-10 硅氧化膜的成膜方法和半导体器件的制造方法 Pending CN102326236A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009036750A JP2010192755A (ja) 2009-02-19 2009-02-19 シリコン酸化膜の成膜方法および半導体装置の製造方法
JP2009-036750 2009-02-19
PCT/JP2009/070691 WO2010095330A1 (ja) 2009-02-19 2009-12-10 シリコン酸化膜の成膜方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN102326236A true CN102326236A (zh) 2012-01-18

Family

ID=42633622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980157258XA Pending CN102326236A (zh) 2009-02-19 2009-12-10 硅氧化膜的成膜方法和半导体器件的制造方法

Country Status (6)

Country Link
US (1) US20120003842A1 (zh)
JP (1) JP2010192755A (zh)
KR (1) KR101234566B1 (zh)
CN (1) CN102326236A (zh)
TW (1) TW201101391A (zh)
WO (1) WO2010095330A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009139485A1 (en) * 2008-05-13 2009-11-19 Tokyo Electron Limited Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semicomductor device
KR101099716B1 (ko) 2009-07-15 2011-12-28 세메스 주식회사 반도체 제조 장치에서 가스 배관의 구조 및 이를 포함하는 고밀도 플라즈마 기상 증착 장치
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
JP6410622B2 (ja) * 2014-03-11 2018-10-24 東京エレクトロン株式会社 プラズマ処理装置及び成膜方法
KR101977885B1 (ko) * 2017-08-03 2019-05-13 한국기계연구원 복합실리콘산화막 형성방법, 이를 이용한 복합실리콘산화막 및 이를 이용한 투습방지부재
KR102018318B1 (ko) * 2018-09-11 2019-09-04 주식회사 유진테크 박막 형성 방법
US11430654B2 (en) * 2019-11-27 2022-08-30 Applied Materials, Inc. Initiation modulation for plasma deposition

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1245835A (zh) * 1998-08-24 2000-03-01 三星电子株式会社 具有或者没有铁电覆底层的硅器件中的氢抑制方法
JP2003037105A (ja) * 2001-07-26 2003-02-07 Tokyo Electron Ltd プラズマ処理装置及び方法
JP2003158127A (ja) * 2001-09-07 2003-05-30 Arieesu Gijutsu Kenkyu Kk 成膜方法、成膜装置、及び半導体装置
CN1505116A (zh) * 2002-12-03 2004-06-16 ��ʽ����Һ���ȶ˼����������� 电介体膜及其形成方法，使用其的半导体装置及制造方法
CN1570204A (zh) * 2003-04-18 2005-01-26 株式会社液晶先端技术开发中心 膜形成方法、半导体器件和显示器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1245835A (zh) * 1998-08-24 2000-03-01 三星电子株式会社 具有或者没有铁电覆底层的硅器件中的氢抑制方法
JP2003037105A (ja) * 2001-07-26 2003-02-07 Tokyo Electron Ltd プラズマ処理装置及び方法
JP2003158127A (ja) * 2001-09-07 2003-05-30 Arieesu Gijutsu Kenkyu Kk 成膜方法、成膜装置、及び半導体装置
CN1505116A (zh) * 2002-12-03 2004-06-16 ��ʽ����Һ���ȶ˼����������� 电介体膜及其形成方法，使用其的半导体装置及制造方法
CN1570204A (zh) * 2003-04-18 2005-01-26 株式会社液晶先端技术开发中心 膜形成方法、半导体器件和显示器件及其制造方法

Also Published As

Publication number Publication date
KR20110111487A (ko) 2011-10-11
TW201101391A (en) 2011-01-01
KR101234566B1 (ko) 2013-02-19
US20120003842A1 (en) 2012-01-05
WO2010095330A1 (ja) 2010-08-26
JP2010192755A (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
US6897149B2 (en) Method of producing electronic device material
US7374635B2 (en) Forming method and forming system for insulation film
US7446052B2 (en) Method for forming insulation film
JP5387586B2 (ja) シリコン酸化膜の成膜方法、ライナー膜の形成方法、および半導体装置の製造方法
CN102326236A (zh) 硅氧化膜的成膜方法和半导体器件的制造方法
JP2009513000A (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
US20120252188A1 (en) Plasma processing method and device isolation method
KR102334581B1 (ko) 실리콘 질화막의 성막 방법 및 성막 장치
KR20130135262A (ko) 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법
EP1742273A1 (en) Method of forming gate insulating film, storage medium and computer program
KR100945770B1 (ko) 실리콘 산화막의 형성 방법, 반도체 장치의 제조 방법 및컴퓨터 기억 매체
CN100380610C (zh) 形成半导体基体上的绝缘膜的方法
WO2011033987A1 (ja) 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子
CN1614739A (zh) 处理装置及方法
JPWO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2005252012A (ja) 成膜方法、半導体素子の形成方法、半導体装置、及び表示装置
JP2007110144A (ja) 絶縁膜の形成方法
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120118