[go: up one dir, main page]

CN1503938A - 乘法逻辑电路 - Google Patents

乘法逻辑电路 Download PDF

Info

Publication number
CN1503938A
CN1503938A CNA028082028A CN02808202A CN1503938A CN 1503938 A CN1503938 A CN 1503938A CN A028082028 A CNA028082028 A CN A028082028A CN 02808202 A CN02808202 A CN 02808202A CN 1503938 A CN1503938 A CN 1503938A
Authority
CN
China
Prior art keywords
logic
array
multiplication
logic circuit
binary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028082028A
Other languages
English (en)
Inventor
苏尼尔·塔瓦尔
�³÷��
德米特里·鲁梅宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Automatic Parallel Designs Ltd
Original Assignee
Automatic Parallel Designs Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Automatic Parallel Designs Ltd filed Critical Automatic Parallel Designs Ltd
Publication of CN1503938A publication Critical patent/CN1503938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • G06F7/5318—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel with column wise addition of partial products, e.g. using Wallace tree, Dadda counters

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种乘法逻辑电路，包括阵列发生逻辑和阵列缩减逻辑。阵列缩减逻辑包括针对第一级阵列缩减的阵列缩减逻辑，包括用于缩减最大长度列的最大长度并行计数器。然后，由第二级缩减逻辑对最大长度并行计数器的输出进行进一步缩减，所述第二级缩减逻辑包括具有不对称延迟的逻辑电路，以便补偿最大长度并行计数器的输出所经历的不同延迟。

Description

乘法逻辑电路
技术领域
本发明大体上涉及数字电子器件，更具体地，涉及一种用于将两个二进制数相乘的乘法逻辑电路和一种用于相乘和累加先前的乘法的乘法-累加逻辑电路。
背景技术
为许多应用所采用的是，将n个输入加在一起的模块。此模块的输出是高输入数字的二进制表示。这种被称为并行计数器的模块(L.Dadda.Some Schemes for Parallel Multipliers，Alta Freq 34：349～356(1956)；E.E.Swartzlander Jr.，Parallel Counters，IEEE Trans.Comput.C-22：1021～1024(1973))被用在执行二进制乘法的电路中。并行计数器还有其他应用，例如，多数选举解码器或RSA编码器和解码器。重要的是，实现获得最大速度的并行计数器。将并行计数器用在乘法中是公知的(L.Dadda，On Parallel DigitalMultipliers，Alta Freq 45：574～580(1976)。
全加器是具有三位输入和两位输出的特殊的并行计数器。目前对于更高、即具有更大数目的输入的并行计数器的实现是在使用全加器的基础上实现的(C.C.Foster和F.D.Stockton，CountingResponders in an Associative Memory，IEEE Trans.Comput.C-20：1580～1583(1971))。通常，输出的最低有效位是在这种实现中所产生的最快的位，而其他位通常较慢。
以下符号用于逻辑操作：
                     -异或；
                     ∨-或；
                     ∧-与；
-非。
并行计数器的有效现有技术设计(Foster和Stockton)使用了全加器。以FA表示的全加器是图1所示的三位输入并行计数器。其具有三个输入X1、X2、X3和两个输出S和C。输出的逻辑表达式为：
                      S＝X1X2X3，
               C＝(X1∧X2)∨(X1∧X3)∨(X2∧X3)。
以HA表示的半加器是图1所示的两位输入并行计数器。其具有两个输入X1、X2和两个输出S和C。输出的逻辑表达式为：
                      S＝X1X2，
                      C＝X1∧X2。
在图2中描述了现有技术对七位并行计数器的实现。
乘法是基本操作。给定两个n位二进制数
An-12n-1+An-22n-2+…+A12+A0和Bn-12n-1+Bn-22n-2+…+B12+B0，
它们的乘积
                  P2n-122n-1+P2n-222n-2+…+P12+P0
可能具有2n位。Wallace发明了第一种乘法器的快速体系结构，现在称为Wallace树乘法器(Wallace，C.S.，A Suggestion for a FastMultiplier，IEEE Trans.Electron.Comput.EC-13：14～17(1964))。Dadda研究了乘法器中的位特性(L.Dadda，Some Schemes for ParallelMultipliers，Alta Freq 34：349～356(1956))。他构造了多种乘法器，大部分乘法器都遵循Dadda方案。
Dadda乘法器利用图3所示的方案。如果输入有8位，则64个并行与门产生如图4所示的阵列。为了清晰，省略与门符号∧，从而Ai∧Bj变为AiBj。图4的剩余部分描述了包括全加器(FA)和半加器(HA)的阵列缩减(array reduction)。由半加器或全加器将相同列的位相加。在矩形中是一些输入到全加器中的位群。在椭圆中是一些输入到半加器中的位群。阵列缩减的结果是在最后一步只要将两个二进制数相加。例如，可以通过条件加法器或超前进位加法器等快速加法方案之一，将这两个数相加。
英国专利申请No.0019287.2和0101961.1、美国专利申请No.09/637,532、09/759,954和09/917,257以及国际专利申请No.GB01/03415和GB01/04455，所有这些申请的内容这里一并作为参考，这些申请均公开了在阵列缩减之前对阵列进行修改或变形的技术。阵列变形得到了将阵列深度缩减到大于2n-1而小于2n-1的数目的好处，其中n是整数。这种对阵列最大深度的缩减使得在阵列缩减步骤中能够有效使用并行计数器。
发明内容
本发明的目的是提供一种改进的乘法逻辑电路和一种改进的乘法-累加逻辑电路，在其中，提高了逻辑电路的运算速度。
本发明实现了在阵列缩减步骤中、对最大长度并行计数器的使用可以显著地减少现有技术的阵列缩减逻辑中所出现的连线(wiring)延迟。但是，本发明人也意识到最大长度并行计数器的输出经历了不同的门延迟。因而，依照本发明，除了在阵列缩减步骤中、使用最大长度并行计数器之外，将最大长度并行计数器的输出输入到具有不对称延迟的缩减逻辑电路，以改善并行计数器电路的输出的不同延迟的效果。
这样，依照本发明，将由最大长度并行计数器逻辑产生、经历了较短延迟的输出输入到在产生输出时将引起较长延迟的缩减逻辑输入。将在并行计数器逻辑中经历了较长延迟的、最大长度并行计数器逻辑的输出输入到在产生输出时经历较短延迟的不对称缩减逻辑。这样，以这种方式平衡了通过并行计数器逻辑和另外的缩减逻辑的整体延迟，并通过另外的缩减逻辑补偿通过并行计数器逻辑的延迟差。
依照本发明，在阵列缩减步骤中，至少使用一个最大并行计数器，通过接收一列中、阵列的所有数值，在一个维度上缩减阵列。
在本发明的优选实施例中，通过进行未审英国申请No.0019287.2和0101961.1、美国专利申请No.09/637,532、09/759,954和09/917,257以及国际专利申请No.GB01/0341 5和GB01/04455中所公开的阵列变形，对阵列进行修改。阵列变形提供了将最大列的输入数目缩减为大于2n-1而小于2n-1的数目的好处，其中n是整数。例如，对于两个16位数的乘法，阵列变形过程将阵列最大深度在任何给定的列中均缩减到15位，从而使15位输入、4位输出并行计数器能够应用在第一缩减步骤中，将阵列深度缩减到最大4位。对于32位输入，阵列变形步骤将阵列最大高度在任何给定的列中均缩减到31位，从而使31位输入、5位输出并行计数器能够用以提供缩减了深度的阵列，其中，缩减了的深度为最大5位。
在本发明的实施例中，具有不对称延迟的缩减逻辑包括全加器、半加器和4到2压缩器的任意组合。在来自并行计数器的输出的数目为4个或更多时，最好使用4到2压缩器来产生2位输出。
附图说明
现在，将参照附图，对本发明的实施例进行描述，其中：
图1是依照现有技术的全加器和半加器的示意图；
图2是依照现有技术利用全加器的并行计数器的示意图；
图3是针对乘法、现有技术中所应用的步骤的图解；
图4是图3所示的过程更为详细的示意图；
图5是依照本发明的实施例描述了所产生的变形阵列的示意图；
图6是依照本发明的实施例描述了通过最大长度并行计数器缩减之后的阵列的示意图；
图7是示出了门延迟的全加器逻辑的示意图；
图8是依照本发明的实施例、由全加器构造的4到2压缩器的示意图；
图9是依照本发明的实施例、使用4到2压缩器进行第二阶段阵列缩减的逻辑电路的示意图；以及
图10是4到2压缩器逻辑的图解。
具体实施方式
在图5所示的实施例中，依照未审英国专利申请No.0019287.2和0101961.1、美国专利申请No.09/637,532、09/759,954和09/917,257以及国际专利申请No.GB01/03415和GB01/04455中所公开的过程，形成将两个16位二进制数A和B相乘的过程中所产生的阵列，作为变形阵列，这里将上述专利申请的内容一并作为参考。此阵列相对于图4所示的现有技术的阵列的优点在于每列中的最大位数较小。在现有技术中，对于16位乘法，每列具有16位。图5的阵列中有4列具有15位。
如图6所示，缩减阵列的第一缩减步骤包括利用并行计数器将每列从最大15位缩减到最大4位。尽管最好使用上述未审申请中所公开的并行计数器，但可以使用任何传统的并行计数器将15位的最大列缩减为4位。
来自并行计数器的4位经历了不同的门延迟。通常，2个输出经历4个门延迟，而另2个输出经历5个门延迟。但是，针对阵列缩减，使用最大长度并行计数器形式的单一逻辑电路极大地减少了电路之间的连线。因而，使用最大长度并行计数器将带来极大的连线收益。
图7是描述了电路的不对称特性的全加器的逻辑图。输入A和B可以包括来自最大长度并行计数器、经历了4个门延迟的输出，因而，与作为来自最大长度并行计数器、经历了5个门延迟的对电路的输入C相比，相对领先。在本示例中的每个门延迟均表示为作为最慢的门的异或门延迟。与门和或门认为具有0.5的相对延迟。图7描述了累积门延迟，正如可以看到的那样，输出和S，具有累积门延迟6，也输出进位C，具有累积门延迟6。从而，可以将全加器用作第二级阵列缩减的一部分，以便补偿第一级阵列缩减中最大长度并行计数器的输出的相对门延迟。
图8是两个相邻4到2压缩器的示意性逻辑图，每个4到2压缩器包括2个全加器。示出了相对门延迟，以描述在本发明的实施例中用作第二级逻辑缩减的逻辑的不对称属性。
图9描述了4到2压缩器链，该4到2压缩器在最大长度并行计数器所进行的第一级缩减之后，用于从缩减阵列接收4列二进制位中的每一个。针对每列的4到2压缩器的输出包括2位。然后，可用利用传统的加法逻辑电路将这2位相加，产生由2个n位二进制数相乘所构成的输出二进制数。
图10是依照本发明的实施例的4到2压缩器的逻辑图。
从而，在本发明的这个实施例中，依照申请人早期的发明性阵列修改技术的阵列变形，产生和修改阵列。分两个阶段缩减阵列。第一阶段建立在以下认识上：如果将单一的并行计数器应用于阵列每一列的缩减，可以减少乘法逻辑电路的连线。但是，这样得到经历了不同门延迟的输出。因此，本发明通过使用第二级阵列缩减来改善此问题，其中，第二级阵列缩减使用其输入经历相对不同的门延迟的逻辑电路，即，该逻辑电路对输入产生不对称的延迟。以这种方式，由于使用最大长度并行计数器所引起的相对延迟并不在另外的缩减步骤中引起延迟。
因此，由于其减少了连线，此乘法逻辑电路非常高效，由于其平衡了逻辑电路中的门延迟，提高了速度。
尽管已经参照特定的实施例，对本发明进行了描述，本领域的技术人员应当清楚的是，在本发明的精神和范围内存在多种修改。
例如，尽管已经参照其中在阵列缩减之间对阵列进行变形的特定示例，在上面对本发明进行了描述，但本发明也可以应用于未变形阵列的缩减。例如，可以利用任何现有技术产生阵列。诸如与门、与非门、或门或者或非门等任何用于进行位的逻辑组合的逻辑门操作均可以用来形成阵列。还可以通过利用Booth编码来产生阵列。
在本发明中，任何现有技术的并行计数器逻辑电路均可以用于第一级阵列缩减。可以针对任意列数，而不必针对所有列使用并行计数器。例如，对于具有三位的列，可以使用全加器。也可以针对一些列使用全加器而不是并行计数器。通过使用并行计数器进行缩减的列数是一种设计选择。但是，所建议的是，对于阵列中任何具有多于3位的列，最好使用并行计数器。
依照本发明，可以通过任何在产生输出时使输入经历了不同延迟的适当的逻辑来实现第二阵列缩减步骤。
尽管在本发明中可以使用任何形式的并行计数器，在优选实施例中，使用了英国申请No.0019287.2和0101961.1、美国专利申请No.09/637,532、09/759,954和09/917,257以及国际专利申请No.GB01/03415和GB01/04455中所公开的并行计数器。
在本发明中，为了产生乘法逻辑电路的输出，针对最后将两个二进制数相加的步骤，可以采用任何传统方法。
尽管已经参照特定的乘法逻辑电路，对本发明进行了描述，本发明也应用于包括乘法-累加逻辑电路(可以看作乘法逻辑电路的特例)在内的任何执行乘法的逻辑电路。在乘法-累加逻辑电路中实现运算A×B+C，其中C是先前乘法的累加。该乘法-累加逻辑电路针对乘法逻辑电路，通过如上所述产生阵列A×B，进行计算。作为C的二进制位，在阵列中增加额外的行。由于是先前的累加，C可以具有比A或B多得多的位数。然后，对此增广阵列进行如上所述的阵列缩减。
本发明包括任何用于设计和制造本发明上述乘法逻辑电路的方法。本发明还包括表现本发明乘法逻辑电路特色的代码或数据。同样，本发明包括用于建模本发明上述乘法逻辑电路的功能性的代码。
在本领域中，众所周知的是，可以利用通过执行来建模逻辑电路的功能性的代码，在计算机系统上设计逻辑电路。这种设计程序的结果是限定了逻辑的特征和功能性的代码。这样，对于逻辑设计师和构建师，限定了逻辑的特征和功能性的代码是可用的。用于设计的代码或用于限定逻辑电路的特征或功能的代码可以在任何合适的载体介质上得到，例如：存储介质：软盘、硬盘、CD-ROM、磁带装置或固态存储装置；或者瞬时介质：例如，任何类型的信号：电信号、光信号、微波信号、声信号或磁信号(例如，在通信网络上负载的信号)。
从而，可以将限定了标准单元的特征或功能的代码提供给逻辑电路制造商，并可以使用这些代码，利用公知的制造技术在半导体材料上制造逻辑电路。
在本发明的一个实施例中，设计过程包括使用标准单元设置过程对标准单元的使用。设计师可以实现设计程序，以便设计标准单元，该标准单元或者实现乘法逻辑电路的全部逻辑功能或者是部分功能。设计过程包括设计、构建和测试硅上的标准单元，并形成表现了已经成功测试过的标准单元的特征的数据库。表现了标准单元设计的特征的数据库包含了可以用在对使用标准单元的逻辑电路所进行的设计中的信息。这样，数据库中的数据或代码保留有限定了标准单元的模型的逻辑电路的特征。数据可以包括几何、功率和定时信息，以及标准单元所执行的功能的模型。这样，标准单元设计的供应商可以向逻辑电路设计师提供标准单元代码库，使逻辑电路的设计更为容易，利用标准单元库的功能性，执行特定的功能。逻辑电路设计师可以在计算机建模实现中使用标准单元代码库，利用标准单元代码来汇编逻辑电路，即乘法逻辑电路。因而，设计师实现了设计应用，利用代码构建了想要的逻辑电路的模型。根据标准单元的组合，所得到的数据限定了逻辑电路，即乘法逻辑电路的特征。这样，芯片制造商可以使用此数据设计和构建利用了逻辑电路设计师所产生的模型数据的芯片。
本发明包括对实现依照本发明的功能的标准单元的设计，即，对实现了本发明的功能的标准单元的特征进行限定的模型数据的产生。本发明也包括利用标准单元数据库、设计本发明的乘法逻辑电路的方法，即，利用计算机程序产生对本发明的乘法逻辑电路进行了建模的数据的步骤。本发明也包括利用设计数据、制造乘法逻辑电路的过程。
尽管已经参照特定的实施例，在上面对本发明进行了描述，本领域的技术人员应当清楚的是，在本发明的精神和范围内存在多种修改。

Claims (17)

1、一种用于将两个二进制数相乘的乘法逻辑电路，该电路包括：
阵列发生逻辑，用于从两个二进制数产生需要相加的二进制数值阵列；
阵列缩减逻辑，用于将阵列深度缩减到两个二进制数；以及
加法逻辑，用于将二进制数的二进制数值相加；
其中，所述阵列缩减逻辑包括：
第一阵列缩减逻辑，包括多个二进制计数器，每一个均用于接收阵列各个列中的所有二进制数的二进制数值，并输出二进制数；以及
第二阵列缩减逻辑，具有在该逻辑的输入上产生不对称延迟的逻辑，用于在输出，接收从并行计数器输出的二进制数，并向所述加法逻辑输出所述二进制数。
2、按照权利要求1所述的乘法逻辑电路，其特征在于所述第一阵列缩减逻辑包括加法器逻辑，用于将各个列中的二进制数的二进制数值相加。
3、按照权利要求2所述的乘法逻辑电路，其特征在于所述加法器逻辑至少包括一个全加器。
4、按照权利要求2或3所述的乘法逻辑电路，其特征在于设置所述加法逻辑，将所述阵列中具有3位或更少位的列的二进制数的二进制数值相加。
5、按照前述权利要求之一所述的乘法逻辑电路，其特征在于所述第二阵列缩减逻辑包括全加器、半加器和四到二压缩器逻辑中的任何一个或其组合。
6、按照前述权利要求之一所述的乘法逻辑电路，其特征在于设置所述阵列发生逻辑，在一个二进制数中的每位与另一二进制数中的每位之间执行逻辑组合，产生二进制数值的阵列，作为逻辑组合的阵列。
7、按照权利要求6所述的乘法逻辑电路，其特征在于设置所述阵列发生逻辑，在一个二进制数中的每位与另一二进制数中的每位之间执行逻辑与运算，产生二进制数值的阵列，作为逻辑与组合的阵列。
8、一种乘法-累加逻辑电路，包括按照任一前述权利要求所述的乘法逻辑电路，其中，设置所述阵列发生逻辑，包括对先前乘法的累加。
9、一种集成电路，包括按照任一前述权利要求所述的逻辑电路。
10、一种数字电子器件，包括按照任一前述权利要求所述的逻辑电路。
11、一种设计按照权利要求1到7之一所述的乘法逻辑电路的方法，包括实现计算机程序，以产生限定了乘法逻辑电路的特征的信息。
12、按照权利要求11所述的方法，其特征在于作为代码产生所述信息。
13、一种携带计算机可读代码的载体介质，所述代码用于控制计算机实现按照权利要求11或12所述的方法。
14、一种携带使用按照权利要求11或12所述的方法而产生的代码的载体介质。
15、一种设计系统，用于设计按照权利要求1到7之一所述的乘法逻辑电路，包括计算机系统，用于产生限定了乘法逻辑电路的特征的信息。
16、一种携带限定了按照权利要求1到7之一所述的乘法逻辑电路的特征的模式的载体介质。
17、一种制造按照权利要求1到7之一所述的乘法逻辑电路的方法，包括依照限定了所述乘法逻辑电路的特征的代码、在半导体材料上设计和构建所述乘法逻辑电路。
CNA028082028A 2001-03-22 2002-03-21 乘法逻辑电路 Pending CN1503938A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0107212A GB2373602B (en) 2001-03-22 2001-03-22 A multiplication logic circuit
GB0107212.3 2001-03-22

Publications (1)

Publication Number Publication Date
CN1503938A true CN1503938A (zh) 2004-06-09

Family

ID=9911341

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028082028A Pending CN1503938A (zh) 2001-03-22 2002-03-21 乘法逻辑电路

Country Status (8)

Country Link
US (2) US7139788B2 (zh)
EP (1) EP1370932A2 (zh)
JP (1) JP2004531804A (zh)
KR (1) KR20030093260A (zh)
CN (1) CN1503938A (zh)
AU (1) AU2002253284A1 (zh)
GB (1) GB2373602B (zh)
WO (1) WO2002077792A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111695313A (zh) * 2020-06-01 2020-09-22 中国人民解放军国防科技大学 近似乘法器设计方法、近似乘法器和fir滤波器
CN112068802A (zh) * 2020-08-14 2020-12-11 清华大学 计数器的设计方法、装置及计数器

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2365636B (en) 2000-08-04 2005-01-05 Automatic Parallel Designs Ltd A parallel counter and a multiplication logic circuit
US7136888B2 (en) * 2000-08-04 2006-11-14 Arithmatica Limited Parallel counter and a logic circuit for performing multiplication
GB2373602B (en) * 2001-03-22 2004-11-17 Automatic Parallel Designs Ltd A multiplication logic circuit
US20040128336A1 (en) * 2002-08-22 2004-07-01 Zierhofer Clemens M. Method and system for multiplication of binary numbers
US7260595B2 (en) * 2002-12-23 2007-08-21 Arithmatica Limited Logic circuit and method for carry and sum generation and method of designing such a logic circuit
US7042246B2 (en) * 2003-02-11 2006-05-09 Arithmatica Limited Logic circuits for performing threshold functions
US7853636B2 (en) 2003-12-29 2010-12-14 Xilinx, Inc. Digital signal processing circuit having a pattern detector circuit for convergent rounding
US8495122B2 (en) * 2003-12-29 2013-07-23 Xilinx, Inc. Programmable device with dynamic DSP architecture
US7840630B2 (en) * 2003-12-29 2010-11-23 Xilinx, Inc. Arithmetic logic unit circuit
US7853634B2 (en) 2003-12-29 2010-12-14 Xilinx, Inc. Digital signal processing circuit having a SIMD circuit
US7472155B2 (en) * 2003-12-29 2008-12-30 Xilinx, Inc. Programmable logic device with cascading DSP slices
EP1700231B1 (en) 2003-12-29 2012-10-17 Xilinx, Inc. Integrated circuit with cascading dsp slices
US7882165B2 (en) * 2003-12-29 2011-02-01 Xilinx, Inc. Digital signal processing element having an arithmetic logic unit
US7467175B2 (en) * 2003-12-29 2008-12-16 Xilinx, Inc. Programmable logic device with pipelined DSP slices
US7840627B2 (en) 2003-12-29 2010-11-23 Xilinx, Inc. Digital signal processing circuit having input register blocks
US7844653B2 (en) 2003-12-29 2010-11-30 Xilinx, Inc. Digital signal processing circuit having a pre-adder circuit
US7480690B2 (en) * 2003-12-29 2009-01-20 Xilinx, Inc. Arithmetic circuit with multiplexed addend inputs
US7870182B2 (en) 2003-12-29 2011-01-11 Xilinx Inc. Digital signal processing circuit having an adder circuit with carry-outs
US7865542B2 (en) * 2003-12-29 2011-01-04 Xilinx, Inc. Digital signal processing block having a wide multiplexer
US7849119B2 (en) 2003-12-29 2010-12-07 Xilinx, Inc. Digital signal processing circuit having a pattern detector circuit
US7860915B2 (en) * 2003-12-29 2010-12-28 Xilinx, Inc. Digital signal processing circuit having a pattern circuit for determining termination conditions
US7853632B2 (en) 2003-12-29 2010-12-14 Xilinx, Inc. Architectural floorplan for a digital signal processing circuit
US7567997B2 (en) * 2003-12-29 2009-07-28 Xilinx, Inc. Applications of cascading DSP slices
US20050228845A1 (en) * 2004-04-12 2005-10-13 Mathstar, Inc. Shift and recode multiplier
US7565391B2 (en) * 2004-12-17 2009-07-21 The Regents Of The University Of California Binary digit multiplications and applications
WO2006088085A1 (ja) * 2005-02-17 2006-08-24 Matsushita Electric Industrial Co., Ltd. 加算器、およびその合成装置、合成方法、合成プログラム、合成プログラム記録媒体
JP4808197B2 (ja) * 2007-09-06 2011-11-02 シャープ株式会社 光学式エンコーダおよびそれを備えた電子機器
US8543635B2 (en) 2009-01-27 2013-09-24 Xilinx, Inc. Digital signal processing block with preadder stage
US8479133B2 (en) 2009-01-27 2013-07-02 Xilinx, Inc. Method of and circuit for implementing a filter in an integrated circuit
WO2011055168A1 (en) * 2009-11-06 2011-05-12 Freescale Semiconductor, Inc. Area efficient counters array system and method for updating counters
FR2990781A1 (fr) * 2012-05-15 2013-11-22 St Microelectronics Grenoble 2 Multiplieur serie numerique
US10037189B2 (en) 2016-09-20 2018-07-31 Altera Corporation Distributed double-precision floating-point multiplication
US10884705B1 (en) 2018-04-17 2021-01-05 Ali Tasdighi Far Approximate mixed-mode square-accumulate for small area machine learning
US11416218B1 (en) 2020-07-10 2022-08-16 Ali Tasdighi Far Digital approximate squarer for machine learning
US11467805B1 (en) 2020-07-10 2022-10-11 Ali Tasdighi Far Digital approximate multipliers for machine learning and artificial intelligence applications

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2062310A (en) * 1932-07-29 1936-12-01 Automatic Transmission Enginee Variable speed transmission
US2475250A (en) * 1944-09-28 1949-07-05 Egon M Petersen Runner vehicle
US3634658A (en) 1970-03-19 1972-01-11 Sperry Rand Corp Parallel bit counter
US3757098A (en) 1972-05-12 1973-09-04 Rca Corp Carry generation means for multiple character adder
US4168530A (en) * 1978-02-13 1979-09-18 Burroughs Corporation Multiplication circuit using column compression
JPS6022767B2 (ja) * 1979-10-01 1985-06-04 株式会社東芝 ２進乗算器細胞回路
FR2475250B1 (fr) 1980-01-31 1986-04-11 Thomson Csf Mat Tel Multiplieur rapide
US4399517A (en) 1981-03-19 1983-08-16 Texas Instruments Incorporated Multiple-input binary adder
FR2540376B3 (fr) 1983-02-04 1987-01-09 Coustenoble Jean P Appareil portatif destine a l'enregistrement d'electrocardiogrammes
US4703435A (en) 1984-07-16 1987-10-27 International Business Machines Corporation Logic Synthesizer
US4607176A (en) 1984-08-22 1986-08-19 The United States Of America As Represented By The Secretary Of The Air Force Tally cell circuit
JP2506991B2 (ja) 1987-09-25 1996-06-12 松下電器産業株式会社 回路変換システムと回路変換方法と反転論理生成方法および論理設計システム
KR920007505B1 (ko) 1989-02-02 1992-09-04 정호선 신경회로망을 이용한 곱셈기
US5175862A (en) 1989-12-29 1992-12-29 Supercomputer Systems Limited Partnership Method and apparatus for a special purpose arithmetic boolean unit
US5161119A (en) 1990-02-14 1992-11-03 Lsi Logic Corporation Weighted-delay column adder and method of organizing same
US4993421A (en) 1990-07-20 1991-02-19 Thornton William E Cardiac monitoring system
FR2665275B1 (fr) 1990-07-27 1992-11-13 France Etat Multiplieur cellulaire en arbre de type gradin inverse et son procede de realisation.
US5187679A (en) 1991-06-05 1993-02-16 International Business Machines Corporation Generalized 7/3 counters
US5095547A (en) 1991-06-13 1992-03-17 Kerns Carol S Self defense glove construction
US5524082A (en) 1991-06-28 1996-06-04 International Business Machines Corporation Redundancy removal using quasi-algebraic methods
GB2263002B (en) 1992-01-06 1995-08-30 Intel Corp A parallel binary adder
US5325320A (en) 1992-05-01 1994-06-28 Seiko Epson Area efficient multiplier for use in an integrated circuit
US5343417A (en) 1992-11-20 1994-08-30 Unisys Corporation Fast multiplier
US5701504A (en) * 1994-12-28 1997-12-23 Intel Corporation Apparatus and method for addition based on Kogge-Stone parallel algorithm
KR100359965B1 (ko) * 1995-04-11 2003-03-15 캐논 가부시끼가이샤 프로세서와이의연산방법 및 데이타프로세서
KR100203907B1 (ko) 1996-11-06 1999-06-15 김영환 병렬 데이타 비트 카운터
JP3070510B2 (ja) 1997-03-21 2000-07-31 日本電気株式会社 半導体装置の入力回路および出力回路ならびに半導体装置
US6023566A (en) 1997-04-14 2000-02-08 Cadence Design Systems Cluster matching for circuit implementation
US6029187A (en) 1997-10-28 2000-02-22 Atmel Corporation Fast regular multiplier architecture
US5964827A (en) * 1997-11-17 1999-10-12 International Business Machines Corporation High-speed binary adder
US6175852B1 (en) * 1998-07-13 2001-01-16 International Business Machines Corporation High-speed binary adder
JP3202196B2 (ja) 1998-08-25 2001-08-27 沖電気工業株式会社 出力回路と入力回路
US6269386B1 (en) * 1998-10-14 2001-07-31 Intel Corporation 3X adder
KR100300079B1 (ko) 1999-07-28 2001-11-01 김영환 센스앰프 구동회로
US6490608B1 (en) 1999-12-09 2002-12-03 Synopsys, Inc. Fast parallel multiplier implemented with improved tree reduction schemes
US6445210B2 (en) 2000-02-10 2002-09-03 Matsushita Electric Industrial Co., Ltd. Level shifter
WO2002012995A2 (en) 2000-08-04 2002-02-14 Automatic Parallel Designs Limited A parallel counter and a logic circuit for performing multiplication
US7136888B2 (en) 2000-08-04 2006-11-14 Arithmatica Limited Parallel counter and a logic circuit for performing multiplication
GB2365636B (en) * 2000-08-04 2005-01-05 Automatic Parallel Designs Ltd A parallel counter and a multiplication logic circuit
US6883011B2 (en) 2000-08-04 2005-04-19 Arithmatica Limited Parallel counter and a multiplication logic circuit
GB2373602B (en) * 2001-03-22 2004-11-17 Automatic Parallel Designs Ltd A multiplication logic circuit
JP4090222B2 (ja) 2001-07-17 2008-05-28 株式会社ルネサステクノロジ 半導体集積回路、該半導体集積回路の設計方法及び該半導体集積回路設計用プログラム
JP4145565B2 (ja) 2002-05-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置
JP3609805B2 (ja) 2002-07-11 2005-01-12 松下電器産業株式会社 ブロック間インタフェース回路およびシステムｌｓｉ
US7260595B2 (en) * 2002-12-23 2007-08-21 Arithmatica Limited Logic circuit and method for carry and sum generation and method of designing such a logic circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111695313A (zh) * 2020-06-01 2020-09-22 中国人民解放军国防科技大学 近似乘法器设计方法、近似乘法器和fir滤波器
CN111695313B (zh) * 2020-06-01 2024-05-17 中国人民解放军国防科技大学 近似乘法器设计方法、近似乘法器和fir滤波器
CN112068802A (zh) * 2020-08-14 2020-12-11 清华大学 计数器的设计方法、装置及计数器
CN112068802B (zh) * 2020-08-14 2022-11-11 清华大学 计数器的设计方法、装置及计数器

Also Published As

Publication number Publication date
GB0107212D0 (en) 2001-05-16
US7275076B2 (en) 2007-09-25
WO2002077792A2 (en) 2002-10-03
US20040103135A1 (en) 2004-05-27
AU2002253284A1 (en) 2002-10-08
US7139788B2 (en) 2006-11-21
JP2004531804A (ja) 2004-10-14
GB2373602A (en) 2002-09-25
GB2373602B (en) 2004-11-17
EP1370932A2 (en) 2003-12-17
US20020138538A1 (en) 2002-09-26
WO2002077792A3 (en) 2003-03-06
KR20030093260A (ko) 2003-12-06

Similar Documents

Publication Publication Date Title
CN1503938A (zh) 乘法逻辑电路
CN1191519C (zh) 快速规则的乘法器层次结构
TWI783295B (zh) 乘法器及乘法運算方法
CN109542393B (zh) 一种近似4-2压缩器及近似乘法器
CN1101017C (zh) 用于高速二进制乘法器的改进的华莱士(w)－树加法器的结构和方法
CN100336300C (zh) 可重新配置的有限脉冲响应滤波器
CN1570848A (zh) 使用进位存储加法的蒙哥马利模乘器及其方法
CN112434801A (zh) 一种按照比特精度进行权重拆分的卷积运算加速方法
CN1108557C (zh) 减少高速算术单元中超前进位加法器级数的结构和方法
CN1801079A (zh) 优化的标准带符号数字的系数乘法器
Nair et al. A review paper on comparison of multipliers based on performance parameters
JP2004506260A (ja) 並列計数器と乗算を実行するための論理回路
CN111966323B (zh) 基于无偏压缩器的近似乘法器及计算方法
Daud et al. Hybrid modified booth encoded algorithm-carry save adder fast multiplier
CN217034731U (zh) 选择控制器及运算电路及芯片
US7461107B2 (en) Converter circuit for converting 1-redundant representation of an integer
CN1290002C (zh) 高速加法器
CN114756199A (zh) 部分积求和模块设计方法及乘法器
CN1122024A (zh) 一种任意字长、任意精度的乘法运算方法及乘法器
CN1614553A (zh) 进位存储加法器及其系统
CN1320446C (zh) 基于混合压缩结构的部分积压缩树生成方法
Teja et al. Implementation of vedic multiplier using modified architecture by routing rearrangement for high-optimization
CN119512501A (zh) 一种基于基-4Booth编码和改进Wallace压缩树的乘法器
Karunakaran et al. Exploration on Power Delay Product of various VLSI Multiplier Architectures
CN115480729A (zh) 用于图像卷积处理的高速低功耗近似乘累加运算器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication