CN111966323B - 基于无偏压缩器的近似乘法器及计算方法 - Google Patents

Abstract

本发明提出了一种基于无偏压缩器的近似乘法器及计算方法，该近似乘法器包括：部分积产生模块、部分积压缩化简模块和进位加法器模块；部分积产生模块是由n×n个与门构成的与门阵列，乘数的每一位与被乘数的每一位进行与操作得到对应的部分积；部分积压缩化简模块包括精确压缩单元和近似压缩单元，精确压缩单元用于部分积压缩树的高有效位，近似压缩单元用于部分积压缩树的地有效位；进位加法器模块用于化简部分积压缩化简模块输出信号得到所求的二进制结果。本发明具有比较高的精确度，同时本发明极大地减少乘法器的硬件开销，如面积、延时和功耗。

Description

基于无偏压缩器的近似乘法器及计算方法

技术领域

本发明属于集成电路技术领域，具体的说是一种基于无偏压缩器的近似乘法器及计算方法。

背景技术

当今时代，是一个信息爆炸的时代，每一秒钟都有着海量的数据等待处理，在这种情况下，运算速度的提升是大势所趋。近似计算是通过牺牲一定的精度，在满足精度要求的前提下，通过近似设计，提高电路的运算速度并显著降低设计成本。通过近似计算，能在一定程度上提高电路的性能并改良电路特性。

在当前如云计算、金融分析、边缘计算等许多领域，计算速度和存储需求已经远超可用资源了，因此仅仅凭借资源的配置将无法满足当今的计算要求。随着大数据的应用越发广泛，云计算等技术的到来改变了传统的计算方式，也使得对数据计算速度的要求更进一步。然而，当今的许多需要高计算量的应用，如云计算、机器学习、图像处理、模式识别等，它们并不需要完全精确的结果，只需要一个足够好、可以接收的结果即可。因此，需要设计一种精度比较高的近似乘法器同时其硬件开销很小来满足这些需求。

发明内容

本发明是为了解决上述现有技术存在的不足之处，提出一种基于无偏压缩器的近似乘法器及计算方法，以期能在降低近似乘法器的功耗开销和面积开销的同时明显提高精确度。

本发明为达到上述发明目的，采用如下技术方案：

本发明一种基于无偏压缩器的近似乘法器的特点包括：部分积产生模块、部分积压缩化简模块和进位加法器模块；

所述部分积产生模块是由n×n个与门构成的与门阵列，并用于将n位乘数的每一位与n位被乘数的每一位进行与操作后得到n×n个部分积，且所述n×n个部分积按照n行、2n-1列的部分积约简树进行排列；

所述部分积压缩化简模块包括精确压缩单元和近似压缩单元；

所述精确压缩单元利用精确4-2压缩器、半加器和全加器对所述部分积约简树中最高有效位的n-1列的部分积进行压缩操作，得到相对应的精确压缩结果；

所述近似压缩单元利用近似4-2压缩器和半加器对所述部分积约简树中最低有效位的n列的部分积进行压缩操作，得到相对应的近似压缩结果；

所述进位加法器模块是由2n-3个全加器和1个半加器组成，并用于对所述精确压缩结果和所述近似压缩结果进行压缩操作，从而得到所求的二进制乘积结果。

本发明所述的近似乘法器的特点也在于：

所述近似4-2压缩器是由2个二输入的异或门、4个二输入的与门以及2个四输入的或门组成，并依次为：二输入的第一异或门、第二异或门，二输入的第一与门、第二与门、第三与门和第四与门以及四输入的第一或门和第二或门；

所述近似4-2压缩器的第一输入端是由第一异或门的第一输入端、第一与门的第一输入端和第三与门的第一输入端相互连接而成的；

所述近似4-2压缩器的第二输入端是由第一异或门的第二输入端、第二与门的第一输入端和第三与门的第二输入端相互连接而成的；

所述近似4-2压缩器的第三输入端是由第二异或门的第一输入端和第四与门的第一输入端相互连接而成的；

所述近似4-2压缩器的第四输入端是由第二异或门的第二输入端、第一与门的第二输入端和第四与门的第二输入端相互连接而成的；

所述第一或门的第一输入端连接所述第一异或门的输出端；所述第一或门的第二输入端连接所述第二异或门的输出端；所述第一或门的第三输入端连接所述第一与门的输出端；所述第一或门的第四输入端连接所述第二与门的输出端；所述第二或门的第一输入端连接所述第一与门的输出端；所述第二或门的第二输入端连接所述第二与门的输出端；所述第二或门的第三输入端连接所述第三与门的输出端；所述第二或门的第四输入端连接所述第四与门的输出端；

所述近似4-2压缩器的第一输出端为第一或门的输出端；

所述近似4-2压缩器的第二输出端为第二或门的输出端。

本发明一种基于无偏压缩器的近似乘法器的计算方法的特点是按如下步骤进行：

步骤一：部分积的产生：

由n×n个与门构成的与门阵列将n位乘数的每一位与n位被乘数的每一位进行与操作得到对应的部分积，从而产生n×n个部分积，由n×n个部分积排列组成n行、2n-1列的部分积约简树；

步骤二：近似4-2压缩器的组建：

按照式(1)所示的近似4-2压缩器的计算公式，使用2个二输入的异或门、4个二输入的与门以及2个四输入的或门组建近似4-2压缩器：

式(1)中，设X1、X2、X3和X4分别为近似4-2压缩器的四个输入端，Sum、Carry分别为近似4-2压缩器的第一输出端和第二输出端；

步骤三：部分积约简树的压缩化简：

将部分积约简树最高有效的列定义为部分积约简树的第1列，将部分积约简树的第1列到第n列定义为精确阵列，将部分积约简树的第n+1列到第2n-1列定义为近似阵列；

对所述精确阵列的每一列部分积使用精确4-2压缩器、全加器和半加器进行化简，从而得到相对应的精确压缩结果；

对所述近似阵列的每一列部分积使用近似4-2压缩器和半加器进行化简，从而得到相对应的近似压缩结果；

步骤四：二进制乘积的产生：

由2n-3个全加器和1个半加器组成的进位加法器模块对所述精确压缩结果和所述近似压缩结果进行压缩操作，从而得到所求的二进制乘积。

与现有技术相比，本发明的有益效果在于：

1、现有技术的精确4-2压缩器包含1个与非门、2个或门、2个反相器、3个与门、3个或非门和4个异或门，而本发明提出的近似4-2压缩器只包含2个异或门、4个与门以及2个四输入的或门。明显可以看出，本发明提出的近似4-2压缩器使用的逻辑门个数明显小于精确4-2压缩器使用的逻辑门个数。因此，近似4-2压缩器在硬件开销方面明显优于精确4-2压缩器。

2、本发明提出的近似4-2压缩器会产生两个误差距离为1正误差和两个误差距离为1的负误差，由于正误差和负误差是对称的。因此，本发明提出的近似4-2压缩器可以实现误差补偿，从而提高了近似4-2压缩器的精度，进一步保证了本发明提出的近似乘法器具有比较高的精度。

3、本发明提出的近似乘法器与现有技术中的精确乘法器相比较，本发明提出的近似乘法器的电路结构比精确乘法器更简单。因此，本发明提出的近似乘法器的硬件开销会明显优于精确乘法器。

附图说明

图1为本发明近似乘法器的结构示意图；

图2为本发明近似4-2压缩器的逻辑门电路图；

图3为本发明近似4-2压缩器第二输出端Carry的卡洛图；

图4为本发明近似4-2压缩器第一输出端Sum的卡洛图；

图5为现有技术中精确4-2压缩器的逻辑门电路图；

图6为应用本发明的8×8位近似乘法器的部分积约简树图；

图7为现有技术中8×8位精确wallace乘法器的部分积约简树图。

具体实施方式

本实施例中，如图1所示，一种基于无偏压缩器的近似乘法器，包括：部分积产生模块、部分积压缩化简模块和进位加法器模块；

部分积产生模块是由n×n个与门构成的与门阵列，模块用于将n位的乘数的每一位与n位的被乘数的每一位进行与操作得到对应的部分积，一共会产生n×n个部分积，n×n个部分积排列组成n行、2n-1列的部分积约简树；

部分积压缩化简模块包括精确压缩单元和近似压缩单元；

精确压缩单元利用精确4-2压缩器、半加器和全加器对部分积约简树中最高有效位的n-1列的部分积进行压缩操作，得到相对应的精确压缩结果；

近似压缩单元利用近似4-2压缩器和半加器对部分积约简树中最低有效位的n列的部分积进行压缩操作，得到相对应的近似压缩结果；

进位加法器模块是由2n-3个全加器和1个半加器组成，模块用于对精确压缩结果和近似压缩结果进行压缩操作，从而得到所求的二进制乘积。

具体的说，如图2所示，近似4-2压缩器是由2个二输入的异或门、4个二输入的与门以及2个四输入的或门组成，并依次为：二输入的第一异或门、第二异或门，二输入的第一与门、第二与门、第三与门和第四与门以及四输入的第一或门和第二或门；

近似4-2压缩器的第一输入端为第一异或门的第一输入端、第一与门的第一输入端和第三与门的第一输入端相互连接；

近似4-2压缩器的第二输入端为第一异或门的第二输入端、第二与门的第一输入端和第三与门的第二输入端相互连接；

近似4-2压缩器的第三输入端为第二异或门的第一输入端和第四与门的第一输入端相互连接；

近似4-2压缩器的第四输入端为第二异或门的第二输入端、第一与门的第二输入端和第四与门的第二输入端相互连接；

第一或门的第一输入端连接第一异或门的输出端；第一或门的第二输入端连接第二异或门的输出端；第一或门的第三输入端连接第一与门的输出端；第一或门的第四输入端连接第二与门的输出端；第二或门的第一输入端连接第一与门的输出端；第二或门的第二输入端连接第二与门的输出端；第二或门的第三输入端连接第三与门的输出端；第二或门的第四输入端连接第四与门的输出端；

近似4-2压缩器的第一输出端为第一或门的输出端；

近似4-2压缩器的第二输出端为第二或门的输出端。

本实施例中，一种基于无偏压缩器的近似乘法器的计算方法包括以下步骤：

步骤一：部分积的产生：

由n×n个与门构成的与门阵列用于将n位的乘数的每一位与n位的被乘数的每一位进行与操作得到对应的部分积，一共会产生n×n个部分积，由n×n个部分积排列组成n行、2n-1列的部分积约简树。

步骤二：近似4-2压缩器的组建：

根据式(1)，并使用2个二输入的异或门、4个二输入的与门以及2个四输入的或门组建近似4-2压缩器，本发明提出的近似4-2压缩器的逻辑门电路图如图2所示。

式(1)中，设X1、X2、X3和X4分别为近似4-2压缩器的四个输入端，Sum、Carry分别为近似4-2压缩器的第一输出端和第二输出端。Carry的卡洛图如图3所示，卡洛图中的X1X2X3X4＝0110和X1X2X3X4＝1010所对应的Carry值为‘1’，用‘0’代替这些‘1’。Sum的卡洛图如图4所示，将卡洛图中的X1X2X3X4＝0101、X1X2X3X4＝0110、X1X2X3X4＝1001和X1X2X3X4＝1010所对应的Sum值为‘0’，用‘1’代替这些‘0’。近似4-2压缩器的Sum值的权重为1，Carry的权重为2。当X1X2X3X4＝0101和X1X2X3X4＝1001时，近似4-2压缩器会产生+1的错误距离；当X1X2X3X4＝0110和X1X2X3X4＝1010时，近似4-2压缩器会产生-1的错误距离。显然，这些错误距离是相互对称的，它产生的误差可以自身相互补偿。

如图5所示为精确4-2压缩器的逻辑门电路图，通过图2和图5的对比，可以明显发现精确4-2压缩器包含1个与非门、2个或门、2个反相器、3个与门、3个或非门和4个异或门，但是本发明提出的近似4-2压缩器只包含2个异或门、4个与门以及2个四输入的或门，明显本发明提出的近似4-2压缩器的逻辑门个数少于精确4-2压缩器的逻辑门个数。因此，在压缩化简过程中，本发明提出的近似4-2压缩器在硬件开销方面会明显优于精确4-2压缩器。

步骤三：部分积约简树的压缩化简：

将部分积约简树最高有效的列定义为部分积约简树的第1列，将部分积约简树的第1列到第n列定义为精确阵列，将部分积约简树的第n+1列到第2n-1列定义为近似阵列；

对精确阵列的每一列部分积使用精确4-2压缩器、全加器和半加器进行化简，得到相对应的近似压缩结果；

对近似阵列的每一列部分积使用近似4-2压缩器和半加器进行化简，得到相对应的近似压缩结果；

以8×8乘法器为例，8×8乘法器的部分积压缩树结构示意图如图6所示。把8×8乘法器的部分积约简树的最高有效的一列定义为第1列，部分积约简树的压缩化简过程一共包括两个阶段，分为C1阶段和C2阶段。在C1阶段中，第4列和第11列的前两个部分积使用半加器；第5列的前四个部分积使用精确4-2压缩器；第6列的前四个部分积使用精确4-2压缩器，后两个部分积使用半加器；第7列的前四个部分积使用精确4-2压缩器，后三个部分积使用全加器；第8列的八个部分积使用两个近似4-2压缩器；第9列的的前四个部分积使用近似4-2压缩器，后三两个部分积使用半加器；第10列的前四个部分积使用近似4-2压缩器。在C2阶段中，第2列和第13列使用半加器；第3列、第4列、第5列、第6列和第7列使用精确4-2压缩器；第8列、第9列、第10列、第11列和第12列使用近似4-2压缩器。

步骤四：二进制乘积的产生：

由2n-3个全加器和1个半加器组成的进位加法器模块用于对精确压缩结果和近似压缩结果进行压缩操作，从而得到所求的二进制乘积。

以8×8乘法器为例，8×8乘法器的部分积压缩树结构示意图如图6所示。进位加法器模块为C3阶段，在C3阶段中，把8×8乘法器的部分积约简树的最高有效的一列定义为第1列，第1列到第13列使用全加器，一共13个全加器；第14列使用半加器。

以8×8乘法器作为实验对象，使用仿真软件综合仿真得到相应的结果。相比于如图7所示的精确8×8位Wallace树乘法器，本发明提出的8×8位近似乘法器在延时方面降低2.00％；在功耗方面降低9.50％；在面积开销方面降低6.00％；在功耗延迟积方面降低11.32％；在能量延迟积方面降低13.12％；本发明提出的8×8位近似乘法器的归一化平均误差为0.000985。从实验仿真结果可以明显看出，本发明提出的8×8位近似乘法器具有比较高的精度，同时其在面积，功耗，延时等硬件开销方面有适当的降低。

Claims (2)

1.一种基于无偏压缩器的近似乘法器，其特征包括：部分积产生模块、部分积压缩化简模块和进位加法器模块；

所述部分积产生模块是由n×n个与门构成的与门阵列，并用于将n位乘数的每一位与n位被乘数的每一位进行与操作后得到n×n个部分积，且所述n×n个部分积按照n行、2n-1列的部分积约简树进行排列；

所述部分积压缩化简模块包括精确压缩单元和近似压缩单元；

所述精确压缩单元利用精确4-2压缩器、半加器和全加器对所述部分积约简树中最高有效位的n-1列的部分积进行压缩操作，得到相对应的精确压缩结果；

所述近似压缩单元利用近似4-2压缩器和半加器对所述部分积约简树中最低有效位的n列的部分积进行压缩操作，得到相对应的近似压缩结果；

所述近似4-2压缩器是由2个二输入的异或门、4个二输入的与门以及2个四输入的或门组成，并依次为：二输入的第一异或门、第二异或门，二输入的第一与门、第二与门、第三与门和第四与门以及四输入的第一或门和第二或门；

所述近似4-2压缩器的第一输入端是由第一异或门的第一输入端、第一与门的第一输入端和第三与门的第一输入端相互连接而成的；

所述近似4-2压缩器的第二输入端是由第一异或门的第二输入端、第二与门的第一输入端和第三与门的第二输入端相互连接而成的；

所述近似4-2压缩器的第三输入端是由第二异或门的第一输入端和第四与门的第一输入端相互连接而成的；

所述近似4-2压缩器的第四输入端是由第二异或门的第二输入端、第一与门的第二输入端和第四与门的第二输入端相互连接而成的；

所述第一或门的第一输入端连接所述第一异或门的输出端；所述第一或门的第二输入端连接所述第二异或门的输出端；所述第一或门的第三输入端连接所述第一与门的输出端；所述第一或门的第四输入端连接所述第二与门的输出端；所述第二或门的第一输入端连接所述第一与门的输出端；所述第二或门的第二输入端连接所述第二与门的输出端；所述第二或门的第三输入端连接所述第三与门的输出端；所述第二或门的第四输入端连接所述第四与门的输出端；

所述近似4-2压缩器的第一输出端为第一或门的输出端；

所述近似4-2压缩器的第二输出端为第二或门的输出端；

所述进位加法器模块是由2n-3个全加器和1个半加器组成，并用于对所述精确压缩结果和所述近似压缩结果进行压缩操作，从而得到所求的二进制乘积结果。

2.一种基于权利要求1所述的无偏压缩器的近似乘法器的计算方法，其特征是按如下步骤进行：

步骤一：部分积的产生：

由n×n个与门构成的与门阵列将n位乘数的每一位与n位被乘数的每一位进行与操作得到对应的部分积，从而产生n×n个部分积，由n×n个部分积排列组成n行、2n-1列的部分积约简树；

步骤二：近似4-2压缩器的组建：

按照式(1)所示的近似4-2压缩器的计算公式，使用2个二输入的异或门、4个二输入的与门以及2个四输入的或门组建近似4-2压缩器：

(1)

式(1)中，设X1、X2、X3和X4分别为近似4-2压缩器的四个输入端，Sum、Carry分别为近似4-2压缩器的第一输出端和第二输出端；

步骤三：部分积约简树的压缩化简：

将部分积约简树最高有效的列定义为部分积约简树的第1列，将部分积约简树的第1列到第n列定义为精确阵列，将部分积约简树的第n+1列到第2n-1列定义为近似阵列；

对所述精确阵列的每一列部分积使用精确4-2压缩器、全加器和半加器进行化简，从而得到相对应的精确压缩结果；

对所述近似阵列的每一列部分积使用近似4-2压缩器和半加器进行化简，从而得到相对应的近似压缩结果；

步骤四：二进制乘积的产生：

由2n-3个全加器和1个半加器组成的进位加法器模块对所述精确压缩结果和所述近似压缩结果进行压缩操作，从而得到所求的二进制乘积。

Images