[go: up one dir, main page]

CN1434509A - 双镶嵌金属内连线结构及其制作方法 - Google Patents

双镶嵌金属内连线结构及其制作方法 Download PDF

Info

Publication number
CN1434509A
CN1434509A CN02155290.8A CN02155290A CN1434509A CN 1434509 A CN1434509 A CN 1434509A CN 02155290 A CN02155290 A CN 02155290A CN 1434509 A CN1434509 A CN 1434509A
Authority
CN
China
Prior art keywords
layer
dielectric
dual damascene
window opening
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02155290.8A
Other languages
English (en)
Inventor
剡友圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1434509A publication Critical patent/CN1434509A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种双镶嵌金属内连线结构及其制作方法，该双镶嵌结构包含有一底层，其内包含有一导电层；一第一介电层，设于该底层上；一蚀刻停止层，设于该第一介电层上；一介质窗开口，设于该第一介电层及蚀刻停止层中，以暴露出部份该导电层；一第二介电层，设于该蚀刻停止层上；一沟渠线形成于该介质窗开口上的该第二介电层中；一介电阻障层，覆盖该介质窗开口的侧壁；以及一金属阻障层，覆盖该沟渠线的内壁、该介电阻障层及该介质窗开口的底部；本发明以一介电阻障层保护介质窗侧壁，更结合一金属阻障层，将其整合于双镶嵌制程中，可有效改善介质窗的可靠度问题、铜金属填入能力亦大幅地提升，还可有效地改善化学机械研磨制程过程中的均匀度。

Description

双镶嵌金属内连线结构及其制作方法
技术领域
本发明涉及集成电路制作领域，尤指一种双镶嵌金属内连线结构及其制作方法。
背景技术
近年来，由于铜镶嵌制程技术的成熟，使得集成电路制作在迈入深次微米世代后仍可以继续蓬勃发展，而达到具有高良率的量产规模。如熟习该行业者所知，铜镶嵌内连线制程基本上包括有沉积介电层，黄光及蚀刻定义导线沟渠结构，阻障层镀膜，铜种子层的形成，以及铜金属电镀等步骤。最后，沉积于导线沟渠结构外的多余铜金属再以化学机械研磨(chemicalmechanical polishing，CMP)技术移除。
图1即显示上述习知步骤所形成的双镶嵌内连线结构20剖面。如图1所示，习知双镶嵌内连线结构20，其包括一介质窗(via)22以及一导线沟渠(trench line)23，嵌入形成于一介电层11中。介质窗22与位于下方介电层12的导电层或下层导线14相通。铜金属电镀于双镶嵌内连线结构20中，构成一上层铜导线24以及一插塞22a，并且上层铜导线24即经由插塞22a与下层导线14电连接。为了避免铜金属向外扩散造成漏电流，一般会有阻障层(barrier layer)25设于介质窗22以及导线沟渠23表面，其材质可为钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、或氮化钨(WN)等金属或合金。
然而，随着元件尺寸微小化，许多问题也伴随产生，首先，习知采行物理气相沉积(physical vapor deposition，PVD)法形成的金属阻障层，如PVD-TaN，无法提供较佳的平坦均匀覆盖(conformal coverage)，以致于在面对高宽比(aspect ratio)大于2比1时，使得导线沟渠或介质窗的填入不均，因而在后续的铜金属填入步骤中产生孔洞缺陷，影响元件的可靠度。
其次，习知双镶嵌内连线结构也必须面对介质窗打开失效(via openfailure)的问题。此问题通常发生在当介质窗壁上的阻障层破裂，或介质窗内的插塞底部与下层导线由于外力而产生间距。前者通常导致铜金属向介电层扩散，产生漏电流，后者则导致上下层金属导线的断路。介质窗打开失效的问题，在使用高热扩散数(coefficient of thermal expansion，CTE)的介电层时，例如SiLKTM、聚合物有机材质、或多孔材质，更显得严重而不可轻忽。
发明内容
因此，本发明的主要目的在于提供一种双镶嵌金属内连线结构及其制作方法，具有改进的介质窗可靠度以及较大的铜金属填入宽裕度，可有效解决习知技术的问题与困难。
本发明提供一种双镶嵌结构，包含有一底层，其内包含有一导电层；一第一介电层，设于该底层上；一蚀刻停止层，设于该第一介电层上；一介质窗开口，设于该第一介电层及蚀刻停止层中，以暴露出部份该导电层；一第二介电层，设于该蚀刻停止层上；一沟渠线形成于该介质窗开口上的该第二介电层中；一介电阻障层，覆盖该介质窗开口的侧壁；以及一金属阻障层，覆盖该沟渠线的内壁、该介电阻障层及该介质窗开口的底部。
本发明同时提供一种制作铜双镶嵌内连线的方法，可以改善介质窗的可靠度，该方法包含有下列步骤：
提供一基底，其内形成有一导电层；
于该基底及该导电层上形成一第一介电层；
于该第一介电层上沉积一蚀刻停止层；
于该第一介电层及蚀刻停止层中形成一介质窗开口，暴露出部份该导电层；
于该蚀刻停止层上、该介质窗开口的侧壁、底部上，沉积一第二介电层；
于该第二介电层上沉积一第三介电层，且该第三介电层填满该介质窗开口；
于该第三介电层上形成一硬遮罩层；
于该硬遮罩层上形成一光阻层，且该光阻层具有一线图案，暴露出部份位于该介质窗开口上方的该硬遮罩层；
经由该线图案蚀刻该硬遮罩层、该第三介电层、该第二介电层，并于该介质窗开口的侧壁上形成一介电阻障层侧壁子，并形成导线沟渠位于该介质窗开口上方的双镶嵌结构；以及
于该介电阻障层侧壁子上、该介质窗开口的底部、以及该导线沟渠的内壁上形成一金属阻障层。
本发明的特征在于利用一覆盖于介质窗开口侧壁上的介电阻障层增加介质窗抵挡应力的能力，以避免介质窗开口失效的情事发生。此外，本发明采以介电阻障层配合一金属阻障层，可有效改善CMP过程中的均匀度变化不均的情形。
附图说明
为了使贵审查委员能更近一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而所附图式仅供参考与说明用，并非用来对本发明加以限制者。
图示的简单说明
图1显示习知步骤所形成的双镶嵌内连线结构剖面；
图2至图5为依据本发明第一较佳实施例制作双镶嵌结构的剖面示意图；
图6至图9为依据本发明第二较佳实施例制作双镶嵌结构的剖面示意图。
图示的符号说明：
11   介电层                       12介电层
14   下层导线                     20双镶嵌内连线结构
22   介质窗                       22a插塞
23   导线沟渠                     24上层铜导线
25   阻障层                       100半导体基底
102  底层                         104金属导线
106  阻障层                       108上盖层
110  介电层                       112蚀刻停止层
120  介质窗开口                   150堆叠层
132  介电阻障层                   134低介电常数介电层
136  硬遮罩层                     138第二光阻层
140  介电阻障侧壁子               160导线沟渠
170  金属阻障层                   180铜金属
200  基底                         202底层
204  盖层                         206第一介电层
208  蚀刻停止层                   210第二介电层
212  第一硬遮罩层              214  第二硬遮罩层
250  介电堆叠层                260  介电阻障层
270  金属阻障层                301、302、303  双镶嵌凹槽
具体实施方式
本发明提供一新颖的双镶嵌金属内连线结构，其最主要特征在于具有以一介电材质阻障层所直接保护的介质窗壁，该介电材质阻障层随后再覆以一传统的金属阻障层。
请参阅图2至图5，图2至图5为依据本发明第一较佳实施例制作双镶嵌结构的剖面示意图。首先如图2所示，提供一半导体基底(semiconductorsubstrate)100包含有一底层(base layer)102以及一金属导线104。为简化说明，在底层102下方的其它元件在此省略。金属导线104以镶嵌制程嵌入形成于底层102中，并通过一阻障层106与底层102隔开。包括有一上盖层108、一介电层110以及一蚀刻停止层112的堆叠层150，接着沉积于底层102以及金属导线104上。依据本发明的第一较佳实施例，上盖层108由氮化硅所构成。介电层150可以有机或无机的低介电常数材质所构成。在此，低介电常数材质泛指介电常数低于3.2的材质，例如SiLKTM、FlareTM、HSQ、PAE-II以及Parylene。介质窗开口120随后被定义于堆叠层150中。介质窗开口120可以下列步骤完成：首先于堆叠层150上形成一第一光阻层(未显示)，暴露出欲于下方堆叠层150中形成介质窗的区域；接着向下蚀刻暴露出来的堆叠层150区域，直到暴露出部份的下方金属导线104。最后再去除第一光阻层。
请参阅图3，接着进行一等离子加强气相沉积(plasma enhancedchemical vapor deposition，PECVD)制程，将一均厚(conformal)介电阻障层132沉积于上述蚀刻后的结构上，亦即介质窗开口120的侧壁以及底部(该底部暴露部份的下方金属导线104)，以及蚀刻停止层112上。依据本发明的第一较佳实施例，介电阻障层132为氮化硅所构成，其厚度建议在50至300埃(angstrom)之间，但实际厚度可视介质窗开口120的口径而定。举一介质窗开口120的口径为0.2微米为例，其介电阻障层132的厚度约为80至120埃左右，较佳为100埃左右。接着，于介电阻障层132表面上利用有机聚合物旋转涂布或其他方法形成一低介电常数介电层134，并填满介质窗开口120。随后于介电层134上形成一硬遮罩(hard mask)层136。依据本发明的第一较佳实施例，硬遮罩层136由氮化硅所构成。
请参阅图4，接着再于硬遮罩层136上形成一第二光阻层138。第二光阻层138经过黄光制程的定义，以暴露出下方欲形成导线沟渠的区域。接着以第二光阻层138为蚀刻遮罩，依序向下蚀刻硬遮罩层136、介电层134以及介电阻障层132，以形成一导线沟渠160，其用以在后续制程中容纳一铜金属导线。位于介质窗开口120内的介电层134以及介质窗开口120底部的介电阻障层132亦同时被蚀刻掉，藉以暴露出介质窗开口120底部的下层导线104。此时，介质窗开口120侧壁上即形成介电阻障侧壁子(dielectric barrierspacer)140。最后再去除第二光阻层138。
请参阅图5，接着利用物理气相沉积(PVD)法或其他方式，于硬遮罩层136、介电阻障侧壁子140、以及导线沟渠160与介质窗开口120的内壁上沉积一金属阻障层170。金属阻障层170可以为钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、或氮化钨(WN)等金属或合金。以常使用的Ta/TaN合金阻障层为例，其中Ta金属层可以物理气相沉积或化学气相沉积等方法形成，其厚度一般为1至20奈米(nanometer)。TaN金属层可以等离子氮化法、习知的物理气相沉积或化学气相沉积等方法形成，其厚度约为1至100奈米。
铜金属180接着被填入导线沟渠160以及介质窗开口120中。一般，铜金属180的填入先形成种子层(seed layer)或晶种层(未显示)，再以无电极铜沉积(electroless copper deposition，ECD)或电镀技术完成铜金属的填入。最后，多余的铜金属再以化学机械研磨(chemical mechanicalpolishing，CMP)技术移除。
请参阅图6至图9，图6至图9为依据本发明第二较佳实施例制作双镶嵌结构的剖面示意图。首先如图6所示，提供一基底200，其上具有双镶嵌凹槽301、302以及303形成于介电堆叠层250中。介电堆叠层250包括一第一介电层206、一蚀刻停止层208、一第二介电层210、一第一硬遮罩层212以及第二硬遮罩层214。每一双镶嵌凹槽301、302以及303可包括一导线沟渠以及一介质窗开口，并暴露出下方部份的盖层204。盖层204沉积于嵌于底层202中的复数个下层铜导线M1、M2及M3表面上。依据本发明的第二较佳实施例，双镶嵌凹槽301、302以及303同时形成，而其制法为习知技艺，在此不多赘述。
仍然请参阅图6，在形成双镶嵌凹槽301、302以及303之后，第二硬遮罩层214往往会损耗至某个足以影响到后续铜金属CMP均匀度(uniformity)的程度，此为对硬遮罩层控制不良所引起。为了消除后续CMP均匀度变异问题，在本发明第二较佳实施例中，采沉积一均厚介电阻障层260于双镶嵌凹槽301、302以及303内壁以及介电堆叠层250上的方式。介电阻障层260相对于第二硬遮罩层214需具有高的蚀刻选择性。在本发明第二较佳实施例中，第一硬遮罩层212为氮化硅所构成，第二硬遮罩层214为氧化硅所构成。介电阻障层260由氮化硅所构成，而由PECVD法所沉积的氮化硅所构成的介电阻障层260较佳。
请参阅图7，接着进行一非等向性(anisotropical)回蚀刻制程，蚀刻介电阻障层260，于双镶嵌凹槽301、302以及303侧壁上形成阻障侧壁子(barrier spacer)260a。下方的下层金属导线亦可通过进一步蚀刻盖层204而部份暴露出来。第二硬遮罩层214即在蚀刻盖层204时，同时被蚀刻移除掉。除此之外，移除第二硬遮罩层214尚有其它方式，例如，以稀释的氢氟酸(HF)容易洗去。
请参阅图8，接着利用物理气相沉积(PVD)法或其他方式，于第一硬遮罩层212、介电阻障侧壁子206a、以及双镶嵌凹槽301、302以及303的内壁上沉积一金属阻障层270。金属阻障层270可以为钛、氮化钛、氮化钽、或氮化钨等金属或合金。以常使用的Ta/TaN合金阻障层为例，其中Ta金属层可以物理气相沉积或化学气相沉积等方法形成，其厚度一般为1至20奈米(nanometer)。TaN金属层可以等离子氮化法、习知的物理气相沉积或化学气相沉积等方法形成，其厚度约为1至100奈米。
如图9所示，铜金属180接着被填入沟渠301、302及303中。一般，铜金属180的填入先形成种子层或晶种层(未显示)，再以无电极铜沉积(electroless copper deposition，ECD)或电镀技术完成铜金属的填入。最后，沟渠301、302及303外的多余的铜金属再以化学机械研磨(chemicalmechanical polishing，CMP)技术移除。
相较于习知技艺，本发明双镶嵌金属内连线结构由于结合一介电材质阻障层，因此具有较佳的韧性，可有效抵挡由于金属导线本身或由具有高热扩散数的导线层间介电层所产生的应力。此外，采本发明结构，则只需要很薄的金属阻障层，因此使得后续铜金属的填入更加容易而有制程上的宽裕。此外，本发明双镶嵌金属内连线结构亦可解决习知CMP均匀度不佳的问题。以上种种优点均显示本发明已完全符合专利法所规定的产业利用性、新颖性及进步性等法定要件，爰依专利法提出申请，敬请详查并赐准本案专利。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所作的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (19)

1.一种双镶嵌结构，其特征是：包含有：
一底层，其内包含有一导电层；
一第一介电层，设于该底层上；
一蚀刻停止层，设于该第一介电层上；
一介质窗开口，设于该第一介电层及蚀刻停止层中，以暴露出部份该导电层；
一第二介电层，设于该蚀刻停止层上；
一沟渠线形成于该介质窗开口上的该第二介电层中；
一介电阻障层，覆盖该介质窗开口的侧壁；以及
一金属阻障层，覆盖该沟渠线的内壁、该介电阻障层及该介质窗开口的底部。
2.如权利要求1所述的双镶嵌结构，其特征是：该介电阻障层由氮化硅构成。
3.如权利要求2所述的双镶嵌结构，其特征是：该介电阻障层的厚度小于300埃(angstrom)。
4.如权利要求1所述的双镶嵌结构，其特征是：该金属阻障层由Ta/TaN构成。
5.如权利要求1所述的双镶嵌结构，其特征是：另包含有一铜晶种层，覆于该金属阻障层上。
6.如权利要求1所述的双镶嵌结构，其特征是：另包含有一铜金属层填入该沟渠线以及该介质窗开口中。
7.一种制作铜双镶嵌内连线的方法，可以改善介质窗的可靠度，其特征是：该方法包含有下列步骤：
提供一基底，其内形成有一导电层；
于该基底及该导电层上形成一第一介电层；
于该第一介电层上沉积一蚀刻停止层；
于该第一介电层及蚀刻停止层中形成一介质窗开口，暴露出部份该导电层；
于该蚀刻停止层上、该介质窗开口的侧壁、底部上，沉积一第二介电层；
于该第二介电层上沉积一第三介电层，且该第三介电层填满该介质窗开口；
于该第三介电层上形成一硬遮罩层；
于该硬遮罩层上形成一光阻层，且该光阻层具有一线图案，暴露出部份位于该介质窗开口上方的该硬遮罩层；
经由该线图案蚀刻该硬遮罩层、该第三介电层、该第二介电层，并于该介质窗开口的侧壁上形成一介电阻障层侧壁子，并形成导线沟渠位于该介质窗开口上方的双镶嵌结构；以及
于该介电阻障层侧壁子上、该介质窗开口的底部、以及该导线沟渠的内壁上形成一金属阻障层。
8.如权利要求7所述的方法，其特征是：该第一及第二介电层皆具有一介电常数小于3.2。
9.如权利要求7所述的方法，其特征是：该介电阻障层侧壁子的厚度小于300埃(angstrom)。
10.如权利要求7所述的方法，其特征是：该第二介电层由氮化硅构成。
11.如权利要求7所述的方法，其特征是：该金属阻障层由Ta/TaN构成。
12.一种制作双镶嵌内连线结构的方法，可以改善介质窗的可靠度，其特征是：该方法包含有下列步骤：
提供一基底；
于该基底上形成一导电层；
于该导电层上形成一盖层；
于该基底上的一堆叠介电层中，形成一双镶嵌开口，暴露出部份该导电层上的该盖层，其中该双镶嵌开口包括一沟渠以及一介质窗开口；
于该双镶嵌开口内壁以及该堆叠介电层上沉积一非金属阻障层；
回蚀刻该非金属阻障层，以于该沟渠以及该介质窗开口侧壁上形成一非金属阻障侧壁子，同时经由该介质窗开口蚀刻该盖层以暴露出该导电层；以及
于该非金属阻障侧壁子上及该双镶嵌开口内壁上形成一金属阻障层。
13.如权利要求12所述的方法，其特征是：该堆叠介电层包含有一第一介电层、一蚀刻停止层设于该第一介电层上、一第二介电层设于该蚀刻停止层上、一第一硬遮罩层设于该第二介电层上、以及一第二遮罩层设于该第一硬遮罩层上。
14.如权利要求13所述的方法，其特征是：该第一硬遮罩层由氮化硅构成，该第二硬遮罩层由氧化硅构成。
15.如权利要求13所述的方法，其特征是：该第二硬遮罩层于蚀刻该盖层时被移除。
16.如权利要求12所述的方法，其特征是：该非金属阻障侧壁子的厚度小于300埃。
17.如权利要求16所述的方法，其特征是：该非金属阻障侧壁子由氮化硅构成。
18.如权利要求12所述的方法，其特征是：该非金属阻障层由等离子加强气相沉积法形成。
19.如权利要求12所述的方法，其特征是：该金属阻障层由Ta/TaN构成。
CN02155290.8A 2002-01-22 2002-12-12 双镶嵌金属内连线结构及其制作方法 Pending CN1434509A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68357902A 2002-01-22 2002-01-22
US09/683,579 2002-01-22

Publications (1)

Publication Number Publication Date
CN1434509A true CN1434509A (zh) 2003-08-06

Family

ID=24744637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02155290.8A Pending CN1434509A (zh) 2002-01-22 2002-12-12 双镶嵌金属内连线结构及其制作方法

Country Status (2)

Country Link
US (1) US20030139034A1 (zh)
CN (1) CN1434509A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356545C (zh) * 2004-09-21 2007-12-19 中芯国际集成电路制造(上海)有限公司 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构
CN100378951C (zh) * 2005-07-12 2008-04-02 联华电子股份有限公司 介层洞优先双镶嵌的制造方法
CN101494191B (zh) * 2008-01-24 2011-03-23 中芯国际集成电路制造(上海)有限公司 一种双镶嵌结构的制造方法
CN102044480A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 连接孔的制作方法
CN102437089A (zh) * 2011-07-12 2012-05-02 上海华力微电子有限公司 一种铜后道互连工艺
CN103094198A (zh) * 2011-11-02 2013-05-08 中芯国际集成电路制造(上海)有限公司 互连结构制造方法
CN106257643A (zh) * 2015-06-17 2016-12-28 格罗方德半导体公司 保护导电结构的独特双层蚀刻停止及其使用方法
CN106469675A (zh) * 2015-08-19 2017-03-01 台湾积体电路制造股份有限公司 用于互连的结构和方法
CN106469674A (zh) * 2015-08-19 2017-03-01 台湾积体电路制造股份有限公司 形成金属互连的方法
TWI615906B (zh) * 2016-02-09 2018-02-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
CN113782485A (zh) * 2020-06-09 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10055290C1 (de) * 2000-11-08 2002-07-25 Infineon Technologies Ag Herstellungsverfahren für eine integrierte Schaltung
KR100454128B1 (ko) * 2002-04-02 2004-10-26 삼성전자주식회사 금속간 절연막 패턴 및 그 형성 방법
JP2004119950A (ja) * 2002-09-30 2004-04-15 Sony Corp 半導体装置の製造方法
US20040124509A1 (en) * 2002-12-28 2004-07-01 Kim Sarah E. Method and structure for vertically-stacked device contact
KR100641502B1 (ko) * 2002-12-30 2006-10-31 동부일렉트로닉스 주식회사 반도체 소자 제조시 듀얼 다마신 공정을 이용한 콘텍형성방법
KR100523618B1 (ko) * 2002-12-30 2005-10-24 동부아남반도체 주식회사 반도체 장치의 콘택트 홀 형성 방법
US6927159B2 (en) * 2003-05-27 2005-08-09 Texas Instruments Incorporated Methods for providing improved layer adhesion in a semiconductor device
US6723636B1 (en) * 2003-05-28 2004-04-20 Texas Instruments Incorporated Methods for forming multiple damascene layers
US7223684B2 (en) * 2004-07-14 2007-05-29 International Business Machines Corporation Dual damascene wiring and method
US9878693B2 (en) 2004-10-05 2018-01-30 Vision Works Ip Corporation Absolute acceleration sensor for use within moving vehicles
US8903617B2 (en) 2004-10-05 2014-12-02 Vision Works Ip Corporation Absolute acceleration sensor for use within moving vehicles
KR100632653B1 (ko) * 2005-04-22 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법
JP2006339584A (ja) * 2005-06-06 2006-12-14 Sharp Corp 半導体装置およびその製造方法
US9087877B2 (en) * 2006-10-24 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Low-k interconnect structures with reduced RC delay
KR100789580B1 (ko) * 2006-12-11 2007-12-28 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US8237191B2 (en) 2009-08-11 2012-08-07 International Business Machines Corporation Heterojunction bipolar transistors and methods of manufacture
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
CN103915371A (zh) * 2012-12-31 2014-07-09 中芯国际集成电路制造(上海)有限公司 通孔和沟槽的形成方法
US9502346B2 (en) * 2013-08-16 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with a sidewall layer and an ultra-thick metal layer and method of making
KR102201092B1 (ko) 2014-09-16 2021-01-11 삼성전자주식회사 반도체 장치 제조 방법
KR102264160B1 (ko) 2014-12-03 2021-06-11 삼성전자주식회사 비아 구조체 및 배선 구조체를 갖는 반도체 소자 제조 방법
EP3955280A1 (en) * 2014-12-23 2022-02-16 INTEL Corporation Via blocking layer
US9859156B2 (en) 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
CN110890315B (zh) * 2018-09-07 2024-07-12 长鑫存储技术有限公司 具有大马士革结构的半导体结构及其制备方法
US11094585B2 (en) * 2019-07-08 2021-08-17 Globalfoundries U.S. Inc. Methods of forming a conductive contact structure to a top electrode of an embedded memory device on an IC product and a corresponding IC product
US11488926B2 (en) 2020-06-11 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned interconnect structure
TWI845105B (zh) * 2022-02-11 2024-06-11 台灣積體電路製造股份有限公司 半導體結構與其形成方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356545C (zh) * 2004-09-21 2007-12-19 中芯国际集成电路制造(上海)有限公司 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构
CN100378951C (zh) * 2005-07-12 2008-04-02 联华电子股份有限公司 介层洞优先双镶嵌的制造方法
CN101494191B (zh) * 2008-01-24 2011-03-23 中芯国际集成电路制造(上海)有限公司 一种双镶嵌结构的制造方法
CN102044480A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 连接孔的制作方法
CN102044480B (zh) * 2009-10-13 2015-04-01 中芯国际集成电路制造(北京)有限公司 连接孔的制作方法
CN102437089A (zh) * 2011-07-12 2012-05-02 上海华力微电子有限公司 一种铜后道互连工艺
CN102437089B (zh) * 2011-07-12 2014-05-28 上海华力微电子有限公司 一种铜后道互连工艺
CN103094198A (zh) * 2011-11-02 2013-05-08 中芯国际集成电路制造(上海)有限公司 互连结构制造方法
CN106257643A (zh) * 2015-06-17 2016-12-28 格罗方德半导体公司 保护导电结构的独特双层蚀刻停止及其使用方法
CN106469675A (zh) * 2015-08-19 2017-03-01 台湾积体电路制造股份有限公司 用于互连的结构和方法
CN106469674A (zh) * 2015-08-19 2017-03-01 台湾积体电路制造股份有限公司 形成金属互连的方法
US10290536B2 (en) 2015-08-19 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for interconnection
US10629479B2 (en) 2015-08-19 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for interconnection
CN106469675B (zh) * 2015-08-19 2020-07-10 台湾积体电路制造股份有限公司 用于互连的结构和方法
CN113299600A (zh) * 2015-08-19 2021-08-24 台湾积体电路制造股份有限公司 形成金属互连的方法
TWI615906B (zh) * 2016-02-09 2018-02-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US10535558B2 (en) 2016-02-09 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trenches
US11232979B2 (en) 2016-02-09 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd Method of forming trenches
CN113782485A (zh) * 2020-06-09 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20030139034A1 (en) 2003-07-24

Similar Documents

Publication Publication Date Title
CN1434509A (zh) 双镶嵌金属内连线结构及其制作方法
US6380084B1 (en) Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
CN100424867C (zh) 集成电路的内连线结构
CN101924095B (zh) 集成电路的内连线结构及其制作方法
CN2720637Y (zh) 内联机结构
CN1276499C (zh) 利用铜扩散阻挡结构的高多孔低k电介质膜的结构加强
TWI345818B (en) Dual damascene interconnect structures having different materials for line and via conductors
CN100431098C (zh) 金属-绝缘体-金属电容器及互连结构
CN2720636Y (zh) 集成电路
CN1933124A (zh) 制造半导体器件的方法
CN100403517C (zh) 双镶嵌结构、内连结构及其制造方法
CN1933153A (zh) 半导体元件及制造镶嵌结构中的金属绝缘金属电容的方法
CN1639861A (zh) 用于制作mim电容器的方法
CN1967845A (zh) 半导体器件及其制造方法
CN1761056A (zh) 互连结构及其形成方法
CN1815711A (zh) 内连线结构及其形成方法
CN1949502A (zh) 半导体装置及集成电路装置
CN1606148A (zh) 在基底上制作集成电路及形成均匀铜内联机的方法
CN1677643A (zh) 具有含气隙的镶嵌结构的半导体器件的制造方法
CN1667811A (zh) 形成布线结构的方法和半导体器件
CN1707787A (zh) 半导体装置
CN101043022A (zh) 半导体元件的制造方法及其半导体元件
CN1237598C (zh) 在镶嵌制程中形成金属电容器的方法
CN1750249A (zh) 集成电路中的半导体装置及其制造方法
CN1201386C (zh) 利用镶嵌制程形成金属电容器的方法及其产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication