[go: up one dir, main page]

CN1397956A - 移位寄存器及其驱动方法 - Google Patents

移位寄存器及其驱动方法 Download PDF

Info

Publication number
CN1397956A
CN1397956A CN02126136A CN02126136A CN1397956A CN 1397956 A CN1397956 A CN 1397956A CN 02126136 A CN02126136 A CN 02126136A CN 02126136 A CN02126136 A CN 02126136A CN 1397956 A CN1397956 A CN 1397956A
Authority
CN
China
Prior art keywords
phase inverter
clock phase
channel tft
clock
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02126136A
Other languages
English (en)
Other versions
CN100492544C (zh
Inventor
纳光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1397956A publication Critical patent/CN1397956A/zh
Application granted granted Critical
Publication of CN100492544C publication Critical patent/CN100492544C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

电压幅度小于移位寄存器的电源电压的时钟脉冲，被输入到移位寄存器。构成移位寄存器第二时钟倒相器的TFT的栅宽度被设定得宽，以便减小第一时钟倒相器漏电流造成的输出电位的起伏。而且，TFT被附加到第一时钟倒相器。电压幅度相同于电源电压的信号被输入到加入的TFT的栅电极，以便在开通与关断之间转换。第一时钟倒相器的漏电流于是被截断。

Description

移位寄存器及其驱动方法
技术领域
本发明涉及移位寄存器。具体地说，本发明涉及由薄膜晶体管(以下称为TFT)组成的移位寄存器，并涉及驱动该移位寄存器的方法。
背景技术
接收时钟脉冲和起始脉冲以顺序输出脉冲(取样脉冲)的移位寄存器，被应用于各种电路中。在具有多个排列成矩阵的象素的显示器件中，移位寄存器被具体地用作栅信号线驱动电路以及用来选择象素并将信号输入到被选择的象素的栅信号线驱动电路。
图5示出了一般的移位寄存器的结构例子。此移位寄存器具有第一级到第r级(r是等于或大于3的自然数)。各个级由第一时钟倒相器CKINV1、第二时钟倒相器CKINV2以及倒相器INV组成。
第i级(i是等于或小于r的自然数)被称为SR_i。构成第i级的第一时钟倒相器、第二时钟倒相器以及倒相器，分别被称为CKINV1_i、CKINV2_i和INV_i。
在第一级SR_1中，起始脉冲SP从外部被输入到第一时钟倒相器CKINV1_1的输入端子，且第一时钟倒相器CKINV1_1的输出端子被连接到倒相器INV_1的输入端子和第二时钟倒相器CKINV2_1的输出端子。第二时钟倒相器CKINV2_1的输入端子被连接到倒相器INV_1的输出端子。INV_1的输出端子用作第一级SR_1的输出端子。
在第二级SR_2中，第一时钟倒相器CKINV1_2的输入端子被连接到第一级SR_1中的倒相器INV_1的输出端子，且第一时钟倒相器CKINV1_2的输出端子被连接到倒相器INV_2的输入端子和第二时钟倒相器CKINV2_2的输出端子。第二时钟倒相器CKINV2_2的输入端子被连接到倒相器INV_2的输出端子。INV_2的输出端子用作第二级SR_2的输出端子。
通常，在第j级中(j是等于或大于2并等于或小于r的自然数)中，第一时钟倒相器CKINV1_j的输入端子被连接到第(j-1)级SR_j-1中的倒相器INY-j-1的输出端子，且第一时钟倒相器CKINV1_j的输出端子被连接到倒相器INV_j的输入端子和第二时钟倒相器CKINV2_j的输出端子。第二时钟倒相器CKINV2_j的输入端子被连接到倒相器INV_j的输出端子。倒相器INV_j的输出端子用作第j级的输出端子。
当起始脉冲SP被输入到第一级时，由如上所述构成的第一级电路SR_1至第r级电路SR_r组成的移位寄存器，与时钟脉冲CK和借助于反转时钟脉冲CK的极性而得到的倒相时钟脉冲CKB同步地从第一级电路SR_1至第r级电路SR_r的输出端顺序输出移位脉冲S_1至S_r。时钟脉冲CK和倒相时钟脉冲CKB被输入到第1至第r级的第一时钟倒相器CKINV1和第二时钟倒相器CKINV2。
图4是构成具有图5所示结构的移位寄存器中各个级的第一时钟倒相器CKINV1、第二时钟倒相器CKINV2和倒相器INV的详细电路图的例子。
Vdd表示高电源电位，而Vss表示低电源电位。此处，高电源电位Vdd被设定为高于低电源电位Vss。高电源电位Vdd与低电源电位Vss之间的电位差相当于移位寄存器的电源电压。
第一时钟倒相器CKINV1由p沟道TFT501a和501b以及n沟道TFT501d和501c组成。在本说明书中，通过其栅电极接收时钟脉冲CK或倒相时钟脉冲CKB的第一时钟倒相器CKINV1的p沟道TFT和n沟道TFT，分别被表示为501a和501d。p沟道TFT501b和n沟道TFT501c的栅电极则被连接到第一时钟倒相器CKINV1的输入端子。
若要将时钟脉冲CK输入到p沟道TFT501a的栅电极，则倒相时钟脉冲CKB被输入到n沟道TFT501d的栅电极。另一方面，若要将倒相时钟脉冲CKB输入到p沟道TFT501a的栅电极，则时钟脉冲CK被输入到n沟道TFT501d的栅电极。
p沟道TFT501a的源电极被保持在相同于高电源电位Vdd的电平，而其漏电极被连接到p沟道TFT501b的源电极。p沟道TFT501b的漏电极被连接到n沟道TFT501c的漏电极，而n沟道TFT501c的源电极被连接到n沟道TFT501d的漏电极。n沟道TFT501d的源电极被保持在相同于低电源电位Vss的电平。p沟道TFT501b和n沟道TFT501c的栅电极用作第一时钟倒相器CKINV1的输入端子。p沟道TFT501b和n沟道TFT501c的漏电极用作第一时钟倒相器CKINV1的输出端子。
第二时钟倒相器CKINV2由p沟道TFT502a和502b以及n沟道TFT502d和502c组成。在本说明书中，通过其栅电极接收时钟脉冲CK或倒相时钟脉冲CKB的第二时钟倒相器CKINV2的p沟道TFT和n沟道TFT，分别被表示为502a和502d。而且，p沟道TFT502b和n沟道TFT502c的栅电极被连接到倒相器INV的输出端子。
若要将时钟脉冲CK输入到构成第一时钟倒相器CKINV1的p沟道TFT501a的栅电极，则倒相时钟脉冲CKB被输入到构成第二时钟倒相器CKINV2的p沟道TFT502a的栅电极，且时钟脉冲CK被输入到n沟道TFT502d的栅电极。另一方面，若要将倒相时钟脉冲CKB输入到构成第一时钟倒相器CKINV1的p沟道TFT501a的栅电极，则时钟脉冲CK被输入到构成第二时钟倒相器CKINV2的p沟道TFT502a的栅电极，且倒相时钟脉冲CKB被输入到n沟道TFT502d的栅电极。
p沟道TFT502a的源电极被保持在相同于高电源电位Vdd的电平，而其漏电极被连接到p沟道TFT502b的源电极。p沟道TFT502b的漏电极被连接到n沟道TFT502c的漏电极，而n沟道TFT502c的源电极被连接到n沟道TFT502d的漏电极。n沟道TFT502d的源电极被保持在相同于低电源电位Vss的电平。p沟道TFT502b和n沟道TFT502c的漏电极用作第二时钟倒相器CKINV2的输出端子。
倒相器INV由p沟道TFT503a和n沟道TFT503b组成。p沟道TFT503a的源电极被保持在相同于高电源电位Vdd的电平，而p沟道TFT503a的漏电极被连接到n沟道TFT503b的漏电极。n沟道TFT503b的源电极被保持在相同于低电源电位Vss的电平。p沟道TFT503a和n沟道TFT503b的栅电极用作倒相器INV的输入端子。p沟道TFT503a和n沟道TFT503b的漏电极用作倒相器INV的输出端子。
若第i级(i是自然数)的第一时钟倒相器CKINV1_i的p沟道TFT501a_i的栅电极接收时钟脉冲CK，则倒相时钟脉冲CKB被输入到第(i-1)级的第一时钟倒相器CKINV1_i-1的p沟道TFT501a_i-1的栅电极。
构成第i级的第一时钟倒相器CKINV1_i(i是自然数)的p沟道TFT501a和501b以及n沟道TFT501c和501d，分别由501a_i和501b_i以及501c_i和501d_i表示。同样，构成第i级的第二时钟倒相器CKINV2_i的p沟道TFT502a和502b以及n沟道TFT502c和502d，分别由502a_i和502b_i以及502c_i和502d_i表示。构成第i级的倒相器INV_i的n沟道TFT503a和p沟道TFT503b，分别由503a_i和503b_i表示。
图7是时间图，示出了如图4和5所示构成的移位寄存器的理想驱动方法。下面描述其具体工作。
移位寄存器接收时钟脉冲CK、借助于反转时钟脉冲CK的极性而得到的倒相时钟脉冲CKB、以及起始脉冲SP。在第一级SR_1的第一时钟倒相器CKINV1_1中，倒相时钟脉冲CKB被输入到p沟道TFT501a_1的栅电极，而时钟脉冲CK被输入到n沟道TFT501d_1的栅电极。起始脉冲SP被输入到第一时钟倒相器CKINV1_1的p沟道TFT501b_1和n沟道TFT501c_1。
在图7的时间图中，示出了起始脉冲SP、时钟脉冲CK、以及倒相时钟脉冲CKB之间的关系。
起始脉冲SP被输入到第一级SR_1的第一时钟倒相器CKINV1_1的输入端子。换言之，第一时钟倒相器CKINV1_1在起始脉冲SP输入时接收“Hi”电位，并接收时钟脉冲CK以及倒相时钟脉冲CKB。第一时钟倒相器CKINV1_1的n沟道TFT501c_1和501d_1被开通。第一时钟倒相器CKINV1_1的输出端子的电位于是被设定为低电源电位Vss。亦即，第一级的第一时钟倒相器CKINV1_1的输出SB_1是“Lo”电位。此时，同一级的第二时钟倒相器CKINV2_1的p沟道TFT502a_1和n沟道TFT502d_1被输入到TFT502a_1和502d_1的栅电极的时钟脉冲CK和倒相时钟脉冲CKB关断。
另一方面，第二级的第一时钟倒相器CKINV1_2的p沟道TFT501a_2和n沟道TFT501d_2二者被输入到TFT501a_2和501d_2的栅电极的时钟脉冲CK和倒相时钟脉冲CKB关断。
第二时钟倒相器CKINV2_2的p沟道TFT502a_2和n沟道TFT502d_2都被输入到TFT502a_2和502d_2的栅电极的时钟脉冲CK和倒相时钟脉冲CKB开通，且“Lo”电位被输入到第二时钟倒相器CKINV2_2的的输入端子。因此，高电源电位Vdd从第二时钟倒相器CKINV2_2的输出端子被输出。换言之，第二时钟倒相器CKINV2_2输出“Hi”电位。
接着，时钟脉冲CK和倒相时钟脉冲CKB将第一级SR_1的第一时钟倒相器CKINV1_1中的n沟道TFT501d_1关断。另一方面，第二时钟倒相器CKINV2_1中的n沟道TFT502d_1被开通。
第一时钟倒相器CKINV1_1的输出SB_1通过倒相器INV_1被输入到第二时钟倒相器CKINV2_1的输入端子。换言之，借助于将第一时钟倒相器CKINV1_1的输出SB_1的极性倒相而得到的信号，被输入到第二时钟倒相器CKINV2_1的输入端。此输入信号将第二时钟倒相器CKINV2_1中的n沟道TFT502c_1开通。以这种方式，第二时钟倒相器CKINV2_1的输出端子被设定为低电源电位Vss。亦即，第二CKINV2_1的输出SB_1是“Lo”电位。
另一方面，“Hi”电位从第一级SR_1被输入到第二级的第一时钟倒相器CKINV1_2的输入端子。时钟脉冲CK和倒相时钟脉冲CKB将n沟道TFT501d_2开通。于是，第二级的第一时钟倒相器CKINV1_2的输出端子被设定为低电源电位Vss，第二级的第一时钟倒相器CKINV1_2的输出SB_2就获得“Lo”电位。
时钟脉冲CK和倒相时钟脉冲CKB再次将第一级的第一时钟倒相器的p沟道TFT501a_1开通。此时，起始脉冲SP不被输入，第一时钟倒相器的p沟道TFT501b_1因而也被开通。因此，第一级的第一时钟倒相器CKINV1_1的输出端子被设定为高电源电位Vdd，第一时钟倒相器的输出SB_1就获得“Hi”电位。
第一时钟倒相器CKINV1和第二时钟倒相器CKINV2的输出如上所述被改变。各个级的输出S于是被输出，同时各个输出被顺序从输入的起始脉冲SP移位时钟脉冲CK的半个周期。图4所示的移位寄存器以这种方式输出脉冲。
与图4所示构造的移位寄存器相反，存在着这样一种移位寄存器，它输出从相邻各级的输出信号S的NAND操作得到的脉冲。图10示出了这种移位寄存器的一个例子。在图10中，与图4中的元件相同的各个元件用相同的参考号表示，其描述从略。
第i级电路SR_i的输出S_i和第(i+1)((i+1)是等于或小于r的自然数)级电路SR_i+1的输出S_i+1，被输入到第i个NAND电路NAND_i。第i个NAND电路NAND_i输出第i个脉冲SMP_i。脉冲SMP_i是移位寄存器的输出脉冲。
图11是图10所示移位寄存器的驱动方法的时间图。图10中的操作与图7中的操作相同，直至完成从第一级电路SR_1-第r级电路SR_r顺序输出移位脉冲S_1-S_r。然后，相邻各级的输出被输入到各个NAND电路NAND_1-NAND_r-1，且脉冲SMP_1-SMP_r-1被顺序输出。图10所示的移位寄存器以这种方式输出各个脉冲。
图4、5和10的移位寄存器需要少量的元件来构成电路。因此，仅仅需要小的负载容量，高频下的工作从而相对容易。
通常，移位寄存器以几乎等于时钟脉冲和起始脉冲信号幅度的电源电压工作。移位寄存器的电源电压通常被设定为大约10V。
诸如时钟脉冲和起始脉冲的待要输入到移位寄存器的脉冲信号，通常由制作在单晶集成电路衬底上的脉冲信号控制电路输出。脉冲信号控制电路一般输出电压幅度(amplitude voltage)约为3.3V的控制信号。从脉冲信号发生电路输出的脉冲信号的电压幅度通常被电平移位器之类提高，以便在输入到移位寄存器之前达到大约与移位寄存器的电源电压相同的电平。
现在假设待要输入到移位寄存器的脉冲信号的信号电压未被电平移位器之类提高。这相当于构成图4的移位寄存器的各个元件的电源电压(相当于高电源电位Vdd与低电源电位Vss之间的电位差)，亦即移位寄存器的电源电位，大于起始脉冲SP和时钟脉冲CK的电压幅度的情况。
参照图6的时间图来描述移位寄存器在这种情况下的工作。图4是移位寄存器的电路结构。为便于解释，假设移位寄存器的电源电压为10V(高电源电位Vdd为10V，而低电源电位Vss为0V)，且诸如时钟脉冲和起始脉冲的脉冲信号的电压幅度为3.0V。相当于“Lo”的脉冲信号的电位(最低电位)则被设定为3.5V，而相当于“Hi”的脉冲信号的电位(最高电位)被设定为6.5V。
集中到第一时钟倒相器CKINV1。考虑了这样一种情况，其中，时钟脉冲CK和倒相时钟脉冲CKB被输入其中，且p沟道TFT501a的栅电极接收相当于“Hi”，此时为6.5V的电位，同时n沟道TFT501d接收相当于“Lo”，此时为3.5V的电位。在此情况下，p沟道TFT501a和n沟道TFT501d二者都被理想地关断。但由于时钟脉冲CK和倒相时钟脉冲CKB的电压幅度小于电源电压而产生下列问题。
在p沟道TFT501a中，其源电极的电位超过其栅电极的电位。在此例子中，p沟道TFT501a的源电极电位为10V，即高电源电位Vdd，而其栅电极电位为6.5V，即时钟脉冲CK或倒相时钟脉冲CKB的“Hi”电位，源电极与栅电极之间的电位差从而为3.5V。若p沟道TFT501a的阈值电压(p沟道TFT中栅电极电位相对于源电极电位)为-3.5V或以上，换言之，若p沟道TFT501a的阈值电压的绝对值小于3.5V，则p沟道TFT501a被不希望有地开通，使其源-漏导电。
同样，在n沟道TFT501d中，其源电极的电位低于其栅电极的电位。在此例子中，n沟道TFT501d的源电极电位为0V，即低电源电位Vss，而其栅电极电位为3.5V，即时钟脉冲CK或倒相时钟脉冲CKB的“Lo”电位，源电极与栅电极之间的电位差从而为3.5V。若n沟道TFT501d的阈值电压(n沟道TFT中栅电极电位相对于源电极电位)为3.5V或以下，则n沟道TFT501d被不希望有地开通。
时间图中由虚线表示的区域，示出了当应该关断的TFT由于上述问题而被开通时，移位寄存器的工作。
此时，若如时间图所示，起始脉冲SP被输入到第一级SR_1的第一时钟倒相器(clocked inverter)CKINV1_1的输入端子，则第一时钟倒相器CKINV1_1与时钟脉冲CK和倒相时钟脉冲CKB同步地输出信号SB_1。
来自第一级SR_1的倒相器INV_1的输出(图中用S_1表示)，被输入到第二级SR_2的第一时钟倒相器CKINV1_2。
若从第一级SR_1输出的脉冲信号S_1被输入到第二级SR_2的第一时钟倒相器CKINV1_2的输入端子，且应该关断的n沟道TFT501d_2由于上述问题而被开通，漏电流流过n沟道TFT501c_2和n沟道TFT501d_2。当这一漏电流流动时，第一时钟倒相器CKINV1_2的输出电位SB_2变得低于高电源电位Vdd(在图6中用虚线401n表示)。
另一方面，若从第一级SR_1输出的脉冲信号S_1不被输入到第二级SR_2的第一时钟倒相器CKINV1_2的输入端子，且应该关断的p沟道TFT501a_2由于上述问题而被开通，漏电流流过p沟道TFT501a_2和p沟道TFT501b_2。当这一漏电流流动时，第一时钟倒相器CKINV1_2的输出电位SB_2变得高于低电源电位Vss(在图6中用虚线401p表示)。
相似的现象发生在第三级SR_3及其后续各级，漏电流引起涉及到的级的第一时钟倒相器CKINV1的输出电位SB从图7时间图所示的理想工作起伏。
如上所述，若脉冲被输入到第一时钟倒相器CKINV1的输入端子，同时，应该关断的p沟道TFT501a和n沟道TFT501d被开通，则电流流过n沟道TFT501c和501d(以下将此电流称为n沟道TFT的漏电流)，从而输出比预计输出电位Vdd更低的电位。
而且，若脉冲不被输入到第一时钟倒相器CKINV1的输入端子，同时，应该关断的TFT501a和TFT501d被开通，则电流流过TFT501a和501b(以下将此电流称为p沟道TFT的漏电流)，从而输出比预计输出电位Vss更高的电位。
当漏电流大时，不可能使输出SB的脉冲移位。
以这种方式，当应该关断的TFT被开通时，移位寄存器无法正常执行输出，很可能出现误动作。
为了防止上述原因引起的误动作，在脉冲信号的电压幅度被电平移位器提高到移位寄存器电源电压电平之后，常规的移位寄存器接收诸如时钟脉冲CK和起始脉冲SP之类的脉冲信号。
此处将带有包括电平移位器的移位寄存器的驱动电路的显示器件作为一个例子。此时的电平移位器可以被制作在其上制作具有移位寄存器的驱动电路和接收驱动电路输出的信号以显示图像的象素部分的衬底(此衬底被称为平板衬底)上。作为变通，电平移位器可以被制作在与平板衬底分隔开的单晶集成电路衬底上。
若电平移位器被制作在与平板衬底分隔开的衬底上，则象素部分外围上的电路在显示器件中占据很大的面积。此外，由于平板衬底上电平移位器与电路之间连接部分处的布线电容和布线电阻大而使功耗也大。
另一方面，若电平移位器被制作在平板衬底上，则出现下列问题。时钟脉冲CK和起始脉冲SP输入到其中的信号线的负载电容大。因此，缓冲器输出中的诸如时钟脉冲CK和起始脉冲SP的脉冲信号在电平移位之后变得迟钝，从而由于信号延迟而引起时间偏离。为了防止脉冲信号变得迟钝，必须增强缓冲器的电流馈送能力。
如上所述，具有制作在平板衬底上的电平移位器的移位寄存器有诸如难以在高频下工作、电源线中的噪声、以及占据的面积大之类的问题。
为了提高输入的脉冲信号的电压幅度，移位寄存器可以采用制作在平板衬底上的电平移位器或制作在与平板衬底分隔开的衬底上的电平移位器。但以二者中任何一种方式，此移位寄存器都有一些问题，包括难以在高频下工作、电源线中的噪声、以及占据的面积大。
发明内容
本发明的目的因而是提供一种没有上述问题的移位寄存器以及驱动该移位寄存器的方法。
本发明的移位寄存器接收电压幅度小于移位寄存器电源电压的时钟脉冲和起始脉冲。因此，没有必要在平板衬底外面制作用来提升时钟脉冲和起始脉冲的电压幅度的电平移位器，也没有必要将已经被电平移位以将其电压幅度提升到电源电压电平的时钟脉冲和起始脉冲输入到平板。因此，有可能解决平板衬底上各个电路与电平移位器之间的布线电容和布线电阻造成的功耗增大问题。
而且，根据本发明，没有必要在平板衬底上制作用来提升时钟脉冲和起始脉冲的电压幅度的电平移位器，也没有必要将已经被电平移位的时钟脉冲和起始脉冲输入到信号线。因此，信号线负载造成的迟钝影响被抑制，移位寄存器从而能够工作于高频。电源线噪声的影响也能够被抑制。
此外，根据本发明，由于不需要电平移位器，故安置移位寄存器所需要的面积被减小。
以这种方式，提供了一种在高频下功耗较小地驱动移位寄存器的方法，同时解决了诸如电源线噪声和占据面积大的问题。
在采用上述驱动方法的情况下，若构成移位寄存器的第二时钟倒相器具有大的电流容量，则有可能减小由于应该关断的第一时钟倒相器的TFT处于开通状态而使电流(漏电流)流动所造成的第一时钟倒相器的输出电位的起伏。构成第二时钟倒相器的TFT的栅宽度于是被设定得宽。
在常规移位寄存器中，各级中第二时钟倒相器CKINV2的唯一任务是保持第一时钟倒相器CKINV1输出的信号。因此，为了减小第二时钟倒相器造成的负载，相对于各自的极性，构成第二时钟倒相器CKINV2的TFT，亦即p沟道TFT502a和502b以及n沟道TFT502c和502d的栅宽度，常常比构成第一时钟倒相器CKINV1的TFT，亦即p沟道TFT501a和501b以及n沟道TFT501c和501d的栅宽度更小。例如，构成第二时钟倒相器的TFT的栅宽度被设定为构成第一时钟倒相器的TFT的栅宽度的1/10。注意，所有这些TFT都具有相同的栅长度。
另一方面，在本发明中，移位寄存器接收电压幅度比移位寄存器电源电压小的时钟脉冲和起始脉冲，从而引起漏电流问题。因此，借助于将构成第二时钟倒相器的TFT的栅宽度设定得比现有技术中的更宽，降低了漏电流。
例如，考虑了这样一种情况，其中构成移位寄存器第一时钟倒相器的n沟道TFT的源电极的电位与输入到n沟道TFT的栅电极的时钟脉冲或倒相时钟脉冲的最低电位(相当于“Lo”电位)之间的电位差的绝对值大于n沟道TFT的阈值电压绝对值。借助于将构成第二时钟倒相器的p沟道TFT的栅宽度设定得宽，就有可能减小由于应该关断的n沟道TFT处于开通状态而使电流(漏电流)流动所造成的第一时钟倒相器的输出电位的起伏。
此外，考虑了这样一种情况，其中构成移位寄存器第一时钟倒相器的p沟道TFT的源电极的电位与输入到p沟道TFT的栅电极的时钟脉冲或倒相时钟脉冲的最高电位(相当于“Hi”电位)之间的电位差的绝对值大于p沟道TFT的阈值电压绝对值。借助于将构成第二时钟倒相器的n沟道TFT的栅宽度设定得宽，就有可能减小由于应该关断的p沟道TFT处于开通状态而使电流(漏电流)流动所造成的第一时钟倒相器的输出电位的起伏。
而且，另一个TFT被加入到第一时钟倒相器。电源电位通过加入的TFT的源-漏，被输出到第一时钟倒相器的输出端子。电压幅度电平与移位寄存器的电源电压相同的信号，被输入到加入的TFT的栅电极。当漏电流引起问题时，加入的TFT就被关断。流在第一时钟倒相器中的电流(漏电流)于是被截断。
于是得到不怕误动作的移位寄存器。
利用上述结构，提供了一种不误动作的并且能够以低电源电压工作于高频下的移位寄存器以及驱动此移位寄存器的方法。
附图说明
在附图中：
图1是电路图，示出了根据本发明的移位寄存器的结构；
图2是时间图，示出了根据本发明的移位寄存器的驱动方法；
图3是时间图，示出了根据本发明的移位寄存器的驱动方法；
图4示出了移位寄存器的结构；
图5示出了移位寄存器的结构；
图6是时间图，示出了常规移位寄存器的驱动方法；
图7是时间图，示出了移位寄存器的理想驱动方法；
图8是电路图，示出了根据本发明的移位寄存器的结构；
图9是时间图，示出了根据本发明的移位寄存器的驱动方法；
图10是电路图，示出了移位寄存器的结构；
图11是时间图，示出了根据本发明的移位寄存器的驱动方法；
图12是电路图，示出了根据本发明的移位寄存器的结构；
图13是具有采用本发明的移位寄存器的驱动电路的显示器件的方框图；
图14A-14F示出了其中应用了具有本发明的移位寄存器的驱动电路的显示器件的电子设备；
图15是俯视图，示出了根据本发明的移位寄存器的制造例子；
图16是俯视图，示出了根据本发明的移位寄存器的制造例子；
图17是剖面图，示出了根据本发明的移位寄存器的制造例子；
图18是电路图，示出了根据本发明的移位寄存器的结构；
图19是电路图，示出了根据本发明的移位寄存器的结构；
图20是时间图，示出了根据本发明的移位寄存器的驱动方法；
图21是电路图，示出了根据本发明的移位寄存器的结构；
图22是电路图，示出了根据本发明的移位寄存器的结构；
图23是电路图，示出了根据本发明的移位寄存器的结构；
图24是电路图，示出了根据本发明的移位寄存器的结构；
图25是电路图，示出了根据本发明的移位寄存器的结构；
图26A-26B示出了TFT的栅宽度；
图27是从上表面拍摄的根据本发明的移位寄存器的照片；而
图28示出了根据本发明的移位寄存器在5MHz的频率下工作过程中的波形。
具体实施方式
[实施方案1]
作为现有技术例子，等效于图4电路图的电路图被用来描述根据本发明实施方案1的移位寄存器。与图4相同的元件用相同的参考号来表示，其解释从略。
本发明的移位寄存器接收电压幅度小于移位寄存器的电源电压(相当于高电源电位Vdd与低电源电位Vss之间的电位差)的起始脉冲SP和时钟脉冲CK。
此处，移位寄存器各级具有第一时钟倒相器和第二时钟倒相器。第二时钟倒相器CKINV2具有p沟道TFT502a和502b，它们的栅宽度被设定为第一时钟倒相器的p沟道TFT501a和501b的栅宽度的1/2或更大。
此处的TFT栅宽度指的是沿垂直于载流子运动方向覆盖TFT的半导体有源层的栅电极部分的长度。参照图26A和26B来描述栅宽度W。沿图26A中a-a’线的剖面图对应于图26B。3000表示的是具有绝缘表面的衬底；3005表示半导体有源层；3004表示栅电极；而3001表示栅绝缘膜。半导体有源层3005具有用作源区和漏区的区域3002a和3002b，并具有沟道区3006。图中用W来表示栅宽度。
移位寄存器各级由第一时钟倒相器和第二时钟倒相器组成。第二时钟倒相器具有n沟道TFT502c和502d，它们的栅宽度被设定为第一时钟倒相器的n沟道TFT501c和501d的栅宽度的1/2或更大。
各级电路中的第二时钟倒相器CKINV2的电流容量以这种方式被提高。利用提高了的电流容量，来自第二时钟倒相器CKINV2的“Hi”电位(高电源电位Vdd)输出能够减小由于接收电压幅度小于移位寄存器电源电压的起始脉冲SP和时钟脉冲CK的移位寄存器中的第一时钟倒相器CKINV1的n沟道TFT漏电流造成的输出电位SB的起伏。
以相同的上述的方式，来自第二时钟倒相器CKINV2的“Lo”电位(低电源电位Vss)输出能够减小由第一时钟倒相器CKINV1的p沟道TFT漏电流造成的输出电位SB的起伏。
参照图3的时间图来描述如上所述构造的移位寄存器的工作。虚线表示漏电流造成的输出电位SB起伏。在图3中，虚线301n示出了由流过第二级的第一时钟倒相器CKINV1_2的n沟道TFT501c和501d的漏电流造成的输出电位SB_2的起伏。虚线301p示出了由流过第二级的第一时钟倒相器CKINV1_2的p沟道TFT501a和501b的漏电流造成的输出电位SB_2的起伏。
借助于增大第二时钟倒相器CKINV2的p沟道TFT的栅宽度，由于图6所示现有技术例子的漏电流而使输出电位SB_2的起伏301n小于起伏401n。
而且，借助于增大第二时钟倒相器CKINV2的n沟道TFT的栅宽度，由于图6所示现有技术例子的漏电流而使输出电位SB_2的起伏301p小于起伏401p。
根据上述结构，能够减小第一时钟倒相器漏电流造成的输出电压的起伏。
如现有技术例子的图4所示，移位寄存器各级中的第一时钟倒相器的p沟道TFT501a和p沟道TFT501b能够调换位置。p沟道TFT501a具有其中被输入时钟脉冲CK或倒相时钟脉冲CKB的栅电极。p沟道TFT501b具有用作第一时钟倒相器输入端子的栅电极。
此处来确定上述二个TFT装置位置的准确调换。例如，第一结构具有TFT1和TFT2，借助于调换TFT1和TFT2的位置而得到第二结构。输入到第二结构中的TFT1和TFT2各个栅电极的信号与第一结构中的相同。在第二结构中，布线被连接成使TFT1的源电极的电连接关系与第一结构的TFT2的源电极电连接关系相同，TFT2的源电极电连接关系与第一结构的TFT1源电极电连接关系相同，TFT1的漏电极电连接关系与第一结构的TFT2的漏电极电连接关系相同，TFT2的漏电极电连接关系与第一结构的TFT1的漏电极电连接关系相同。
第一时钟倒相器的n沟道TFT501d和n沟道TFT501c也能够调换其位置。n沟道TFT501d具有时钟脉冲CK或倒相时钟脉冲CKB被输入其中的栅电极。n沟道TFT501c具有用作第一时钟倒相器的输入端子的栅电极。
以相同于上述的方式，移位寄存器各级中的第二时钟倒相器的p沟道TFT501a和p沟道TFT501b能够调换位置。p沟道TFT501a具有其中被输入时钟脉冲CK或倒相时钟脉冲CKB的栅电极。p沟道TFT501b具有用作第二时钟倒相器输入端子的栅电极。第二时钟倒相器的n沟道TFT501d和n沟道TFT501c也能够调换其位置。n沟道TFT501d具有时钟脉冲CK或倒相时钟脉冲CKB被输入其中的栅电极。n沟道TFT501c具有用作第二时钟倒相器输入端子的栅电极。
在图4中，构成移位寄存器各级的第一时钟倒相器CKINV1、第二时钟倒相器CKINV2、以及倒相器INV的TFT，具有单栅结构。但TFT不局限于此，而是可以采用双栅结构或具有二个以上栅电极的多栅结构。
[实施方案2]
图1是电路图，示出了实施方案2的移位寄存器的结构。此移位寄存器的与图4中相同的元件用相同的参考号表示，其解释从略。
本发明的移位寄存器接收电压幅度小于移位寄存器的电源电压(相当于高电源电位Vdd与低电源电位Vss之间的电位差)的起始脉冲SP和时钟脉冲CK。以上引起第一时钟倒相器的漏电流。本实施方案利用下述结构来减小漏电流。
在图1中，n沟道TFT101被加入到构成移位寄存器的第三级和第三级之后的各级中的第一时钟倒相器CKINV1。第k(k是等于或大于3并且等于或小于r的自然数)级中的n沟道TFT101用101_k表示。
n沟道TFT101_k的栅电极被连接到第(k-2)级的第一时钟倒相器CKINV1_k-2的输出端子。n沟道TFT101_k的源电极被连接到低电源电位Vss，而其漏电极被连接到第一时钟倒相器CKINV1_k的n沟道TFT501d_k的源电极。
利用上述结构，信号SB_k-2被输入到第k级的第一时钟倒相器CKINV1_k中的n沟道TFT101_k的栅电极。当n沟道TFT501d_k应该关断时，信号SB_k-2为“Lo”电位。信号SB_k-2的“Lo”电位与低电源电位Vss大约相同。因此，当信号SB_k-2的“Lo”电位被输入到n沟道TFT501d_k的栅电极时，n沟道TFT501d_k就获得大约0V的栅电压(栅-源电压Vgs)，并被无误地关断。以这种方式，能够在第k级电路的第一时钟倒相器CKINV1_k中避免n沟道TFT的漏电流。
图2是用来驱动图1的移位寄存器的时间图。
若以时间图所示的方式来输入起始脉冲SP，则漏电流造成的第一级的第一时钟倒相器的输出SB_1的起伏不是问题。换言之，在第一级的第一时钟倒相器中，若第一级的第一时钟倒相器CKINV1_1的输出SB_1是借助于反转被输入的起始脉冲SP的极性而得到的信号，则漏电流造成的第一级的第一时钟倒相器的输出SB_1的起伏不是问题。
第二级的第一时钟倒相器的输出SB_2由于漏电流而起伏。另一方面，本实施方案的结构能够防止第三级及其后续各级中的第一时钟倒相器的输出SB由于n沟道TFT的漏电流而起伏。因此，第三级及其后续各级的输出被认为是移位寄存器的合理输出。
如上所述，借助于将n沟道TFT101加入到第三级及其后续各级的第一时钟倒相器CKINV1，防止了漏电流，移位寄存器就能够正常地工作。
现在参照图12来描述一种不同类型的移位寄存器。此移位寄存器输出从相邻各级的输出信号S的NAND运算得到的信号。各级的输出S是图1所示那些电位。此移位寄存器与图1所示相同的元件用相同的参考号表示，其解释从略。
若以时间图所示的方式来输入起始脉冲SP，则漏电流造成的第一级的第一时钟倒相器CKINV1_1的输出SB_1的起伏不是问题。虽然第二级的第一时钟倒相器的输出SB_2由于漏电流而起伏，但由于从第一和第二级的输出S_1和S_2的NAND运算得到的信号被输出作为取样脉冲SMP_1，故此起伏不干扰移位寄存器的工作。借助于将n沟道TFT101加入到第三级及其后续各级的第一时钟倒相器CKINV1，防止了漏电流，移位寄存器就能够正常地工作。
注意，在本实施方案中，没有为无误地防止p沟道TFT的漏电流而加入新的p沟道TFT。通常，n沟道TFT的特性比p沟道TFT更好，因此，确保防止n沟道TFT的漏电流是特别重要的。因此，上述用来防止漏电流的结构是非常有效的。
在本实施方案的移位寄存器的第一级和第二级中，其第一时钟倒相器CKINV1的p沟道TFT501a和501b能够调换其位置。详细地说，如图1和12所示，一种能够被采用的结构将源电极连接到高电源电位Vdd的TFT设定为p沟道TFT501a。在此情况下，p沟道TFT501a被按此顺序串联连接到p沟道TFT501b，而p沟道TFT501b的漏电极用作第一时钟倒相器CKINV1的输出端子。另一种能够被采用的结构将源电极连接到高电源电位Vdd的TFT设定为P沟道TFT501b。在此情况下，P沟道501b被按此顺序串联连接到P沟道TFT501a，而P沟道TFT501a的漏电极用作第一时钟倒相器CKINV1的输出端子。
如上所述，有二种在第一时钟倒相器CKINV1中安置p沟道TFT501a和501b的方法。在二种安置方法的每一种中，n沟道TFT501d和501c能够调换其位置。详细地说，如图1和12所示，一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT501d。在此情况下，n沟道TFT501d被按此顺序串联连接到n沟道TFT501c，而n沟道TFT501c的漏电极用作第一时钟倒相器CKINV1的输出端子。另一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT501c，且此n沟道TFT501c被按此顺序串联连接到n沟道TFT501d，而n沟道TFT501d的漏电极用作第一时钟倒相器CKINV1的输出端子。
在第一级电路和第二级电路中，相似于第一时钟倒相器CKINV1，第二时钟倒相器CKINV2的p沟道TFT501a和501b能够调换其位置。第二时钟倒相器CKINV2的n沟道TFT501d和501c也能够调换其位置。
在本实施方案移位寄存器的第三级电路以及第三级之后的各级的电路中，其第一时钟倒相器CKINV1的p沟道TFT501a和501b能够调换其位置。详细地说，如图1和12所示，一种能够被采用的结构将源电极连接到高电源电位Vdd的TFT设定为p沟道TFT501a。在此情况下，p沟道TFT501a被按此顺序串联连接到p沟道TFT501b，而p沟道TFT501b的漏电极用作第一时钟倒相器CKINV1的输出端子。另一种能够被采用的结构将源电极连接到高电源电位Vdd的TFT设定为p沟道TFT501b，在此情况下，p沟道TFT501b被按此顺序串联连接到p沟道TFT501a，而p沟道TFT501a的漏电极用作第一时钟倒相器CKINV1的输出端子。
如上所述，有二种在第一时钟倒相器CKINV1中安置p沟道TFT501a和501b的方法。在二种安置方法的每一种中，n沟道TFT101、501d和501c能够调换其位置。详细地说，如图1和12所示，一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT101。在此情况下，n沟道TFT101被按此顺序串联连接到n沟道TFT501d和501c，而n沟道TFT501c的漏电极用作第一时钟倒相器CKINV1的输出端子。另一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT101。在此情况下，n沟道TFT101被按此顺序串联连接到n沟道TFT501c和501d，而n沟道TFT501d的漏电极用作第一时钟倒相器CKINV1的输出端子。又一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT501d。在此情况下，n沟道TFT501d被按此顺序串联连接到n沟道TFT101和501c，而n沟道TFT501c的漏电极用作第一时钟倒相器CKINV1的输出端子。再一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT501c。在此情况下，n沟道TFT501c被按此顺序串联连接到n沟道TFT101和501d，而n沟道TFT501d的漏电极用作第一时钟倒相器CKINV1的输出端子。再一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT501d。在此情况下，n沟道TFT501d被按此顺序串联连接到n沟道TFT501c和101，而n沟道TFT101的漏电极用作第一时钟倒相器CKINV1的输出端子。再一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT501c。在此情况下，n沟道TFT501c被按此顺序串联连接到n沟道TFT501d和101，而n沟道TFT101的漏电极用作第一时钟倒相器CKINV1的输出端子。
相似于第一级电路和第二级电路中的第二时钟倒相器CKINV2，第三级及其后续各级中的第二时钟倒相器CKINV2的p沟道TFT501a和501b也能够调换其位置。第二时钟倒相器CKINV2的n沟道TFT501d和501c也能够调换其位置。
在图1和12中，构成移位寄存器各级的第一时钟倒相器CKINV1、第二时钟倒相器CKINV2、以及倒相器INV的TFT，具有单栅结构。但TFT不局限于此，而是可以采用双栅结构或具有二个以上栅电极的多栅结构。
本实施方案可以与实施方案1自由组合。
[实施方案3]
本实施方案描述一种不同于图1所示实施方案2所构成的移位寄存器。参照图8来进行描述。在图8中，与图1相同的元件用相同的参考号表示，其描述从略。
本发明的移位寄存器接收电压幅度小于移位寄存器的电源电压(相当于高电源电位Vdd与低电源电位Vss之间的电位差)的起始脉冲SP和时钟脉冲CK。以上引起第一时钟倒相器的漏电流。本实施方案利用下述结构来减小漏电流。
在图8中，n沟道TFT101被加入到构成移位寄存器的第二级和第二级之后的各级中的第一时钟倒相器CKINV1。第k(k是等于或大于2和等于或小于r的自然数)级中的n沟道TFT101用101_k表示。
n沟道TFT101_k的栅电极被连接到第(k-2)级的第一时钟倒相器CKINV1_k-2的输出端子。n沟道TFT101_k的源电极被连接到低电源电位Vss，而其漏电极被连接到第一时钟倒相器CKINV1_k的n沟道TFT501d_k的源电极。
加入到第二级的n沟道TFT101_2的源电极，被连接到低电源电位Vss，而其漏电极被连接到第一时钟倒相器CKINV1_2的n沟道TFT501d_2的源电极。
在图8中，第一级倒相器INV_1的输出通过延迟电路110被输入到第二级n沟道TFT101_2的栅电极。此延迟电路110由多个纵向连接的倒相器电路组成。但本发明不局限于此，具有任何熟知结构的电路都能够被自由地用作延迟电路110。
利用上述结构，当要关断n沟道TFT时，借助于延迟第一级的输出S_1(第一级倒相器INV_1的输出)而得到的信号，被输入到第二级的第一时钟倒相器CKINV1_2中的n沟道TFT101_2的栅电极。此信号在被延迟大约半个时钟脉冲周期之后被输入。于是防止了n沟道TFT的漏电流在第二级电路的第一时钟倒相器CKINV1_2中流动。
n沟道TFT101_2的栅电极能够接收不是借助于使第一级倒相器INV_1的输出S_1延迟半个时钟脉冲周期而得到的信号的其它信号。例如，可以输入借助于反转第一级的第一时钟倒相器CKINV1_1的输出SB_1的极性而得到的信号。
输入到n沟道TFT101_2栅电极的信号不局限于上述信号，只要当n沟道TFT的漏电流引起问题时n沟道TFT101_2被关断，以及只要当第二级的n沟道TFT501c和501d都被开通时n沟道TFT101_2被开通即可。
在第k(k＝3或以上)级电路的第一时钟倒相器中，借助于当n沟道TFT501d_k要被关断时将信号SB_k-2输入到n沟道TFT101_k的栅电极，n沟道TFT101_k就被关断。于是防止了n沟道TFT的漏电流在第k级的第一时钟倒相器CKINV1_k中流动。
若起始脉冲SP以时间图所示的方式被输入，则漏电流造成的第一级的第一时钟倒相器的输出SB_1的起伏不是问题。换言之，在第一级的第一时钟倒相器中，若第一级的第一时钟倒相器CKINV1_1的输出SB_1是借助于反转被输入的起始脉冲SP的极性而得到的信号，则漏电流造成的第一级的第一时钟倒相器的输出SB_1的起伏不是问题。
因此，借助于将n沟道TFT101加入到第二级及其后续各级中的第一时钟倒相器CKINV1，防止了漏电流，移位寄存器从而能够正常地工作。
参照图9的时间图来描述根据此实施方案的移位寄存器的驱动方法。图9示出了通过延迟电路110被输入到TFT101_2栅电极的信号S_1R。TFT101_2被信号S_1R关断，以便避免第二级的第一时钟倒相器CKINV1_2的漏电流。
为了无误地防止p沟道TFT的漏电流，没有加入新的p沟道TFT。通常，n沟道TFT的特性比p沟道TFT更好，因此，确保防止n沟道TFT的漏电流特别重要。因此，上述用来防止漏电流的结构非常有效。
在本实施方案的移位寄存器的第一级中，第一时钟倒相器CKINV1_1的p沟道TFT501a和501b能够调换其位置。详细地说，如图8所示，一种能够被采用的结构将源电极连接到高电源电位Vdd的TFT设定为p沟道TFT501a。在此情况下，p沟道TFT501a被按此顺序串联连接到p沟道TFT501b，而p沟道TFT501b的漏电极用作第一时钟倒相器CKINV1_1的输出端子。另一种能够被采用的结构将源电极连接到高电源电位Vdd的TFT设定为p沟道TFT501b，在此情况下，p沟道TFT501b被按此顺序串联连接到p沟道TFT501a，而p沟道TFT501a的漏电极用作第一时钟倒相器CKINV1_1的输出端子。
如上所述，有二种在第一时钟倒相器CKINV1_1中安置p沟道TFT501a和501b的方法。在二种安置方法的每一种中，n沟道TFT501d和501c能够调换其位置。详细地说，如图8所示，一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT501d。在此情况下，n沟道TFT501d被按此顺序串联连接到n沟道TFT501c，而n沟道TFT501c的漏电极用作第一时钟倒相器CKINV1_1的输出端子。另一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT501c。在此情况下，n沟道TFT501c被按此顺序串联连接到n沟道TFT501d，而n沟道TFT501d的漏电极用作第一时钟倒相器CKINV1_1的输出端子。
在第一级电路中，相似于第一时钟倒相器CKINV1_1，第二时钟倒相器CKINV2_1的p沟道TFT501a和501b能够调换其位置。第二时钟倒相器CKINV2_1的n沟道TFT501d和501c也能够调换其位置。
在本实施方案移位寄存器的第二级电路以及第二级之后的各级的电路中，其第一时钟倒相器CKINV1的p沟道TFT501a和501b能够调换其位置。详细地说，如图8所示，一种能够被采用的结构将源电极连接到高电源电位Vdd的TFT设定为p沟道TFT501a。在此情况下，p沟道TFT501a被按此顺序串联连接到p沟道TFT501b，而p沟道TFT501b的漏电极用作第一时钟倒相器CKINV1的输出端子。另一种能够被采用的结构将源电极连接到高电源电位Vdd的TFT设定为p沟道TFT501b。在此情况下，p沟道TFT501b被按此顺序串联连接到p沟道TFT501a，而p沟道TFT501a的漏电极用作第一时钟倒相器CKINV1的输出端子。
如上所述，有二种在第一时钟倒相器CKINV1中安置p沟道TFT501a和501b的方法。在二种安置方法的每一种中，n沟道TFT101、501d和501c能够调换其位置。详细地说，如图8所示，一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT101。在此情况下，n沟道TFT101被按此顺序串联连接到n沟道TFT501d和501c，而n沟道TFT501c的漏电极用作第一时钟倒相器CKINV1的输出端子。另一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT101。在此情况下，n沟道TFT101被按此顺序串联连接到n沟道TFT501c和501d，而n沟道TFT501d的漏电极用作第一时钟倒相器CKINV1的输出端子。又一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT501d。在此情况下，n沟道TFT501d被按此顺序串联连接到n沟道TFT101和501c，而n沟道TFT501c的漏电极用作第一时钟倒相器CKINV1的输出端子。再一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT501c。在此情况下，n沟道TFT501c被按此顺序串联连接到n沟道TFT101和501d，而n沟道TFT501d的漏电极用作第一时钟倒相器CKINV1的输出端子。再一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT501d。在此情况下，n沟道TFT501d被按此顺序串联连接到n沟道TFT501c和101，而n沟道TFT101的漏电极用作第一时钟倒相器CKINV1的输出端子。再一种能够被采用的结构将源电极连接到低电源电位Vss的TFT设定为n沟道TFT501c。在此情况下，n沟道TFT501c被按此顺序串联连接到n沟道TFT501d和101，而n沟道TFT101的漏电极用作第一时钟倒相器CKINV1的输出端子。
相似于第一级电路中的第二时钟倒相器CKINV2_1，第二级及第二级之后的各级中的第二时钟倒相器CKINV2的p沟道TFT501a和501b也能够调换其位置。第二时钟倒相器CKINV2的n沟道TFT501d和501c也能够调换其位置。
在图8中，构成移位寄存器各级的第一时钟倒相器CKINV1、第二时钟倒相器CKINV2、以及倒相器INV的TFT，具有单栅结构。但TFT不局限于此，而是可以采用双栅结构或具有二个以上栅电极的多栅结构。
本实施方案可以与实施方案1自由组合。
[实施方案4]
本实施方案描述一种不同于实施方案2或3所构成的移位寄存器。
本实施方案的移位寄存器是图1所示构造的移位寄存器的一种修正，并借助于从具有第一时钟倒相器CKINV1中n沟道TFT101的第三级及其后续级的各级中清除其中输入时钟脉冲CK或倒相时钟脉冲CKB的n沟道TFT501d而得到。本实施方案的移位寄存器的结构被示于图18。此移位寄存器与图1相同的元件用相同的参考号表示，其解释从略。例如，图18中第三级的第一时钟倒相器CKINV1不具有图1的n沟道TFT501d_3。图18所示构造的移位寄存器的输出脉冲的时刻与图1所示构造的移位寄存器相同。
图18所示的结构具有数目与常规移位寄存器所具有的相同的构成移位寄存器的TFT。但当移位寄存器接收电压幅度比移位寄存器电源电压小的时钟脉冲和起始脉冲时，图18的结构能够减小漏电流造成的第一时钟倒相器输出电位的起伏。这样得到的是一种以较小功耗工作于高频下且没有诸如电源线噪声和占据面积大之类问题的移位寄存器。
借助于从具有第一时钟倒相器CKINV1中n沟道TFT101的第二级及其后续级的各级中清除其中输入时钟脉冲CK或倒相时钟脉冲CKB的n沟道TFT501d，图8所示结构的移位寄存器能够被修正以获得不同的结构。此结构被示于图19。此移位寄存器与图8相同的元件用相同的参考号表示，其解释从略。例如，图19中第二级的第一时钟倒相器CKINV1不具有图8的n沟道TFT501d_2。图19所示结构的移位寄存器的输出脉冲的时刻与图8所示结构的移位寄存器相同。
图19所示的结构也具有数目与常规移位寄存器所具有的相同的构成移位寄存器的TFT。但当移位寄存器接收电压幅度比移位寄存器电源电压小的时钟脉冲和起始脉冲时，图19的结构能够减小漏电流造成的第一时钟倒相器输出电位的起伏。这样得到的是一种以较小功耗工作于高频下且没有诸如电源线噪声和占据面积大之类问题的移位寄存器。
本实施方案可以与实施方案1-3中任何一个自由组合。
[实施方案引
本实施方案示出了移位寄存器的一个例子，其中被输入电压幅度小于移位寄存器电源电压(相当于高电源电位Vdd与低电源电位Vss之间的电位差)的起始脉冲SP和时钟脉冲CK，且利用下述结构来减小由输入这些脉冲所造成的第一时钟倒相器的漏电流。
在本实施方案中，移位寄存器被构造成使流过第一时钟倒相器的p沟道TFT501a和501b的漏电流被减小。
图21示出了本实施方案的移位寄存器的结构。图20是图21所示移位寄存器的时间图。此处用来输入起始脉冲SP和时钟脉冲CK的时刻相似于实施方案1中图1所示的移位寄存器的时刻，其详细描述因而从略。
但输入到如图21所示结构的移位寄存器的起始脉冲的极性与输入到实施方案1图1所示结构的移位寄存器的起始脉冲的极性相反。图21的移位寄存器和图1的移位寄存器接收相同的时钟脉冲CK和倒相的时钟脉冲CKB。
在图21所示的移位寄存器中，第三级及其后续级的各级中的第一时钟倒相器CKINV1具有p沟道TFT1101。用1101_k表示第k(k是等于或大于3且等于或小于n的自然数)级的p沟道TFT1101。p沟道TFT1101栅电极的电连接如图21所示；一个级的p沟道TFT1101的栅电极接收该级前二个级的第一时钟倒相器CKINV1的输出。
利用图21所示的结构，移位寄存器能够减小流过第一时钟倒相器的p沟道TFT501a和501b的漏电流。这样得到的是一种以较小功耗工作于高频下且没有诸如电源线噪声和占据面积大之类问题的移位寄存器。
在图21所示的结构中，可以将另一个p沟道TFT1101加入到第二级的时钟倒相器CKINV1。此结构被示于图22。在图22所示的结构中，用相同的参考号表示与图21相同的元件，其描述从略。在图22中，110表示的是延迟电路。第一级的第一时钟倒相器CKINV1的输出，通过延迟电路110被输入到加在第二级的第一时钟倒相器CKINV1中的加入的p沟道TFT1101_2的栅电极。延迟电路110将信号延迟大约半个时钟脉冲周期。
利用图22所示的结构，移位寄存器能够减小流过第一时钟倒相器的p沟道TFT501a和501b的漏电流。这样得到的是一种以较小功耗工作于高频下且没有诸如电源线噪声和占据面积大之类问题的移位寄存器。
在图21和22所示结构的移位寄存器中，可以从其中加入了一个附加的p沟道TFT1101的第一时钟倒相器CKINV1中清除其中输入时钟脉冲CK或倒相时钟脉冲CKB的p沟道TFT501a。
亦即，在图21中，可以从其中加入了一个附加的p沟道TFT1101的第三级及其后续级的各级中的第一时钟倒相器CKINV1中清除其中输入时钟脉冲CK或倒相时钟脉冲CKB的p沟道TFT501a。此结构被示于图23。例如，图23中第三级的第一时钟倒相器CKINV1不具有图21的p沟道TFT501a_3。
在图22中，可以从其中加入了一个附加的p沟道TFT1101的第二级及其后续级的各级中的第一时钟倒相器CKINV1清除其中输入时钟脉冲CK或倒相时钟脉冲CKB的p沟道TFT501a。此结构被示于图24。例如，图24中第二级的第一时钟倒相器CKINV1不具有图8的p沟道TFT501a_2。
图23和24所示的结构具有数目与常规移位寄存器所具有的相同的构成移位寄存器的TFT。但当移位寄存器接收电压幅度比移位寄存器电源电压小的时钟脉冲和起始脉冲时，图23和24的结构能够减小漏电流造成的第一时钟倒相器输出电位的起伏。这样得到的是一种以较小功耗工作于高频下且没有诸如电源线噪声和占据面积大之类问题的移位寄存器。
图21-24的移位寄存器可以被修正，使从相邻各级的输出S的NOR操作得到的信号作为各级的输出信号被输出。图25示出了借助于修正图21的移位寄存器，使从相邻各级的输出的NOR操作得到的信号作为输出信号被输出而得到的移位寄存器。
注意，在图25中，若在图21中起始脉冲SP以时间图所示的方式被输入，则漏电流造成的第一级的第一时钟倒相器CKINV1_1的输出SB_1的起伏不是问题。虽然第二级的第一时钟倒相器的输出SB_2由于漏电流而起伏，但由于电路将从第一级和第二级的输出S_1和S_2的NOR操作得到的信号作为取样脉冲SMP_1，这一起伏不干扰移位寄存器的工作。借助于将p沟道TFT1101加入到第三级及其后续各级中的第一时钟倒相器CKINV1，防止了漏电流，移位寄存器因而能够正常地工作。
本实施方案可以与实施方案1-4中任何一个自由组合。
[实施方案6]
根据本发明的移位寄存器及其驱动方法，能够被用于显示器件的驱动电路。
例如，采用EL元件的EL(电致发光)显示器件的驱动电路以及采用液晶元件的液晶显示器件的驱动电路，能够使用根据本发明的移位寄存器及其驱动方法。利用本发明，能够提供尺寸小而功耗低的高可靠显示器件。
EL元件指的是一种当电压被施加到中间夹着EL层的一对电极(阳极和阴极)时发光的元件。EL层可以由有机化合物或无机化合物制成，或由有机化合物与无机化合物的混合物制成。包括含有有机化合物作为其主要成分的EL层的元件，此处被特别称为OLED(有机发光二极管)元件。采用OLED的显示器件被称为OLED显示器件。
OLED元件的EL层指的是有机化合物层。有机化合物层通常具有叠层结构。其典型的叠层结构是柯达公司Tang等人提出的有空穴输运层、发光层、以及电子输运层组成的那种。叠层结构的其它例子包括在阳极上依次层叠空穴注入层、空穴输运层、发光层、以及电子输运层的那种，以及在阳极上依次层叠空穴注入层、空穴输运层、发光层、电子输运层、以及电子注入层的那种。可以用荧光颜料之类对发光层进行掺杂。上述的空穴注入层、空穴输运层、发光层、电子输运层、电子注入层、以及其它的层，都被包括在有机化合物层中。给定的电压从一对电极(阳极和阴极)被施加到如上构造的有机化合物层，以便在其发光层中引起载流子复合。结果，发光层就发光。
有机化合物层中的各个层不总是可以彼此清晰地区分，相邻层之间的一个有机化合物层可能具有混合了相邻层的材料的层。
本说明书中的OLED元件指的是采用单重态激发来发光(荧光)的元件、采用三重态激发来发光(磷光)的元件、或采用二者的元件。
图13是方框图，示出了显示器件结构的例子。在图13中，显示器件700由源信号线驱动电路701、栅信号线驱动电路702、以及象素部分703组成。源信号线驱动电路701由移位寄存器704、第一锁存电路705、以及第二锁存电路706组成。栅信号线驱动电路702由移位寄存器707组成。
在象素部分703中，信号从源信号线驱动电路701输入其中的多个源信号线被排列成列，而信号从栅信号线驱动电路702输入其中的多个栅信号线被排列成行。象素被置于源信号线与栅信号线彼此相交的各个交点处。
若显示器件700是OLED显示器件，则各个象素具有OLED元件。若显示器件700是液晶显示器件，则各个象素具有液晶元件。
根据来自移位寄存器707的信号，栅信号线驱动电路702将信号顺序输出到栅信号线，以便选择象素部分703的象素行。当信号从移位寄存器704被输入时，源信号线驱动电路701将视频信号顺序保持在第一锁存电路705中。保持在第一锁存电路705中的视频信号被传送到第二锁存电路706，并被输入到源信号线。以这种方式，信号被输入到一行象素。这一操作对所有的象素行重复，以显示一个图像。
例如，OLED显示器件的各个象素由开关TFT和OLED驱动TFT组成。开关TFT用作开关，用来根据栅信号线的信号决定是否将源信号线的信号输入到象素。OLED驱动TFT根据开关TFT被开通时从源信号线输入的信号而控制流入象素的OLED元件的电流。
可以自由地采用任何已知的象素结构。
根据本发明的移位寄存器及其驱动方法，能够被用于源信号线驱动电路701的移位寄存器704以及栅信号线驱动电路702的移位寄存器707。
本实施方案可以与实施方案1-5中的任何一个自由地组合。
[实施方案7]
本实施方案描述本发明的一种实际装配的移位寄存器。其俯视图被示于图15。图15的俯视图示出了对应于图1中移位寄存器第三级及其后续各级中的一个级。图15的俯视图示出了第k(k是等于或大于3的自然数)级SR_k。
第k级SR_k具有第一时钟倒相器CKINV1_k、第二时钟倒相器CKINV2_k、以及倒相器INV_k。图15中与图1相同的元件用相同的参考号表示。
第一时钟倒相器CKINV1_k具有p沟道TFT501a_k和501b_k，在图中分别用pchTFT501a_k和pchTFT501b_k表示。第一时钟倒相器CKINV1_k还具有n沟道TFT501c_k、501d_k和101_k，在图中分别用nchTFT501c_k、nchTFT101d_k和nchTFT101_k表示。n沟道TFT101_k被用来抗漏电。
CK和CKB分别表示其中输入时钟脉冲的布线以及其中输入倒相时钟脉冲的布线。借助于反转时钟脉冲的极性而得到倒相时钟脉冲。Vdd表示其中输入高电源电位的电源线。Vss表示其中输入低电源电位的电源线。
在图中，A和B所表示的布线分别被连接到前级(第(k-1)级)的A’和B’。在前级和后级(第(k-1)级和第(k+1)级)的电路中，用来将信号输入到TFT501d栅电极的布线Ckin1，被连接到布线CKB，而用来将信号输入到TFT501a栅电极的布线Ckin2，被连接到布线CK。
加入到第k级第一时钟倒相器CKINV1_k的n沟道TFT101_k的栅电极，接收对应于前级(第(k-2)级)的第一时钟倒相器CKINV1_k-2的输出的信号SB_k-2。(注意，信号和从中输出信号的端子或布线用相同的参考号表示)。在图15中，SB_k-2表示第(k-2)级的第一时钟倒相器的输出端子和第(k-2)级的第二时钟倒相器的输出端子。
图16是俯视图，示出了移位寄存器的3个级结构。图16中与图15相同的元件用相同的参考号表示，其解释从略。
图16示出了移位寄存器的第k级到第(k+2)级SR_k到SR_k+2。第(k+2)级SR_k+2的第一时钟倒相器CKINV1_k+2的n沟道TFT101_k+2的栅电极接收从第k级SR_k的第一时钟倒相器CKINV1_k的输出端子输出的信号SB_k。在图15中，SB_k表示第k级的第一时钟倒相器的输出端子和第k级的第二时钟倒相器的输出端子。
在图15和16所示结构的移位寄存器中，即使当输入的脉冲信号(时钟脉冲、倒相时钟脉冲、以及起始脉冲)的电压幅度小于电源电压时，n沟道TFT101也能够防止漏电流造成的输出电位起伏。
本实施方案可以与实施方案1-6中的任何一个自由地组合。
[实施方案8]
本实施方案参照其剖面图描述本发明的一种实际装配的移位寄存器。
沿图15中a-a’线的剖面图被示于图17。图17中与图15相同的元件用相同的参考号表示，其解释从略。
p沟道TFT(图中的pchTFT)501a_k和501b_k以及n沟道TFT(图中的nchTFT)501c_k、501d_k和101_k，被制作在具有绝缘表面的衬底800上。801和802表示的分别是栅绝缘膜和层间绝缘膜。
p沟道TFT501a_k在其有源层内具有用作源区的杂质区881和885、用作沟道区的区域891和894。杂质区882和884用作漏区。杂质区885通过布线810被电连接到电源线Vdd。p沟道TFT501a_k是双栅TFT，它具有电连接在不覆盖有源层的部分内的栅电极803和806。栅电极803通过布线Ckin2被电连接到布线CKB。
p沟道TFT501b_k在其有源层内具有用作源区的杂质区882和884、用作漏区的杂质区883、以及用作沟道区的区域892和893。p沟道TFT501b_k是双栅TFT，它具有电连接在不覆盖有源层的部分内的栅电极804和805。栅电极804被电连接到端子S_k-1。用作漏区的杂质区883被连接到端子SB_k。
p沟道TFT501a_k的漏区和p沟道TFT501b_k的源区被彼此直接连接在有源层。
n沟道TFT501c_k在其有源层中具有用作漏区的杂质区886、用作源区的杂质区887、以及用作沟道区的区域895。用作漏区的杂质区886通过布线811被连接到端子SB_k。栅电极807被连接到端子S_k-1。
n沟道TFT501d_k在其有源层中具有用作漏区的杂质区887、用作源区的杂质区888、以及用作沟道区的区域896。栅电极808通过布线Ckin1被连接到布线CK。
n沟道TFT101_k在其有源层中具有用作漏区的杂质区888、用作源区的杂质区889、以及用作沟道区的区域897。栅电极809被连接到端子SB_k-2。用作源区的杂质区889被电连接到电源线Vss。
n沟道TFT501c_k的源区和n沟道TFT501d_k的漏区被彼此直接连接在有源层。n沟道TFT501d_k的源区和n沟道TFT101_k的漏区被彼此直接连接在有源层。
上面给出的是对实际装配的本发明移位寄存器剖面图的描述。在本发明的移位寄存器中，即使当输入的脉冲信号(时钟脉冲、倒相时钟脉冲、以及起始脉冲)的电压幅度小于电源电压时，n沟道TFT101也能够防止漏电流造成的输出电位起伏。
本实施方案可以与实施方案1-7中的任何一个自由地组合。
[实施方案9]
在本实施方案中，将在图14A-14F中描述一种利用显示器件的电子装置，此显示器件包含驱动电路，此驱动电路包括根据本发明的移位寄存器。
图14A是采用本发明显示器件的便携式信息终端的示意图。此便携式信息终端包含主体2701a、操作开关2701b、电源开关2701c、天线2701d、显示单元2701e、以及外部输入端口2701f。本发明的显示器件能够被用于显示单元2701e。
图14B是采用本发明的显示器件的个人计算机的示意图。此个人计算机包含主体2702a、机箱2702b、显示单元2702c、操作开关2702d、电源开关2702e、以及外部输入端口2702f。本发明的显示器件能够被用于显示单元2702c。
图14C是采用本发明的显示器件的放像机。此放像机包含主体2703a、机箱2703b、记录媒质2703c、显示单元2703d、声音输出单元2703e、以及操作开关2703f。本发明的显示器件能够被用于显示单元2703d。
图14D是采用本发明的显示器件的电视机的示意图。此电视机包含主体2704a、机箱2704b、显示单元2704c、以及操作开关2704d。本发明的显示器件能够被用于显示单元2704c。
图14E是采用本发明的显示器件的头戴式显示器的示意图。此头戴式显示器包含主体2705a、监视器单元2705b、头部固定带2705c、显示单元2705d、以及光学系统2705e。本发明的显示系统能够被用于显示单元2705d。
图14F是采用本发明的显示器件的摄像机。此摄像机包含主体2706a、机箱2706b、连接单元2706c、图像接收单元2706d、目镜单元2706e、电池2706f、声音输入单元2706g、以及显示单元2706h。本发明的显示器件能够被用于显示单元2706h。
本发明的应用不局限于上述电子设备，还可以应用于各种各样的其他电子设备。
本实施方案能够与实施方案1-8中的任何一个自由地组合实施。
[实施方案10]
在本实施方案中，制造了在一个衬底上配备有常规移位寄存器和本发明的移位寄存器的平板。在本实施方案中，将描述上述平板工作的测量结果。输入信号电压被设定为1-3V，且只要移位寄存器正常地工作，电源电压的幅度就被提高。注意，此时频率被设定为5MHz。
常规移位寄存器在-1.5-5.5V的电源电压范围内正常地工作，其电源电压的幅度为7.0V。另一方面，本发明的移位寄存器在-5.0-7.5V的电源电压范围内正常地工作，其电源电压的幅度为12.5V。
根据上述测量结果，由于当采用本发明的移位寄存器时，比采用常规移位寄存器时提高了裕度，故能够抑制TFT特性不规则性的影响。而且，本发明的移位寄存器能够将信号从移位寄存器精确地馈送到其它电路。
[实施方案11]
从上表面拍摄的根据本发明的移位寄存器的照片被示于图27。作为具体的规格，输入信号的电压幅度被设定为3.0V，而电源电压被设定为8.0V。
而且，根据本发明的移位寄存器在5MHz频率下工作过程中的波形被示于与28。图28示出了起始脉冲、时钟脉冲、以及移位寄存器输出的信号的波形。注意，虽然第一级的波形在移位寄存器输出的信号中大了半个脉冲，但由于利用第二级来执行NAND操作，故不存在特别的问题。
电压幅度小于移位寄存器电源电压的时钟脉冲和起始脉冲被输入到移位寄存器。提供了一种在高频下以较小功耗来驱动移位寄存器的方法，此方法不存在诸如电源线噪声和占据大面积之类的问题。
借助于在使用上述驱动方法过程中将构成第二时钟倒相器的TFT的栅宽度设定为宽于现有技术的，减小了漏电流。
而且，另一个TFT被加入到第一时钟倒相器。电源电位通过加入的TFT的源-漏而被输出到第一时钟倒相器的输出端子。电压幅度大约与移位寄存器电源电压相同的信号，被输入到加入的TFT的栅电极。当漏电流引起问题时，加入的TFT被关断。以这种方式，流在第一时钟倒相器中的电流(漏电流)被截断。
利用上述结构，能够在移位寄存器中获得低电源电压的高频运行和尺寸的减小。

Claims (78)

1.一种驱动移位寄存器的方法，此移位寄存器包含第一和第二时钟倒相器，第一和第二时钟倒相器各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第二时钟倒相器接收借助于反转第一时钟倒相器的输出信号的极性而得到的信号，且
其中时钟脉冲和倒相时钟脉冲的电压幅度小于第一时钟倒相器和第二时钟倒相器的电源电压。
2.根据权利要求1的驱动移位寄存器的方法，其中第一时钟倒相器和第二时钟倒相器的高电源电位与时钟脉冲和倒相时钟脉冲的最高电位之间的电位差的绝对值，大于构成第一时钟倒相器的p沟道TFT的阈值电压的绝对值。
3.根据权利要求1的驱动移位寄存器的方法，其中第一时钟倒相器和第二时钟倒相器的低电源电位与时钟脉冲和倒相时钟脉冲的最低电位之间的电位差的绝对值，大于构成第一时钟倒相器的n沟道TFT的阈值电压的绝对值。
4.一种驱动具有多个级的移位寄存器的方法，各级包含第一和第二时钟倒相器，第一和第二时钟倒相器各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第二时钟倒相器接收借助于反转第一时钟倒相器的输出信号的极性而得到的信号，
其中时钟脉冲和倒相时钟脉冲的电压幅度小于相当于提供给第一时钟倒相器和第二时钟倒相器的第一电源电位与第二电源电位之间的电位差的电源电压，
其中第一时钟倒相器的第一电源电位通过第一n沟道TFT和串联连接到第一n沟道TFT的第二n沟道TFT，被提供给第一时钟倒相器的输出端子，
其中借助于反转从前级第一时钟倒相器输出的信号的极性而得到的信号，被输入到第一n沟道TFT的栅电极，且
其中电位大约与第一电源电位具有相同水平的信号，被输入到第二n沟道TFT的栅电极，以关断第二n沟道TFT。
5.一种驱动具有多个级的移位寄存器的方法，各级包含第一和第二时钟倒相器，第一和第二时钟倒相器各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第二时钟倒相器接收借助于反转第一时钟倒相器的输出信号的极性而得到的信号，
其中时钟脉冲和倒相时钟脉冲的电压幅度小于相当于提供给第一时钟倒相器和第二时钟倒相器的第一电源电位与第二电源电位之间的电位差的电源电压，
其中第一时钟倒相器的第二电源电位通过第一p沟道TFT和串联连接到第一p沟道TFT的第二p沟道TFT，被提供给第一时钟倒相器的输出端子，
其中借助于反转从前级第一时钟倒相器输出的信号的极性而得到的信号，被输入到第一p沟道TFT的栅电极，且
其中电位大约与第二电源电位的水平相同的信号，被输入到第二p沟道TFT的栅电极，以关断第二p沟道TFT。
6.一种驱动具有r(r是等于或大于3的自然数)个级的移位寄存器的方法，r个级中的各级包含第一和第二时钟倒相器，第一和第二时钟倒相器各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第二时钟倒相器接收借助于反转第一时钟倒相器的输出信号的极性而得到的信号，
其中时钟脉冲和倒相时钟脉冲的电压幅度小于相当于提供给第一时钟倒相器和第二时钟倒相器的第一电源电位与第二电源电位之间的电位差的电源电压，
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，第一时钟倒相器的第一电源电位通过第一n沟道TFT和串联连接到第一n沟道TFT的第二n沟道TFT，被提供给第一时钟倒相器的输出端子，
其中借助于反转从第(k-1)级第一时钟倒相器输出的信号的极性而得到的信号，被输入到第一n沟道TFT的栅电极，且
其中从第(k-2)级第一时钟倒相器输出的信号，被输入到第二n沟道TFT的栅电极。
7.一种驱动具有r(r是等于或大于3的自然数)个级的移位寄存器的方法，r个级中的各级包含第一和第二时钟倒相器，第一和第二时钟倒相器各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第二时钟倒相器接收借助于反转第一时钟倒相器的输出信号的极性而得到的信号，
其中时钟脉冲和倒相时钟脉冲的电压幅度小于相当于提供给第一时钟倒相器和第二时钟倒相器的第一电源电位与第二电源电位之间的电位差的电源电压，
其中在第j(j是等于或大于2且等于或小于r的自然数)级中，第一时钟倒相器的第一电源电位通过第一n沟道TFT和串联连接到第一n沟道TFT的第二n沟道TFT，被提供给第一时钟倒相器的输出端子，
其中借助于反转从第(j-1)级第一时钟倒相器输出的信号的极性而得到的信号，被输入到第一n沟道TFT的栅电极，
其中在第二级中，第二n沟道TFT的栅电极接收借助于反转从第一级第一时钟倒相器输出的信号的极性而得到的并被延迟了的信号，且
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，从第(k-2)级第一时钟倒相器输出的信号，被输入到第二n沟道TFT的栅电极。
8.一种驱动具有r(r是等于或大于3的自然数)个级的移位寄存器的方法，r个级中的各级包含第一和第二时钟倒相器，第一和第二时钟倒相器各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第二时钟倒相器接收借助于反转第一时钟倒相器的输出信号的极性而得到的信号，
其中时钟脉冲和倒相时钟脉冲的电压幅度小于相当于提供给第一时钟倒相器和第二时钟倒相器的第一电源电位与第二电源电位之间的电位差的电源电压，
其中在第j(j是等于或大于2且等于或小于r的自然数)级中，第一时钟倒相器的第一电源电位通过第一n沟道TFT和串联连接到第一n沟道TFT的第二n沟道TFT，被提供给第一时钟倒相器的输出端子，
其中借助于反转从第(j-1)级第一时钟倒相器输出的信号的极性而得到的信号，被输入到第一n沟道TFT的栅电极，
其中在第二级中，第二n沟道TFT的栅电极接收借助于反转从第一级第一时钟倒相器输出的信号的极性而得到的并被延迟了大约半个时钟脉冲和倒相时钟脉冲周期的信号，且
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，从第(k-2)级第一时钟倒相器输出的信号，被输入到第二n沟道TFT的栅电极。
9.一种驱动具有r(r是等于或大于3的自然数)个级的移位寄存器的方法，r个级中的各级包含第一和第二时钟倒相器，第一和第二时钟倒相器各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第二时钟倒相器接收借助于反转第一时钟倒相器的输出信号的极性而得到的信号，
其中时钟脉冲和倒相时钟脉冲的电压幅度小于相当于提供给第一时钟倒相器和第二时钟倒相器的第一电源电位与第二电源电位之间的电位差的电源电压，
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，第一时钟倒相器的第二电源电位通过第一p沟道TFT和串联连接到第一p沟道TFT的第二p沟道TFT，被提供给第一时钟倒相器的输出端子，
其中借助于反转从第(k-1)级第一时钟倒相器输出的信号的极性而得到的信号，被输入到第一p沟道TFT的栅电极，且
其中从第(k-2)级第一时钟倒相器输出的信号，被输入到第二p沟道TFT的栅电极。
10.一种驱动具有r(r是等于或大于3的自然数)个级的移位寄存器的方法，r个级中的各级包含第一和第二时钟倒相器，第一和第二时钟倒相器各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第二时钟倒相器接收借助于反转第一时钟倒相器的输出信号的极性而得到的信号，
其中时钟脉冲和倒相时钟脉冲的电压幅度小于相当于提供给第一时钟倒相器和第二时钟倒相器的第一电源电位与第二电源电位之间的电位差的电源电压，
其中在第j(j是等于或大于2且等于或小于r的自然数)级中，第一时钟倒相器的第二电源电位通过第一p沟道TFT和串联连接到第一p沟道TFT的第二p沟道TFT，被提供给第一时钟倒相器的输出端子，
其中借助于反转从第(j-1)级第一时钟倒相器输出的信号的极性而得到的信号，被输入到第一p沟道TFT的栅电极，
其中在第二级中，第二p沟道TFT的栅电极接收借助于反转从第一级第一时钟倒相器输出的信号的极性而得到的并被延迟了的信号，且
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，从第(k-2)级第一时钟倒相器输出的信号，被输入到第二p沟道TFT的栅电极。
11.一种驱动具有r(r是等于或大于3的自然数)个级的移位寄存器的方法，r个级中的各级包含第一和第二时钟倒相器，第一和第二时钟倒相器各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第二时钟倒相器接收借助于反转第一时钟倒相器的输出信号的极性而得到的信号，
其中时钟脉冲和倒相时钟脉冲的电压幅度小于相当于提供给第一时钟倒相器和第二时钟倒相器的第一电源电位与第二电源电位之间的电位差的电源电压，
其中在第j(j是等于或大于2且等于或小于r的自然数)级中，第一时钟倒相器的第二电源电位通过第一p沟道TFT和串联连接到第一p沟道TFT的第二p沟道TFT，被提供给第一时钟倒相器的输出端子，
其中借助于反转从第(j-1)级第一时钟倒相器输出的信号的极性而得到的信号，被输入到第一p沟道TFT的栅电极，
其中在第二级中，第二p沟道TFT的栅电极接收借助于反转从第一级第一时钟倒相器输出的信号的极性而得到的并被延迟了大约半个时钟脉冲和倒相时钟脉冲周期的信号，且
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，从第(k-2)级第一时钟倒相器输出的信号，被输入到第二p沟道TFT的栅电极。
12.一种采用根据权利要求1的驱动移位寄存器的方法的驱动电路。
13.一种采用根据权利要求4的驱动移位寄存器的方法的驱动电路。
14.一种采用根据权利要求5的驱动移位寄存器的方法的驱动电路。
15.一种采用根据权利要求6的驱动移位寄存器的方法的驱动电路。
16.一种采用根据权利要求7的驱动移位寄存器的方法的驱动电路。
17.一种采用根据权利要求8的驱动移位寄存器的方法的驱动电路。
18.一种采用根据权利要求9的驱动移位寄存器的方法的驱动电路。
19.一种采用根据权利要求10的驱动移位寄存器的方法的驱动电路。
20.一种采用根据权利要求11的驱动移位寄存器的方法的驱动电路。
21.一种包括根据权利要求12的驱动电路的显示器件。
22.一种包括根据权利要求13的驱动电路的显示器件。
23.一种包括根据权利要求14的驱动电路的显示器件。
24.一种包括根据权利要求15的驱动电路的显示器件。
25.一种包括根据权利要求16的驱动电路的显示器件。
26.一种包括根据权利要求17的驱动电路的显示器件。
27.一种包括根据权利要求18的驱动电路的显示器件。
28.一种包括根据权利要求19的驱动电路的显示器件。
29.一种包括根据权利要求20的驱动电路的显示器件。
30.一种采用根据权利要求21的显示器件的电子装置。
31.一种采用根据权利要求22的显示器件的电子装置。
32.一种采用根据权利要求23的显示器件的电子装置。
33.一种采用根据权利要求24的显示器件的电子装置。
34.一种采用根据权利要求25的显示器件的电子装置。
35.一种采用根据权利要求26的显示器件的电子装置。
36.一种采用根据权利要求27的显示器件的电子装置。
37.一种采用根据权利要求28的显示器件的电子装置。
38.一种采用根据权利要求29的显示器件的电子装置。
39.一种移位寄存器，它包含第一时钟倒相器、第二时钟倒相器、以及倒相器，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第一时钟倒相器的输出端子被连接到倒相器的输入端子，且
其中构成第二时钟倒相器的p沟道TFT的栅宽度，至少是构成第一时钟倒相器的p沟道TFT的栅宽度的1/2。
40.一种移位寄存器，它包含第一时钟倒相器、第二时钟倒相器、以及倒相器，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第一时钟倒相器的输出端子被连接到倒相器的输入端子，且
其中构成第二时钟倒相器的n沟道TFT的栅宽度，至少是构成第一时钟倒相器的n沟道TFT的栅宽度的1/2。
41.一种包含r(r是等于或大于3的自然数)个级的移位寄存器，各级包含：
第一和第二时钟倒相器，各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号；以及
用来将借助于反转来自第一时钟倒相器的输出信号的极性而得到的信号输入到第二时钟倒相器的装置，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，保持在第一时钟倒相器第一电源电位的布线，通过第一n沟道TFT和串联连接到第一n沟道TFT的第二n沟道TFT，被连接到第一时钟倒相器的输出端子，
其中借助于反转从第(k-1)级第一时钟倒相器输出的信号的极性而得到的信号，被输入到第一n沟道TFT的栅电极，且
其中第(k-2)级第一时钟倒相器的输出端子被连接到第二n沟道TFT的栅电极。
42.一种包含r(r是等于或大于3的自然数)个级的移位寄存器，各级包含：
第一和第二时钟倒相器，各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号；以及
用来将借助于反转来自第一时钟倒相器的输出信号的极性而得到的信号输入到第二时钟倒相器的装置，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中在第j(j是等于或大于2且等于或小于r的自然数)级中，保持在第一时钟倒相器第一电源电位的布线，通过第一n沟道TFT和串联连接到第一n沟道TFT的第二n沟道TFT，被连接到第一时钟倒相器的输出端子，
其中借助于反转从第(j-1)级第一时钟倒相器输出的信号的极性而得到的信号，被输入到第一n沟道TFT的栅电极，
其中在第二级中，第二n沟道TFT的栅电极通过延迟电路被连接到第一级第一时钟倒相器的输出端子，且
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，第(k-2)级第一时钟倒相器的输出端子被连接到第二n沟道TFT的栅电极。
43.一种包含r(r是等于或大于3的自然数)个级的移位寄存器，各级包含：
第一和第二时钟倒相器，各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号；以及
用来将借助于反转来自第一时钟倒相器的输出信号的极性而得到的信号输入到第二时钟倒相器的装置，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，保持在第一时钟倒相器第二电源电位的布线，通过第一p沟道TFT和串联连接到第一p沟道TFT的第二p沟道TFT，被连接到第一时钟倒相器的输出端子，
其中借助于反转从第(k-1)级第一时钟倒相器输出的信号的极性而得到的信号，被输入到第一p沟道TFT的栅电极，且
其中第(k-2)级第一时钟倒相器的输出端子被连接到第二p沟道TFT的栅电极。
44.一种包含r(r是等于或大于3的自然数)个级的移位寄存器，各级包含：
第一和第二时钟倒相器，各与时钟脉冲和借助于反转时钟脉冲的极性而得到的倒相时钟脉冲同步地输出信号；以及
用来将借助于反转来自第一时钟倒相器的输出信号的极性而得到的信号输入到第二时钟倒相器的装置，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中在第j(j是等于或大于2且等于或小于r的自然数)级中，保持在第一时钟倒相器第二电源电位的布线，通过第一p沟道TFT和串联连接到第一p沟道TFT的第二p沟道TFT，被连接到第一时钟倒相器的输出端子，
其中借助于反转从第(j-1)级第一时钟倒相器输出的信号的极性而得到的信号，被输入到第一p沟道TFT的栅电极，
其中在第二级中，第二p沟道TFT的栅电极通过延迟电路被连接到第一级第一时钟倒相器的输出端子，且
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，第(k-2)级第一时钟倒相器的输出端子被连接到第二p沟道TFT的栅电极。
45.一种包含r(r是等于或大于3的自然数)个级的移位寄存器，各级包含第一和第二时钟倒相器以及倒相器，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第一时钟倒相器的输出端子被连接到倒相器的输入端子，
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，保持在第一时钟倒相器第一电源电位的布线，通过第一n沟道TFT和串联连接到第一n沟道TFT的第二n沟道TFT，被连接到第一时钟倒相器的输出端子，
其中第一n沟道TFT的栅电极被连接到第(k-1)级的倒相器的输出端子，且
其中第(k-2)级第一时钟倒相器的输出端子被连接到第二n沟道TFT的栅电极。
46.一种包含r(r是等于或大于3的自然数)个级的移位寄存器，各级包含第一和第二时钟倒相器以及倒相器，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第一时钟倒相器的输出端子被连接到倒相器的输入端子，
其中在第j(j是等于或大于2且等于或小于r的自然数)级中，保持在第一时钟倒相器第一电源电位的布线，通过第一n沟道TFT和串联连接到第一n沟道TFT的第二n沟道TFT，被连接到第一时钟倒相器的输出端子，
其中第一n沟道TFT的栅电极被连接到第(j-1)级的倒相器的输出端子，
其中在第二级中，第二n沟道TFT的栅电极通过延迟电路被连接到第一级第一时钟倒相器的输出端子，且
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，第(k-2)级第一时钟倒相器的输出端子被连接到第二n沟道TFT的栅电极。
47.一种包含r(r是等于或大于3的自然数)个级的移位寄存器，各级包含第一和第二时钟倒相器以及倒相器，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第一时钟倒相器的输出端子被连接到倒相器的输入端子，
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，保持在第一时钟倒相器第二电源电位的布线，通过第一p沟道TFT和串联连接到第一p沟道TFT的第二p沟道TFT，被连接到第一时钟倒相器的输出端子，
其中第一p沟道TFT的栅电极被连接到第(k-1)级的倒相器的输出端子，且
其中第(k-2)级第一时钟倒相器的输出端子被连接到第二p沟道TFT的栅电极。
48.一种包含r(r是等于或大于3的自然数)个级的移位寄存器，各级包含第一和第二时钟倒相器以及倒相器，
其中第一时钟倒相器的输出端子被连接到第二时钟倒相器的输出端子，
其中第一时钟倒相器的输出端子被连接到倒相器的输入端子，
其中在第j(j是等于或大于2且等于或小于r的自然数)级中，保持在第一时钟倒相器第二电源电位的布线，通过第一p沟道TFT和串联连接到第一p沟道TFT的第二p沟道TFT，被连接到第一时钟倒相器的输出端于，
其中第一p沟道TFT的栅电极被连接到第(j-1)级的倒相器的输出端子，
其中在第二级中，第二p沟道TFT的栅电极通过延迟电路被连接到第一级第一时钟倒相器的输出端子，且
其中在第k(k是等于或大于3且等于或小于r的自然数)级中，第(k-2)级第一时钟倒相器的输出端子被连接到第二p沟道TFT的栅电极。
49.一种包含根据权利要求39的移位寄存器的驱动电路。
50.一种包含根据权利要求40的移位寄存器的驱动电路。
51.一种包含根据权利要求41的移位寄存器的驱动电路。
52.一种包含根据权利要求42的移位寄存器的驱动电路。
53.一种包含根据权利要求43的移位寄存器的驱动电路。
54.一种包含根据权利要求44的移位寄存器的驱动电路。
55.一种包含根据权利要求45的移位寄存器的驱动电路。
56.一种包含根据权利要求46的移位寄存器的驱动电路。
57.一种包含根据权利要求47的移位寄存器的驱动电路。
58.一种包含根据权利要求48的移位寄存器的驱动电路。
59.一种包括根据权利要求39的驱动电路的显示器件。
60.一种包括根据权利要求40的驱动电路的显示器件。
61.一种包括根据权利要求41的驱动电路的显示器件。
62.一种包括根据权利要求42的驱动电路的显示器件。
63.一种包括根据权利要求43的驱动电路的显示器件。
64.一种包括根据权利要求44的驱动电路的显示器件。
65.一种包括根据权利要求45的驱动电路的显示器件。
66.一种包括根据权利要求46的驱动电路的显示器件。
67.一种包括根据权利要求47的驱动电路的显示器件。
68.一种包括根据权利要求48的驱动电路的显示器件。
69.一种采用根据权利要求39的显示器件的电子装置。
70.一种采用根据权利要求40的显示器件的电子装置。
71.一种采用根据权利要求41的显示器件的电子装置。
72.一种采用根据权利要求42的显示器件的电子装置。
73.一种采用根据权利要求43的显示器件的电子装置。
74.一种采用根据权利要求44的显示器件的电子装置。
75.一种采用根据权利要求45的显示器件的电子装置。
76.一种采用根据权利要求46的显示器件的电子装置。
77.一种采用根据权利要求47的显示器件的电子装置。
78.一种采用根据权利要求48的显示器件的电子装置。
CNB021261369A 2001-07-16 2002-07-16 移位寄存器及其驱动方法 Expired - Fee Related CN100492544C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001216040 2001-07-16
JP216040/2001 2001-07-16
JP216040/01 2001-07-16

Publications (2)

Publication Number Publication Date
CN1397956A true CN1397956A (zh) 2003-02-19
CN100492544C CN100492544C (zh) 2009-05-27

Family

ID=19050570

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021261369A Expired - Fee Related CN100492544C (zh) 2001-07-16 2002-07-16 移位寄存器及其驱动方法

Country Status (8)

Country Link
US (2) US7002545B2 (zh)
EP (2) EP1280162B1 (zh)
JP (2) JP4034137B2 (zh)
KR (1) KR100867883B1 (zh)
CN (1) CN100492544C (zh)
MY (1) MY131750A (zh)
SG (2) SG103872A1 (zh)
TW (1) TW564430B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100412942C (zh) * 2004-06-23 2008-08-20 株式会社日立显示器 显示装置
CN101399086A (zh) * 2007-09-27 2009-04-01 北京京东方光电科技有限公司 移位寄存器及其栅极驱动装置
CN100495578C (zh) * 2006-10-11 2009-06-03 友达光电股份有限公司 移位寄存器、移位寄存器阵列以及平面显示装置
CN100517510C (zh) * 2003-06-16 2009-07-22 友达光电股份有限公司 可切换输出信号顺序的移位寄存电路
CN102782742A (zh) * 2010-02-25 2012-11-14 夏普株式会社 显示装置
CN101677021B (zh) * 2008-09-19 2013-07-17 北京京东方光电科技有限公司 移位寄存器的级、栅线驱动器、阵列基板和液晶显示装置
CN104021753A (zh) * 2013-02-28 2014-09-03 乐金显示有限公司 移位寄存器

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109961B2 (en) 2002-03-13 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Electric circuit, latch circuit, display apparatus and electronic equipment
US7327169B2 (en) * 2002-09-25 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Clocked inverter, NAND, NOR and shift register
JP4565815B2 (ja) * 2003-06-27 2010-10-20 三洋電機株式会社 表示装置
JP4565816B2 (ja) * 2003-06-30 2010-10-20 三洋電機株式会社 表示装置
TW595028B (en) * 2003-08-20 2004-06-21 Au Optronics Corp Display unit of the active matrix organic light emitting diode
TW200509026A (en) * 2003-08-25 2005-03-01 Ind Tech Res Inst Scan driver, scan driving system with low input voltage and their level shift voltage circuit
JP4296492B2 (ja) * 2003-12-01 2009-07-15 ソニー株式会社 ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置
KR100583318B1 (ko) * 2003-12-17 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시장치의 게이트 구동장치 및 방법
JP2005234241A (ja) * 2004-02-19 2005-09-02 Sharp Corp 液晶表示装置
KR100578842B1 (ko) 2004-05-25 2006-05-11 삼성에스디아이 주식회사 표시 장치 및 그 표시 패널과 구동 방법
DE602005010936D1 (de) 2004-05-25 2008-12-24 Samsung Sdi Co Ltd Zeilenabtasttreiber für eine OLED-Anzeige
JP4741293B2 (ja) * 2004-06-14 2011-08-03 株式会社半導体エネルギー研究所 シフトレジスタ及び半導体表示装置
DE602005015965D1 (de) 2004-06-14 2009-09-24 Semiconductor Energy Lab Schieberegister und halbleiter-displayeinrichtung
JP4513493B2 (ja) * 2004-10-14 2010-07-28 セイコーエプソン株式会社 プリンタヘッド、及びこれを備えた画像形成装置、並びにプリンタヘッド用駆動回路
KR100658624B1 (ko) 2004-10-25 2006-12-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법
US7332936B2 (en) * 2004-12-03 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, electronic apparatus
KR100599657B1 (ko) 2005-01-05 2006-07-12 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
JP4385967B2 (ja) * 2005-02-22 2009-12-16 セイコーエプソン株式会社 電気光学装置の駆動回路及びこれを備えた電気光学装置、並びに電子機器
US7688107B2 (en) * 2005-04-19 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Shift register, display device, and electronic device
JP4890078B2 (ja) * 2005-04-19 2012-03-07 株式会社半導体エネルギー研究所 シフトレジスタ、表示装置、電子機器
US7483013B2 (en) * 2005-05-20 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, and electronic appliance therewith
KR100635500B1 (ko) * 2005-05-24 2006-10-17 삼성에스디아이 주식회사 시프트 레지스터 및 이를 포함하는 유기 전계발광 표시장치
TWI453711B (zh) * 2007-03-21 2014-09-21 Semiconductor Energy Lab 顯示裝置
US8976103B2 (en) 2007-06-29 2015-03-10 Japan Display West Inc. Display apparatus, driving method for display apparatus and electronic apparatus
KR100894606B1 (ko) * 2007-10-29 2009-04-24 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치 및 그의 전원 공급 방법
JP2009273566A (ja) * 2008-05-13 2009-11-26 Daito Giken:Kk 遊技台
TWI666626B (zh) 2009-01-16 2019-07-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
KR101641312B1 (ko) * 2009-12-18 2016-07-21 삼성디스플레이 주식회사 표시 패널
KR101752834B1 (ko) 2009-12-29 2017-07-03 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR101630341B1 (ko) * 2010-04-01 2016-06-14 엘지디스플레이 주식회사 쉬프트 레지스터
FR2982701B1 (fr) 2011-11-16 2014-01-03 St Microelectronics Crolles 2 Dispositif memoire
CN104424876B (zh) * 2013-08-22 2018-07-20 北京京东方光电科技有限公司 一种goa单元、goa电路及显示装置
KR102123589B1 (ko) * 2013-11-27 2020-06-17 삼성디스플레이 주식회사 유기전계발광 표시장치
CN104900211B (zh) * 2015-06-30 2017-04-05 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN105070263B (zh) * 2015-09-02 2017-06-27 深圳市华星光电技术有限公司 Cmos goa电路
CN106023901B (zh) * 2016-08-03 2018-07-17 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57158095A (en) 1981-03-25 1982-09-29 Seiko Instr & Electronics Ltd Shift register circuit
JPS62185361A (ja) * 1986-02-12 1987-08-13 Fuji Electric Co Ltd 集積回路装置
JPH0693609B2 (ja) * 1988-08-12 1994-11-16 株式会社東芝 データ保持回路
JP3189990B2 (ja) 1991-09-27 2001-07-16 キヤノン株式会社 電子回路装置
JPH05182488A (ja) * 1991-12-27 1993-07-23 Matsushita Electric Ind Co Ltd ダイナミックシフトレジスタ
JP3277382B2 (ja) 1992-01-31 2002-04-22 ソニー株式会社 固定重複パタン除去機能付水平走査回路
US5434899A (en) * 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
JP3491471B2 (ja) * 1995-11-06 2004-01-26 セイコーエプソン株式会社 駆動装置及び電子機器
JPH09311342A (ja) * 1996-05-16 1997-12-02 Semiconductor Energy Lab Co Ltd 表示装置
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
US5859630A (en) 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
JPH11134893A (ja) 1997-10-30 1999-05-21 Sony Corp シフトレジスタおよびこれを用いたマトリクス型液晶表示装置の駆動回路
JP3609956B2 (ja) * 1998-04-28 2005-01-12 シャープ株式会社 ラッチ回路、シフトレジスタ回路、および画像表示装置
US6580411B1 (en) * 1998-04-28 2003-06-17 Sharp Kabushiki Kaisha Latch circuit, shift register circuit and image display device operated with a low consumption of power
US7196699B1 (en) 1998-04-28 2007-03-27 Sharp Kabushiki Kaisha Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power
GB2345207A (en) 1998-12-22 2000-06-28 Sharp Kk Static clock pulse generator for LCD
EP1020839A3 (en) * 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
US6879313B1 (en) * 1999-03-11 2005-04-12 Sharp Kabushiki Kaisha Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices
JP2000267136A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 液晶表示装置
JP3473745B2 (ja) * 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
US20050057566A1 (en) * 2003-09-11 2005-03-17 International Business Machines Corporation Rich graphic visualization generation from abstract data representation

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517510C (zh) * 2003-06-16 2009-07-22 友达光电股份有限公司 可切换输出信号顺序的移位寄存电路
CN100412942C (zh) * 2004-06-23 2008-08-20 株式会社日立显示器 显示装置
CN100495578C (zh) * 2006-10-11 2009-06-03 友达光电股份有限公司 移位寄存器、移位寄存器阵列以及平面显示装置
CN101399086A (zh) * 2007-09-27 2009-04-01 北京京东方光电科技有限公司 移位寄存器及其栅极驱动装置
CN101399086B (zh) * 2007-09-27 2010-09-15 北京京东方光电科技有限公司 移位寄存器及其栅极驱动装置
CN101677021B (zh) * 2008-09-19 2013-07-17 北京京东方光电科技有限公司 移位寄存器的级、栅线驱动器、阵列基板和液晶显示装置
CN102782742A (zh) * 2010-02-25 2012-11-14 夏普株式会社 显示装置
CN102782742B (zh) * 2010-02-25 2014-09-24 夏普株式会社 显示装置
CN104021753A (zh) * 2013-02-28 2014-09-03 乐金显示有限公司 移位寄存器
US9384853B2 (en) 2013-02-28 2016-07-05 Lg Display Co., Ltd. Shift register

Also Published As

Publication number Publication date
SG103872A1 (en) 2004-05-26
EP2337033A3 (en) 2012-10-24
EP1280162B1 (en) 2014-03-12
US20060082535A1 (en) 2006-04-20
US7002545B2 (en) 2006-02-21
KR100867883B1 (ko) 2008-11-10
MY131750A (en) 2007-08-30
CN100492544C (zh) 2009-05-27
EP1280162A3 (en) 2005-07-20
TW564430B (en) 2003-12-01
US7589708B2 (en) 2009-09-15
US20030012330A1 (en) 2003-01-16
EP2337033B1 (en) 2014-09-24
KR20030007209A (ko) 2003-01-23
JP2007299523A (ja) 2007-11-15
SG153651A1 (en) 2009-07-29
JP4974789B2 (ja) 2012-07-11
JP4034137B2 (ja) 2008-01-16
EP1280162A2 (en) 2003-01-29
EP2337033A2 (en) 2011-06-22
JP2003141893A (ja) 2003-05-16

Similar Documents

Publication Publication Date Title
CN1397956A (zh) 移位寄存器及其驱动方法
CN1309166C (zh) 高频开关装置和半导体装置
CN1189855C (zh) 有源矩阵型显示装置及有源矩阵型有机场致发光显示装置
CN1183499C (zh) 驱动电路及驱动方法
CN100350446C (zh) 发光装置
CN1305219C (zh) 电平转换电路
CN1770247A (zh) 驱动电路及显示装置
CN1213394C (zh) 移位寄存器和电子设备
CN1183405C (zh) 运算放大电路、驱动电路、及驱动方法
CN100350739C (zh) 电路
CN1320760C (zh) 钟控反相器、“与非”门、“或非”门和移位寄存器
CN1523547A (zh) 半导体器件和使用了它的显示装置以及电子装置
CN101038729A (zh) 像素电路与具有像素电路的图像显示装置
CN1437083A (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1604156A (zh) 运算放大电路、驱动电路及驱动方法
CN1881803A (zh) 自举电路及采用其的移位寄存器、扫描电路及显示装置
CN1409288A (zh) 发光器件、驱动发光器件的方法和电子设备
CN1523670A (zh) 半导体器件及其驱动方法
CN1653511A (zh) 充放电控制电路、发光装置及其驱动方法
CN1551080A (zh) 电流驱动装置及显示装置
CN1263228C (zh) 高频开关、高频开关·放大电路及移动体通信终端
CN1495995A (zh) 差动电路和放大电路以及使用该放大电路的显示装置
CN1264276C (zh) 电平位移电路
CN1503452A (zh) 半导体装置及其驱动方法
CN1573882A (zh) 显示装置及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20190716