[go: up one dir, main page]

CN1290389C - 有内构电子元件的电路板及其制造方法 - Google Patents

有内构电子元件的电路板及其制造方法 Download PDF

Info

Publication number
CN1290389C
CN1290389C CNB021518017A CN02151801A CN1290389C CN 1290389 C CN1290389 C CN 1290389C CN B021518017 A CNB021518017 A CN B021518017A CN 02151801 A CN02151801 A CN 02151801A CN 1290389 C CN1290389 C CN 1290389C
Authority
CN
China
Prior art keywords
electronic component
insulating barrier
wiring
circuit board
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021518017A
Other languages
English (en)
Other versions
CN1438833A (zh
Inventor
上野幸宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1438833A publication Critical patent/CN1438833A/zh
Application granted granted Critical
Publication of CN1290389C publication Critical patent/CN1290389C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

安装有内构电子元件的电路板，包括有连接终端并安装在支承板上的电子元件；设在支承板上覆盖至少一部分电子元件的绝缘层；设在绝缘层中以露出电子元件的连接端的开口；和设在开口中的连接部分。

Description

有内构电子元件的电路板及其制造方法
                          技术领域
本发明涉及用于电子装置的电路板，特别涉及安装有内构电子元件的电路板及其制造方法。
                          背景技术
图15是设有电子元件104的普通印刷电路板110的剖视图。
印刷电路板110包括绝缘树脂构成的支承板101和导电图形102。导电图形102是在支承板101上用例如铜箔形成的导电层，并腐蚀导电层而制成的。印刷电路板110有设在支承板101上和导电图形102上的防焊料层103。导电图形102上，除要与电子元件104或与其它元件电的或物理的连接，或因其它原因而不需要设防焊料层103的区域外，其余的区域均要设防焊料层103。电子元件104安装到防焊料层103上。电子元件105的侧表面上设引出端105，引出端105的一部分是电子元件安装区，即，导电图形102的一部分，引出端105和电子元件安装区经焊接件106相互连接。
图15所示例中，为简化说明，只在支承板101上设有一层导电层，所以，只在支承板101的一个表面上设有导电图形102。已广泛使用包括用多层导电层形成的多层导电图形的多层印刷电路板。
以下描述，在图15所示的包括印刷电路板110和电子元件104的结构基础上，用两种方法制造的有内构电子元件的印刷电路板。(1)，隔板粘接到印刷电路板110的不设电子元件104的区域，树脂板粘接到隔板上，以覆盖电子元件104。(2)，用树脂把印刷电路板110和电子元件模铸在一起。
图16是日本特许公开No.2001-53447公开的有内构电子元件的电路板的剖视图。有内构电子元件的电路板包括：绝缘树脂构成的支承板201，或多层印刷电路板，和在支承板201中用于容纳电子元件104的容纳部分202。容纳部分202设在支承板201的上部中或整个设在支承板201的厚度方向中。电子元件104容纳在容纳部分202中，电子元件104的顶表面与支承板201的顶表面处于同一高度。电子元件104的表面上设绝缘树脂层203，绝缘树脂层201上设布线图形204。电子元件104的引出端105经设在绝缘树脂层203中的通孔和布线图形204电连接。用制造电路板所用的激光方法形成通孔。
图17是安装有内构电子元件的电路板的另一实例的剖视图。像图15所示例一样，安装有内构电子元件的电路板包括：支承板101，导电图形102和设在支承板101上的防焊料层103。图17所示的安装有内构电子元件的电路板还包括在印刷电路板110上用印刷方法制成的电子元件301。用例如导电浆料或介质浆料形成的电子元件301用印刷方法形成在导电图形102上。在印刷电路板110的整个表面上印刷的绝缘层302覆盖电子元件301。绝缘层302覆盖电子元件301并防止电子元件301与其它元件之间电短路。
图18是安装有内构电子元件的电路板的剖视图，其中，电路板有散热功能。有内构电子元件的电路板包括金属芯衬底401。金属芯衬底401的上表面和下表面均用绝缘树脂层402覆盖。金属芯衬底401的上表面和下表面上的绝缘树脂层402上，设置作为导电图形102和防焊料层103的一部分的电子元件安装区。电子元件104设在金属芯衬底401的顶表面上的防焊料层103上。电子元件104的引出端经焊料件106连接到电子元件安装区。设在金属芯衬底401的顶表面上的导电图形102和设在金属芯衬底401的底表面上的导电图形102经通孔403相互电连接。
安装在金属芯衬底401上电子元件104产生大量的热。金属芯衬底401在以下情况下使用，(1)，用常规方法不能迅速而充分的散掉电子元件401产生的热，(2)，没有容纳大散热片的空间。和(3)，树脂衬底的刚性不足以承载要安装的重的电子元件。
上述的常规装置有以下缺点。
图15所示的安装有内构电子元件的电路板中，用树脂板覆盖安装在普通印刷电路板110上的电子元件104，或者，用树脂把电子元件104和印刷电路板110模铸在一起。用该结构，当按高密度安装大量电子元件104时，很可能没有设在隔板的空间，造成电子元件104的散热效率下降。因此，用树脂板覆盖电子元件或模铸电子元件而构成的结构，使电路板处理更容易，形成用作黑盒子的电路板，或提高抗冲击能力。
把附加的电子元件安装在已经有电子元件104的印刷电路板110上，或者，把安装在印刷电路板上的电子元件104与其它元件电连接，以制成有多个电子元件的该结构。在该制造阶段，进行焊接，用焊接再加热引起的焊料回流和焊料件106的再熔化，把电子元件`14的引出端用焊料连接到电子元件的安装区。结果，电子元件104有可能从印刷电路板110脱开。此外，此处用重金属制成的焊料对环境造成危害。
图16所示的安装有内构电子元件的电路板的情况下，必须按电子元件104的尺寸精确确定容纳部分202的尺寸，这很困难。特别是，印刷电路板用作支承板201时，用模铸法不能形成容纳部分。因此，需要再每个印刷电路板中形成容纳部分202。通常，一个电路板上要按照几十个或几百个电子元件104。实际上不可能形成能容纳全部电子元件104的容纳部分202。
电子元件104根据它的类型有不同的高度，即使是同一类的电子元件104的尺寸也不均匀。要形成使全部电子元件104的顶表面与支承板的顶表面的高度相同的容纳部分202是极其困难的。
印刷电路板用作支承板201的情况下，按电子元件104的大小形成的容纳部分202，可防止在它所处的位置处形成导电图形204。考虑到在容纳部分202附近的绝缘层203的绝缘能力下降，导电图形204必需与容纳部分202隔开一定的距离。这种情况下，导电图形204的密度明显减小。当今，电子元件通常设计成能按几微米的间隔按装。用这种设计，要形成在其间形成有很小导电图形204的容纳部分202是很困难的。用激光方法或钻孔方法除去绝缘树脂层203。为了防止损坏电子元件104的引出端105，必需高度控制除去绝缘树脂层。
印刷电路板用作支承板201时，电子元件104的厚度通常大于印刷电路板的厚度。电子元件202实际上穿过印刷电路板中的容纳部分202，而不是构建在印刷电路板中。这种状态下，电子元件104的电连接或安装状态不是很稳定。
因此，图16所示结构实际上用于特定的目的，例如，为了减小安装在印刷电路板上的电子元件的伸出高度。这样作带来的损失是减小了布线密度和制造异形元件的费用增大。
图17所示结构的优点是，引入电子元件301不会使电路板的总高度明显增大，焊料回流可以均匀再加热，不会使电子元件301脱落。但是能安装的电子元件301只限于能印刷的元件。因此，图17所示的结构实际上只能用碳电阻器和容量极小的电容器。用印刷浆料制造电子元件301是不实用的，其原因如下。即使设计的大小和厚度相同，但是，实际制造的元件的大小和厚度非常分散。而且，用于焊接电子元件301的热还会变化，因此，电子元件的大小和厚度还会变化。
图18所示的结构中，金属芯衬底401用作支承，由于金属芯衬底401是导电的，所以，金属芯衬底401的整个表面和通孔403的内壁必需用绝缘树脂层402完全覆盖。但是，很难完全覆盖通孔403的内壁。为了提高布线密度，用该结构形成小直径的通孔并将其设在多层信号布线层中也是很困难的。甚至设置多层信号布线层的情况下，设在电子元件104与金属芯衬底401之间的膜层会明显损坏散热效率。
                          发明内容
根据本发明，提供了一种安装有内构电子元件的电路板，包括：电子元件，具有连接终端并安装到一支承板上；提供在支承板上的第一布线图形；绝缘层，设置支承板上，覆盖所述第一布线图形的一部分和所述电子元件的至少一部分；开口，设在绝缘层中，以露出电子元件的连接端和第一布线图形；和设置在开口中的连接部分，以使电子元件的连接端和第一布线图形电连接到设在绝缘层上的第二布线图形。
本发明的一个实施例中，相对于支承板，绝缘层的顶表面大致低于电子元件的顶表面。
本发明的一个实施例中，绝缘层设置在支承板的其上于电子元件的部分上
本发明的一个实施例中，按电子元件的功能和特征设置绝缘层中开口的面积和位置。
本发明的一个实施例中，安装有内构电子元件的电路板包括：金属层，用它覆盖有支承板，绝缘层和电子元件的叠层，但是，不覆盖经过它能连接到外部装置的叠层部分。
本发明的一个实施例中，安装有内构电子元件的电路板还包括：金属层，有散热功能，它设在包括支承板，绝缘层和电子元件的叠层除连接端之外的部分上。
本发明的一个实施例中，支承板是用与构成绝缘层的材料不同的材料形成的单层或多层膜形成的。
根据本发明，还提供了一种安装有内构电子元件的电路板的制造方法，包括以下步骤：提供第一布线图形在支承板上；安装电子元件在支承板上；在支承板上形成绝缘层，以覆盖所述第一布线图形的一部分和所述支承板的至少一部分；在绝缘层中形成开口，以露出电子元件的连接端和第一布线图形的若干部分；和在绝缘层上形成第二布线图形，所述第二布线图形通过设在所述绝缘层中的开口中的一连接部分电连接到电子元件的连接端和第一布线图形的若干部分。
按本发明的一个实施例，方法还包括：开口形成后，使包括支承板，绝缘层后电子元件的叠层金属化的步骤，以在开口中形成电连接到电子元件的连接端的连接部分。或者，方法还包括：开口形成后，使包括支承板，绝缘层后电子元件的叠层金属化的步骤，以在开口中和绝缘层上形成导电层；和腐蚀导电层，以在开口中和经连接部分电连接到电子元件的连接端的布线图形上形成连接部分。
按本发明的一个实施例，绝缘层是用光敏材料形成的，对光敏材料曝光和显影以形成绝缘层中的开口。
按本发明，电子元件的一部分或全部用绝缘层覆盖。电子元件安装在树脂板构成的支承板上，金属板，印刷电路板能电连接到布线层或绝缘层的开口中的其它电子元件。
用诸如电镀，溅射的金属化处理代替常规的金属焊接，使电子元件或布线层和其它电子元件经设在绝缘层开口中的连接部分而相互电连接。因此，能提高包括耐热性的电子元件的连接可靠性。不用危害环境的材料电连接电子元件。这有利于环境和操作员的健康。与现有技术不同，在支承板中不需要设置容纳部分，如容纳电子元件的孔或槽。因此不会减小布线密度。任何类型的电子元件均能按内构状态放置，而不仅仅是用印刷方法形成的电子元件。
用金属化处理形成电子元件的连接部分，以达到绝缘层顶表面的高度。因此能提高电子元件，和布线层或其它电子元件之间的连接性。在对电子元件上设置的绝缘层构图的同一步骤进行布线层与电子元件之间的电连接。这种情况下，稍稍改变电路板的制造步骤就很容易提高连接性。
在绝缘层上对光敏树脂进行光辐射和显影的情况下，除去所选择的绝缘层区域，以在绝缘层中形成开口。
绝缘层可以形成为使绝缘层的顶表面与电子元件的顶表面的高度大致相同。电子元件可以形成为埋入绝缘层中，以使电路板的表面平整。之后，与现有技术不同，电子元件不放置成悬吊在电路板的孔中。因此，改善了连接和安装的稳定性。可以设置覆盖部分或全部电子元件的绝缘层。例如，露出可插入连接电缆的部分，微调收缩调节体积，并从绝缘层露出电子元件的顶表面和部分表面。部分衬底上，而不是全部衬底上，设置光敏树脂的情况下，相应的，从绝缘层露出部分电子元件。
只在部分支承板上形成绝缘层的情况下，在该部分上还设置相关的电子元件，因此，能降低安装有内构电子元件的电路板的生产成本，提高它的刚性。
部分除去绝缘层以在绝缘层中形成开口的步骤中，可以调节开口，即，电子元件与布线层之间的连接部分的面积和位置。因此，能改变电路的功能和特性。
按支承板的物理特性和电子元件的安装方法，可增加常规电路板中不具有的新功能，如散热，温度控制，和形成磁路。例如，用诸如电镀的金属化处理，用金属层覆盖布线层上除经过它连接到外部装置的部分外的布线层的其它部分。这种情况下，能实现诸如屏蔽或天线具有的电功能。给每个电路块形成金属层，使外部噪声和每个电路块中产生的噪声对其它电路的干扰减小到最小。
电子元件上除连接终端外设置有散热功能的金属层。该金属层可以在形成布线图形的同一步骤形成，而不是单独形成。金属层形成为与电子元件除连接终端外的部分连接。电子元件与金属层之间可设其它物质。
用与形成绝缘层或其它主要元件的材料不同的材料形成的单层膜或多层膜形成支承板。例如，用具有该导热性的材料形成支承板，使其具有散热功能。这种情况下，可用金属板或有绝缘表面的金属板形成热导体。在安装的电子元件和热导体的一部分或全部之间设其它物质，以控制电子元件的温度，减小电子元件之间的温差，或控制每个电子元件的温度，使温度在适当的范围内，以使电路稳定工作。
可用金属或其它导电材料形成支承板。因此，具有供电层，接地层，或屏蔽层的功能。可用具有例如高刚性和高强度，或低热膨胀系数或低吸湿系数的优异物理性能的材料构成支承板。这种情况下，能改善诸如整个电路板的强度，尺寸稳定性，耐热性等物理特性。用铁磁材料形成支承板，则可以用支承板，布线层和安装在支承板上的电子元件形成磁路。
这里描述的本发明的有内构电子元件的电路板及其制造方法的优点是，可以把电子元件构建在电路板内而不要制造特定类型的电子元件，布线图形和电子元件容易而稳定的在小面积内相互连接，以防止布线密度和散热效率下降。
通过阅读和理解以下结合附图所做的详细说明，本行业的技术人员将会更了解本发明的上述的会其它的优点。
                          附图说明
图1A至图1G是说明按本发明第一实施例的安装有内构电子元件的电路板的制造方法的工艺步骤的剖视图；
图2是按本发明第一实施例的另一安装有内构电子元件的电路板的剖视图；
图3A和3B是说明光敏树脂形成的绝缘层和用作连接部分的金属层的形状的剖视图；
图4是说明按本发明第二实施例的安装有内构电子元件的电路板的结构的剖视图；
图5是说明按本发明第三实施例的安装有内构电子元件的电路板的结构的剖视图；
图6A是BGA封装的后视图；
图6B是BGA封装安装在衬底上的安装步骤的剖视图；
图7A是说明按本发明第四实施例的安装有内构电子元件的电路板的结构的剖视图；
图7B是其连接状态与图7A所示大致相同的常规安装有内构电子元件的电路板的结构的剖视图；
图8A和8B是说明按本发明第五实施例的安装有内构电子元件的电路板的结构的剖视图；
图9是按本发明第六实施例的安装有内构电子元件的电路板的结构的剖视图；
图10是按本发明第七实施例的安装有内构电子元件的电路板的结构的剖视图；
图11是按本发明第八实施例的安装有内构电子元件的电路板的结构的剖视图；
图12是按本发明第八实施例的另一个安装有内构电子元件的电路板的结构的剖视图；
图13是按本发明第九实施例的安装有内构电子元件的电路板的结构的剖视图；
图14是按本发明第十实施例的安装有内构电子元件的电路板的结构的剖视图；
图15是通用印刷电路板的结构剖视图；
图16是表示常规的安装有内构电子元件的电路板的结构的剖视图；
图17是表示常规的另一安装有内构电子元件的电路板的结构的剖视图；
图18是表示常规的另一安装有内构电子元件的电路板的结构的剖视图；
图19是说明一般金属芯衬底的结构的剖视图。
                          具体实施方式
以下将参见附图用举例方式描述本发明。
(例1)
图1A至图1G是说明按本发明第一实施例的安装有内构电子元件的电路板100(以下叫做“安装有内构电子元件的电路板100”)的制造方法的工艺步骤的剖视图。图1G显示出安装有内构电子元件的电路板100的完成状态。
如图1G所示，安装有内构电子元件的电路板100包括：平板芯(支承板)1，设置在平板芯1上的布线图形2，和设置在平板芯1上的各种电子元件3。本实施例中，平板芯1上设有高度不同的两个电子元件。电子元件3设在平板芯1的表面上，但不在布线图形2的区域内。
安装有内构电子元件的电路板100包括：设在平板芯1的整个表面上的以覆盖电子元件3和布线图形2的绝缘层15。绝缘层15有平整的顶表面。除去每个电子元件的连接端4上面的绝缘层15部分和布线图形2的规定区域上的绝缘层15的部分，以形成开口12。安装有内构电子元件的电路板100还包括：设在绝缘层15上以填充开口12的布线图形14。布线图形14经各个开口12电连接到电子元件3的各个连接终端4和平板芯1上的布线图形2。
参见图1A至1G描述安装有内构电子元件的电路板100的制造方法。本实施例中，平板芯1的顶表面上设有电子元件3，绝缘层15和布线图形14。也可以用相同的工艺在平板芯1的底表面上设置电子元件3，绝缘层15和布线图形14。此外，可以用上构法在图1G所示结构上加布线层。为了简化说明，图1G只显示出作为设在平板芯1上的外部图形的布线图形2，而省去了平板芯1的内部图形。
如图1A所示，平板芯1在其至少一个表面上设有作为外部图形的布线图形2。用在一个表面上印刷有内部图形的印刷电路板，多层印刷电路板或绝缘树脂板构成平板芯1。
如图1B所示，电子元件3安装在平板芯1上。像典型的电子元件一样，用粘接剂把电子元件粘接到平板芯上使其定位。每个电子元件3在其两个侧端有连接终端4。
本实施例中，每个电子元件是长方体，它的两个侧端金属化成为连接终端4。但是，电子元件不限于这种类型，可安装任何类型的电子元件。也可以用有碳浆料形成的非金属表面的电子元件作电子元件3，只要它能承受适当的金属化处理即可。
平板芯1不需要进行用于安装电子元件的预处理。本实施例中，电子元件安装后，如下所述，设置绝缘层15，之后，设置布线层。由于这种结构不设防焊料层。本实施例中，在平板芯1的表面上设布线图形2。当不需要电连接到绝缘层15上设置的布线图形14时，就不需要设置布线图形2。
电子元件3安装后，在平板芯1的整个表面上形成可以作为绝缘层15(信号布线层之间的内部绝缘层)覆盖电子元件3和布线图形2的光敏树脂层5。本实施例中，光敏树脂层5形成在平板芯1的整个表面上。或者，光敏树脂层5形成为露出每个电子元件的表面，使电子元件3的表面与光敏树脂层5的高度相同。这种情况下，布线图形14可以形成在电子元件/光敏树脂层5的表面上。用电缆或穿过光敏树脂层5中形成的连接件40使电子元件电连接到外部元件。
本实施例中，用以有光敏性的环氧基树脂形成光敏树脂层5。对光敏树脂层曝光，通过以下有描述的光聚合化作用，使其从液态变成固态。没有曝光的光敏树脂层5的部分仍然是液态，因此，可以用显影除去。根据安装有内构电子元件的电路板100要求的电特性和耐热量，可用光敏聚酰亚胺树脂代替环氧基树脂。
如图1D所示，用光掩模6对光敏树脂层5曝光和显影。对应要固化的光敏树脂层5的区域的光掩模6是透明的(透光)，对应不固化的光敏树脂层5的区域的光掩模6是黑的(即，不透光)。每个不固化的区域的面积最好等于或小于电子元件3的连接终端4的直径。设在光敏树脂层5上面的光掩模6的黑区对应连接终端4，之后，从上面曝光。因此，光敏树脂层5经过曝光的区域9固化，没有曝光的区域不固化。
用适当的溶剂清洗整个叠层膜。结果，如图1E所示，选择除去连接终端4和布线图形2上面的光敏树脂层5。由此形成有露出每个元件的规定区域和布线图形2的规定区域的绝缘层15。
本实施例中，用曝光固化的正光敏树脂形成光敏树脂层5。或者，用负光敏树脂。用负光敏树脂时，光掩模6的透光区和不透光区与上述的用正光敏树脂时的情况相反。本实施例中，用光敏树脂层5，用光刻法，选择除去绝缘层15的区域，。用典型的环氧树脂代替光敏树脂层5形成开口12，或者，用激光，物理钻孔，研磨等方法选择除去在连接终端4和布线图形2上面的环氧树脂区域。
绝缘层15形成后，如图1F所示，在绝缘层15上形成要成为布线图形14的导电层13。本实施例中，用铜形成导电层13。
导电层13填充开口12，以电连接到连接终端4。本实施例中，为使连接终端4与导电层13之间电连接以提高连接终端4的表面活性，要在形成导电层13之前用酸性溶液清洗整个叠层。这种预处理不是绝对必须的，可以根据连接终端4的性能来进行。
之后，典型的电路板中，在导电层13上形成防腐蚀层，叠导电层13腐蚀构图，以形成布线图形14，如图1G所示。
如上述的，形成布线图形14的同时，不用特别的工艺，布线图形14能电连接到高度不同的电子元件3的连接终端4，和布线图形2的上面没有设置电子元件的区域。
即使在布线图形14上不形成布线层时，也要在布线图形14上形成防焊料层并形成其它必须的处理。这种情况下，也能制成安装内构电子元件的电路板。防焊料层上重复图1A至1G所示的工艺步骤，或者，重复光通系统的构成方法，制成布线层。
本实施例和以下实例中，开口12和开口12中的布线图形有图3A所示的截面。用光敏树脂形成绝缘层15时开口12有锥形截面。因此，开口12和开口12中的布线图形14通常有图3B所示的截面形状。用规定的开口直径，规定的镀覆溶液，规定的镀覆方法也能制成图3A所示截面。
(例2)
图4是说明按本发明第二实施例的安装有内构电子元件的电路板的结构的剖视图。第一实施例中，在平板芯1的整个表面上设置绝缘层15。第二实施例中，只在电子元件3上和平板芯1的必需的区域上设置绝缘层15，在平板芯1的其余区域中设置用树脂板构成的隔离层30。
由于有这样的结构，所以，能降低安装有内构电子元件的电路板的生产成本。并提高它的刚性。沿着隔离层30的线冲切安装有内构电子元件的电路板时，能获得要求的外形而不会产生裂纹。
(例3)
图5是说明按本发明第三实施例的安装有内构电子元件的电路板的结构的剖视图。第一实施例中，电子元件3的两个侧边有连接引出终端。第三实施例中，电子元件3的一个表面上有多个连接终端4，不用冲切就能形成与BGA封装大致相同的形状。
有这种形状的电子元件3设在平板芯1上面。像第一实施例一样，通过绝缘层15上形成的开口12，连接终端4和布线图形14分别相互连接。第三实施例中，连接终端4与布线图形14之间有多个连接部分。
本实施例中，从连接终端4到布线图形14的每个连接部分的直径小于或等于连接终端4的直径。而且能增大连接区、布线图形的宽度。因此，像新的装置中一样，引出腿的数量很大时，也不需要形成高精度的电路板，这有助于降低生产成本很提高生产率。本实施例中，用光聚合作用在绝缘层15中形成开口12。这种方法比诸如钻孔的物理处理方法更合适。例如，可以形成直径更小的开口，能更精确的控制开口的深度，而且，能在同以工艺步骤中形成不同直径的开口。
用常规方法在电路板上安装BGA封装的情况下，终端(焊料球)熔化或接触通常变的布稳定。因此需要控制许多步骤，例如，加压接触，熔化，树脂密封等。因此不能制成稳定的安装有内构电子元件的电路板。图6B显示出，衬底41上设有BGA封装42，然后，对焊料球加热和加压使其熔化，把BGA封装连接到衬底41上的连接区的状态。这种状态下，对按点阵配置的几百个焊料球43不容易均匀加热和加压。图6A示出其中设有多根引线(焊料凸点)的BGA封装。比较容易确定外部的引出端的连接状态，而且比较容易校正。内部(图6A的圆包围区中的焊料凸点)的引出端的连接状态不容易确定或校正。相反，本实施例中，由于用金属化工艺，所以，容易以稳定和均匀的状态电连接全部引出端。
(例4)
图7A是说明按本发明第四实施例的安装有内构电子元件的电路板的结构的剖视图。第四实施例中，用连接到布线图形14的连接引出端4使两个相邻的布线图形14相互连接。
本实施例中，用焊料或其它合适的方法把电子元件3连接到布线图形(区域)2，还用与第一实施例大致相同的步骤，把电子元件3连接到绝缘层15上的布线图形(区域)14。该结构中，在与电子元件大致相同的区域使布线图形2和布线图形14相互连接。
按常规方法，如图7B所示，必须形成在焊料部分16外边的绝缘层15中的通孔18，并使下布线层中的连接通孔区17和上布线层中的连接通孔区19相互连接。因此，比图7A所示的本发明方法要求更大的面积。
(例5)
图8A和8B是说明按本发明第五实施例的安装有内构电子元件的电路板的结构的剖视图。安装有内构电子元件的电路板包括：平板芯1和设在其上的作为电子元件的电阻器20。用浆料图形形成电阻器20。图8A所示结构中，电阻器20上设在绝缘层15，绝缘层15上设布线图形14a和14b。布线图形14a和14b经绝缘层15中形成的开口连接到电阻器20。
图8B所示的结构中，电阻器20上设置绝缘层15，绝缘层15上设置布线图形14c和14d。布线图形14c和14d经绝缘层15中形成的开口连接到电阻器20。
图8A和图8B中，布线图形14和电子元件(电阻器)20设在不同的区域内。图8B所示的结构中，与图8A所示结构相比，连接部分相互更靠近。因此，布线图形14c和14d之间的电阻值小于布线图形14a和14b之间的电阻值。
本实施例中，只用绝缘层15中形成的开口的位置和面积确定电阻器20的电路常数。而且，为了改变电阻器20的电路常数，不必改变要印刷的电阻器20的大小和厚度。在制造过程中，通过改变光掩模的不透光(黑)区的位置，激光辐射位置，能很容易改变布线图形与电子元件之间的连接位置很连接面积，而且，在制造工艺中，可以任意改变或调节电路常数。
按常规方法，用分立电子元件，如电阻器或电容器，为了在制造工艺中改变诸如电路常数的电子元件的功能很特性，必须插入半固定的电阻器或预先制备有不同常数的电子元件和用合适的电子元件来进行调节。相反，本实施例中，通过改变激光的辐射位置可以适当设置电子元件与布线图形之间的连接点的位置和面积。因此能制成电路板并同时调节电路常数。
(例6)
图9是按本发明第六实施例的安装有内构电子元件的电路板的结构的剖视图。安装有内构电子元件的电路板包括屏蔽，天线等。
屏蔽结构通常是指在制成的电路板中用金属外壳包围的结构。更具体地说，包围与每个电子元件对应的电路板的每个面积。金属外壳接地。本实施例中，在制造布线图形的同一步骤中制造屏蔽层。
以下描述按本实施例的安装有内构电子元件的电路板的制造。
像第一实施例一样，必需在平板芯1的两个表面上形成布线图形，和在其两个表面上形成电子元件3。
以下将描述平板芯1的顶表面上的结构，但是，平板芯1的底表面上设置相同的结构，因此，不再描述。绝缘层15上形成的布线图形14经覆盖电子元件3的绝缘才中形成的开口电连接到电子元件。形成覆盖布线图形14的绝缘层15a。连接到连接终端23的信号21上的部分绝缘层15a要连接到外部装置，除去GND线22下面的部分绝缘层15a。所制成的叠层的整个表面镀金属层，以用金属层覆盖整个电路板。之后，用腐蚀法形成连接终端23。在金属层中，连接终端23附近形成开口25，并除去其余的金属层。由此形成大致覆盖整个电路板的屏蔽层24。金属层也可以连接到天线线路(没画)，以代替GND线22形成天线。
(例7)
图10是按本发明第七实施例的安装有内构电子元件的电路板的剖视图。与第六实施例不同，第七实施例中的安装有内构电子元件的电路板包括用于多个电路块之一的屏蔽层24。此外，信号经光发射元件26和光接收元件27的光耦合在电路块之间传输。由此，能将外部噪声和每块电路块噪产生的噪声叠其它电路的干扰减到最小。
(例8)
图11是显示按本发明第八实施例的安装有内构电子元件的电路板的结构剖视图。八实施例的安装有内构电子元件的电路板与第一实施例的安装有内构电子元件的电路板的结构基本相同。第八实施例中，用有导热性的材料制造平板芯1，平板芯1是在其一个表面上有多层印刷布线图形的通用电路板。
第八实施例中，用金属板作平板芯1，或者，用有优异导热性的树脂板作平板芯1，其上设有金属箔的树脂板，用树脂涂覆的金属板。由于平板芯1用这些材料，所以，电子元件3a和3b产生的热，通过平板芯1散热，由此，制成了快速的有该散热效率的散热机构。
散热片附着在安装有内构电子元件的电路板的常规方式有以下问题。(1)由于按高密度安装电子元件，由于相邻电子元件之间的相互干扰，所以，不能附着大的散热片。(2)，要附着散热片的安装有内构电子元件的电路板通常是集成电路封装。集成电路封装的高度通常小于外围电子元件的高度，由此，散热片不能共用。散热片有一定尺寸或尺寸较大的情况下，要用把散热片固定到电子元件的零件，例如，把散热片固定到电子元件上用的螺钉。但是，不能这种零件提供所需的空间。相反，第八实施例中，电子元件3a和3b的高度不同，或者，有多个与散热板(平板芯1)紧密接触的所附着的小电子元件。
本实施例中，如上所述，在电子元件3a和3b在高散热效率发热。此外，可使整个安装有内构电子元件的电路板的温度均匀，由此，电路工作稳定。
以下参见图19描述制造金属芯1的现有方法。
现有的金属芯衬底51制成有通孔54。之后，金属芯衬底51的整个表面用绝缘树脂层52覆盖。镀覆绝缘树脂层52以形成导电层3。腐蚀导电层53，以形成布线图形。
当使用现有方法制成金属芯时，必需进行以下步骤，以设置除金属芯两个表面上的布线层外的布线层。以适当的方式填充通孔54，并重复从在绝缘层52上进行镀覆到形成布线图形的步骤。或者，用上构方法形成布线图形。这种情况下，必需在金属芯衬底51中形成大量小直径0.1mm至0.5mm的孔，这些孔有一定的厚度，例如，1mm以上。还必需形成绝缘树脂层52，使通孔54不填充。之后，镀覆绝缘层52。这种处理极其困难。具体地说，液体材料加到金属芯衬底51上，并固化液体材料，以形成绝缘树脂层52。由此，用液体材料填充孔，没有进入孔的树脂，或者在孔的边缘处的绝缘树脂层52比其余的绝缘树脂层52薄。
相反，第八实施例中，不在很难加工的常用金属芯中形成通孔。多层布线层不降低散热效率。
本实施例中，安装有内构电子元件的电路板用金属板作平板芯1，因此，比常规电路板有更高的尺寸可靠性，更高的刚性。例如，用于驱动诸如液晶显示板，等离子体显示板的显示板的电路板，包括：有按极小节距0.1mm，按线性配置的几百至几千个布线图形。对这种电路板而言，包括整个内引出端尺寸和节距的尺寸高精度是极其重要的。用包括作为支承板的环氧基树脂板的常规电路板不能保持这样的尺寸高精度。用热压接触使显示板和电路板相互连接。用现有的电路板，支承材料的线性膨胀系数大于用作显示板的玻璃的线性膨胀系数。因此，显示板和电路板不能完全连接，连接后有应力存在。
第八实施例中，用有小线性膨胀系数后小热膨胀系数的材料形成电路板的支承板。由于用这种材料，所以，能提高电子装置的生产效率和可靠性。
常规电路板的耐热性有以下问题。常规电路板中，支承板用的材料通常与布线图形的绝缘层用的材料相同。在选择支承板用的材料时要优先选择电特性。从包括绝缘特性和耐气候性的综合观点考虑，材料的选择空间很小。这就限制了所要求的材料的选择，例如，对高耐热性的选择。要求高耐热性是为了防止在焊接时支承板翘曲。以使导体受热时有足够的剥离强度，以防止无铅焊料熔化。
相反，第八实施例中，用不同的支承材料和绝缘材料。因此，可选择有足够强度和耐热性的材料，有绝缘特性的材料用于适当的元件。
用例如，铝，铜或铁等导电材料构成平板芯1的情况下，并且，平板芯1连接到电源，接地的情况下，平板芯用作供电层，接地层，和屏蔽层。
图12显示出包括用铁电材料构成的平板芯1的结构。平板芯1用绝缘层62覆盖。绝缘层62上设置线圈布线图形14，绝缘层15和电子元件3。绝缘层62上还设置线圈图形63和转子(rotor)64。因此形成磁路。两个线圈图形相对设置的情况下。由于线圈图形63设在铁磁平板芯1上，所以，能获得比包括典型的印刷电路板的和其上有较小线圈图形的结构生产的电感更大的电感量。
用现有的电路板不能安装大量的电子元件，也不能设置多层信号布线层。因此，电路部分通常设在其它的衬底上，之后，再与其上有电子元件的电路板组合。本实施例中，容易安装电子元件并能按高密度设置多层信号布线层。因此，电路部分可以安装在作为电子元件支承板的支承板上。
(例9)
图13是按本发明第九实施例的安装有内构电子元件的电路板的结构的剖视图。本实施例中的安装有内构电子元件的电路板比第八实施例中的安装有内构电子元件的电路板小。但是，在平板芯1(散热板)上安装电子元件3a和3b的方式不同。电子元件3a经树脂构成的导热控制块28直接焊接在平板芯上。用两个电子元件3a和3b之间的导热率之差控制每个电子元件的工作温度，以使电路稳定工作。
(例10)
图14是按本发明第十实施例的安装有内构电子元件的电路板的结构的剖视图。第十实施例与第一实施例的制造方法和安装有内构电子元件的电路板的结构大致相同。其差别是电子元件3的散热方式不同。
本实施例中，形成布线图形4的同时布线图形电连接到电子元件3的连接终端4，电子元件3的顶表面的区域上形成导电图形(散热金属层)29，相对于平板芯1，它不连接到连接终端4。散热金属层29用作散热机构。
散热金属层29形成之前，可对电子元件3的顶表面进行表面处理，需要时，例如，(1)促进散热金属层29形成和散热金属层29粘接到电子元件3，(2)使电子元件3的表面绝缘，(3)，防止电子元件在形成散热金属层29是被污染或损坏。
如以上详细描述的，按本发明，用绝缘层部分或全部覆盖电子元件。因此，电子元件进入内构状态。电子元件放置和布线成内以黑盒子形式形成电路。电子元件放置成内构状态，或用绝缘层包围电子元件，以提高它的耐冲击性。
按本发明，用金属化方法，在绝缘层中的开口内形成连接部分，之后，电子元件经连接部分电连接到布线层或其它的电子元件。与用焊料回流再加热的情况相比，能提高电子元件的连接可靠性。不用危害环境的材料构成电子元件的电连接，或者，可以减少这种材料的用量。因此，能减小对环境的危害。
电子元件到布线层的连接终端的连接部分的直径大致等于或小于连接部分的直径。因此，能减小电子元件的连接部分所需的面积，甚至能稳定连接有大量连接终端的电子元件。
按本发明，在制造安装有内构电子元件的电路板的过程中，能改变连接部分与布线层之间的连接部分的位置和面积。因此，可以调节电路常数，和控制电子元件的功能。
按本发明，与按常规方法，电子元件安装在支承板中的容纳部分中的情况相比，能更有效的利用电子元件下面的布线面积。甚至能稳定连接有不同高度的电子元件。与用印刷方法形成电子元件的常规方法不同，任何类型的电子元件都能放置进内构状态。容易制成屏蔽结构，天线，能制成有效散热机构。
对本行业技术人员而言，在不脱离本发明范围和发明精神的前提下，还会做出各种改进。因此以上的描述布限制要求保护的发明范围，要求保护的发明有广范的结构。

Claims (11)

1.一种安装有内构电子元件的电路板，包括：
电子元件，具有连接终端并安装到一支承板上；
提供设在支承板上的第一布线图形；
绝缘层，设置支承板上，覆盖所述第一布线图形的一部分和所述电子元件的至少一部分；
开口，设在绝缘层中，以露出电子元件的连接端和第一布线图形；和
设置在开口中的连接部分，以使电子元件的连接端和第一布线图形电连接到设在绝缘层上的第二布线图形。
2.按权利要求1的安装有内构电子元件的电路板，其特征在于，绝缘层的顶表面的高度等于或小于安装在支承板上的电子元件的顶表面的高度。
3.按权利要求1的安装有内构电子元件的电路板，其特征在于，绝缘层支承在支承板的其上有电子元件的部分上。
4.按权利要求1的安装有内构电子元件的电路板，其特征在于，按电子元件规定的功能和特性设定绝缘层中的开口的位置和面积。
5.按权利要求1的安装有内构电子元件的电路板，其特征在于，还包括金属层，用它覆盖包括支承板，绝缘层，和电子元件的叠层，但不覆盖能连接到外部装置的叠层部分。
6.按权利要求1的安装有内构电子元件的电路板，其特征在于，还包括金属层，它有散热功能，设在包括支承板，绝缘层，和电子元件的叠层上，但连接终端的位置中的电子元件除外。
7.按权利要求1的安装有内构电子元件的电路板，其特征在于，用与构成绝缘层的材料或构成多层绝缘层的材料不同的材料构成支承板。
8.一种安装有内构电子元件的电路板的制造方法，包括以下步骤：
提供第一布线图形在支承板上；
安装电子元件在支承板上；
在支承板上形成绝缘层，以覆盖所述第一布线图形的一部分和所述支承板的至少一部分；
在绝缘层中形成开口，以露出电子元件的连接端和第一布线图形的若干部分；和
在绝缘层上形成第二布线图形，所述第二布线图形通过设在所述绝缘层中的开口中的一连接部分电连接到电子元件的连接端和第一布线图形的若干部分。
9.按权利要求8的方法，其特征在于，所述形成第二布线图形的步骤包括：
开口形成后，金属化包括支承板，绝缘层，和电子元件的叠层，从而在开口中和绝缘层上形成导电层；腐蚀导电层，从而形成开口部分中的所述连接部分和经所述连接部分电连接到电子元件的连接端的所述第二布线图形。
10.按权利要求8的方法，其特征在于，绝缘层用光敏材料形成，对绝缘层曝光和显影，以形成绝缘层中的开口。
11.按权利要求8的方法，其特征在于，还包括：
开口形成后，金属化包括支承板，绝缘层，和电子元件的叠层，从而在开口中形成电连接到电子元件的连接端的连接部分。
CNB021518017A 2001-11-05 2002-11-05 有内构电子元件的电路板及其制造方法 Expired - Fee Related CN1290389C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP339837/01 2001-11-05
JP2001339837A JP3910045B2 (ja) 2001-11-05 2001-11-05 電子部品内装配線板の製造方法
JP339837/2001 2001-11-05

Publications (2)

Publication Number Publication Date
CN1438833A CN1438833A (zh) 2003-08-27
CN1290389C true CN1290389C (zh) 2006-12-13

Family

ID=19154129

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021518017A Expired - Fee Related CN1290389C (zh) 2001-11-05 2002-11-05 有内构电子元件的电路板及其制造方法

Country Status (3)

Country Link
US (1) US6948944B2 (zh)
JP (1) JP3910045B2 (zh)
CN (1) CN1290389C (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200464A (ja) * 2002-12-19 2004-07-15 Anden 金属配線板
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
DE10343053A1 (de) * 2003-09-16 2005-04-07 Siemens Ag Elektronisches Bauelement und Anordnung mit einem elektronischen Bauelement
JP3979404B2 (ja) * 2004-06-30 2007-09-19 カシオ計算機株式会社 半導体装置
WO2005062318A1 (ja) * 2003-12-18 2005-07-07 Matsushita Electric Industrial Co., Ltd. 電子部品
JP4841806B2 (ja) * 2004-02-02 2011-12-21 新光電気工業株式会社 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
JP2006120943A (ja) * 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
US7025607B1 (en) * 2005-01-10 2006-04-11 Endicott Interconnect Technologies, Inc. Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
DE102005006638B4 (de) * 2005-02-14 2009-01-02 Siemens Ag Haftfeste Leiterbahn auf Isolationsschicht
JP4545022B2 (ja) * 2005-03-10 2010-09-15 三洋電機株式会社 回路装置およびその製造方法
JP4175351B2 (ja) * 2005-08-26 2008-11-05 松下電工株式会社 凹凸多層回路板モジュール及びその製造方法
JP4766049B2 (ja) * 2005-09-20 2011-09-07 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP4826248B2 (ja) * 2005-12-19 2011-11-30 Ｔｄｋ株式会社 Ｉｃ内蔵基板の製造方法
JP2007266379A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
KR100751995B1 (ko) * 2006-06-30 2007-08-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100783277B1 (ko) 2006-08-31 2007-12-06 동부일렉트로닉스 주식회사 반도체소자 및 그 제조방법
US20080053700A1 (en) * 2006-09-06 2008-03-06 O'connor Kurt F Sealed electronic component
KR20100016327A (ko) * 2007-05-08 2010-02-12 오컴 포트폴리오 엘엘씨 무솔더 전자 어셈블리 및 그 제조 방법
US7926173B2 (en) 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
DE102007024189A1 (de) * 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
US8300425B2 (en) * 2007-07-31 2012-10-30 Occam Portfolio Llc Electronic assemblies without solder having overlapping components
WO2009118925A1 (ja) * 2008-03-27 2009-10-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法
DE102008023714B4 (de) * 2008-05-15 2011-01-20 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Hauptträger und einer Leiterplatte mit Bauelementen
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US8441804B2 (en) * 2008-07-25 2013-05-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
CN102378464A (zh) * 2010-08-12 2012-03-14 环鸿科技股份有限公司 电路板模块
EP2421339A1 (de) 2010-08-18 2012-02-22 Dyconex AG Verfahren zum Einbetten von elektrischen Komponenten
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
DE102011012186B4 (de) * 2011-02-23 2015-01-15 Texas Instruments Deutschland Gmbh Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US8491315B1 (en) * 2011-11-29 2013-07-23 Plastronics Socket Partners, Ltd. Micro via adapter socket
JP2013222924A (ja) * 2012-04-19 2013-10-28 Furukawa Electric Co Ltd:The 部品内蔵基板
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP2015038912A (ja) * 2012-10-25 2015-02-26 イビデン株式会社 電子部品内蔵配線板およびその製造方法
KR102107038B1 (ko) * 2012-12-11 2020-05-07 삼성전기주식회사 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
AT514564B1 (de) * 2013-07-04 2015-02-15 Austria Tech & System Tech Verfahren zum Ankontaktieren und Umverdrahten
KR20150074649A (ko) * 2013-12-24 2015-07-02 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR102231101B1 (ko) * 2014-11-18 2021-03-23 삼성전기주식회사 소자 내장형 인쇄회로기판 및 그 제조방법
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
US10158357B1 (en) 2016-04-05 2018-12-18 Vlt, Inc. Method and apparatus for delivering power to semiconductors
US10903734B1 (en) 2016-04-05 2021-01-26 Vicor Corporation Delivering power to semiconductor loads
US10785871B1 (en) 2018-12-12 2020-09-22 Vlt, Inc. Panel molded electronic assemblies with integral terminals
US11336167B1 (en) 2016-04-05 2022-05-17 Vicor Corporation Delivering power to semiconductor loads
CN107567195A (zh) * 2016-07-01 2018-01-09 立迈科技股份有限公司 电路板的制作方法
CN106332451A (zh) * 2016-08-31 2017-01-11 安徽赛福电子有限公司 电子元器件插脚转接组件
WO2018194012A1 (ja) 2017-04-19 2018-10-25 株式会社村田製作所 モジュール
US11482481B2 (en) * 2019-09-27 2022-10-25 Intel Corporation Semiconductor device and system
EP4017226A4 (en) * 2020-07-07 2023-07-19 Shennan Circuits Co., Ltd. INTEGRATED CIRCUIT CARD AND METHOD OF MANUFACTURING FOR INTEGRATED CIRCUIT CARD

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US359159A (en) * 1887-03-08 Storage-floor
US3728661A (en) * 1970-03-12 1973-04-17 Honeywell Inf Systems Modular cabling system
US4530552A (en) * 1983-11-25 1985-07-23 Amp Incorporated Electrical connector for integrated circuit package
US4652117A (en) * 1984-10-25 1987-03-24 Fuji Photo Film Co., Ltd. Photographic printing apparatus
US4647666A (en) * 1985-04-01 1987-03-03 Iowa State University Research Foundation, Inc. Heterocyclic synthesis via thallation and subsequent palladium-promoted olefination
JPH06120671A (ja) 1991-03-12 1994-04-28 Japan Radio Co Ltd 部品埋め込み多層配線基板
JP3208176B2 (ja) 1992-05-18 2001-09-10 イビデン株式会社 電子回路部品を埋め込んだ多層プリント配線板
JPH06314859A (ja) 1993-04-28 1994-11-08 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JP3152559B2 (ja) 1994-04-04 2001-04-03 イビデン株式会社 半導体搭載基板
US5805431A (en) * 1996-01-17 1998-09-08 Synergy Microwave Corporation Surface Mountable transformer
JPH11127055A (ja) * 1997-10-23 1999-05-11 Murata Mfg Co Ltd 複合電子部品
DE10036900C2 (de) * 2000-07-28 2002-07-11 Siemens Ag Verfahren zur Kontaktierung einer flexiblen Leiterplatte mit einem Kontaktpartner und Anordnung aus flexibler Leiterplatte und Kontaktpartner

Also Published As

Publication number Publication date
US6948944B2 (en) 2005-09-27
CN1438833A (zh) 2003-08-27
JP2003142831A (ja) 2003-05-16
US20030087538A1 (en) 2003-05-08
JP3910045B2 (ja) 2007-04-25

Similar Documents

Publication Publication Date Title
CN1290389C (zh) 有内构电子元件的电路板及其制造方法
CN1148795C (zh) 半导体器件的制造方法
CN1237854C (zh) 使用含氟聚合物复合衬底来制造微波多功能模块的方法
CN1057659C (zh) 多层印刷板构件
CN1181528C (zh) 测试具有许多半导体器件的晶片的探针卡和方法
US7554040B2 (en) Printed circuit board and soldering method and apparatus
CN1174665C (zh) 多层挠性布线板
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1906984A (zh) 印刷电路板、印刷电路组件和电子设备
US8456854B2 (en) Method of repair of electronic device and repair system
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN101080958A (zh) 部件内置模块及其制造方法
CN1956627A (zh) 印刷电路板、其制造方法以及电子装置
CN1214545A (zh) 半导体封装及其制造方法
CN1275246A (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1873970A (zh) 电子器件及其制造方法
CN1444269A (zh) 多层半导体器件及其制造方法
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1489429A (zh) 制造电路板和通信设备的方法
CN1577840A (zh) 半导体器件的堆叠封装
CN1521842A (zh) 电子部件的安装体及其制造方法
CN1182654C (zh) 电子元件及其制造方法
CN1333562A (zh) 半导体模块及其制造方法
CN1701429A (zh) 布线板及其制造方法
CN1254856C (zh) 电路装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061213

Termination date: 20101105