[go: up one dir, main page]

CN1521842A - 电子部件的安装体及其制造方法 - Google Patents

电子部件的安装体及其制造方法 Download PDF

Info

Publication number
CN1521842A
CN1521842A CNA2004100039506A CN200410003950A CN1521842A CN 1521842 A CN1521842 A CN 1521842A CN A2004100039506 A CNA2004100039506 A CN A2004100039506A CN 200410003950 A CN200410003950 A CN 200410003950A CN 1521842 A CN1521842 A CN 1521842A
Authority
CN
China
Prior art keywords
electronic component
wiring
fixing body
resin
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100039506A
Other languages
English (en)
Inventor
东谷秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1521842A publication Critical patent/CN1521842A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种电子部件的安装体及其制造方法。该电子部件的安装体具有：至少一个电子部件(101)；布线，具有电连接电子部件(101)的端子部；及树脂部(105)，覆盖电子部件(101)的至少一部分，接合上述布线；其中，表面布线的一部分经由安装体(106)的端面，形成在安装体的表面和背面。这样一来，就能在安装体表面自由地形成布线，能在安装体的表面和背面上配置从电子部件引出的输入输出端子(102、104)。

Description

电子部件的安装体及其制造方法
技术领域
本发明涉及一种高密度地安装了电子部件的安装体及其制造方法。
背景技术
近年来，实际情况是一方面强烈期望移动设备的小型薄型化，另一方面，例如以移动电话为代表的设备，还在谋求相同尺寸条件下通过加入更多功能而使设备差别化。为了满足这种要求，进行了各种技术开发，即使是电子部件的安装形式，也对电子部件进行了三维叠层配置，使电子部件所占的安装面积降低。
作为这样叠层配置电子部件的安装体，提出了在挠性基板上安装半导体元件，再弯折挠性基板的安装体。图13所示的例子是通过在挠性基板上裸芯片安装多个半导体元件，并在安装后再弯折来实现半导体的叠层安装。
以下用图13简单地说明现有例。在挠性基板1101上裸芯片安装着半导体元件1102、1103。安装方式虽然有引线接合(wire bonding)、ACF、NCF、焊锡等各种方式，但在安装体小型化方面，用各向异性导电膜(ACF：Anisotropic Conductive Film)、电绝缘性薄膜(NCF：Non Conductive Film)、焊锡等方式倒装(face down)地裸芯片安装的情况为多。在进行该安装时，为了加强裸芯片的安装强度，确保安装可靠性，在半导体元件和挠性基板之间设有封装树脂1104。该安装体被弯折成使半导体元件达到重合的样子而构成安装体，在该安装体的外部设有外部连接端子1105。在该外部连接端子上加载焊锡(焊料)球1106，通过该焊锡球与主基板实现电连接。这样，通过弯折安装了半导体元件的挠性基板，可以降低半导体元件的安装面积。现有这样的三维半导体器件也是安装多个半导体元件的例子(例如专利文献1：日本特开2001-168272号公报)。
另外，还提出过这样的技术，如图14所示，在附带了焊锡球1206的挠性基板(FPC)1202上，通过凸起(bump)1204安装半导体元件1201之后，弯折FPC1202，然后用粘接带1207贴在半导体元件1201的外周，使这些间隙中流入树脂1211，固化后做成半导体封装(例如专利文献2：日本特开平8-97312号公报)。在同一图中，标号1203a、1203b、1203c是垫(pad)，标号1205是导电性物质，标号1209是树脂封装孔。
但是，伴随着近年来设备的进一步高密度化，需要电子部件的安装体更加小型薄形化。在现有的技术中，由于在挠性基板上安装以半导体元件为代表的电子部件并进行弯折，因此受到挠性基板的厚度制约，不能减小曲率半径。其结果是安装体变厚。另外，不管所容纳的布线密度如何，都要使用高价的挠性基板，因此安装体也必然是高价的。
发明内容
因此，本发明的目的在于提供一种廉价的电子部件的安装体，在构成电子部件的安装体并使安装体变薄的同时，在表面和背面都具有外部连接端子，并提供一种能够以高密度且薄型的方式叠层安装电子部件的电子部件的安装体及其制造方法。
本发明的电子部件的安装体，其特征是具有：至少一个电子部件；布线，具有电连接上述电子部件的端子部；及树脂部，覆盖上述电子部件的至少一部分，接合上述布线；其特征是，上述安装体表面布线的一部分，经由上述安装体的端面，形成在安装体的表面和背面。
本发明的电子部件的安装体的制造方法，其特征是包含以下工序：在保持体上形成布线，在上述布线的端子部上安装电子部件，以覆盖上述电子部件中的至少一部分的方式来弯折形成了上述布线的保持体，且，在上述保持体和上述电子部之间的空间形成树脂部，接合布线进行组装，去除上述保持体。
本发明其它的电子部件的安装体，其特征是，包括至少一个电子部件、及电连接上述电子部件的金属布线，上述电子部件和上述金属布线的至少一面与树脂接合形成一体，其特征是，上述金属布线的外侧表面的粗糙度比接合面大，上述外侧表面的凹凸由金属粒子形成。
附图说明
图1A是表示本发明第1实施例的电子部件安装体的结构的剖面图，图1B是同一安装体的上面外观图，图1C是同一电子部件安装体的下面外观图。
图2A是表示本发明第1实施例的其它电子部件安装体的剖面图，图2B是表示同一安装体的剖面图。
图3A是表示本发明第1实施例的另一其它电子部件安装体的剖面图，图3B是表示在同一安装体上裸芯片安装后的状态的剖面图。
图4A是本发明第1实施例的另一其它电子部件安装体的剖面图，图4B是同一安装体的平面图。
图5A是本发明第1实施例的另一其它电子部件安装体的剖面图，图5B是同一安装体的剖面图。
图6A是表示本发明第1实施例的另一其它电子部件安装体结构的剖面图，图6B是其它的剖面图。
图7A～E是按照每个主要制造工序来表示本发明第1实施例的电子部件的电子部件安装体的制造方法的剖面图。
图8A～F是按照每个主要制造工序来表示本发明第1实施例的其它电子部件安装体的制造方法的剖面图。
图9A～C是按照每个主要制造工序来表示本发明第1实施例的布线转印基材的制造方法的剖面图，图9D是图9A的X部的部分放大图，图9E是图9B的Y部的部分放大图。
图10A～B是按照每个主要制造工序来表示本发明第1实施例的其它的布线转印基材的制造方法的剖面图。
图11是表示本发明第2实施例的电子部件安装体结构的剖面图。
图12A～D是按照每个主要制造工序来表示本发明第2实施例的电子部件安装体的制造方法的剖面图。
图13是表示现有半导体元件的叠层安装体的剖面图。
图14是表示现有的叠层用半导体封装的剖面图。
图15A是表示本发明第3实施例的电子部件安装体的剖面图，图15B是从外部连接端子侧看到的同一安装体的平面图，图15C是图15A的外部连接端子的X部的放大剖面图。
图16是在本发明第3实施例的电子部件安装体的表面上形成阻焊层的例子的剖面图。
图17A～E是表示本发明第3实施例的制造方法的工序剖面图。
图18是图17A的Y部的放大剖面图。
具体实施方式
本发明中这样的电子部件的安装体，可以在安装体表面上自由地形成布线，在安装体的表面和背面上配置从电子部件引出的输入输出端子。即，只通过树脂部在电子部件上形成布线，因此，在可以使电子部件的安装体薄型化的同时，还可以在安装体上进一步安装电子部件，其结果能够以高密度且薄型方式来叠层安装电子部件。
在本发明中，所谓“电子部件安装体”是指将不少于一个的电子部件安装在布线的构造体(基板等)上的构造体。另外，所谓“布线”是指传输电信号的部件，通常由金属构成。另外，所谓“电子部件”是有源元件(半导体元件、半导体封装、水晶振动子、弹性表面波(SAW)滤波器等)和无源元件(电阻器、电感器、电容器等)的统称。所谓“片式元件”(chip element)是指电阻器、电感器、电容器等无源元件的、1005、0603等尺寸规格化的微细部件。另外，所谓“半导体元件”是指处于未被封装的状态下的半导体。裸片安装的情况，将半导体元件安装在基板上。半导体元件制成封装(QFP、BGA、CSP等)是半导体封装。
在上述电子部件的安装体中，优选在上述安装体的表面和背面有外部连接端子。通过在安装体的两面形成外部连接端子，可以容易地彼此叠层安装薄型的电子部件的安装体。由于可以预先在独立状态下对电子部件的安装体进行电检测并进行筛选，因此可以只对合格的安装体进行叠层，从而提高成品率。
在上述电子部件的安装体中，优选上述电子部件是半导体元件，并且相对于上述布线以倒装方式裸芯片安装。作为半导体元件，现在已经提出薄型化至约50μm以下的技术。通过在这样的薄型半导体的表面和背面形成布线并设置连接端子，可以廉价地提供极薄的半导体封装。
在上述电子部件的安装体中，优选上述电子部件是半导体元件，对从上述树脂部露出的半导体元件的端子部和上述布线的端子部进行引线接合而使它们电连接。根据本实施例，由于只通过树脂部从半导体元件的活性面将电信号引出到背面，因此，使用通用的引线接合方式的裸芯片安装，也可以提供薄型半导体封装。
在上述电子部件的安装体中，优选上述电子部件是半导体元件，在上述安装体内部叠层配置多个半导体元件。根据本实施例，由于在安装体内部叠层半导体元件，因此，可以提供将多个半导体使功能模块化的安装体制成薄型封装。
优选上述电子部件的安装体的上述电子部件包含电阻器、电容器、电感器之中的任意一种无源元件。根据本实施例，可以在安装体内部形成更宽范围的电路作为功能模块。另外，如果用内置了电容的薄型电子部件的安装体作为半导体元件的插入构件(interposer)，则可以用薄型的插入构件基板使半导体元件的电源稳定，实现半导体元件的高速工作。
上述电子部件的安装体，优选上述布线埋设在上述树脂部中。如果将布线埋设在树脂部中，则可以提高外部连接端子部分的紧密接合强度，其结果能提高安装可靠性。另外，由于布线是埋设的，因此，在25μm左右的微细布线部分处，也不会引起搬送中因外力而使布线弯折、断线这样的异常情况。
上述电子部件的安装体，优选设在上述安装体上的树脂部，在安装体内部沿着安装体厚度方向叠层不同的材料。在安装体表面形成的外部连接端子上，因连接材料的刚性、热膨胀系数等物质特性而产生不同的负载。因此，在与热膨胀系数和半导体元件大不相同的材料连接的部分上，如果树脂使用弹性系数低的材料起到弹性体的功能，则可以提高外部连接端子部的安装可靠性。
优选对上述电子部件的安装体的任意一种进行叠层来构成电子部件的叠层安装体。这样叠层安装薄型电子部件的安装体，可以组装经电检测筛选出的合格安装体来形成薄型功能模块，其结果可以提供高成品率的电子部件的薄型、高密度安装。
根据本发明的制造方法，能在电子部件的表面和背面形成布线，在使电子部件的安装体变薄的同时，还可以廉价地提供在表面和背面具有外部连接端子的电子部件的安装体，能够以高密度且薄型方式叠层安装电子部件。
在上述电子部件的安装体的制造方法中，优选用树脂形成上述保持体，通过在布线和保持体的界面上设置的多个凹凸将布线保持在保持体上，在上述保持体去除工序通过机械剥离来去除保持体。根据本例，由于由树脂形成保持体，因此弯曲性好，在组装工序中可以容易地弯折加工。另外，由于在组装后可以机械剥离保持体，因此能够采用高生产性的方法制造本发明的安装体。
在上述电子部件的安装体的制造方法中，优选用金属形成上述保持体，在上述保持体去除工序中用药品溶解并去除保持体。根据本例，去除保持体时，可以用药品溶解去除，因此可以不对安装体施加机械应力地制造安装体，同时可以只浸入药品中的简便制造装置来去除保持体。
根据本发明，可以在安装体的表面自由地形成布线，在安装体的表面和背面配置从电子部件引出的输入输出端子。即，由于只通过树脂部在电子部件上形成布线，因此可以使电子部件的安装体薄型化的同时，还可以在安装体上廉价地安装电子部件，其结果能够以高密度且薄型方式叠层安装电子部件。
另外，在安装体表面连接焊锡等导电体时，为了抑制熔融的焊锡的扩散，一般在安装体表面形成阻焊层(阻焊剂)。根据本发明的安装体，可以在布线材料表面形成由金属粒子形成的凹凸，提高布线材料和阻焊层的紧密接合性，对于因热冲击而产生的机械应力，可以抑制阻焊层和布线之间产生层间剥离。另外，凹凸形状也可以在树脂表面形成。
本发明的其它电子部件的安装体，金属布线的外侧表面的粗糙度比接合面大，外侧表面的凹凸通过金属粒子形成。这样，将导电体与金属布线的外侧连接时，可以加强连接。金属布线外侧表面的10点平均表面粗糙度(Rz)最好在0.1μm～4μm之间。如果是该范围的粗糙度，则将导电体与金属布线的外侧连接后，还可以进一步加强连接。而且，10点平均表面粗糙度(Rz)是用μm来表示在从剖面曲线上仅截取标准长度的部分上，从最高到第5的山顶高度的平均值和从最深到第5的谷底高度平均值之差(日本工业规格JIS B 0601)。
上述金属布线优选通过转印形成。与蚀刻法相比，由于通过转印形成金属布线，因此可以在转印前进行布线的检测，结果因为可以在安装体表面只形成合格布线，故可以形成高成品率的布线。
也可以是上述安装体的树脂面，在上述金属布线的周边形成上述金属布线外侧表面凹凸的转印图案。在通过转印法形成上述金属布线时，原样复制转印薄片的表面形状，加到树脂面，此时，在进一步将树脂加到树脂面凹凸的转印图案部分上并与基板等粘接时，可以提高粘接强度。
上述电子部件也可以是半导体元件，相对于上述布线以倒装进行裸芯片安装。另外，上述电子部件也可以是半导体元件，用引线接合方式对从上述树脂部露出的半导体元件的端子部和上述布线的端子部进行电连接。另外，上述电子部件也可以是半导体元件，在上述安装体内部叠层配置半导体元件。另外，上述电子部件也可以包含从电阻器、电容器以及电感器中选出的至少一个无源元件。另外，上述布线也可以埋设在上述树脂部中。另外，上述安装体也可以形成多层。
以下，就本发明的实施例参照附图加以说明。同一符号表示同一部件。
(实施例1)
以下就本发明的1个实施例用附图加以说明。
图1A～C所示是本实施例的电子部件的安装体的结构。图1A所示是安装体106结构的剖面图。作为电子部件，半导体元件101以倒装方式裸芯片安装在作为布线层而形成的外部连接端子102上。在此，图中所示是裸芯片安装时的连接端子和外部连接端子相同的情况，但通过使它们分开，可以避免安装到母板上时产生的安装应力直接加到裸芯片连接部上。图1A表示的是通过焊锡103安装半导体元件101的例子，但半导体的安装方法并不限于此，用将ACF(异向导电性薄膜)、Au-Au接合、将Au凸起和导电胶组合的柱柱状凸起接合(stud bump bonding)等方式也可以得到同样的效果。在安装体106的端面沿着半导体元件101引出布线层直至半导体元件的背面，在半导体元件的背面侧也形成外部连接端子104。该布线层通过树脂部105与半导体元件接合并被保持。并且，该树脂部105起到机械保护半导体元件和连接端子的电连接部的效果。
表面的布线102’(与外部连接端子102一样)经由安装体106的端面形成在安装体106的表面和背面上。外部连接端子102和布线102’由铜等金属形成，因此通过焊锡103直接与半导体元件101连接。
用现有技术的挠性印刷基板(FPC)，安装了电子部件之后，再弯折挠性布线基板，在电子部件的背面形成安装体的外部连接端子时，为了使从电子部件安装面引出的挠性布线基板的布线露出安装体表面而作为外部连接端子，有必要在挠性布线基板上设置贯通孔，通过该贯通孔进行电引导至挠性布线基板的背面。
也就是说，为了在电子部件背面形成电子部件的连接端子，有必要使用高价的两面挠性布线基板。另外，在上述挠性布线基板上设置的贯通孔，一般来讲，是通过对贯通孔内壁进行电镀来进行连接，随着贯通孔的增多，配置布线时受到限制，结果难以提高挠性布线基板上的布线密度。
但是，根据本发明的安装体，由于可以在安装体表面直接形成布线，因此可以用上述布线的表面和背面达到电连接的目的。即，将安装体的外部连接端子引出到背面时，实际上能够以必需的1层布线来形成所希望的布线。即，不用上述现有例中那样的高价的两面挠性布线基板，就能够以廉价的制造方法形成安装体。
图1B是从外部连接端子104侧见到的安装体的平面图，图1C是外部连接端子102侧的安装体的背面图。安装体表面和背面的一部分外部连接端子通过安装体的端面进行电连接。在此，表示出了在安装体的2个端面上引出布线直至背面的例子，但布线的引出并不只限于此，也可以按照布线设计来选择1～4个端面的引出。
图1A中虽未表示出，但如果在安装体的表面和背面形成的外部连接端子表面上形成阻焊层，则可以抑制与安装体的外部进行焊锡连接时布线间的短路，这样则更好。
接下来，用图2A～B就本实施例的电子部件的安装体的叠层结构体加以说明。在图2A中所示的是通过焊锡201对图1所示的电子部件的安装体106、106进行叠层安装的例子。由于在安装体的表面和背面设置外部连接端子102、104，因此本实施例的电子部件的安装体106如图2A所示，能够以简便的方法对安装体进行叠层安装。另外，安装体本身不用挠性基板，而是通过树脂部在半导体元件等电子部件上直接形成布线，因此可以实现薄型的安装体，其结果可以抑制叠层安装安装体后的厚度。通过构成这样的电子部件的安装体，可以预先在独立的状态下进行电检测并筛选合格品，因此可以只对合格的安装体进行叠层安装，其结果可以在组装时提高成品率。
另外，如图2B所示，配置在安装体内部的半导体元件的安装面也可以彼此相面对地进行叠层安装。通过这样进行叠层安装，可以通过外部连接端子102、104用短距离在半导体元件101、101间进行电连接，即使是高速、高频的电信号，也可以确保半导体元件的工作。并且，如图2B所示，通过使与母板连接的外部连接端子202和与半导体元件连接的连接端子201不同，可以抑制在将安装体安装到母板上时产生安装应力，从而抑制半导体安装部分的连接可靠性的劣化。
另外，如图3A所示，在本实施例的电子部件的安装体106之上，可以直接对半导体元件107进行裸芯片安装。将叠层的半导体元件数目限定为2个时，在本实施例的电子部件的安装体106之上对半导体元件107进行裸芯片安装，也可以实现薄型的叠层半导体封装。
如图3B所示，对于这样的安装结构，通过使半导体元件的安装面相面对，使与母板连接的外部连接端子和与半导体元件连接的连接端子不同，可以抑制将安装体安装在母板上时产生的安装应力，从而抑制半导体安装部分的连接可靠性的劣化。
如图4A所示，在本实施例的电子部件的安装体106之上，也可以安装电阻器、电容器、电感器等片式元件501。在图4B中，画出了从片式元件一侧见到的图4A的电子部件的安装体的外观。由于如上所述在本实施例的电子部件的安装体106之上安装片式元件，可以在半导体元件所占的面积内，叠层安装片式元件，因此可以提高电子部件的安装密度。并且，可以在半导体封装内加入半导体元件的外围电路，可以提供由半导体元件、片式元件构成的功能模块作为电子部件的安装体。
在图5A中，画出了在安装体内部配置片式元件601作为电子部件的例子，形成从片式元件的安装面通过安装体端面引出布线至片式元件的背面的结构。图5B所示的例子是用这样的安装体作为半导体的插入构件。在图5A的安装体上裸芯片安装着半导体元件602。通过这样的结构，可以在半导体元件的连接端子的正下方配置电容器，可以用薄型的插入构件基板稳定半导体元件的电源，并可以实现半导体元件的高速工作。
在此，在安装体内部装入的片式元件并不限于电容器，也可以是组装了电容器、电感器的过滤器电路等外围电路的结构。构成这样的插入构件基板时，可以缓和因半导体元件602与母板的热膨胀系数的不同而产生的应力，作为树脂部603使填充物分散，并使热膨胀系数为半导体元件和母板的中间值为好。
另外，如图6A～B所示，可以在安装体的内部安装多个半导体元件101。图6A所示是安装2个半导体元件101的例子，图6B所示是在安装体内部对4个半导体元件101进行叠层安装的例子。根据本实施例，由于在安装体内部对半导体元件进行叠层安装，因此能够以薄型封装形式提供由多个半导体使功能模块化的安装体。
接下来，就本发明的电子部件的安装体的制造方法加以说明。在此，作为电子部件，用安装半导体元件的例子加以说明，但是将半导体元件换成电阻器、电容器、电感器等电子部件也可以制造多种电子部件的安装体。
图7A～E所示是表示本发明电子部件的安装体的主要制造工序的剖面图。
如图7A所示，在保持体701上用所希望的图形形成布线702。作为保持体701，例如使用树脂片时，可以用聚酰亚胺、氟系树脂、耐热性环氧树脂等高耐热性树脂，使用金属片时，可以用铝、铜、不锈钢等。另外，作为布线702，可以使用铜箔等金属箔，优选厚度为5μm～35μm左右。通过蚀刻形成布线并形成微细的线作为布线时，通常使用薄的铜箔。另外，布线需要弯曲性时，优选使用拉伸强度在400N/mm2以上的布线，另外，可以通过电镀在保持体上形成布线。如果使用铜的图形电镀，则可以形成厚约10μm、宽约10μm的布线。作为保持体701，如果厚度做到100μm以下，则在后续的弯曲加工时可以容易地实施弯曲加工。接下来，在作为该布线702而形成的连接端子703上，对半导体元件704进行裸芯片安装后，成为图7B所示的状态。图中所示是通过焊锡凸起705进行倒贴片安装的例子。接下来，如图7C所示，在半导体元件704和布线702、保持体701之间封入树脂706作为封装树脂。此时，涂敷树脂706到未安装半导体元件704的区域为止。接下来，如图7D所示，弯折未安装半导体元件704的区域，并弯曲加工到形成了布线的保持体覆盖住半导体元件704。在该状态下加热树脂706使之固化。作为该树脂706，可以使用在环氧树脂等热固化性树脂中分散了填充料、调整了热膨胀系数等树脂物质特性的材料。在热固化时，最好用框体固定安装体的弯折边，并从安装体上表面缓慢加压，使树脂706充分渗入安装体内部。此时，通过从未弯折的安装体端部使多余的树脂706流出，可以去除安装体内部残存的孔隙(void)。对于流出的树脂，随后通过外形切断来去除。另外，通过该热固化使布线702与树脂706接合。接下来，如果去除覆盖安装体表面的保持体701，则可以得到图7E所示的本实施例的电子部件的安装体。
对于该保持体701的去除工序，因保持体的材料不同而使用不同的方法。用树脂片作为保持体来提高布线702和保持体701之间的剥离性时，可以用机械方式剥离保持体。另外，用金属片作为保持体来使布线702和保持体701进行金属接合时，可以用药品溶解去除保持体701。
图9A～E所示是在保持体上形成布线的制造方法的一个例子。以下，就由保持体和布线形成的布线转印材料的制造方法，用附图加以详细说明。
图9A所示的保持体901使用聚酰亚胺、氟系树脂、耐热性环氧树脂等高耐热性的树脂。在该保持体901上叠层配置布线材料902。布线材料902在与保持体901接触的接触界面上，加工成微细的凸状。图9D所示是布线材料902表面的X部的放大图。作为布线材料902，可以使用铜箔等金属箔，金属箔表面的微细凸状是通过电解电镀法在金属箔表面使金属成粒子状叠层析出的，这种方法生产性良好。如果使用压延铜箔作为金属箔，则弯曲性更好。通过该电镀法析出的析出粒子，使用平均粒子在0.1μm～4μm左右的粒子。如果平均粒子大于4μm，则在将布线材料902加工成20μm以下的微细宽度时，在布线903和保持体901之间不能得到足够的凸状的数量，有时造成不能充分发挥锚(anchor)效果的结果，从而使布线903从保持体901上脱落。图9D所示的具有由电镀析出粒子形成的凹凸的铜箔，诸如古河电路金属箔公司(Furukawa Circuit Foil Co.，Ltd.)所生产的商品名为“DT-GLD”的铜箔。
另外，在该布线材料902和保持体901的界面上为了提高紧密接合性，优选形成Cr、Zn、Ni以及它们的金属氧化物作为紧密接合层。一般是用铜作为布线材料902，该铜在金属中也和金、银贵金属一样，是与树脂的紧密接合性弱的材料。另外，如果在树脂材料902的表面上形成上述紧密接合层，则同样可以提高安装体与树脂的紧密接合性。作为该布线材料902，在安装体和树脂的接触面上也形成微细的凸状，这样在提高紧密接合性方面更好。
接下来，如图9B所示，通过加热加压使保持体901和布线材料902紧密接合。进行该加热加压时，布线材料902表面的微细凸状在保持体901表面成为凹状并转印形成，而且，通过锚定效果将布线材料保持在保持体上。
保持体901使用热塑性树脂时，在加热加压时，树脂软化，产生塑性变形。此时，作为加热加压条件，在树脂不劣化的范围内，优选高温、高压，但是最好在不使由金属形成的布线材料氧化的惰性气体环境或者真空环境下进行。
保持体901使用热固化性树脂时，在加热加压时，热固化性树脂软化，粘度下降，填入布线材料902表面的微细凸状中。保持体901上使用热固化性树脂时，必须特别注意转印布线的安装体与树脂材料的相溶性。例如，在用于保持体901的环氧树脂未充分固化的状态下，在包含同种环氧树脂的安装体的树脂上转印布线时，由于布线转印时的热，将安装体的树脂和保持体901的树脂混合，从而不能转印形成布线。
接下来，如果通过蚀刻布线材料902形成布线903的图形，则可得到图9C所示的状态。图9E所示是布线部Y(图9C)的放大图，在保持体901表面上形成微细的凹状，而且将布线903保持在保持体901上。
另外，为了提高和布线材料902、转印布线的树脂材料的脱模性，最好在保持体901表面上实施诸如硅树脂等的脱模处理。如果使用氟系树脂作为保持体901，则与树脂的脱模性良好，而且由于具有耐热性良好的特点，转印时的加热不会使树脂分解。另外，由于与安装体的树脂不相溶，对保持体表面没有必要实施脱模处理，可以用更少的结构材料来提供保持体。
图10所示是在保持体上形成布线的其它制造方法。下面就由保持体和布线构成布线转印基材的制造方法，用附图加以详细说明。
图10A所示的是将布线材料1002保持在保持体1001上的复合材料。布线材料可以使用铜，通过电镀使之形成在由金属箔构成的保持体1001上。金属箔可以使用铝等，但由于金属箔的材料不同，有时通过电镀难以直接析出铜，例如，在铝上通过电镀使铜析出(淀积)时，一般形成薄的镀锌层作为中间层。另外，作为金属箔，使用表面平坦的箔，在进行均匀电镀方面更好。这样形成的复合材料是，布线材料1002和保持体1001牢固地进行金属接合而成为紧密接合的材料。
接下来，如果通过蚀刻布线材料1002而形成图形，则将得到图10B所示的状态。作为保持体1001的材料，进行该蚀刻时，必须选择不被蚀刻液侵蚀的材料或者蚀刻速率比布线材料慢的材料。如果选择硫酸系作为蚀刻液，在保持体上使用铝箔，则保持体不被侵蚀。另外，该铝箔在保持体去除工序中用盐酸或NaOH溶液可以容易地去除。
通过使用以上这样的本实施例的制造方法，可以在安装体表面自由地形成布线，可以在安装体的表面和背面配置从电子部件引出的输入输出端子。即，由于只通过树脂部在电子部件上形成布线，因此可以使电子部件的安装体薄型化的同时，还可以在安装体上安装电子部件，其结果能够以高密度且薄型方式叠层安装电子部件。
在此，如图7E所示的结构为，布线702从安装体表面埋设到树脂706中。如果象这样将布线埋设到树脂部中，则可以提高外部连接端子部分的紧密接合强度，其结果可以提高安装的可靠性。另外，由于埋设了布线，因此即使是布线宽度在25μm左右的微细布线部分，在搬送过程中也不会引起因外力而造成布线弯折、断线这样的异常。
另外，图7C所示是使在未安装半导体元件的区域中涂敷的树脂与在半导体元件704和布线702之间封入的树脂为相同的材料的例子，但是也可以使这些树脂为不同的材料。
图8所示是将不同物质特性的材料组合作为安装体内部的树脂的例子。另外，对图7中已描述的工序省略说明。图8B中，在形成在保持体上的连接端子上，裸芯片安装半导体元件801。接下来，如图8C所示，只在半导体元件的安装区域封入树脂802。接下来，在半导体元件的安装区域外，涂敷其它树脂803。在这种状态下，与图7所示的例子相同，如果实施弯折加工，使树脂热固化，则可得到图8F所示的状态。在图8F中，在半导体元件的上下面，树脂材料不同。
在安装体表面形成的外部连接端子上，因连接部件的刚性、热膨胀系数等物质特性的不同而产生不同的负载。因此，如图8F所示，组合不同的材料作为安装体内部的树脂，在与热膨胀系数和半导体元件相差大的材料连接的部分上，如果树脂使用弹性度低的材料来起到弹性体的功能，则可以提高外部连接端子部的安装可靠性。
(第2实施例)
接下来，就本发明的其它实施例用附图加以说明。
图11所示是本实施例电子部件的安装体的剖面结构。作为电子部件，半导体元件1301埋设在安装体内部，并形成树脂部1304以使半导体元件上的连接端子1303露出。通过金属引线1305对该连接端子和安装体表面的布线1302进行电连接。该布线1302从安装体表面引出，经过安装体端面到背面侧，并与外部连接端子连接。另外，用封装树脂1306覆盖形成了金属引线的部分，以保护线。
以这样的结构来构成半导体封装，并且只通过树脂部将电信号从半导体元件的活性面引出到背面，因此即使采用使用通用的引线接合方式的裸芯片安装，也可以提供薄型的半导体封装。
图11所示的是在引线接合后的安装体面上不设外部连接端子的例子，但也可以在引线接合区域的外侧形成外部连接端子，从而容易地对安装体进行叠层。
接下来，就本实施例的电子部件的安装体的制造方法加以说明。在此，用安装作为电子部件的半导体元件的例子加以说明。而且，对与实施例1重复的部分省略说明。
图12A～D所示是表示本实施例的电子部件的安装体的主要制造工序的剖面图。如图12A所示，在保持体1401上用所希望的图形形成布线1402，接着，用树脂1404将半导体元件1403固定在保持体上，则成为图12B所示的状态。如图12B所示，以使半导体元件1403上的连接端子1405露出的方式形成该树脂1404，并且在半导体元件的安装区域外也涂敷树脂。然后，弯折未安装半导体元件1403的区域的保持体，通过加热使树脂1404固化，则成为图12C所示的状态。此时，必须降低树脂的流动性，以使树脂不流到图12B中形成的半导体元件的露出部分上。接着，除去保持体1401，通过引线接合对半导体元件上的连接端子和安装体上的布线进行电连接。然后，为了保护金属引线，用封装树脂1406封装金属引线部，则可得到图12D所示的状态。
这样，通过在半导体元件的表面转印形成布线，即使采用使用引线接合的裸芯片安装，也可以实现薄型的半导体封装。
(第3实施例)
接下来，就本发明的其它实施例用附图加以说明。图15A所示的是表示本实施例的电子部件的安装体的剖面图。作为电子部件，半导体元件1501通过焊锡凸起1504安装在通过布线形成的连接垫1506上。
在此，半导体的安装方法并不限于此，与实施例1中所述的例子一样，可以用ACF、引线接合等安装方法。若采用引线接合法，则能够用更简便的安装方法来安装半导体元件，提供廉价的安装体。另外，在此，虽然通过使用裸芯片做半导体元件的例子进行了说明，但是，该电子部件也可以是半导体封装、无源元件等片式元件。这样，不只是用半导体元件，通过安装无源元件，也可以用安装体形成包含外围电路的功能模块。
作为布线而形成的连接垫1506与外部连接端子1503进行电连接。有关该布线，通过树脂部1505与半导体元件1501接合。在此，图15B是从外部连接端子侧见到的本实施例的安装体。如图15B所示，安装了半导体元件1501的连接垫1506被引出到外部连接端子1503。这样，通过分别配置外部连接端子1503和连接垫1506，在将电子部件的安装体安装到母板等上时，可以避免安装应力直接加到半导体元件安装部上，从而提高电子部件的安装体的安装可靠性。
另外，图15C是外部连接端子1503的X部的放大图。外部连接端子1503埋设在树脂部1505中。通过这样的埋设结构，可以使布线1503与树脂部1505牢固地接合。如果对该被埋设的外部连接端子1503的端面部实施粗糙化、金属处理、有机处理等紧密接合处理，则可进一步提高紧密接合性。
另外，如图15C所示，外部连接端子1503的外侧表面的表面粗糙度比接合面大。这样，构成外部连接端子1503、连接垫1506的布线，在半导体元件安装侧，为实现与半导体元件的微细电连接，最好不加大表面粗糙的程度。在安装具有微细端子的半导体元件时，重要的是在连接外部连接端子的面内的高度均匀性。根据安装方法，所得到的高度均匀性水平有差别，但不管哪种方法，连接端子越微细越易得到平坦性。
另一方面，有关外部连接端子1503，在将安装体安装到母板上时，与连接垫1506相比，更易产生安装应力。也就是说，必须充分确保与对母板和安装体进行连接的电连接部(例如焊锡、导电胶)的外部连接端子1503的紧密接合性。在此，如图15C所示，通过使外部连接端子1503的表面粗糙，可以通过锚定效果而进一步提高与上述电连接部的紧密接合性。
另外，对于本发明的电子部件的安装体，如图16所示，优选在表面形成阻焊层1507。该阻焊层1507具有如下效果：在将电子部件的安装体安装到母板上时，可以抑制电连接部(例如焊锡、导电胶)在安装时变大而与安装体表面的布线短路。另外，如图15C所示，本实施例的安装体与树脂部1505、外部连接端子1503都被表面粗糙化。即，通过该粗糙化，可以提高与在表面形成的阻焊层1507的紧密接合性。如图16所示，通过用阻焊层1507覆盖外部连接端子1503的周边，可以将外部连接端子更牢固地保持在树脂部上。因此，由于如图15C所示，外部连接端子1503表面变得粗糙，因此在覆盖了周边的部分上，可以进一步提高与阻焊层的紧密接合性，并可以确保外部连接端子对安装体的保持力。也就是说，这样可以提高安装体对安装应力的可靠性。
接下来，就本发明的安装体的制造方法，用图17A～E加以说明。另外，对于与实施例1中已说明过的内容重复的部分，省略其说明。图17A是诸如在保持体1508上作为布线而形成外部连接端子1503的状态，与图9C所示的例子的结构相同。在此，图18是图17A中的Y部放大图。是外部连接端子1503通过表面粗糙化带来的锚定效果被保持在保持体1508上的状态。
接下来，如图17B所示，将半导体元件1501焊接安装在连接垫1506上。与已经说明的例子相同，此处的安装方法不限于本发明。接下来，在半导体元件1501和保持体1508之间形成树脂部1505。有关该树脂，用ACF等安装时，在安装前形成。有关树脂部1505，优选通过使其包含硅土、铝等无机添加剂来控制热膨胀系数等物质特性，来提高安装可靠性。
另外，作为该树脂部的主材，优选用聚酰亚胺、环氧树脂等热固化性树脂来确保树脂的紧密接合性。对于该树脂部的固化，因安装方法不同而采用不同的加热条件。在此，由于使用具有UV透过性的树脂薄膜作为保持体1508，使用紫外线固化树脂作为树脂部，因此也可以实施从保持体背面进行UV照射的紫外线固化。
接下来，如图17D所示，在固化后的树脂部1505上通过划片等方式形成沟槽。在该状态下，不完全切断保持体1508的情况在提高后续的单片形成工序的作业性方面更好。如引线图17E所示，去除保持体1508后，可以形成本实施例的安装体。在此，对于保持体1508的去除方法，与已经说明的例子相同，根据保持体材料可以采用不同的方法。

Claims (24)

1.一种电子部件的安装体，具有：至少一个电子部件；布线，具有电连接上述电子部件的端子部；及树脂部，覆盖上述电子部件的至少一部分，接合上述布线；其特征是，
上述安装体表面布线的一部分，经由上述安装体的端面，形成在安装体的表面和背面。
2.如权利要求1所记载的电子部件的安装体，其特征是，在安装体的表面和背面，还有外部连接端子。
3.如权利要求1所记载的电子部件的安装体，其特征是，上述电子部件是半导体元件，其相对上述布线以倒装方式裸芯片安装。
4.如权利要求1所记载的电子部件的安装体，其特征是，上述电子部件是半导体元件，对从上述树脂部露出的半导体元件的端子部和上述布线的端子部进行引线接合而使它们电连接。
5.如权利要求1所记载的电子部件的安装体，其特征是，上述电子部件是半导体元件，在上述安装体内部叠层配置多个半导体元件。
6.如权利要求1所记载的电子部件的安装体，其特征是，上述电子部件包括从电阻器、电容器及电感器中选出的至少一个无源元件。
7.如权利要求1所记载的电子部件的安装体，其特征是，上述布线埋设在上述树脂部中。
8.如权利要求1所记载的电子部件的安装体，其特征是，设在上述安装体上的树脂部，在安装体内部沿着安装体厚度方向叠层不同的材料。
9.如权利要求1所记载的电子部件的安装体，其特征是，上述安装体形成有多层。
10.如权利要求1所记载的电子部件的安装体，其特征是，上述金属布线的外侧表面的粗糙度比接合面大，上述外侧表面的凹凸由金属粒子形成。
11.如权利要求1所记载的电子部件的安装体，其特征是，上述金属布线的外侧表面的10点平均表面粗糙度(Rz)在0.1μm～4μm范围内。
12.如权利要求1所记载的电子部件的安装体，其特征是，上述金属布线通过转印形成。
13.如权利要求1所记载的电子部件的安装体，其特征是，上述安装体的树脂面，在上述金属布线的周边形成上述金属布线的外侧表面的凹凸的转印图案。
14.一种电子部件的安装体的制造方法，其特征是，包含以下工序：
在保持体上形成布线，
在上述布线的端子部上安装电子部件，
以覆盖上述电子部件中的至少一部分的方式来弯折形成了上述布线的保持体，而且，在上述保持体和上述电子部之间的空间形成树脂部，接合布线进行组装，
去除上述保持体。
15.如权利要求14所记载的电子部件的安装体的制造方法，其特征是，用树脂形成上述保持体，通过在布线和保持体的界面上设置的多个凹凸将布线保持在保持体上，除去上述保持体时，机械剥离保持体。
16.如权利要求14所记载的电子部件的安装体的制造方法，其特征是，用金属形成上述保持体，在去除上述保持体时，熔解保持体金属。
17.一种电子部件的安装体，包括至少一个电子部件、及电连接上述电子部件的金属布线，上述电子部件和上述金属布线的至少一面与树脂接合形成一体，其特征是，
上述金属布线的外侧表面的粗糙度比接合面大，上述外侧表面的凹凸由金属粒子形成。
18.如权利要求17所记载的电子部件的安装体，其特征是，上述金属布线的外侧表面的10点平均表面粗糙度(Rz)在0.1μm～4μm范围内。
19.如权利要求17所记载的电子部件的安装体，其特征是，上述金属布线通过转印形成。
20.如权利要求17所记载的电子部件的安装体，其特征是，上述安装体的树脂面，在上述金属布线的周边形成上述金属布线外侧表面的凹凸的转印图案。
21.如权利要求17所记载的电子部件的安装体，其特征是，上述电子部件是半导体元件，其相对上述布线以倒装方式裸芯片安装。
22.如权利要求17所记载的电子部件的安装体，其特征是，上述电子部件是半导体元件，对从上述树脂部露出的半导体元件的端子部和上述布线的端子部进行引线接合而使它们电连接。
23.如权利要求17所记载的电子部件的安装体，其特征是，上述电子部件包括从电阻器、电容器及电感器中选出的至少一个无源元件。
24.如权利要求17所记载的电子部件的安装体，其特征是，上述布线埋设在上述树脂部中。
CNA2004100039506A 2003-02-12 2004-02-11 电子部件的安装体及其制造方法 Pending CN1521842A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP034274/2003 2003-02-12
JP2003034274 2003-02-12

Publications (1)

Publication Number Publication Date
CN1521842A true CN1521842A (zh) 2004-08-18

Family

ID=32677593

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100039506A Pending CN1521842A (zh) 2003-02-12 2004-02-11 电子部件的安装体及其制造方法

Country Status (3)

Country Link
US (1) US20040156177A1 (zh)
EP (1) EP1447845A3 (zh)
CN (1) CN1521842A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205268A (zh) * 2012-02-08 2014-12-10 苹果公司 三维无源多器件结构
CN109545773A (zh) * 2018-11-21 2019-03-29 北京卫星制造厂有限公司 一种大功率芯片柔性互连模块及加工方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG111069A1 (en) 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
SG107595A1 (en) * 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
EP1542272B1 (en) * 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
US7525194B2 (en) * 2005-07-27 2009-04-28 Palo Alto Research Center Incorporated System including self-assembled interconnections
US7662708B2 (en) * 2005-07-27 2010-02-16 Palo Alto Research Center Incorporated Self-assembled interconnection particles
TWI376774B (en) * 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
US9601412B2 (en) * 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
TW201212187A (en) * 2010-09-02 2012-03-16 Hon Hai Prec Ind Co Ltd Chip
CN102185081A (zh) * 2011-04-07 2011-09-14 深圳市华星光电技术有限公司 发光二极管封装构造
KR20130022052A (ko) * 2011-08-24 2013-03-06 엘지이노텍 주식회사 발광소자 패키지 및 조명 장치
US10128037B2 (en) * 2015-04-10 2018-11-13 Avago Technologies International Sales Pte. Limited Embedded substrate core spiral inductor
KR102400748B1 (ko) 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치
JP6573957B2 (ja) 2017-12-12 2019-09-11 Koa株式会社 抵抗器の製造方法
US11011290B2 (en) 2017-12-12 2021-05-18 Koa Corporation Method for manufacturing resistor, and resistor
CN108241240B (zh) * 2018-02-08 2021-05-14 上海天马微电子有限公司 一种显示面板以及显示装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4969257A (en) * 1987-09-04 1990-11-13 Shinko Electric Industries, Co., Ltd. Transfer sheet and process for making a circuit substrate
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
JPH04110116A (ja) * 1990-07-31 1992-04-10 Nitto Boseki Co Ltd 射出成形プリント配線板とその製造方法
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5737192A (en) * 1993-04-30 1998-04-07 The United States Of America As Represented By The Secretary Of The Air Force Density improvement in integration modules
US5760471A (en) * 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
JPH0922959A (ja) * 1995-07-06 1997-01-21 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5747874A (en) * 1994-09-20 1998-05-05 Fujitsu Limited Semiconductor device, base member for semiconductor device and semiconductor device unit
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
US5673478A (en) * 1995-04-28 1997-10-07 Texas Instruments Incorporated Method of forming an electronic device having I/O reroute
JPH08335663A (ja) * 1995-06-08 1996-12-17 Sony Corp 半導体装置及び半導体装置の製造方法
JP3688755B2 (ja) * 1995-06-12 2005-08-31 株式会社日立製作所 電子部品および電子部品モジュール
JPH09139440A (ja) * 1995-11-14 1997-05-27 Japan Aviation Electron Ind Ltd チップスケールパッケージ
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH10303251A (ja) * 1997-04-25 1998-11-13 Fujitsu Ten Ltd 半導体装置
JP3011233B2 (ja) * 1997-05-02 2000-02-21 日本電気株式会社 半導体パッケージ及びその半導体実装構造
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP3668066B2 (ja) * 1999-09-01 2005-07-06 富士通株式会社 半導体パッケージ用プリント配線板およびその製造方法
US6469903B1 (en) * 1999-10-01 2002-10-22 Seiko Epson Corporation Flexible printed circuit and semiconductor device
US6441476B1 (en) * 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers
JP3670179B2 (ja) * 1999-11-11 2005-07-13 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔を用いた銅張積層板
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6346335B1 (en) * 2000-03-10 2002-02-12 Olin Corporation Copper foil composite including a release layer
JP3527694B2 (ja) * 2000-08-11 2004-05-17 新光電気工業株式会社 配線基板の製造方法
JP2002237568A (ja) * 2000-12-28 2002-08-23 Texas Instr Inc <Ti> 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ
US6910268B2 (en) * 2001-03-27 2005-06-28 Formfactor, Inc. Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
US6855572B2 (en) * 2002-08-28 2005-02-15 Micron Technology, Inc. Castellation wafer level packaging of integrated circuit chips
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205268A (zh) * 2012-02-08 2014-12-10 苹果公司 三维无源多器件结构
CN109545773A (zh) * 2018-11-21 2019-03-29 北京卫星制造厂有限公司 一种大功率芯片柔性互连模块及加工方法

Also Published As

Publication number Publication date
EP1447845A3 (en) 2005-10-12
EP1447845A2 (en) 2004-08-18
US20040156177A1 (en) 2004-08-12

Similar Documents

Publication Publication Date Title
CN1521842A (zh) 电子部件的安装体及其制造方法
CN1148795C (zh) 半导体器件的制造方法
CN1048824C (zh) 芯片载体及其制造方法以及芯片载体的应用
JP5195422B2 (ja) 配線基板、実装基板及び電子装置
US8304897B2 (en) Thermal interface material design for enhanced thermal performance and improved package structural integrity
CN101663926B (zh) 部件内置模块及其制造方法
CN1291490C (zh) 半导体器件及用于小型电子设备的照相机组件
US8309864B2 (en) Device mounting board and manufacturing method therefor, and semiconductor module
CN1956190A (zh) 层叠型半导体模块
CN101080958A (zh) 部件内置模块及其制造方法
CN1521847A (zh) 电子部件封装构件及其制造方法
CN1665023A (zh) 树脂密封半导体器件和引线框架、及其制造方法
CN1921079A (zh) 配线基板的制造方法
US11646331B2 (en) Package substrate
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN1254856C (zh) 电路装置的制造方法
CN1518340A (zh) 照相机组件及其制造方法
CN1497713A (zh) 半导体器件及其制造方法
CN1254860C (zh) 电路装置的制造方法
JP2005101580A (ja) 回路部品内蔵モジュール及びその製造方法
CN1678175A (zh) 电路部件模块及其制造方法
JP2004266271A (ja) 電子部品の実装体及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication