[go: up one dir, main page]

CN1233110A - 输出缓冲器控制电路 - Google Patents

输出缓冲器控制电路 Download PDF

Info

Publication number
CN1233110A
CN1233110A CN99102996A CN99102996A CN1233110A CN 1233110 A CN1233110 A CN 1233110A CN 99102996 A CN99102996 A CN 99102996A CN 99102996 A CN99102996 A CN 99102996A CN 1233110 A CN1233110 A CN 1233110A
Authority
CN
China
Prior art keywords
voltage
output
effect transistor
source
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99102996A
Other languages
English (en)
Inventor
北尾一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1233110A publication Critical patent/CN1233110A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种输出缓冲器控制电路,包括:多个电压源端,其上分别输入有电压值相互不同的直流电压;绝缘栅场效应晶体管,用于为输出端提供电流;电压选择装置,用于从所述多个电压源端上的输入直流电压中选出一个电压;装置,响应待输出至外层部分的源输出信号而将所述电压选择装置的输出电压以与所述源输出信号周期相同的形式输入至所述绝缘栅场效应晶体管的栅极。

Description

输出缓冲器控制电路
本发明涉及一种半导体集成电路的输出缓冲器控制电路。具体来说，本发明涉及一种输出缓冲器中所使用的栅极电压控制技术，该输出缓冲器能够通过改变输出用晶体管的栅极电压值来改变输出电流值。
在半导体集成电路中，集成电路的输出电流是其重要特性之一。半导体集成电路的输出电流是输出缓冲器能够通过的最大允许电流。例如，集成电路的一个标准就是低电平输出电流IOL。在此低电平输出电流IOL中，有必要对一个输出缓冲器为驱动发光二极管(LED)阵列而需要输出的最大电流进行规定以便和其它输出缓冲器进行比较。例如，在电源电压为VDD=1.8至5.5V且低电平输出电压为VOL=0.4V的条件下，低电平输出电流为IOL=20mA。
当采用MOS晶体管进行输出时，该MOS晶体管的输出电流为I=1/2×μ×Cox×W/L×(VGS-Vth)2,(其中，μ为载流子的迁移率，COX为栅极绝缘层的静电电容，W为沟道宽度，L为沟道长度，VGS为栅-源电压，Vth为门限电压)。在上述输出电流公式中，迁移率μ可根据载流子的密度进行粗略估计。迁移率μ有随载流子密度的减低而增大的趋向，但是，由于它具有饱和的倾向，所以它的增大不能超过一预定值。与此同时，还有一种方法可以使栅极绝缘层变薄以增大栅极电容COX并使沟道长度L变短，从而使输出电流增大。但是，这种方法可能会因以下原因而造成可靠性的降低，即，它不仅增加了制造难度，还可能破坏绝缘层或热载流子的产生，而且还会使门限电压Vth发生变化。另外，晶体管的栅-源电压VGS或门限电压Vth会受到电路条件的制约，因而其自由度很小。
在现有条件下，人们曾经广泛采用这样一种方法，即，通过增加MOS晶体管的沟道宽度W来增大输出电流。具体地说，低电源电压的集成电路，其栅-源电压VGS很小，因而通过增大输出晶体管的沟道宽度W就可以使低电平输出电流ILO得到保证。但是，这种方法带来的弊端在于，它使芯片的尺寸增大，进而使其成本上升。一般来说，输出缓冲器都被安排在芯片焊点电极的旁边(焊点将电极与外层部分相连)，因此，近几年来，制造过程被细分为根据焊点电极的四周情况来确定芯片尺寸。即，当输出MOS晶体管的沟道宽度W增加时，它将直接导致芯片尺寸的增加。
在日本未决专利申请NO.HEI 3-247013中揭示了一种实现大电流输出的技术。该技术通过另一种使输出电流增加的方法使得输出晶体管的栅-源电压VGS超过了电源电压VDD，因此，该技术与传统输出缓冲器相比增大了栅-源电压VGS。图1的电路图是对上述专利中说明的原始输出缓冲器的一种改进。参考图1，该输出缓冲器利用升压电路20将电源电压VDD放大至高于电源电压的电压VCC，而且电压VCC被提供作为具有CMOS结构的反相器26和反相器27的电源电压。因此，用于驱动n-MOS晶体管QNO的反相器26和27通过在栅极上提供大于电源电压VDD的栅极输入来驱动晶体管QNO，所以，即使采用与传统输出晶体管相同的沟道宽度，也能增大流过输出晶体管的输出电流。
根据日本未决专利申请NO.HEI 3-247013所述的输出缓冲器能够在不增加MOS晶体管沟道宽度W的情况下使输出电流变为大电流，也就是说，它不会增加芯片的尺寸。但是，这种输出缓冲器不仅会在输出电流过大时加剧不必要的电流损耗，而且还会带来一些副作用，即，它会因流入或流出的大输出电流所伴随的电源电压或地电位的波动而激起电磁干扰。也就是说，参考图1，在上述输出缓冲器中，输出用n-MOS晶体管QNO的栅极输入(反相器27的输出信号电压)的幅值等于升压电路20的升压输出电压VCC的幅值。但是，由于升压电路20的升压输出电压VCC是根据电源电压VDD而确定的，因而晶体管QNO的栅极输入也最终取决于电源电压VDD。
此处，假设该输出缓冲器即使在电源电压VDD为最小值的情况下也可以保证输出电流。在这种情况下，当电源电压VDD向最大值方向波动时，或者当带有此输出缓冲器的半导体集成电路被用于具有高电源电压的应用器件时，电磁干扰会因输出电流太大而增加。另外，它还会产生不必要的电流损耗。虽然此输出缓冲器在电源电压VDD最大时可以保证足够的输出电流，但是当电源电压VDD变为最小值时，它就不能保证提供足够的输出电流。
另外，上述专利公开中的输出缓冲器不能用于通用集成电路。这是因为，由于输出用晶体管QNO的栅极电压在集成电路的设计阶段就被固定为升压电路20的输出电压值VCC，所以它不能适用于各类应用器件所需的多种输出电流。
由上所述，本发明的一个目的就是提供一种能够解决上述问题的输出缓冲器控制电路，这种输出缓冲器控制电路能够根据用于各用户的程序或屏蔽选项(Mask option)而使输出用MOS晶体管的栅极电压可变，从而在无电磁干扰(因过大的输出电流和不必要的电流损耗而造成)的情况下为集成电路应用器件提供最佳输出电流。
本发明的另一个目的是提供一种输出缓冲器控制电路，在此电路中，输出用MOS晶体管的栅极电压是可变化的，因而它就能够变化出各种输出电流以满足各类应用器件的需要，使得该输出缓冲器控制电路很容易用于通用集成电路。
根据本发明的第一方案，为了达到上述目的，提供了一种输出缓冲器控制电路，该电路包括：多个电压源端，其上分别输入电压值相互不同的直流电压；绝缘栅场效应晶体管，用于为输出端提供电流；电压选择装置，用于从多个电压源端上输入的直流电压中选出一个电压；以及装置，响应待输出至外层部分的源输出信号，而将电压选择装置选择的输出电压以与上述源输出信号周期相同的形式输入至绝缘栅场效应晶体管的栅极。
根据本发明的第二方案，在第一方案中，本发明提供的输出缓冲器控制电路，它的特征在于其电压选择装置的输出电压是在制造过程中就已被固定选出的。
根据本发明的第三方案，在第一方案中，本发明提供的输出缓冲器控制电路，它的特征在于其电压选择装置的输出电压能够根据外层部分的程序化控制信号而有选择性地改变为多个直流电压中的任何一个电压。
根据本发明的第四方案，本发明提供了一种输出缓冲器控制电路，该电路包括：多个电压源端，其上分别输入电压值相互不同的直流电压；输出用绝缘栅场效应晶体管，用于为输出端提供电流；电平转换装置，该装置上输入有上述多个电压源端上的多个直流电压之一以及一个从外层部分输入的待通过绝缘栅场效应晶体管输出的源输出信号，该装置可响应源输出信号而以与源输出信号周期相同的形式为绝缘栅场效应晶体管的栅极提供输入的电压，同时它还可在没有源输出信号时终止输入电压；以及一条处于多个电压源端的任意一端与电平转换装置的电压输入点之间的电线。
根据本发明的第五方案所述，本发明提供了一种输出缓冲器控制电路，该电路包括：多个电压源端，其上分别输入有电压值相互不同的直流电压；电压选择装置，该装置可响应外层部分输入的程序化控制信号而从输入到多个电压源端的多个直流电压中选出一个电压；输出用绝缘栅场效应晶体管，用于为输出端提供电流；介于电压选择装置与绝缘栅场效应晶体管之间的电平转换装置，该装置可响应待通过输出用绝缘栅场效应晶体管输出的源输出信号而以与源输出信号周期相同的形式为绝缘栅场效应晶体管的栅极提供电压选择装置所选择输出的电压，同时它还可在没有源输出信号时终止输入电压。
根据本发明的第六方案，本发明提供了一个由第五方案所述的输出缓冲器控制电路构成的第一输出缓冲器控制电路以及一含有第五方案所述的电平转换装置和输出用绝缘栅场效应晶体管的第二输出缓冲器控制电路，其第一输出缓冲器控制电路的电平转换装置的电压输入点与第二输出缓冲器控制电路的电平转换装置的电压输入点连接在一起，因而使得第一输出缓冲器控制电路和第二输出缓冲器控制电路可以共同使用第一输出缓冲器控制电路的电压选择装置。
根据本发明的第七方案，本发明提供了多个如第五方案所述的输出缓冲器控制电路，其中的各个输出缓冲器控制电路的相应电压源端分别连接在一起。
根据本发明的第八方案，本发明提供了一种输出缓冲器控制电路，该电路包括：N个电压源端(N为大于2的自然数)，其上分别输入有电压值相互不同的直流电压；输出用n沟道MOS场效应晶体管，其连接于输出端与地电位之间以提供一条电流通路；具有N组转换电路的电压选择装置，其转换电路包括p沟道MOS场效应晶体管和可利用p沟道MOS场效应晶体管的栅电极来执行开关操作的模拟开关以及受外层部分的二进制控制信号控制的高电压源，该电压选择装置将一个具有最大电位的电压源端上的电压加载到各转换电路的高电压源上，它还能够将输入至上述N个电压源端上的N个直流电压分配给各转换电路的p沟道MOS场效应晶体管的源极上，该装置还能够将外层部分发出的N个二进制控制信号以二进制控制信号的形式分配给各转换电路，并且能使各转换电路的p沟道MOS场效应晶体管的漏极连接在一起；以及介于电压源与输出用n沟道MOS场效应晶体管的栅极之间的电平转换装置，该装置含有多个开关，它们可以根据待通过输出用n沟道MOS场效应晶体管输出至外层部分的一个源输出信号来执行开关操作，而且电压源与电压选择装置的N个p沟道MOS场效应晶体管的公共漏极相连。
根据本发明的第九方案，本发明提供了一种输出缓冲器控制电路，该电路包括：N个电压源端(N为大于2的自然数)，其上分别输入有电压值相互不同的直流电压；输出用n沟道MOS场效应晶体管，其连接于输出端与地电位之间以提供一条电流通路；具有N组转换电路的电压选择装置，其转换电路可利用来自外层部分的二进制控制信号以及它的一个反转信号来改变介于高电平电压源与地电位之间的两条并行电流通路，从而响应该二进制控制信号而产生一个二进制控制信号，而且还能利用产生的二进制控制信号来控制p沟道MOS场效应晶体管的开关状态，该电压选择装置可将一个具有最大电位的电压源端上的电压加载到各转换电路的高电压源上，它还能够将输入至上述N个电压源端上的N个直流电压分配给各转换电路的p沟道MOS场效应晶体管的源极上，该装置还能够将外层部分发出的N个二进制控制信号以二进制控制信号的形式分配给各转换电路，并且能使各转换电路的p沟道MOS场效应晶体管的漏极连接在一起；以及电平转换装置，在此装置中，上述电压源与上述电压选择装置的N个p沟道MOS场效应晶体管的公共漏极相连接，该装置用于产生周期与源输出信号相同、幅值与电压源的高电平电压相同的二进制控制信号。该装置还可在输入待通过输出用n沟道MOS场效应晶体管输出的源输出信号时，利用源输出信号及其产生的反转信号来改变介于电压源与地电位之间的并行电流通路，以为输出用n沟道MOS场效应晶体管提供一个栅极输入。
根据本发明的第十方案，在第一至第九方案中的任何一方案中，本发明所提供的输出缓冲器控制电路的特征在于，在其上输入有电压值相互不同的直流电压的多个电压源端包括输入电源电压的电压源端，输入高于电源电压的直流电压的电压源端以及输入低于电源电压的直流电压的电压源端。
通过以下的详细文字说明并参考附图，本发明的上述及其它目的以及新颖特征都将变得更为清楚。但是，应该特别注意的是，附图的目的是起说明性作用，其意图并不是作为对本发明的限制。
图1的电路图显示了现有技术中的输出缓冲器控制电路的实例；
图2的框图显示了本发明所述输出缓冲器控制电路的结构；
图3的电路图显示了根据本发明第一实施例的栅极电压选择电路；
图4的电路图显示了根据本发明第一实施例的电平转换电路；
图5的电路图显示了根据本发明第一实施例的输出缓冲器；
图6的电路图显示了根据本发明第二实施例的栅极电压选择电路；
图7的框图显示了根据本发明第三实施例的输出缓冲器控制电路的结构；
图8的框图显示了根据本发明第四实施例的输出缓冲器控制电路的结构；
以下将参考附图对本发明的优选实施例进行详细说明。图2的框图显示了本发明所述输出缓冲器控制电路的结构。参考图2，这个根据本发明的输出缓冲器控制电路1包括：栅极电压选择电路2，电平转换电路3以及输出缓冲器4。图3、图4和图5分别显示了栅极电压选择电路2、电平转换电路3以及输出缓冲器4的一个实例。
参考图2，栅极电压选择电路2可根据选择信号S1、S2和S3的组合而从外层部分输入的三个DC电压(VDD+α)、VDD、(VDD-β)中选出一个电压。电平转换电路3可响应待输出至外层部分的信号Vout而将栅极电压选择电路2的DC输出电压V1改变为开或关的状态，从而将其作为构成输出缓冲器4的n-MOS晶体管的栅极输入电压V2。也就是说，在该电路中进行了将输出用n-MOS晶体管QNO(图5)的栅极输入的幅值从源输出信号Vout的幅值VDD转换为栅极电压选择电路2的输出电压V1的电平转换操作。输出缓冲器4含有n-MOS晶体管QNO，其源极接地、漏极开路，因此，它可以响应电平转换电路3输出的栅极输入V2而通过输出端5向外层部分的负载提供输出电流。
在图3所示的第一实施例中的栅极电压选择电路2中，输出用晶体管QNO的高电平栅极输入V2可被外层部分程序化地改变。参考图3，建立了三个选择信号S1、S2和S3，使得其中仅有任意一个信号是高电平(H)，而其它两个信号则保持低电平(L)。现在，假设选择信号S1为“H”，而选择信号S2和S3都为“L”。在这种情况下，图3中的最上层显示了一个其上加载有电压(VDD+α)的电平转换器7A，其中的n-MOS晶体管QN1变为导通状态，而n-MOS晶体管QN2则变为截止状态。因此，晶体管QN1的漏极电平变为“L”并且此“L”电平被加载至p-MOS晶体管Qp-MOS2的栅极上，从而使p-MOS晶体管Qp-MOS2变为导通状态，而n-MOS晶体管QN2的漏极电平则变为(VDD+α)。另外，由于上述n-MOS晶体管QN2的漏极电平(VDD+α)在n-MOS晶体管Qp-MOSl的栅极上形成了反馈，所以p-MOS晶体管Qp-MOS1将完全变为截止状态，并且n-MOS晶体管QN1的漏极电平变为地电位。最终，p-MOS晶体管QP7的输出将在栅极电压为地电位时变为导通状态。
另一方面，在其上加有电压VDD的中间层的电平转换器7B中，由于控制信号S2为“L”，所以使得反相器6B的输出变为“H”。因此，由于n-MOS晶体管QN3变为截止状态，而n-MOS晶体管QN4变为导通状态，所以栅极上加有电压(VDD+α)的p-MOS晶体管Qp-MOS8和Qp-MOS9将变为完全截止状态。
另外，在最下层的电平转换器7C中，由于其上加有电压(VDD-β)，所以一对输出用p-MOS晶体管Qp-MOS10和Qp-MOS11将完全变为截止状态，这与中间层的电平转换器7B的状态相同。
作为结果，栅极电压选择电路2将向输出点N1输出电压(VDD+α)。即，输出电压V1等于(VDD+α)。另外，在此栅极电压选择电路2中，从用于选择输出电压V1的输出级p-MOS晶体管来看，当其输出最高电压(VDD+α)时，只有晶体管QP1在工作，而当其输出低于电压(VDD+α)的电压VDD或(VDD-β)时，则有一对p-MOS晶体管QP8,QP9或QP10和QP11进行工作，这是因为它们可防止从输出点N1产生的反向电流。即，假设在中间层电路选择电压VDD的实例中，输出点N1的电位为(VDD+α)。该电位高于中间层的电路中的p-MOS晶体管QP9的阱电位(=VDD)。因此，如果没有p-MOS晶体管QP9，则输出点N1的电位(VDD+α)将流向p-MOS晶体管的阱，从而使电流从输出点N1流出。通过使用晶体管QP9就可防止这种情况。
接下来，在选择信号S1,S2和S3分别为S1=“L”,S2=“H”,S3=“L”的情况下，反相器6A的输出变为“H”。因而n-MOS晶体管QN2变为导通状态，而n-MOS晶体管QN1变为截止状态，然后p-MOS晶体管QP1的栅极电压电平变为地电位。因此，p-MOS晶体管QP1变为导通状态，然后栅极电压为(VDD+α)的用作输出的p-MOS晶体管QP7进入完全截止状态。另外，因为选择信号S2为“H”，所以一对p-MOS晶体管QP8,QP9都变为导通状态。还有，由于选择信号S3为“L”，因而反相器7C的输出为“H”，所以，一对p-MOS晶体管QP10,QP11在其栅极上加有电压(VDD+α)时将进入完全截止状态。因此，输出点N1的电压将变为V1=VDD。
接下来，在选择信号S1,S2和S3分别为S1=“L”,S2=“L”,S3=“H”的情况下，反相器6A的输出变为“H”。因而n-MOS晶体管QN2变为导通状态，而n-MOS晶体管QN1变为截止状态，然后p-MOS晶体管QP1的栅极电压电平变为地电位。因此，p-MOS晶体管QP1变为导通状态，然后栅极电压为(VDD+α)的输出用p-MOS晶体管QP7进入完全截止状态。另外，因为选择信号S2为“L”，因而反相器7B的输出为“H”。因此，一对p-MOS晶体管QP8,QP9在其栅极上加有电压(VDD+α)时将共同进入完全截止状态。另外，因为选择信号S2为“H”，所以一对p-MOS晶体管QP10,QP11都变为导通状态。其结果是，输出点N1的电压将变为V1=(VDD-β)。
如上所述，本实施例中的栅极电压选择电路能够根据外层部分发出的选择信号S1,S2和S3的组合来选择输出电压。由于通过程序可以控制三个选择信号中哪个信号为高电平，因此就可以根据条件来控制栅极电压。例如，选择信号S2为高电平，而且n-MOS晶体管QNO的栅极输入电平为VDD，当单独提供的电源检测装置(未示出)检测出电源电压VDD下降时，输出电流将不会受电源电压降低的影响而保持不变，因为如果程序将选择信号S1变为高电平，可使得晶体管QNO的栅极输入电压被提升为(VDD+α)。
图4的电路图显示了电平转换电路3的实例。参考图4，当源输出信号Vout为“L”时，n-MOS晶体管QN7变为截止状态，而n-MOS晶体管QN8变为导通状态。因此，晶体管QN8的漏极电平变为“L”，由于另一侧的p-MOS晶体管QP12的栅极上为“L”电平，所以p-MOS晶体管QP12变为导通状态。结果，n-MOS晶体管QN7的漏极电平变为V1。另外，由于上述n-MOS晶体管QN7的漏极电平V1被加载到p-MOS晶体管QP13的栅极并形成了反馈，所以p-MOS晶体管QP13变为完全截止状态，从而使n-MOS晶体管QN8的漏极电平变为地电位。最终，输出点N2的电位V2将变为电位V1(即，前级的栅极电压选择电路2的输出电平)。而当源输出信号Vout为“H”时，输出点N2的电位V2将相反地变为地电位。
根据上述操作，图4所示的电平转换电路3将在输出点N2输出频率与源输出信号Vout相同的信号V2。即，电平转换电路3将源输出信号Vout转换成幅值为V1的信号V2。
接下来，参考图6，其中显示了一个根据本发明第二实施例的栅极电压选择电路。此栅极电压选择电路能够通过屏蔽选项来改变电压选择。参考图6，在第二实施例中，通过屏蔽选项在三个输入点8A、8B和8C中的任一点与输出点80之间建立一条电线连接(本例中的输入点为8C)，而此电线连接在制造过程中间就已完成。因此，可在输入点8A的外部选择加载电压(VDD+α)，在输入点8B上加载电压VDD，在输入点8C上加载电压(VDD-β)，这样就可以将它们以输出电压V1的形式输入到下一级的电平转换电路中。
由于通过屏蔽选项就可以选择是否哪个电压将被选中以作为输出电压V1，所以就可以根据集成电路应用器件所需的输出电流来选择晶体管QN10的栅极输入幅值。第二实施例的自由度较小，与图3所示的第一实施例中的栅极电压选择电路相比，第二实施例的优点在于其电路尺寸较小。
接下来参考图7，其中的框图显示了一个根据本发明第三实施例的输出缓冲器控制电路。该实施例含有多个如第一实施例所述的输出缓冲器控制电路，因此它可适用于多个输出端。参考图7，其中有两个输出缓冲器控制电路1A和1B。输出缓冲器控制电路1A和1B都与第一实施例中的输出缓冲器控制电路相同。尽管两个控制电路1A和1B共同拥有三个电压(VDD+α)、VDD、(VDD-β)，但选择信号S1、S2和S3，源输出信号Vout1和Vout2，以及输出端5A和5B在各控制电路1A和1B中是独立存在的。
在第三实施例中，当有程序使得输出缓冲器控制电路1A的选择信号S1A为“H”且输出缓冲器控制电路1B的选择信号S3B为“H”，将能改变各输出端中的输出电流量，从而使输出端5A的输出电流较大而输出端5B的输出电流较小。
图8的框图显示了根据本发明第四实施例的输出缓冲器控制电路。参考图8，该实施例也有两个输出缓冲器控制电路1A和1C。但是，其各控制电路结构的不同之处在于，控制电路1A的结构与第一实施例中的结构相同，而控制电路1C则不包含栅极电压选择电路。两个控制电路共用一个栅极电压选择电路，这就使得控制电路1A的栅极电压选择电路2的输出也被输入至控制电路1C的电平转换电路。在本实施例的输出缓冲器控制电路中，无法使各输出端的输出电流量不同，因为输出端5A和5B具有相同的输出电流量。但是，其优点在于它减小了电路的尺寸。
另外，在上述所有实施例中，从外层部分加载的三类直流电压分别为高于电源电压的电压(VDD+α)、电源电压VDD或低于电源电压的电压(VDD-β)。但是，本发明并不受此限制。当输入直流电压的数目超过2个时，可获得与上述实施例相同的操作和结果。在这种情况下，为了使用可编程栅极电压选择电路，就应该以可由程序使用的选择信号的形式来使用与所需输入直流电压数目相同的二进制控制信号。应对程序进行设置，使得这些选择信号中应只有一个信号的状态与其它信号的状态相反。另外，也没有必要一定将电压分为电源电压和高于电源电压的电压或低于电源电压的电压。在本发明中也可以只使用高于电源电压的电压或低于电源电压的电压。
如上所述，本发明中的输出缓冲器控制电路含有电压选择装置和电平转换装置。电压选择装置用于对外层部分加载的高于电源电压的电压、电源电压以及低于电源电压的电压进行选择。电平转换装置可通过响应待输出至外层部分的信号而将选定电压与输出用MOS晶体管的栅极输入联系起来，从而将源输出信号的幅值从电源电压水平转换为由电压选择装置选定的电压水平。
因此，根据本发明所述，由于输出用MOS晶体管的栅极输入的幅值根据用户程序或屏蔽选项是可变的，所以本发明提供的输出缓冲器控制电路就能够为集成电路应用器件提供最佳的输出电流，而且它不会产生电磁干扰也不会出现不必要的电流损耗。
因为本发明所述的输出缓冲器控制电路的输出用MOS晶体管的栅极电压是可变的，而且此可变电压能够变换出应用器件所需的各种输出电流，所以在它被应用于通用集成电路时，它将大大提高该集成电路的多用途性。
尽管对本发明的说明采用了特定的形式，但这些说明仅起到说明性的目的。应该明白，任何对本发明所作的修改和变换都不会脱离以下权利要求的精神或范围。

Claims (10)

1．一种输出缓冲器控制电路，包括：
多个电压源端，其上分别输入有电压值相互不同的直流电压；
绝缘栅场效应晶体管，用于为输出端提供电流；
电压选择装置，用于从所述多个电压源端上输入的直流电压中选出一个电压；
装置，响应待输出至外层部分的源输出信号而将所述电压选择装置的输出电压以与所述源输出信号周期相同的形式输入至所述绝缘栅场效应晶体管的栅极。
2．如权利要求1所述的输出缓冲器控制电路，其特征在于所述电压选择装置的输出电压是在制造过程中就已被固定选出的。
3．如权利要求1所述的输出缓冲器控制电路，其特征在于所述电压选择装置的输出电压能够根据外层部分的程序化控制信号而有选择性地变化成为多个所述直流电压中的任何一个电压。
4．一种输出缓冲器控制电路，包括：
多个电压源端，其上分别输入有电压值相互不同的直流电压；
输出用绝缘栅场效应晶体管，用于为输出端提供电流；
电平转换装置，该装置上输入有所述多个电压源端上的多个直流电压之一以及一个从外层部分输入的待通过所述输出用绝缘栅场效应晶体管输出的源输出信号，该装置响应所述源输出信号而以与所述源输出信号周期相同的形式为绝缘栅场效应晶体管的栅极提供所述的一个输入电压，而在没有源输出信号时终止输入电压；以及
电线，处于所述多个电压源端的任意一端与所述电平转换装置的电压输入点之间。
5．一种输出缓冲器控制电路，包括：
多个电压源端，其上分别输入有电压值相互不同的直流电压；
电压选择装置，其响应外层部分输入的程序化控制信号而从输入到多个电压源端的多个直流电压中选出一个电压；
输出用绝缘栅场效应晶体管，用于为输出端提供电流；
介于所述电压选择装置与所述输出用绝缘栅场效应晶体管之间的电平转换装置，该装置响应待通过所述输出用绝缘栅场效应晶体管输出的源输出信号而以与源输出信号周期相同的方式为所述绝缘栅场效应晶体管的栅极提供所述电压选择装置所选择输出的电压，同时它还可在没有源输出信号时终止输入电压。
6．如权利要求5所述的输出缓冲器控制电路，其特征在于包括一个由权利要求5所述的输出缓冲器控制电路构成的第一输出缓冲器控制电路以及一含有权利要求5所述的电平转换装置和输出用绝缘栅场效应晶体管的第二输出缓冲器控制电路，且所述第一输出缓冲器控制电路的电平转换装置的电压输入点与所述第二输出缓冲器控制电路的电平转换装置的电压输入点连接在一起，因而使得所述第一输出缓冲器控制电路和所述第二输出缓冲器控制电路可以共同使用所述第一输出缓冲器控制电路的电压选择装置。
7．如权利要求5所述的输出缓冲器控制电路，其特征在于包括多个输出缓冲器控制电路，其中的各个输出缓冲器控制电路的相应电压源端分别连接在一起。
8．一种输出缓冲器控制电路，包括：
N个电压源端(N为大于2的自然数)，其上分别输入有电压值相互不同的直流电压；
输出用n沟道MOS场效应晶体管，其连接于输出端与地电位之间以提供一条电流通路；
具有N组转换电路的电压选择装置，其转换电路包括p沟道MOS场效应晶体管和可利用所述p沟道MOS场效应晶体管的栅电极来执行开关操作的模拟开关以及受外层部分的二进制控制信号控制的高电压源，该电压选择装置将一个具有最大电位的电压源端上的电压加载到各转换电路的所述高电压源上，它还能够将输入至所述N个电压源端上的N个直流电压分配给所述各转换电路的所述p沟道MOS场效应晶体管的源极上，该装置还能够将外层部分发出的N个二进制控制信号以所述二进制控制信号的形式分配给所述各转换电路，并且能使所述各转换电路的所述p沟道MOS场效应晶体管的漏极连接在一起；以及
介于电压源与所述输出用n沟道MOS场效应晶体管的栅极之间的电平转换装置，该装置含有多个开关，它们可以根据待通过所述输出用n沟道MOS场效应晶体管输出至外层部分的一个源输出信号来执行开关操作，而且所述电压源与所述电压选择装置的N个p沟道MOS场效应晶体管的公共漏极相连。
9．一种输出缓冲器控制电路，包括：
N个电压源端(N为大于2的自然数)，其上分别输入有电压值相互不同的直流电压；
输出用n沟道MOS场效应晶体管，其连接于输出端与地电位之间以提供一条电流通路；
具有N组转换电路的电压选择装置，其转换电路可利用来自外层部分的二进制控制信号以及它的一个反转信号来改变介于高电平电压源与地电位之间的两条并行电流通路，从而响应所述二进制控制信号而产生一个二进制控制信号，而且还能利用产生的二进制控制信号来控制p沟道MOS场效应晶体管的开关状态，该电压选择装置可将一个具有最大电位的电压源端上的电压加载到所述各转换电路的所述高电压源上，它还能够将输入至所述N个电压源端上的N个直流电压分配给所述各转换电路的所述p沟道MOS场效应晶体管的源极上，该装置还能够将外层部分发出的N个二进制控制信号以所述二进制控制信号的形式分配给所述各转换电路，并且能使所述各转换电路的所述p沟道MOS场效应晶体管的漏极连接在一起；以及
电平转换装置，在此装置中，所述电压源与所述电压选择装置的N个p沟道MOS场效应晶体管的公共漏极相连接，该装置用于产生周期与所述源输出信号相同、幅值与所述电压源的高电平电压相同的二进制控制信号，该装置还可在输入要通过输出用n沟道MOS场效应晶体管输出的源输出信号时，利用源输出信号及其产生的反转信号来改变介于电压源与地电位之间的并行电流通路，以为输出用n沟道MOS场效应晶体管提供一个栅极输入。
10．如权利要求1到9中任何一个所述的输出缓冲器控制电路，其特征在于，在其上输入有电压值相互不同的直流电压的多个电压源端包括输入电源电压的电压源端，输入高于电源电压的直流电压的电压源端以及输入低于电源电压的直流电压的电压源端。
CN99102996A 1998-03-13 1999-03-12 输出缓冲器控制电路 Pending CN1233110A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP062718/1998 1998-03-13
JP10062718A JP3138680B2 (ja) 1998-03-13 1998-03-13 出力バッファ制御回路

Publications (1)

Publication Number Publication Date
CN1233110A true CN1233110A (zh) 1999-10-27

Family

ID=13208417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99102996A Pending CN1233110A (zh) 1998-03-13 1999-03-12 输出缓冲器控制电路

Country Status (5)

Country Link
US (1) US6133756A (zh)
EP (1) EP0942534A3 (zh)
JP (1) JP3138680B2 (zh)
KR (1) KR100358868B1 (zh)
CN (1) CN1233110A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744439B (zh) * 2004-09-01 2010-04-21 冲电气工业株式会社 电平移位器电路、显示装置及其驱动电路和应力测试方法
US7859343B2 (en) 2006-11-13 2010-12-28 Industrial Technology Research Institute High-resolution varactors, single-edge triggered digitally controlled oscillators, and all-digital phase-locked loops using the same
CN101465643B (zh) * 2007-12-19 2012-07-18 瑞萨电子株式会社 电平移位电路及使用该电路的驱动器和显示装置
CN108062054A (zh) * 2017-12-22 2018-05-22 深圳市英威腾电气股份有限公司 一种模拟量信号输出电路
CN108694915A (zh) * 2017-04-10 2018-10-23 合肥京东方光电科技有限公司 电平转换电路、显示装置和驱动方法
CN110782827A (zh) * 2019-11-28 2020-02-11 京东方科技集团股份有限公司 栅极驱动电路、电压调节方法和显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1695439A1 (de) * 2003-12-17 2006-08-30 Rohde & Schwarz GmbH & Co. KG Elektronischer hochfrequenz-schalter und eichleitung mit solchen hochfrequenz-schaltern
KR100810611B1 (ko) * 2006-05-15 2008-03-07 삼성전자주식회사 반도체 장치의 레벨 쉬프팅 회로
GB2467183B (en) * 2009-01-27 2013-08-07 Innovision Res & Tech Plc Apparatus for use in near field rf communicators
GB2469637A (en) * 2009-04-20 2010-10-27 Advanced Risc Mach Ltd A CMOS voltage-level-reducing input circuit with hysteresis
US7884644B1 (en) * 2010-02-21 2011-02-08 Altera Corporation Techniques for adjusting level shifted signals
CN102545873B (zh) * 2010-12-24 2013-10-02 北京旋极信息技术股份有限公司 电平转换系统
KR101825114B1 (ko) 2011-11-07 2018-03-14 삼성전자주식회사 출력 버퍼와 상기 출력 버퍼를 포함하는 장치들
US20190004982A1 (en) * 2017-06-29 2019-01-03 SK Hynix Inc. Buffer circuit and device including the same
KR102137618B1 (ko) 2019-12-03 2020-07-24 주식회사 진화기술공사 송전철탑의 조류퇴치장치
CN111130525B (zh) * 2019-12-31 2024-03-15 北京旋极信息技术股份有限公司 一种控制电路、点火装置与开关控制系统
KR102143452B1 (ko) 2020-03-25 2020-08-11 미래전기기술단(주) 가공배전선로 케이블 철탑의 조류 퇴치장치
KR102180766B1 (ko) 2020-08-24 2020-11-19 주식회사 우리엔지니어링 배전선로의 전신주 조류퇴치장치
KR102375195B1 (ko) 2021-09-27 2022-03-16 (주)성전엔지니어링 산악지역 배전선로의 조류퇴치 기능을 갖는 항공장애 표시구
KR102471446B1 (ko) 2022-01-04 2022-11-29 주식회사 금산전기 조류로부터의 도로변 배전선로 보호장치
KR102621880B1 (ko) 2022-12-13 2024-01-04 박용득 배전선로 조류퇴치장치
KR20240146711A (ko) 2023-03-30 2024-10-08 송진우 송전철탑용 조류 퇴치장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831789B2 (ja) * 1985-09-04 1996-03-27 沖電気工業株式会社 出力回路
JPH03247013A (ja) * 1990-02-23 1991-11-05 Sharp Corp 集積回路用出力回路
US5144165A (en) * 1990-12-14 1992-09-01 International Business Machines Corporation CMOS off-chip driver circuits
US5534801A (en) * 1994-01-24 1996-07-09 Advanced Micro Devices, Inc. Apparatus and method for automatic sense and establishment of 5V and 3.3V operation
US5521530A (en) * 1994-08-31 1996-05-28 Oki Semiconductor America, Inc. Efficient method and resulting structure for integrated circuits with flexible I/O interface and power supply voltages
JP3431774B2 (ja) * 1995-10-31 2003-07-28 ヒュンダイ エレクトロニクス アメリカ 混合電圧システムのための出力ドライバ
US5583454A (en) * 1995-12-01 1996-12-10 Advanced Micro Devices, Inc. Programmable input/output driver circuit capable of operating at a variety of voltage levels and having a programmable pullup/pulldown function
US6060905A (en) * 1996-02-07 2000-05-09 International Business Machines Corporation Variable voltage, variable impedance CMOS off-chip driver and receiver interface and circuits

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744439B (zh) * 2004-09-01 2010-04-21 冲电气工业株式会社 电平移位器电路、显示装置及其驱动电路和应力测试方法
US7859343B2 (en) 2006-11-13 2010-12-28 Industrial Technology Research Institute High-resolution varactors, single-edge triggered digitally controlled oscillators, and all-digital phase-locked loops using the same
CN101183852B (zh) * 2006-11-13 2011-05-18 财团法人工业技术研究院 数字控制振荡器和全数字锁相环
US8125286B2 (en) 2006-11-13 2012-02-28 Industrial Technology Research Institute High-resolution varactors, single-edge triggered digitally controlled oscillators, and all-digital phase-locked loops using the same
CN101465643B (zh) * 2007-12-19 2012-07-18 瑞萨电子株式会社 电平移位电路及使用该电路的驱动器和显示装置
CN108694915A (zh) * 2017-04-10 2018-10-23 合肥京东方光电科技有限公司 电平转换电路、显示装置和驱动方法
US10580380B2 (en) 2017-04-10 2020-03-03 Boe Technology Group Co., Ltd. Level conversion circuit, display apparatus, and driving method
CN108694915B (zh) * 2017-04-10 2022-10-11 合肥京东方光电科技有限公司 电平转换电路、显示装置和驱动方法
CN108062054A (zh) * 2017-12-22 2018-05-22 深圳市英威腾电气股份有限公司 一种模拟量信号输出电路
CN110782827A (zh) * 2019-11-28 2020-02-11 京东方科技集团股份有限公司 栅极驱动电路、电压调节方法和显示装置

Also Published As

Publication number Publication date
KR100358868B1 (ko) 2002-11-01
KR19990077849A (ko) 1999-10-25
EP0942534A3 (en) 2003-10-29
JPH11261391A (ja) 1999-09-24
JP3138680B2 (ja) 2001-02-26
US6133756A (en) 2000-10-17
EP0942534A2 (en) 1999-09-15

Similar Documents

Publication Publication Date Title
CN1233110A (zh) 输出缓冲器控制电路
US4000412A (en) Voltage amplitude multiplying circuits
JP4917571B2 (ja) 分散されたゲートドライバを備えた電源集積回路及びｍｏｓトランジスタを駆動するための方法
US6349047B1 (en) Full wave rectifier circuit using normally off JFETs
CN102013413B (zh) 半导体装置和半导体装置的击穿电压控制方法
CN1051438A (zh) 电源电压控制电路
CN1139317A (zh) 逻辑电路
CN110071715B (zh) 使用低压器件的高量程正电压电平移位器
EP1112619A2 (en) Constant gate drive mos analog switch
CN1855724A (zh) 缓冲电路
CN101026334A (zh) 电源控制电路、电源设备及其控制方法
CN1109997A (zh) 半导体存储装置
CN1130021C (zh) 输出电路
WO2017159057A1 (ja) 半導体装置
KR20070088563A (ko) 신규한 클럭 승압 방식을 사용하는 저전압 ｃｍｏｓ 스위치
EP1091485A1 (en) Input stage for buffer with negative feedback
CN1963896A (zh) 驱动ic和显示装置
KR0142001B1 (ko) 반도체 집적회로 장치
CN1167372A (zh) 多电源半导体集成电路
JPH07191065A (ja) 集積コンパレータ回路
US6433523B2 (en) Semiconductor integrated circuit and method for generating internal supply voltage
JP2006295322A (ja) レベルシフタ回路
JPH0246762A (ja) 半導体集積回路
TWI769003B (zh) 具有自適應機制的電壓轉換電路
US20240063811A1 (en) Successive-approximation type a/d conversion circuit

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030328

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030328

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned