JPH03247013A - 集積回路用出力回路 - Google Patents
集積回路用出力回路Info
- Publication number
- JPH03247013A JPH03247013A JP2043949A JP4394990A JPH03247013A JP H03247013 A JPH03247013 A JP H03247013A JP 2043949 A JP2043949 A JP 2043949A JP 4394990 A JP4394990 A JP 4394990A JP H03247013 A JPH03247013 A JP H03247013A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- field effect
- effect transistor
- input signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 52
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 abstract description 36
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 35
- 150000004706 metal oxides Chemical class 0.000 abstract description 35
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、集積回路内部で処理された信号を集積回路外
部に大電流で取り出すための出力回路に関する。
部に大電流で取り出すための出力回路に関する。
従来の技術
従来からの集積回路において、第6図に示されるような
Pチャネル金属酸化物半導体形電界効果トランジスタ(
略称PchMOS形FET)31によるスイッチング回
路が出力回路として用いられてきた。第6図において、
入力信号はPチャネル金属酸化物半導体形電界効果トラ
ンジスタ31のゲートに与えられる。Pチャネル金属酸
化物半導体形電界効果トランジスタ31のソースは電源
電圧VDDに接続され、ドレインは出力端子P30に接
続される。Pチャネル金属酸化物半導体形電界効果トラ
ンジスタ31は、入力信号に応じて、入力電圧が電源電
圧VDDに近くゲート ソース間の電位差が小さいとき
ドレイン・ソース間の抵抗値を大きくし、入力信号が接
地電圧に近くゲート・ソース間の電位差が大きいときド
レイン・ソース間の抵抗値を小さくするようなスイッチ
ング動作を行う。このスイッチング動作に応じて、Pチ
ャネル金属酸化物半導体形電界効果トランジスタ31の
ドレイン電流が出力端子P30がら外部回路に取出され
る。
Pチャネル金属酸化物半導体形電界効果トランジスタ(
略称PchMOS形FET)31によるスイッチング回
路が出力回路として用いられてきた。第6図において、
入力信号はPチャネル金属酸化物半導体形電界効果トラ
ンジスタ31のゲートに与えられる。Pチャネル金属酸
化物半導体形電界効果トランジスタ31のソースは電源
電圧VDDに接続され、ドレインは出力端子P30に接
続される。Pチャネル金属酸化物半導体形電界効果トラ
ンジスタ31は、入力信号に応じて、入力電圧が電源電
圧VDDに近くゲート ソース間の電位差が小さいとき
ドレイン・ソース間の抵抗値を大きくし、入力信号が接
地電圧に近くゲート・ソース間の電位差が大きいときド
レイン・ソース間の抵抗値を小さくするようなスイッチ
ング動作を行う。このスイッチング動作に応じて、Pチ
ャネル金属酸化物半導体形電界効果トランジスタ31の
ドレイン電流が出力端子P30がら外部回路に取出され
る。
発明が解決しようとする課題
外部回路に大きな電流を取出すことができるようにする
ためには、電界効果トランジスタのゲート電極の幅を大
きくして、ドレイン・ソース間の導通抵抗を下げる必要
がある。このためには、電界効果トランジスタの面積を
大きくする必要があり、したがって集積回路において電
界効果トランジスタの占める面積の割合が大きくなり、
集積回路の高密度化が困難であった。特に大規模集積回
路(LSI)では、出力回路の数も多くなるので、その
面積を縮小する必要性が大きくなる。
ためには、電界効果トランジスタのゲート電極の幅を大
きくして、ドレイン・ソース間の導通抵抗を下げる必要
がある。このためには、電界効果トランジスタの面積を
大きくする必要があり、したがって集積回路において電
界効果トランジスタの占める面積の割合が大きくなり、
集積回路の高密度化が困難であった。特に大規模集積回
路(LSI)では、出力回路の数も多くなるので、その
面積を縮小する必要性が大きくなる。
本発明の目的は、集積回路において、外部回路に大電流
を取出すことのできる小さい面積の出力回路を提供する
ことである。
を取出すことのできる小さい面積の出力回路を提供する
ことである。
課題を解決するための手段
本発明は、入力信号に応答し、その電圧値と大きく増大
するレベル変換手段と、 前記レベル変換手段の出力に応答してスイッチング動作
を行う電界効果トランジスタとを含むことを特徴とする
集積回路用出力回路である。
するレベル変換手段と、 前記レベル変換手段の出力に応答してスイッチング動作
を行う電界効果トランジスタとを含むことを特徴とする
集積回路用出力回路である。
作 用
本発明に従えば、入力信号の電圧値がレベル変換手段に
よって大きく増大されて、スイッチング動作を行う電界
効果トランジスタに与えられる。
よって大きく増大されて、スイッチング動作を行う電界
効果トランジスタに与えられる。
電界効果トランジスタの駆動電圧が大きくなるので、集
積回路の外部回路に大きな電流を取出すことができる。
積回路の外部回路に大きな電流を取出すことができる。
実施例
第1図は、本発明による集積回路用出力回路の一実施例
を示すブロック図である。大規模集積回路(LS I
)などの集積回路の出力端子PlaPlbを介して、出
力用電界効果トランジスタ3a、3bから外部の回路に
大電流を取出すために本発明が実施される。以下の説明
においては、添字a、bを省略し、総括的に説明する。
を示すブロック図である。大規模集積回路(LS I
)などの集積回路の出力端子PlaPlbを介して、出
力用電界効果トランジスタ3a、3bから外部の回路に
大電流を取出すために本発明が実施される。以下の説明
においては、添字a、bを省略し、総括的に説明する。
Nチャネル金R酸化物半導体形電界効果トランジスタ(
略称NchMO3形FET)3は、ライン4からの入力
信号によってスイッチング制御される。入力信号は大規
模集積回路に含まれている演算処理回路などによって発
生されて、ライン4に与えられる。ライン4からの入力
信号は、各Nチャネル金属酸化物半導体形電界効果トラ
ンジスタ3毎に設けられるレベル変換回路1と複数のN
チャネル金属酸化物半導体形電界効果トランジスタ3に
共通に設けられる昇圧回路2とを含むレベル変換手段1
.2によって、入力信号の電圧の絶対値が増大されてN
チャネル金属酸化物半導体形電界効果トランジスタ3の
ゲートに与えられる6レベル変換手段1,2において、
昇圧回路2の具体的な構成は第2図に示される。この回
路は、チャージポンプとも呼ばれる倍電圧回路である。
略称NchMO3形FET)3は、ライン4からの入力
信号によってスイッチング制御される。入力信号は大規
模集積回路に含まれている演算処理回路などによって発
生されて、ライン4に与えられる。ライン4からの入力
信号は、各Nチャネル金属酸化物半導体形電界効果トラ
ンジスタ3毎に設けられるレベル変換回路1と複数のN
チャネル金属酸化物半導体形電界効果トランジスタ3に
共通に設けられる昇圧回路2とを含むレベル変換手段1
.2によって、入力信号の電圧の絶対値が増大されてN
チャネル金属酸化物半導体形電界効果トランジスタ3の
ゲートに与えられる6レベル変換手段1,2において、
昇圧回路2の具体的な構成は第2図に示される。この回
路は、チャージポンプとも呼ばれる倍電圧回路である。
第2図において、倍電圧動作を行うために、コンデンサ
CI、C2とそれに関連するスイッチング素子81〜S
4が設けられ、直流電源■に接続されている。スイッチ
ング素子81〜S4は、制御回路C8によってそのON
10 F Fのスイッチング態様が制御される。制御回
路C8は大規模集積回路に含まれている前記演算処理回
路などの同期的動作用のクロック発振回路CKからの信
号が与えられ、このクロック信号に同期してスイッチン
グ素子81〜S4の動作が行われる。スイッチング素子
81〜S4は、たとえば大規模集積回路中で電界効果ト
ランジスタあるいはバイポーラトランジスタなどによっ
て実現される。
CI、C2とそれに関連するスイッチング素子81〜S
4が設けられ、直流電源■に接続されている。スイッチ
ング素子81〜S4は、制御回路C8によってそのON
10 F Fのスイッチング態様が制御される。制御回
路C8は大規模集積回路に含まれている前記演算処理回
路などの同期的動作用のクロック発振回路CKからの信
号が与えられ、このクロック信号に同期してスイッチン
グ素子81〜S4の動作が行われる。スイッチング素子
81〜S4は、たとえば大規模集積回路中で電界効果ト
ランジスタあるいはバイポーラトランジスタなどによっ
て実現される。
倍電圧回路の動作は、第2図(1)と第2図(2)に示
す状態が交互に繰り返されることによって行われる。第
2図(1)においては、第1および第3スイッチング素
子Sl、S3がONとなり、第2および第4スイッチン
グ素子S2.S4がOFFとなっている。したがって、
直流電圧■は第1コンデンサC1の両端に与えられ、第
1コンデンサC1は直流電圧■で充電される。制御回路
C8によって、第1および第3スイツチング素子S1、
S3がOFFとされ、第2および第4スイッチング素子
S2.S4がONとされた状態が第2図(2)に示され
る。第2図(2)において、第2コンデンサC2の両端
には第1コンデンサC1と直流電圧■とが直列に接続さ
れた回路からの電圧が与えられる。第1コンデンサC1
は、直流電圧Vで充電されているので、第2コンデンサ
C2の両端の電圧は直流電圧Vの2倍の電圧V。。で充
電される。
す状態が交互に繰り返されることによって行われる。第
2図(1)においては、第1および第3スイッチング素
子Sl、S3がONとなり、第2および第4スイッチン
グ素子S2.S4がOFFとなっている。したがって、
直流電圧■は第1コンデンサC1の両端に与えられ、第
1コンデンサC1は直流電圧■で充電される。制御回路
C8によって、第1および第3スイツチング素子S1、
S3がOFFとされ、第2および第4スイッチング素子
S2.S4がONとされた状態が第2図(2)に示され
る。第2図(2)において、第2コンデンサC2の両端
には第1コンデンサC1と直流電圧■とが直列に接続さ
れた回路からの電圧が与えられる。第1コンデンサC1
は、直流電圧Vで充電されているので、第2コンデンサ
C2の両端の電圧は直流電圧Vの2倍の電圧V。。で充
電される。
第1図の実施例においては、直流電圧Vとして電源電圧
v9.を用いる。
v9.を用いる。
昇圧回路2は、以上説明したような動作をクロツク発振
回路CKからの信号に同期して繰返して行う。集積回路
が電界効果トランジスタで構成されるときは、消費電流
が極めて小さいので、コンデンサC1,C2の容量を小
さくすることができ、集積回路中における昇圧回路2の
面積を小さくすることができる。また、複数の出力用電
界効果トランジスタに対して共通に単一の昇圧回路2を
設ければよい。
回路CKからの信号に同期して繰返して行う。集積回路
が電界効果トランジスタで構成されるときは、消費電流
が極めて小さいので、コンデンサC1,C2の容量を小
さくすることができ、集積回路中における昇圧回路2の
面積を小さくすることができる。また、複数の出力用電
界効果トランジスタに対して共通に単一の昇圧回路2を
設ければよい。
レベル変換回路1の具体的な回路を、第3図に示す、レ
ベル変換回路1には、第1図に示す昇圧供給ライン6に
よって昇圧電圧■。。が供給される。
ベル変換回路1には、第1図に示す昇圧供給ライン6に
よって昇圧電圧■。。が供給される。
入力信号は第1のNチャネル金属酸化物半導体形電界効
果トランジスタ21のゲートに与えられ、また、相補形
金属酸化物半導体(略称CMO3)による第1の反転回
路25を介して、第2のNチャネル金属酸化物半導体形
電界効果トランジスタ23のゲートに与えられる。第1
Nチャネル金属酸化物半導体形電界効果トランジスタ2
1のドレインは、第1のPチャネル金属酸化物半導体形
電界効果トランジスタ22を介して、電源電圧V。
果トランジスタ21のゲートに与えられ、また、相補形
金属酸化物半導体(略称CMO3)による第1の反転回
路25を介して、第2のNチャネル金属酸化物半導体形
電界効果トランジスタ23のゲートに与えられる。第1
Nチャネル金属酸化物半導体形電界効果トランジスタ2
1のドレインは、第1のPチャネル金属酸化物半導体形
電界効果トランジスタ22を介して、電源電圧V。
に接続される。第1反転回路25にも、電源電圧VDD
が供給される。第2Nチャネル金属酸化物半導体形電界
効果トランジスタ23のドレインは、第2Pチヤネル金
属酸化物半導体形電界効果トランジスタ24を介して、
昇圧電圧VCcに接続される。第1Pチヤネル金属酸化
物半導体形電界効果トランジスタ22のゲートは、第2
Nチャネル金属酸化物半導体形電界効果トランジスタ2
3のドレインに接続される。第2Pチヤネル金属酸化物
半導体形電界効果トランジスタ24のゲートは、第1N
チャネル金属酸化物半導体形電界効果トランジスタ21
のトレインに接続される。第2Nチャネル金属酸化物半
導体形電界効果トランジスタ23のドレイン電圧は、縦
続接続された相補形金属酸化物半導体による第2および
第3の反転回路26.27に与えられる。第2および第
3反転回路26.27には、第2Pチヤネル金属酸化物
半導体形電界効果トランジスタ24と同様に、昇圧電圧
Vccが供給される。
が供給される。第2Nチャネル金属酸化物半導体形電界
効果トランジスタ23のドレインは、第2Pチヤネル金
属酸化物半導体形電界効果トランジスタ24を介して、
昇圧電圧VCcに接続される。第1Pチヤネル金属酸化
物半導体形電界効果トランジスタ22のゲートは、第2
Nチャネル金属酸化物半導体形電界効果トランジスタ2
3のドレインに接続される。第2Pチヤネル金属酸化物
半導体形電界効果トランジスタ24のゲートは、第1N
チャネル金属酸化物半導体形電界効果トランジスタ21
のトレインに接続される。第2Nチャネル金属酸化物半
導体形電界効果トランジスタ23のドレイン電圧は、縦
続接続された相補形金属酸化物半導体による第2および
第3の反転回路26.27に与えられる。第2および第
3反転回路26.27には、第2Pチヤネル金属酸化物
半導体形電界効果トランジスタ24と同様に、昇圧電圧
Vccが供給される。
第4図(1)に示すように、電源電圧■DDと接地電位
間の範囲で変化する入力電圧が与えられると、第2Nチ
ャネル金属酸化物半導体形電界効果トランジスタ23の
ドレインにおいて、レベル変換され、バッファとして動
作する第2および第3の反転回路26.27を経て、第
4図(2)に示される出力電圧として導出される。
間の範囲で変化する入力電圧が与えられると、第2Nチ
ャネル金属酸化物半導体形電界効果トランジスタ23の
ドレインにおいて、レベル変換され、バッファとして動
作する第2および第3の反転回路26.27を経て、第
4図(2)に示される出力電圧として導出される。
レベル変換回路1によって、電源電圧VpDよりも高い
昇圧電圧■。Cまで増大された入力信号は、第1図のラ
イン5を介して、出力用のNチャネル金属酸化物半導体
形電界効果トランジスタ3のゲートに与えられる。Nチ
ャネル金属酸化物半導体形電界効果トランジスタ3のド
レインは電源電圧VDDに接続され、ソースはライン7
を介して、大規模集積回路の外部出力端子P1に接続さ
れる。
昇圧電圧■。Cまで増大された入力信号は、第1図のラ
イン5を介して、出力用のNチャネル金属酸化物半導体
形電界効果トランジスタ3のゲートに与えられる。Nチ
ャネル金属酸化物半導体形電界効果トランジスタ3のド
レインは電源電圧VDDに接続され、ソースはライン7
を介して、大規模集積回路の外部出力端子P1に接続さ
れる。
金属酸化物半導体形電界効果トランジスタは第5図に示
すような特性を有する。第5図は、ゲート・ソース間電
圧をパラメータとしてドレイン電流とトレイン・ソース
間電圧との関係を示すグラフである。第5図において、
ライン11.N2゜13はゲート・ソース間電圧Vos
l 、 Voa2 、 Vara3にそれぞれ対応して
おり、次の第1式の関係がある。
すような特性を有する。第5図は、ゲート・ソース間電
圧をパラメータとしてドレイン電流とトレイン・ソース
間電圧との関係を示すグラフである。第5図において、
ライン11.N2゜13はゲート・ソース間電圧Vos
l 、 Voa2 、 Vara3にそれぞれ対応して
おり、次の第1式の関係がある。
Vasl > Vos2 > Vas3
−(1)したがって、ゲート・ソース間の電位
差の絶対値が大きくなれば、大きなドレイン電流を流す
ことができ、出力端子P1がら外部回路に大電流を取出
すことができる。
−(1)したがって、ゲート・ソース間の電位
差の絶対値が大きくなれば、大きなドレイン電流を流す
ことができ、出力端子P1がら外部回路に大電流を取出
すことができる。
このように、Nチャネル金属酸化物半導体形電界効果ト
ランジスタ3のゲートに与えられる電圧の絶対値を入力
信号の電圧の絶対値よりも大きくすることによって、ゲ
ート電極の幅を増大することなくNチャネル金属酸化物
半導体形電界効果トランジスタ3のドレイン・ソース間
に流れる電流を増大することができ、したがってNチャ
ネル金属酸化物半導体形電界効果トランジスタ3の形成
に必要な面積を小さくすることができ、大規模集積回路
中に占める面積の割合を小さくすることができる。
ランジスタ3のゲートに与えられる電圧の絶対値を入力
信号の電圧の絶対値よりも大きくすることによって、ゲ
ート電極の幅を増大することなくNチャネル金属酸化物
半導体形電界効果トランジスタ3のドレイン・ソース間
に流れる電流を増大することができ、したがってNチャ
ネル金属酸化物半導体形電界効果トランジスタ3の形成
に必要な面積を小さくすることができ、大規模集積回路
中に占める面積の割合を小さくすることができる。
レベル変換手段1.2は、比較的小形に形成することが
でき、大規模集積回路中に占める面積がむやみに大きく
なることはなく、これによって大規模集積回路の出力端
子P1から外部の回路を大を流で駆動することができる
。
でき、大規模集積回路中に占める面積がむやみに大きく
なることはなく、これによって大規模集積回路の出力端
子P1から外部の回路を大を流で駆動することができる
。
たとえば外部回路を20〜30mAの電流で駆動するた
めには、従来は0.5mm角程度の面積の電界効果トラ
ンジスタを使用する必要があったが、本件出力回路の構
成によれば、半分程度の面積に小形化することができる
。
めには、従来は0.5mm角程度の面積の電界効果トラ
ンジスタを使用する必要があったが、本件出力回路の構
成によれば、半分程度の面積に小形化することができる
。
なお、以上の説明においては、出力用の電界効果トラン
ジスタとしてNチャネルの素子について説明しているが
、昇圧回路2に負の電圧を発生させてレベル変換回路1
に与え、入力信号を負の電圧レベルまで変換することに
よって、第6図に示すようなPチャネル金属酸化物半導
体形電界効果トランジスタ31を出力用に使用し、大電
流を外部端子P30から外部回路に供給することもでき
る。
ジスタとしてNチャネルの素子について説明しているが
、昇圧回路2に負の電圧を発生させてレベル変換回路1
に与え、入力信号を負の電圧レベルまで変換することに
よって、第6図に示すようなPチャネル金属酸化物半導
体形電界効果トランジスタ31を出力用に使用し、大電
流を外部端子P30から外部回路に供給することもでき
る。
また、外部回路から出力用の電界効果トランジスタに電
流が流れ込むような出力回路の構成に対しても、以上の
説明と同様に、入力信号をレベル変換して電界効果トラ
ンジスタに与えることによって、大電流を吸収させるこ
とができる。
流が流れ込むような出力回路の構成に対しても、以上の
説明と同様に、入力信号をレベル変換して電界効果トラ
ンジスタに与えることによって、大電流を吸収させるこ
とができる。
発明の効果
以上のように本発明によれば、電界効果トランジスタに
は、入力信号の電圧値がレベル変換手段によって大きく
増大されて与えられる。電界効果トランジスタは、ゲー
ト・ソース間の電圧の絶対値が大きいほど大電流をトレ
インに流すことができるので、小さなゲート面積でも外
部回路に大電流を取出すことができる。このように、本
発明による集積回路用出力回路を用いることによって、
大電流を取出すことができる集積回路を高密度化するこ
とができる。
は、入力信号の電圧値がレベル変換手段によって大きく
増大されて与えられる。電界効果トランジスタは、ゲー
ト・ソース間の電圧の絶対値が大きいほど大電流をトレ
インに流すことができるので、小さなゲート面積でも外
部回路に大電流を取出すことができる。このように、本
発明による集積回路用出力回路を用いることによって、
大電流を取出すことができる集積回路を高密度化するこ
とができる。
第1図は本発明の一実施例を示すブロック図、第2図は
昇圧回路2のブロック図、第3図はレベル変換回路1の
回路図、第4図はレベル変換回路1の入出力波形図、第
5図は金属酸化物半導体形電界効果トランジスタの特性
図、第6図は従来技術を示す回路図である。
昇圧回路2のブロック図、第3図はレベル変換回路1の
回路図、第4図はレベル変換回路1の入出力波形図、第
5図は金属酸化物半導体形電界効果トランジスタの特性
図、第6図は従来技術を示す回路図である。
Claims (1)
- 【特許請求の範囲】 入力信号に応答し、その電圧値を大きく増大するレベル
変換手段と、 前記レベル変換手段の出力に応答してスイッチング動作
を行う電界効果トランジスタとを含むことを特徴とする
集積回路用出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2043949A JPH03247013A (ja) | 1990-02-23 | 1990-02-23 | 集積回路用出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2043949A JPH03247013A (ja) | 1990-02-23 | 1990-02-23 | 集積回路用出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03247013A true JPH03247013A (ja) | 1991-11-05 |
Family
ID=12677961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2043949A Pending JPH03247013A (ja) | 1990-02-23 | 1990-02-23 | 集積回路用出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03247013A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6133756A (en) * | 1998-03-13 | 2000-10-17 | Nec Corporation | Output buffer control circuit |
-
1990
- 1990-02-23 JP JP2043949A patent/JPH03247013A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6133756A (en) * | 1998-03-13 | 2000-10-17 | Nec Corporation | Output buffer control circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61294699A (ja) | Cmosトランジスタ回路 | |
JP2531267B2 (ja) | チャ―ジポンプ | |
JPH10322192A (ja) | レベル変換回路 | |
JP2738335B2 (ja) | 昇圧回路 | |
JPH05175811A (ja) | パワーオンリセット回路 | |
JPH06296130A (ja) | データ出力回路 | |
JPH03247013A (ja) | 集積回路用出力回路 | |
JP2001127615A (ja) | 分割レベル論理回路 | |
JPH0918328A (ja) | 電圧レベルシフト回路 | |
JPH03132115A (ja) | 半導体集積回路 | |
JPH02179121A (ja) | インバータ回路 | |
JP2001044819A (ja) | 高電圧出力インバーター | |
JP4362973B2 (ja) | 電圧レベル変換回路 | |
JPH09307420A (ja) | 出力バッファ | |
US7573334B2 (en) | Bias control circuitry for amplifiers and related systems and methods of operation | |
JPS61237515A (ja) | インバ−タ回路 | |
JP2882193B2 (ja) | 信号制御回路 | |
JPS61214817A (ja) | Cmos集積回路 | |
JPH0529895A (ja) | ヒステリシス回路 | |
JPS58162126A (ja) | 集積回路装置の出力バツフア回路 | |
JPH0377421A (ja) | ヒステリシス回路 | |
JPH1064265A (ja) | 半導体装置の出力回路 | |
JPH03262318A (ja) | 遅延回路 | |
JPH038125B2 (ja) | ||
JPH07249740A (ja) | 昇圧回路およびこれを利用した電圧駆動型半導体素子の駆動回路 |