[go: up one dir, main page]

CN1167372A - 多电源半导体集成电路 - Google Patents

多电源半导体集成电路 Download PDF

Info

Publication number
CN1167372A
CN1167372A CN97105525A CN97105525A CN1167372A CN 1167372 A CN1167372 A CN 1167372A CN 97105525 A CN97105525 A CN 97105525A CN 97105525 A CN97105525 A CN 97105525A CN 1167372 A CN1167372 A CN 1167372A
Authority
CN
China
Prior art keywords
supply voltage
input
buffer
voltage
power source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97105525A
Other languages
English (en)
Inventor
高桥唯夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1167372A publication Critical patent/CN1167372A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0021—Modifications of threshold
    • H03K19/0027—Modifications of threshold in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

一种多电源半导体集成电路，具有为电源电压5V时使阈值电压为1.5V而设计的输入缓冲器(5VTTL缓冲器)3和为电源电压3V时使阈值电压为1.5V而设计的输入缓冲器(3V TTL缓冲器)4。输入端子(IN)2连接两缓冲器3、4的输入，两缓冲器3、4的输出连接于下级切换电路(MUX)5的对应的两输入。切换端子6连接切换电路5的选择控制输入，切换电路5的输出端子连接内部电路7的输入。该电路能获得与电源电压无关的不变的输入阈值电压，能确保噪声余量。

Description

多电源半导体集成电路
本发明涉及使用2个以上电压电源的半导体集成电路中的输入缓冲器电路。
在已有技术的多电源半导体集成电路中，设有专用于输入缓冲器的特定的电源端子，并根据使用情况将该电源端子电压设定为如5V或3V使用。
但是在上述已有技术的多电源半导体集成电路中，在电源电压为5V和3V情况下，输入缓冲器的阈值电压随各电源电压而变，故存在只有CMOS接口(阈值＝电源电压/2)才能适应的问题。也就是说，在CMOS电路中进行TTL电平接口时，电源电压为5V时阈值电压设定为1.5V(TTL电平)，在这种情况下，当电源电压为3V时，则阈值电压变为0.9V，不能保证低电平噪声余量(富余量)。
本发明可解决上述问题，其目的在于提供一种能确保TTL电平中输入噪声余量的多电源半导体集成电路，即使在具有多个电源电压的多电源半导体集成电路中，也能使输入阈值电压保持不变。
为实现上述发明目的，本发明
[1]在多电源半导体集成电路中，设有可设定为多个电源电压的电源，与该电源连接的输入缓冲器，不取决于所述电源电压而使所述输入缓冲器的阈值电压保持不变的切换手段。
按照上述结构，即使在具有多电源电压的多电源半导体集成电路中，也能使输入阈值不变，保证有TTL电平中的输入噪声余量。
[2]在上述[1]所述的多电源半导体集成电路中，所述切换手段具有对应于不同电源电压的切换端子，对第一电源输入缓冲器和第二电源输入缓冲器进行切换。
因此，电源电压如为5V时或为3V时，都能将输入阈值固定在1.5V，所以能确保TTL电平中输入噪声余量。
[3]在上述[1]所述的多电源半导体集成电路中，所述切换手段具有对应于不同电源电压的切换端子，对一个输入缓冲器中晶体管的比例进行切换。
因而，如当电源电压为5V时，利用切换端子构成5V TTL缓冲器，电源电压为3V时，利用切换端子构成3V TTL缓冲器，通过这种方式能获得与电源电压无关的期望输入阈值电压(TTL电平＝1.5V)。
[4]在上述[1]所述的多电源半导体集成电路中，所述切换手段通过检测电源电压的电源电压判定电路，对第一电源输入缓冲器和第二电源输入缓冲器进行切换。
通过电源电压判定电路对电源电压的判定，如当电源电压判定为5V时选择5VTTL缓冲器，判定为3V时选择3V TTL缓冲器，这样选择对应于各电源电压的TTL缓冲器，所以能获得期望的输入阈值电压。
[5]在上述[1]所述的多电源半导体集成电路中，所述切换手段通过检测电源电压的电源电压判定电路，对一个输入缓冲器的晶体管比例进行切换。
由于电源电压判定电路判定电源电压，如判定为5V时或判定为3V时都能将输入阈值电压保持在1.5V，故能确保TTL电平中输入噪声余量。
下面结合附图详细说明本发明的较佳实施例。
图1为本发明第一实施例所示多电源半导体集成电路；
图2为本发明第二实施例所示多电源半导体集成电路；
图3为本发明第三实施例所示多电源半导体集成电路；
图4为本发明第四实施例所示多电源半导体集成电路。
图1为表示本发明第一实施例的多电源半导体集成电路图。在该图中，为方便起见，省略了接地(GND)端子和布线。
该图中，1为电源电压端子(5V/3V)，2为输入端子(IN)，3为输入缓冲器(5V TTL缓冲器)，4为输入缓冲器(3V TTL缓冲器)，5为切换电路(MUX)，6为切换端子，7为内部电路，8为Vdd芯子(core(3V))。
如图1所示，该多电源集成电路具有：电源电压5V时为使阈值电压为1.5V而设计的输入缓冲器(5V TTL缓冲器)3；和电源电压3V时为使阈值电压为1.5V而设计的输入缓冲器(3V TTL缓冲器)4。输入端子(IN)2连接两缓冲器3、4的输入，两缓冲器3、4的输出连接下一级切换电路(MUX)5的2个对应的输入。切换端子6连接于切换电路5的选择控制输入，切换电路5的输出端子连接于内部电路7的输入。
按照上述结构，由于在电源电压为5V时经切换端子6选择5V TTL缓冲器3，电源电压3V经切换端子6选择3V TTL缓冲器4，选择对应于各电源电压的TTL缓冲器，故能获得期望的输入阈值电压。
如上所述，按照第一实施例，电源电压5V也好，3V也好，都能将输入阈值电压保持在1.5V，故能确保TTL电平中输入噪声余量。
下面，说明本发明第二实施例。
图2为表示本发明第二实施例的多电源半导体集成电路图。为简便起见，省略该图中内部电路的GND端子和布线。
在该图中，11为电源电压端子(5V/3V)，12为输入端子(IN)，13为输入缓冲器，14为P型MOS晶体管(P1)，15为N型MOS晶体管(N1)，16为第二N型MOS晶体管(N2)，17为切换端子，18为内部电路，19为Vdd芯子(core)(3V)。
如图2所示，电源电压端子(5V/3V)11和输入端子(IN)12及切换端子17连接于输入缓冲器13，输入缓冲器13的输出连接于内部电路18。
输入缓冲器13，其P型MOS晶体管(P1)14连接于电源电压端子11与输出之间，在输出与接地(GND)之间并联配置有第一N型MOS晶体管(N1)15，和第二N型MOS晶体管(N2)16。P型MOS晶体管(P1)14和第一N型MOS晶体管(N1)15的栅极输入连接于输入(IN)12，第二N型MOS晶体管(N2)16的栅极连接于切换端子17。
按照上述结构，电源电压为5V时，经切换端子17使第二N型MOS晶体管(N2)16导通，构成5V TTL缓冲器；电源电压为3V时，经切换端子17使第二N型MOS晶体管(N2)16截止，构成3V TTL缓冲器。由此，可获得与电源电压无关的期望的阈值电压(TTL电平＝1.5V)。阈值由PMOS与NMOS的量纲(dimension)比确定。
通过第2 N型MOS晶体管(N2)16的导通、截止，改变P与N的比。
具体而言，5V TTL缓冲器时，P与N的比为1∶3，3V TTL缓冲器时，P与N的比为1∶1，照此设定。但是，上述比例多少会随实际使用的P和N晶体管特性而变，这就是说，上述值未必不变。
如上所述，按照第二实施例，与第一实施例一样，电源电压不管是5V还是3V，输入阈值电压都能保持1.5V，故能确保TTL电平中输入噪声余量。与第一实施例相比，结构上具有减少晶体管数量的效果。
下面，说明本发明第三实施例。
图3为表示本发明第三实施例的多电源半导体集成电路图。为简便起见，省略该图中接地(GND)端子和布线。与第一实施例相同部分赋以同一标号，并省略其说明。
在该实施例中，在第一实施例基础上附加了电源电压判定电路21。电源电压端子(5V/3V)1连接于输入缓冲器(5V TTL缓冲器)3，输入缓冲器(3T TTL缓冲器)4，和电源电压判定电路21，两输入缓冲器3、4的输出连接于下一级切换电路(MUX)5的2个输入，进而连接于内部电路7。
按照上述结构，电源电压判定电路21判定电源电压，当电源电压判定为5V时，选择5V TTL缓冲器3，当电源电压判定为3V时，选择3V TTL缓冲器4，由此选择对应于各电源电压的TTL缓冲器，从而可获得期望的输入阈值电压。
下面，说明本发明第四实施例。
图4为表示本发明第四实施例的多电源半导体集成电路图。为方便起见，省略内部电路中GND(接地)端子和布线。与第二实施例相同部分赋以同一标号，并省略其说明。
在该实施例中，在第二实施例基础上附加电源电压判定电路31。电源电压端子(5V/3V)11连接于输入缓冲器13和电源电压判定电路31，输入缓冲器13的输出连接于内部电路18。
然后，电源电压判定电路31判定电源电压，当判定电源电压为5V时，使第二N型MOS晶体管(N2)16导通，构成5V TTL缓冲器，当判定电源电压为3V时，使第二N型MOS晶体管(N2)截止，构成3V TTL缓冲器。由此，可获得与电源电压无关的期望的输入阈值电压(TTL电平＝1.5V)。
如上所述，按照第三、四实施例，与第一、二实施例一样，不管电源电压是5V还是3V，都能保持输入阈值电压为1.5V，故能确保TTL电平中输入噪声余量。并具有可删除第一、二实施例中所必需的切换端子的效果。
本发明不限定于上述实施例，根据本发明的实质可作种种实施例变化，而这些种种变化不能排除在本发明范围之外。
按照上述详细描述，本发明具有如下效果。
[1]即使在具有多个电源电压的多电源半导体集成电路中，也能固定输入阈值电压，从而能确保TTL电平中输入噪声余量。
[2]不管电源电压是5V还是3V，都能将输入阈值电压固定在1.5V，从而能保证TTL电平中输入噪声余量。
[3]电源电压5V时经切换端子构成5V TTL缓冲器，电源电压3V时，经切换端子构成3V TTL缓冲器，由此，能获得与电源电压无关的期望的输入阈值电压(TTL电平＝1.5V)。
[4]通过电源电压判定电路判定电源电压，当判定电源电压为5V时选择5VTTL缓冲器，当判定电源电压为3V时选择3V TTL缓冲器，由此选择对应于各电源电压的TTL缓冲器，从而可获得期望的输入阈值电压。
[5]通过电源电压判定电路判定电源电压，不管是判定为5V还是3V，都能将输入阈值电压固定在1.5V，故能确保TTL电平中输入余量。

Claims (5)

1.一种多电源半导体集成电路，其特征在于，设有：
(a)可设定为多个电源电压的电源；
(b)与该电源连接的输入缓冲器；
(c)不取决于所述电源电压而使所述输入缓冲器的阈值电压保持不变的切换手段。
2.如权利要求1所述的多电源半导体集成电路，其特征在于，所述切换手段具有对应于不同电源电压的切换端子，对第一电源输入缓冲器和第二电源输入缓冲器进行切换。
3.如权利要求1所述的多电源半导体集成电路，其特征在于，所述切换手段具有对应于不同电源电压的切换端子，对一个输入缓冲器中晶体管的比例进行切换。
4.如权利要求1所述的多电源半导体集成电路，其特征在于，所述切换手段通过检测电源电压的电源电压判定电路，对第一电源输入缓冲器和第二电源输入缓冲器进行切换。
5.如权利要求1所述的多电源半导体集成电路，其特征在于，所述切换手段通过检测电源电压的电源电压判定电路，对一个输入缓冲器的晶体管比例进行切换。
CN97105525A 1996-05-28 1997-05-26 多电源半导体集成电路 Pending CN1167372A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8133373A JPH09321603A (ja) 1996-05-28 1996-05-28 多電源半導体集積回路
JP133373/96 1996-05-28

Publications (1)

Publication Number Publication Date
CN1167372A true CN1167372A (zh) 1997-12-10

Family

ID=15103219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97105525A Pending CN1167372A (zh) 1996-05-28 1997-05-26 多电源半导体集成电路

Country Status (6)

Country Link
US (1) US6034550A (zh)
EP (1) EP0810733A3 (zh)
JP (1) JPH09321603A (zh)
KR (1) KR970076811A (zh)
CN (1) CN1167372A (zh)
TW (1) TW399367B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1811986B (zh) * 2005-01-13 2011-11-09 三星电子株式会社 半导体装置、半导体存储装置及元件电源电压施加方法
CN101427196B (zh) * 2006-04-20 2012-08-15 先进微装置公司 用于多电压芯片的电力许可分配

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380762B1 (en) * 1997-03-27 2002-04-30 Cypress Semiconductor Corporation Multi-level programmable voltage control and output buffer with selectable operating voltage
JP2006013166A (ja) * 2004-06-25 2006-01-12 Sharp Corp 発光ダイオード駆動回路、及びそれを備えた光送信デバイス、並びに電子機器
KR100743624B1 (ko) * 2004-12-29 2007-07-27 주식회사 하이닉스반도체 전력 소모를 줄인 반도체 장치
US10033388B1 (en) * 2017-03-21 2018-07-24 Xilinx, Inc. Circuit for and method of enabling the selection of a circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005609B1 (ko) * 1988-07-19 1991-07-31 삼성전자 주식회사 복수전압 ic용 입력신호 로직 판별회로
JPH07114359B2 (ja) * 1989-07-28 1995-12-06 株式会社東芝 半導体集積回路
IT1243676B (it) * 1990-07-19 1994-06-21 Sgs Thomson Microelectronics Stadio d'ingresso pluricompatibile particolarmente per porte logiche in circuiti integrati
JP2758259B2 (ja) * 1990-09-27 1998-05-28 株式会社東芝 バッファ回路
EP0590326A1 (de) * 1992-09-29 1994-04-06 Siemens Aktiengesellschaft CMOS-Eingangsstufe
US5341045A (en) * 1992-11-06 1994-08-23 Intel Corporation Programmable input buffer
US5430400A (en) * 1993-08-03 1995-07-04 Schlumberger Technologies Inc. Driver circuits for IC tester
KR0130037B1 (ko) * 1993-12-18 1998-04-06 김광호 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
US5477172A (en) * 1994-12-12 1995-12-19 Advanced Micro Devices, Inc. Configurable input buffer dependent on supply voltage
US5668483A (en) * 1995-06-21 1997-09-16 Micron Quantum Devices, Inc. CMOS buffer having stable threshold voltage
KR0157886B1 (ko) * 1995-07-22 1999-03-20 문정환 반도체 메모리의 입력 버퍼 회로
US5801548A (en) * 1996-04-11 1998-09-01 Xilinx Inc Configurable performance-optimized programmable logic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1811986B (zh) * 2005-01-13 2011-11-09 三星电子株式会社 半导体装置、半导体存储装置及元件电源电压施加方法
CN101427196B (zh) * 2006-04-20 2012-08-15 先进微装置公司 用于多电压芯片的电力许可分配

Also Published As

Publication number Publication date
EP0810733A3 (en) 1998-08-19
EP0810733A2 (en) 1997-12-03
TW399367B (en) 2000-07-21
KR970076811A (ko) 1997-12-12
US6034550A (en) 2000-03-07
JPH09321603A (ja) 1997-12-12

Similar Documents

Publication Publication Date Title
US5293082A (en) Output driver for reducing transient noise in integrated circuits
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
US20020079545A1 (en) High-voltage switching device and application to a non-volatile memory
CN1051438A (zh) 电源电压控制电路
CN1212435A (zh) 具有三态逻辑门电路的半导体集成电路
CN1618022A (zh) 用于电压电平检测的输入缓冲器和方法
US6184729B1 (en) Low ground bounce and low power supply bounce output driver
WO2003030360A2 (en) High voltage cmos output driver in low voltage process
KR100331946B1 (ko) 출력버퍼회로
CN101047313A (zh) 过压保护控制电路和过压保护控制方法
CN1208254A (zh) 减少不需要电流的半导体集成电路
CN1167372A (zh) 多电源半导体集成电路
EP0410885A2 (en) Level-conversion semiconductor device
US20030112673A1 (en) Semiconductor integrated circuit having logic circuit comprising transistors with lower threshold voltage values and improved pattern layout
US11900896B2 (en) Source driver and related control method
JP3927788B2 (ja) 半導体装置
CN1226826C (zh) 可编程缓冲器电路
CN1093339C (zh) 半导体器件及其输出电路
CN1610259A (zh) 输出电路
CN1130021C (zh) 输出电路
CN1158671C (zh) 信号发生器
CN1388648A (zh) 脉冲信号转变延迟调节电路
CN1096749C (zh) 能容许5伏的输入/输出电路
CN1449118A (zh) A/d转换器电路
CN1898869A (zh) 负载－感知电路设置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication