CN1203434C - 无需附加硬件即可对pc卡上的fpga编程的方法和装置 - Google Patents
无需附加硬件即可对pc卡上的fpga编程的方法和装置 Download PDFInfo
- Publication number
- CN1203434C CN1203434C CNB001227548A CN00122754A CN1203434C CN 1203434 C CN1203434 C CN 1203434C CN B001227548 A CNB001227548 A CN B001227548A CN 00122754 A CN00122754 A CN 00122754A CN 1203434 C CN1203434 C CN 1203434C
- Authority
- CN
- China
- Prior art keywords
- equipment
- programmable gate
- gate array
- field programmable
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000006870 function Effects 0.000 description 16
- 238000011161 development Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- SNIOPGDIGTZGOP-UHFFFAOYSA-N Nitroglycerin Chemical group [O-][N+](=O)OCC(O[N+]([O-])=O)CO[N+]([O-])=O SNIOPGDIGTZGOP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005314 correlation function Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000001235 sensitizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Abstract
本发明的概念包括无需对电路进行手动操作而对硬件电子电路进行编程和更新的方法和电路。本发明的硬件电路包括一个EEPROM设备(12)和一个FPGA设备(16)，该设备可通过一个计算机总线系统和一个连接在所述设备之间的MUX元件(14)而被访问。
Description
技术领域
本发明涉及对现场可编程门阵列进行编程的领域。特别涉及在终端用户使用过程中和在所述现场可编程阵列上开发用以实现一些新功能的电路的过程中改进其用途。
背景技术
在此缩写为FPGA的现场可编程门阵列一般用于实现某些计算功能，这些计算功能运行基本的硬件相关功能，用以控制诸如视屏、打印机、网络卡之类的计算机外设的基本功能。
它们还用于需要大量基本算术计算的应用程序中，例如在图形处理应用程序中需要快速执行的乘法和加法操作。
FPGA被用于实现在大量(达到1百万)内接电路中所实现的计算功能性。这么多电路的设计和实现需要一个专用硬件的帮助，例如用Byte BlasterMV硬件设备，它依次与工作站的串联或并联的端口之一相连接，该工作站依次用作具有专用软件工具的开发平台。
这如图2所示，其中一个PCI卡18与一个位于PC机外部的外部硬件32相连接。一个逻辑电路34用为开发FPGA的配置数据来控制和编程FPGA16，并向FPGA传送在系统启动时总线系统检测PCI卡所需的配置数据。这种现有技术的开发环境需要附加的硬件或被称为PROM的可编程只读存储器设备。包含新功能的开发模式被传送给位于包括了FPGA的已被开发的PC卡之上的PROM。在开发人员的工作站通电之后，PROM控制和执行FPGA的配置。然后，在操作的过程中检测FPGA的功能。如果模式需要进一步更新，则必须使用一个新的PROM，因为用过的PROM不能重写。
另外，还可以用缩写为EEPROM的电可擦PROM来代替PROM。它们在进行更新时能够进行重写，但是为了控制对EEPROM的写进程，仍然需要外部硬件。
在开发FPGA功能的过程中，或在一个终端用户由于更新或扩展该卡的功能性而想更换一个包含所述FPGA的PC卡18时，由于任一更新或变换的功能已编入卡中需要进行与该卡有关的手动接入以在后一种情况下用另一个卡来替换这个卡或者在由一个FPGA开发商情况下来至少替换所用的PROM以对FPGA编程。
基本上，任何取代更新的新功能在一个FPGA上实现的方式是相同的。
但是，任何对PC卡的手动操作都会引起额外的工作并具有例如由于带给任何敏感区域的静电而毁坏计算机内相连的其它硬件的危险性。
发明内容
因此，本发明的一个目的是提供一种方法和电路，以在终端用户的使用过程中和能够实现所述FPGA的某些新功能的电路的开发过程中改进FPGA的使用。
本发明的概念包括无需对电路进行手动操作而对硬件电子电路进行编程和更新的方法和系统。
依据本发明的基本概念，提出了首先物理连接相关卡上的一个PROM或一个EEPROM设备。这个设备被串行访问并向FPGA输入一个串行数据流，当这在FPGA将被通知给计算机的总线系统，例如一条PCI总线和为了能够通过一个常规的设备驱动器而访问该卡的时候这是非常有必要。如上所述，FPGA在计算机下一次通电时由PROM自动配置，它表示对将由计算机上的BIOS正确检测的PCI卡的一个请求。
本发明的硬件电路配置包括一个EEPROM设备和一个FPGA设备，该设备可通过一个计算机总线系统和一个连接在所述设备之间的多路转接器(MUX)元件而可被访问。
在该电路配置中，所述PROM设备配置来包括用于由所述总线系统正确识别FPGA的控制数据和一个用于通过一个象联合检验活动组(JTAG)那样的EEPROM-FPGA接口对所述EEPROM设备进行编程的逻辑有效电路。依据本发明，为了将所述FPGA正确连接到所述总线系统和初始化包括所述EEPROM在内的所述FPGA配置，可控制上述MUX元件来选择所述PROM设备或所述EEPROM设备或所述FPGA设备来从所述设备中读取数据。
上述电路可被用于执行各种FPGA的内容更新，而无需对卡进行物理访问。这是通过如下操作实现的：
在第一步，如上所述FPGA以从磁盘接收的模式对EEPROM编程。然后，MUX被切换到能够从EEPROM读取数据并按照预定方式将经过编程的开发模式传送给FPGA。PROM只用于将信息传递给在第一次启动时由BIOS识别PC卡所需的FPGA。因此，本发明的特征在于以双重方式配置FPGA设备，第一种方式用于对所需的磁盘通信进行初始化，而第二种方式用于根据EEPROM的内容进行重新配置。
与现有技术中所拟订的方法相比，依据本发明的方法和电路具有无须对包括FPGA的卡进行物理访问即可对FPGA编程的优点。因此，减少了平均的开发时间，降低了成本。
而且不需要计算机之外的额外硬件。
而且，构造一个能够容易地被重新编程以执行一个与以前相比较有扩展功能的通用PC卡是可能的。或者说只要需要就可执行一个完全不同的功能是可能的。因此，本发明增加了FPGA硬件的灵活性而不仅限于一个单独的目的。
附图说明
本发明以实施例的形式进行说明，并且不受限于下述附图，其中：
图1是示出了依据本发明最佳实施例的电路的基本元件的结构简图，
图2是示出了依据现有技术的电路的基本元件的结构简图，
图3是示出了依据本发明第一和第二方面的方法的基本步骤的方框图。
具体实施方式
下面参照附图，特别是图1，对依据本发明的电路的基本元件进行描述。
一个PROM10和一个EEPROM12通过一个多路转接器14与位于依据本发明而生成的通用PC卡上的一个FPGA相连。图1中用虚线包括的以标记18表示的区域即为该PC卡。FPGA右侧的40条线作为输入/输出线，表示与计算机PCI总线系统的连接。
PROM10和EEPROM12都有一条时钟线和一条数据线分别连接到各自在MUX14的入口。从MUX有一对时钟线和数据线输出到各自在FPGA16的入口。
可通过一条MUX CTL线来控制MUX元件14，以便在所述线为无效时从PROM10读取数据或在所述线被切换到有效时从EEPROM12中读取数据。
参照上述所引用的现有技术，为了从FPGA对EEPROM编程，在FPGA16和EEPROM12之间还具有四个连接元件TCK，TDI，TMS和TDO。
从FPGA16的一个输出到EEPROM12的一个输入还有一条信号线INIT-CONFIG，其操作将在后面予以详述。
为了便于作为一个PCI总线合作设备的BIOS在计算机启动时识别FPGA和通过一个设备驱动器访问FPGA，PROM10包括FPGA配置所需的所有配置数据。而且，它还包括通过上述JTAG接口对EEPROM12进行编程所需的所有逻辑电路。
下面将参照图3详细说明对EEPROM和FPGA编程的基本步骤。
在步骤110进行通电之后，在步骤120利用PROM的内容自动配置FPGA16。在BIOS提示之后，FPGA发送表示其存在的信号。FPGA具有PCI目标设备功能，从而能够与一个设备驱动器进行通信。
在本发明方法的第一方面，将通过上述被重新更新的FPGA开发模式对用于对FPGA编程的EEPROM进行编程，此过程对应于判断130的YES分支。在步骤140，由任一种现有的设备驱动器从例如一个磁盘中读取该模式，即配置数据，其中模式开发工具对该磁盘进行写操作，在步骤150，通过上述在FPGA中可实现的专用功能，将这些数据编程到EEPROM12中。
特别是，象现有技术一样，如图1所示使用专门的JTAG信号时钟(TCK)，数据输入(TDI)，模式选择(TMS)和数据输出(TDO)。从而完成对EEPROM的编程。
然后通过信号线INIT_CONFIG激活所谓的Card_INIT功能，从而触发利用EEPROM12的内容对FPGA16进行配置的过程。通过一个在FPGA中实现的功能来控制所述的触发步骤。
特别是，在步骤160，通过MUX CTL线来切换MUX14以使EEPROM12的CLK和DATA线被传送给FPGA16。当在步骤170真正激活线INIT_CONFIG时，将在步骤180利用EEPROM的内容对FPGA进行配置。从而在步骤190完成FPGA的编程。然后能够通过简单重复上述步骤，即可重复执行新更新的模式版本。
依据本发明方法的第二方面，EEPROM12已被重新编程。因此，完成一种新的FPGA配置模式已被包括。
在这种情况下，图3所示的方法在步骤110进行启动之后继续在步骤120对所涉及的PROM进行操作，然后以NO分支离开判断130，并继续执行上述步骤160。
在上述说明中，已参照特定的实施例对本发明进行了描述，但显然可以在不偏离发明构思和由后面的权利要求限定的保护范围的情况下对本发明进行各种改进和变化。因此，说明书和附图只是用于解释而不用于限定。
应当注意本发明的概念是独立于具有FPGA模式开发环境的PC机所利用的总线系统的。
Claims (4)
1.一种控制现场可编程门阵列(16)的方法，依据由一计算机设备上的开发工具开发的模式的配置数据，对现场可编程门阵列(16)进行编程，其特征在于该方法包括步骤：
由一个设备驱动器从所述计算机设备的一个存储设备中读取(140)所述模式的配置数据，
借助于能够在所述现场可编程门阵列(16)中实现的专用的功能，将所述模式的配置数据编程(150)到一个通过多路转接器元件(14)与所述现场可编程门阵列(16)相连的EEPROM(12)中，
切换(160)多路转接器元件(14)以便建立从所述EEPROM(12)到所述现场可编程门阵列(16)的读取通路，以及
通过将所述模式的配置数据从所述EEPROM(12)传送到所述现场可编程门阵列(16)而触发(170)所述现场可编程门阵列(16)的配置。
2.一种利用配置数据而使用现场可编程门阵列(16)的方法，所述配置数据存储在一个EEPROM(12)中，所述EEPROM(12)通过一个多路转接器元件(14)与所述现场可编程门阵列(16)相连，其特征在于所述方法包括步骤：
控制所述多路转接器元件(14)以便建立从所述EEPROM(12)到所述现场可编程门阵列(16)的读取通路，以及
通过将所述配置数据从所述EEPROM(12)传送到所述现场可编程门阵列(16)而触发所述现场可编程门阵列(16)的配置。
3.一种硬件电路装置，包括一个PROM设备(10)，一个EEPROM设备(12)，一个可通过一个计算机总线系统访问的现场可编程门阵列设备(16)和一个连接在所述PROM设备(10)，EEPROM设备(12)和现场可编程门阵列设备(16)之间的多路转接器元件(14)，该电路装置的特征在于：
所述配置的PROM设备(10)包括控制数据和逻辑电路，所述控制数据，用于由所述总线系统正确识别所述现场可编程门阵列(16)，所述逻辑电路，用于利用一个EEPROM至现场可编程门阵列接口对所述EEPROM设备(12)进行编程，使得所述EEPROM设备存储配置数据，
所述多路转接器元件(14)用于选择所述PROM设备(10)或所述EEPROM设备(12)或所述现场可编程门阵列设备(16)，以从所述设备中读取数据，以便将所述现场可编程门阵列(16)正确连接到所述总线系统并利用包括在所述EEPROM(12)内的配置数据初始化所述现场可编程门阵列(16)。
4.可被一个个人计算机系统总线检测的个人计算机卡，并包括一个电路，该电路包括一个PROM设备(10)，一个EEPROM设备(12)，一个可通过一个计算机总线系统访问的现场可编程门阵列设备(16)和一个连接在所述PROM设备(10)，EEPROM设备(12)和现场可编程门阵列设备(16)之间的多路转接器元件(14)，该电路装置的特征在于：
所述配置的PROM设备(10)包括控制数据和逻辑电路，所述控制数据，用于由所述总线系统正确识别所述现场可编程门阵列(16)，所述逻辑电路，用于利用一个EEPROM至现场可编程门阵列接口对所述EEPROM设备(12)进行编程，使得所述EEPROM设备存储配置数据，
所述多路转接器元件(14)用于选择所述PROM设备(10)或所述EEPROM设备(12)或所述现场可编程门阵列设备(16)，以从所述设备中读取数据，以便将所述现场可编程门阵列(16)正确连接到所述总线系统并利用包括在所述EEPROM(12)内的配置数据初始化所述现场可编程门阵列(16)配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP99115963 | 1999-08-11 | ||
| EP99115963.3 | 1999-08-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1284681A CN1284681A (zh) | 2001-02-21 |
| CN1203434C true CN1203434C (zh) | 2005-05-25 |
Family
ID=8238773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001227548A Expired - Fee Related CN1203434C (zh) | 1999-08-11 | 2000-08-09 | 无需附加硬件即可对pc卡上的fpga编程的方法和装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6976118B1 (zh) |
| JP (1) | JP3644590B2 (zh) |
| KR (1) | KR100393404B1 (zh) |
| CN (1) | CN1203434C (zh) |
| CA (1) | CA2311420A1 (zh) |
| DE (1) | DE10034405B4 (zh) |
| SG (1) | SG91880A1 (zh) |
| TW (1) | TW440845B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7074519B2 (en) * | 2001-10-26 | 2006-07-11 | The Regents Of The University Of California | Molehole embedded 3-D crossbar architecture used in electrochemical molecular memory device |
| US20030097649A1 (en) * | 2001-10-31 | 2003-05-22 | Terrence Jones | Embedded language interpretation for configuration of fixturing applications |
| KR100443918B1 (ko) * | 2002-01-25 | 2004-08-09 | 삼성전자주식회사 | 원격 에프피지에이 프로그램 업그레이드 방법 |
| KR100445636B1 (ko) * | 2002-06-17 | 2004-08-25 | 삼성전자주식회사 | 에프피지에이와 다수개의 프로그램 가능한 메모리모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트방법 |
| KR20040043403A (ko) * | 2002-11-18 | 2004-05-24 | 삼성전자주식회사 | 원격 프로그래밍이 가능한 피엘디 보드 및 그 원격프로그래밍방법 |
| US7111110B1 (en) * | 2002-12-10 | 2006-09-19 | Altera Corporation | Versatile RAM for programmable logic device |
| TWI220738B (en) | 2002-12-20 | 2004-09-01 | Benq Corp | Method for effectively re-downloading data to a field programmable gate array |
| DE102004030230B4 (de) * | 2004-06-23 | 2006-12-21 | Abb Patent Gmbh | Verfahren zur Aktualisierung der Betriebssoftware für eine Einrichtung mit einem programmierbaren Logikbaustein |
| EP1967920A1 (de) | 2007-03-07 | 2008-09-10 | Siemens Aktiengesellschaft | Verfahren zur Durchführung von Softwareupdates in FPGA-basierte Automatisierungsgeräte |
| US7596651B2 (en) * | 2007-05-29 | 2009-09-29 | International Business Machines Corporation | Multi-character adapter card |
| US20090079467A1 (en) * | 2007-09-26 | 2009-03-26 | Sandven Magne V | Method and apparatus for upgrading fpga/cpld flash devices |
| JP5262578B2 (ja) | 2008-10-27 | 2013-08-14 | 富士ゼロックス株式会社 | 電子機器 |
| DE102010035102A1 (de) * | 2010-08-23 | 2012-04-19 | Bürkert Werke GmbH | Steuergerät für fluidische Systeme |
| CN102184158B (zh) * | 2011-03-31 | 2014-04-23 | 杭州海康威视数字技术股份有限公司 | 带两级fpga芯片的子板及两级fpga芯片的配置方法 |
| CN102306107A (zh) * | 2011-08-30 | 2012-01-04 | 四川和芯微电子股份有限公司 | Fpga配置装置及配置方法 |
| US9424019B2 (en) * | 2012-06-20 | 2016-08-23 | Microsoft Technology Licensing, Llc | Updating hardware libraries for use by applications on a computer system with an FPGA coprocessor |
| US9298438B2 (en) | 2012-06-20 | 2016-03-29 | Microsoft Technology Licensing, Llc | Profiling application code to identify code portions for FPGA implementation |
| US10229085B2 (en) | 2015-01-23 | 2019-03-12 | Hewlett Packard Enterprise Development Lp | Fibre channel hardware card port assignment and management method for port names |
| US9641176B2 (en) | 2015-07-21 | 2017-05-02 | Raytheon Company | Secure switch assembly |
| JP2018120992A (ja) * | 2017-01-26 | 2018-08-02 | 株式会社東芝 | 集積回路および電子機器 |
| US10223318B2 (en) * | 2017-05-31 | 2019-03-05 | Hewlett Packard Enterprise Development Lp | Hot plugging peripheral connected interface express (PCIe) cards |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465106A (en) | 1992-09-25 | 1995-11-07 | Hughes Aircraft Company | Generic driver interface card |
| US6067615A (en) * | 1993-11-30 | 2000-05-23 | Trw Inc. | Reconfigurable processor for executing successive function sequences in a processor operation |
| ATE365049T1 (de) | 1994-05-10 | 2007-07-15 | Wyeth Corp | Abgeänderter, verbesserter brsv lebend- impfstoff |
| US5628028A (en) * | 1995-03-02 | 1997-05-06 | Data Translation, Inc. | Reprogrammable PCMCIA card and method and apparatus employing same |
| US5729495A (en) * | 1995-09-29 | 1998-03-17 | Altera Corporation | Dynamic nonvolatile memory cell |
| US5640107A (en) | 1995-10-24 | 1997-06-17 | Northrop Grumman Corporation | Method for in-circuit programming of a field-programmable gate array configuration memory |
| US5794033A (en) * | 1995-10-24 | 1998-08-11 | International Business Machines Corporation | Method and system for in-site and on-line reprogramming of hardware logics with remote loading in a network device |
| JPH09212445A (ja) | 1996-02-05 | 1997-08-15 | Toppan Printing Co Ltd | カード状インターフェイス機器 |
| KR100299161B1 (ko) * | 1996-05-15 | 2001-10-22 | 박종섭 | 프로세서와롬을사용하여프로그램가능한전계게이트어레이(fpga)를구현하는장치및방법 |
| US5789938A (en) * | 1996-09-04 | 1998-08-04 | Xilinx, Inc. | Structure and method for reading blocks of data from selectable points in a memory device |
| JPH10143441A (ja) * | 1996-09-13 | 1998-05-29 | Nippon Steel Corp | 機密保持機能を備えた半導体装置、符号処理方法及びそのソフトウエアを記憶した記憶媒体 |
| JPH10240678A (ja) * | 1997-02-27 | 1998-09-11 | Oki Inf Syst | 拡張入出力バス |
| US5931959A (en) * | 1997-05-21 | 1999-08-03 | The United States Of America As Represented By The Secretary Of The Air Force | Dynamically reconfigurable FPGA apparatus and method for multiprocessing and fault tolerance |
| US5978862A (en) * | 1997-08-08 | 1999-11-02 | Toshiba America Information Systems, Inc. | PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device |
| US6102963A (en) * | 1997-12-29 | 2000-08-15 | Vantis Corporation | Electrically erasable and reprogrammable, nonvolatile integrated storage device with in-system programming and verification (ISPAV) capabilities for supporting in-system reconfiguring of PLD's |
| US6260139B1 (en) * | 1999-01-26 | 2001-07-10 | Xilinx, Inc. | FPGA control structure for self-reconfiguration |
-
1999
- 1999-09-29 TW TW088116753A patent/TW440845B/zh not_active IP Right Cessation
-
2000
- 2000-06-13 CA CA002311420A patent/CA2311420A1/en not_active Abandoned
- 2000-07-14 DE DE10034405A patent/DE10034405B4/de not_active Expired - Fee Related
- 2000-07-25 JP JP2000223624A patent/JP3644590B2/ja not_active Expired - Fee Related
- 2000-07-27 SG SG200004266A patent/SG91880A1/en unknown
- 2000-08-01 KR KR10-2000-0044499A patent/KR100393404B1/ko not_active IP Right Cessation
- 2000-08-09 CN CNB001227548A patent/CN1203434C/zh not_active Expired - Fee Related
- 2000-08-11 US US09/637,214 patent/US6976118B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10034405B4 (de) | 2006-09-28 |
| TW440845B (en) | 2001-06-16 |
| DE10034405A1 (de) | 2001-03-01 |
| KR100393404B1 (ko) | 2003-07-31 |
| US6976118B1 (en) | 2005-12-13 |
| CA2311420A1 (en) | 2001-02-11 |
| SG91880A1 (en) | 2002-10-15 |
| JP2001101017A (ja) | 2001-04-13 |
| JP3644590B2 (ja) | 2005-04-27 |
| KR20010067048A (ko) | 2001-07-12 |
| CN1284681A (zh) | 2001-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1203434C (zh) | 无需附加硬件即可对pc卡上的fpga编程的方法和装置 | |
| KR920008445B1 (ko) | 퍼스널 컴퓨터 시스템에서 bios용 메모리를 감축시키기 위한 장치 및 방법 | |
| US7363484B2 (en) | Apparatus and method for selectively mapping proper boot image to processors of heterogeneous computer systems | |
| US6918027B2 (en) | System and method for in-system programming through an on-system JTAG bridge of programmable logic devices on multiple circuit boards of a system | |
| KR930007680B1 (ko) | 개인용 컴퓨터 시스템에 bios를 적재하기 위한 장치 및 방법 | |
| US6883109B2 (en) | Method for accessing scan chains and updating EEPROM-resident FPGA code through a system management processor and JTAG bus | |
| US6425116B1 (en) | Automated design of digital signal processing integrated circuit | |
| US20060031664A1 (en) | Method and system for loading and updating firmware in an embedded device | |
| US9395968B1 (en) | Uniquely identifying and validating computer system firmware | |
| KR20030014352A (ko) | 장치 계산을 위한 가상 ｒｏｍ | |
| JP2002518741A (ja) | モジュール間の適合性の検証 | |
| CN113505066A (zh) | 用于验证被测试模块的方法以及验证系统 | |
| US6442725B1 (en) | System and method for intelligent analysis probe | |
| JP2003132010A (ja) | Ｊｔａｇバス−シリアルバス間をブリッジ接続する方法および装置 | |
| JP2001184226A (ja) | メモリブロックを有するデジタルシステムおよびメモリのブロックのエミュレーティング方法 | |
| CN115629815A (zh) | 可验证emmc用户接口的fpga原型验证平台 | |
| CA2556116C (en) | Automotive scan tools with quick boot method | |
| CN111857882A (zh) | 可扩展的ssd开卡固件加载方法、装置、计算机设备及存储介质 | |
| US5594879A (en) | Method of and apparatus for arbitrarily disabling under processor control individual slots on a computer bus | |
| JPH0728665A (ja) | マイクロコンピュータ用エミュレーション装置 | |
| KR19990064824A (ko) | 멀티 기능 모듈을 지원하는 하드웨어/소프트웨어 코-에뮬레이터를 위한 장치 및 방법 | |
| CN1894883B (zh) | 用于选择性地启用一装置的工作模式的系统 | |
| KR100907550B1 (ko) | 시리얼 ｅｅｐｒｏｍ의 손상된 데이터를 복구하기 위한장치 및 방법 | |
| CN118276982B (zh) | 一种适用多工艺平台的片上系统的flash控制方法及其控制器 | |
| KR100504111B1 (ko) | 자체 인식 정보를 구비하는 프로세서 모듈 및 그인식 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1054531 Country of ref document: HK |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050525 Termination date: 20100809 |