KR20010067048A

KR20010067048A - 필드 프로그램가능 게이트 어레이를 프로그래밍하는 방법및 시스템

Info

Publication number: KR20010067048A
Application number: KR1020000044499A
Authority: KR
Inventors: 바이어하인쯔
Original assignee: 포만 제프리 엘; 인터내셔널 비지네스 머신즈 코포레이션
Priority date: 1999-08-11
Filing date: 2000-08-01
Publication date: 2001-07-12
Also published as: DE10034405B4; TW440845B; DE10034405A1; KR100393404B1; US6976118B1; CA2311420A1; SG91880A1; JP2001101017A; JP3644590B2; CN1203434C; CN1284681A

Abstract

본 발명은 수동식으로 엑세스(manually access)하지 않고 하드웨어 전자 회로를 프로그래밍하거나 갱신(update)하기 위한 회로배열과 그 방법을 제공한다. 본 발명의 하드웨어 회로 배열은 EEPROM디바이스(12), 컴퓨터 버스 시스템을 거쳐 엑세스가능한 FPGA디바이스(16) 및 상기 디바이스들 사이에 연결된 MUX디바이스(14)로 이루어진다.

또한, 상기 회로배열에서는, 상기 버스 시스템에 의해 FPGA의 정확한 인식을 위한 제어 데이터 및, Joint Test Action Group (JTAG)의 인터페이스와 같은 EEPROM-FPGA 인터페이스를 구비한 상기 EEPROM디바이스를 프로그래밍하기 위해 사용될 수 있는 로직을 포함하도록 PROM디바이스(12)를 배열한다. 상기 MUX 요소를 제어하여 상기 PROM디바이스 또는 상기 EEPROM디바이스 또는 상기 FPGA디바이스 중 하나를 선택하여 상기 디바이스로부터 데이터를 판독할 수 있다. 이로써, 상기 FPGA는 상기 버스 시스템과 정확하게 연결되고 상기 EEPROM으로 이루어진 콘텐츠를 구비한 상기 FPGA의 구성을 초기화한다.

제1 일련의 단계들에서, 상기와 같이, FPGA는 디스크로부터 받은 스키마로 EEPROM을 프로그래밍하는데 사용된다. 이어, MUX를 스위칭하여 EEPROM으로부터 판독하여, 원래 의도해던 바대로 그 프로그래밍된, 개발 스키마(developed schema)를 FPGA로 공급할 수 있다. PROM은, 최초 시동할 때에 BIOS에 의해 인식되는 PC카드에서 요구되는 FPGA로 그 정보를 전하는데 사용된다.

Description

필드 프로그램가능 게이트 어레이를 프로그래밍하는 방법 및 시스템{METHOD AND SYSTEM FOR PROGRAMMING FIELD PROGRAMMABLE GATE ARRAYS(FPGAs)}

본 발명은 필드 프로그램가능 게이트 어레이(field programmable gatearrays)를 프로그래밍하는 분야에 관한 것이다. 특히, 본 발명은 상기 필드 프로그램가능 어레이 상에 몇가지의 새로운 기능(functionality)을 구현하는 회로를 개발하는 과정과 단말 사용자가 사용하는 과정에서 필드 프로그램가능 게이트 어레이의 사용방법을 개선하는 것에 관한 것이다.

일반적으로, 여기서 FPGA로 약칭되는 필드 프로그램가능 어레이는, 예를들어 비디오 스크린, 프린터, 네트워크 카드 등과 같은 컴퓨터 주변기기의 기본적인 기능의 제어에 이용되는 기본적인 하드웨어 관련기능을 실행하기 위한 몇가지 계산 기능을 구현하는데 사용된다.

또한, 상기 필드 프로그램가능 어레이는, 그래픽 처리 어플리케이션에서 초고속으로 실행되어야 하는, 방대한 양의 곱셉 및 덧셈 연산과 같은 기본적인 산술 계산이 요구되는 어플리케이션에 사용된다.

FPGA는 많은 수(최고 100만개)의 상호 접속 회로들에서 구현되는 계산기능을 구현하기 위해 사용된다. 이러한 방대한 회로들은 특수 하드웨어로 설계되고 실현된다. 이러한 특수 하드웨어의 예로 전용 소프트웨어 툴(dedicated software tools)을 갖춘 개발 플랫폼(development platform)으로서 순서대로 이용되는 워크스테이션의 직렬 또는 병렬 포트에 연결된 바이트 블라스터 MV(byte blaster MV)의 하드웨어 장치를 들 수 있다.

이는 도 2에 도시된다. 여기서는, PC외부의 별도의 하드웨어(32)에 접속된 PCI 카드(18)를 개략적으로 도시한다. 로직(logic: 34)은 개발된 구성데이터 (configuration)를 갖춘 FPGA(16)를 제어하고 프로그래밍하며, 시스템이시동(start-up)될 때에 버스 시스템(bus system)에 의해 검출(detect)되는 PCI 카드에서 요구되는 그 구성데이터를 공급하기 위해 제공된다. 이러한 종래 기술의 개발여건에서는 추가적인 하드웨어 또는 여기서 PROM으로도 약칭되는 프로그램가능 판독 전용 메모리 디바이스(programable read only memory device)가 요구된다. 새로운 기능을 지닌, 개발된 스키마(schema)는 상기 FPGA를 갖춘, 개발된 PC카드 상에 배치된 PROM에 공급된다. 개발자의 워크스테이션이 파워-온(power-on)된 후에, 상기 PROM는 상기 FPGA 의 구성을 제어하고 실행한다. 이어, 작동 중에 상기 FPGA의 기능을 테스트할 수 있다. 상기 스키마의 갱신(update)이 필요한 경우에는, 이미 사용했던 PROM은 재기록될 수 없으므르, 새로운 PROM을 사용하여야 한다.

선택적으로, EEPROM라 하는 전기적 소거가능 PROM(Electrical Erasable PROM)를 PROM 대신에 사용한다. 이 전기적 소거가능 PROM은 갱신할 경우에 재기록될 수 있지만, 상기 EEPROM에 기록하는 프로세스를 제어하기 위하여 외부 하드웨어가 추가적으로 요구된다.

PC카드(18)에 부여되는 기능의 어떤 갱신이나 확장을 시키고자, FPGA 기능을 개발하는 중인 경우나 최종사용자가 상기 FPGA(18)을 포함하는 PC카드(18)를 교환할 때에, FPGA 개발자의 경우는 FPGA를 프로그래밍하기 위해 사용되는 PROM을 대체하기 위해서, 또한 최종사용자인 경우는 다른 카드로 그 카드를 대체하기 위해서 관련 카드에 수동식 엑세스(manual access)가 요구된다.

기본적으로, 갱신 대신에 어떤 새로운 기능을 FPGA상에서 실행할 때에도 동일하게 적용된다.

그러나, PC카드에 대한 어떤 수동식 엑세스는 추가적인 작업을 초래시키고, 복수의 민감한 위치 중 어느곳에서 발생되는 정전하에 의해 컴퓨터의 케이스에 연결된 다른 하드웨어에 손상을 가하는 등의 위험이 있다.

본 발명의 목적은 최종사용자의 사용방법 및 새로운 기능을 FPGA상에 구현하는 회로 개발 중에 FPGA의 사용방법을 개선하기 위한 방법 및 회로를 제공하는데 있다.

도 1은 본 발명의 바람직한 실시형태에 따른 회로의 필수 요소를 나타내는 개략 구조도이다.

도 2는 종래 기술에 따른 회로의 필수 요소를 나타내는 개략 구조도이다.

도 3은 본 발명의 제1 및 제2 태양에 따른 방법의 필수 단계를 나타내는 개략 블로도이다.

* 도면의 주요부분에 대한 부호의 설명 *

10: PROM (programmable read only memory)

12: EEPROM (electrically erasable and programmable ROM)

14: MUX (system multiplex) 16:FPGA (field programmable gate array)

18: PC카드 32: 외부 하드웨어

34: 로직(logic)

본 발명의 목적은 첨부된 청구범위에 기재된 특징에 의해 이루어진다.

본 발명은 회로에 대한 수동식 엑세스없이 하드웨어 전자회로를 갱신하거나 프로그래밍하기 위한 방법 및 시스템을 포함한다.

본 발명의 기본개념에 따르면, 우선 관련된 카드 상에 PROM 또는 EEPROM 디바이스를 물리적으로 접속하는 것을 제안한다. 이 디바이스는 직렬로 엑세스되도록 마련된 것이고 직렬 데이터 스트림을 상기 FPGA에 입력하기 위한 것이다. 여기서, 상기 FPGA는, 이를 PCI 버스와 같은 컴퓨터 버스 시스템에 통지될 때 또는 통상의 디바이스 드라이버를 통해 카드에 엑세스할 수 있도록 하기 위해 요구된다. 상기와 같은 FPGA는 컴퓨터의 BIOS에 의해 정확하게 검출되는 PCI카드가 요구되는 컴퓨터의 후속되는 파워-온에서 PROM에 의해 자동적으로 구성된다.

또한, 본 발명의 하드웨어 회로 배열은 EEPROM디바이스, 컴퓨터 버스 시스템을 통해 엑세스가 가능한 FPGA디바이스 및 상기 디바이스들 사이에 연결된 MUX디바이스로 이루어진다.

나아가, 상기 회로배열에서, 상기 버스 시스템에 의해 FPGA의 정확한 인식을 위한 제어 데이터 및 Joint Test Action Group (JTAG)의 인터페이스와 같은 EEPROM-FPGA 인터페이스를 구비한 상기 EEPROM디바이스를 프로그래밍하기 위해 사용될 수 있는 로직을 포함하도록, 상기 PROM디바이스를 배열한다. 본 발명에 따르면, 상기 MUX요소를 제어하여 상기 PROM디바이스 또는 상기 EEPROM디바이스 또는 상기 FPGA디바이스 중 하나를 선택함으로써 선택된 디바이스로부터 데이터를 판독할 수 있다. 이로써 상기 FPGA는 상기 버스 시스템과 정확하게 연결되고 상기 EEPROM으로 구성된 콘텐츠를 구비한 상기 FPGA의 구성을 초기화한다.

상기 회로 배열은 상기 카드에 대한 물리적인 엑세스없이 FPGA 콘텐츠의 다양한 갱신을 실행할 수 있도록 하는데 사용된다. 이는 아래와 요약된 바대로 이루어진다.

제1 일련의 단계들에서, 상기와 같이, FPGA는 디스크로부터 받은 스키마로 EEPROM을 프로그래밍하는데 사용된다. 이어, MUX를 스위칭하여 EEPROM으로부터 판독하여 원래 의도해던 바대로 그 프로그래밍된, 개발된 스키마를 FPGA로 공급할 수 있다. PROM은 최초 시동할 때에 BIOS에 의해 인식되는 PC카드에서 요구되는 FPGA에 그 정보를 전하는데 바로 사용된다. 이와 같이, 본 발명의 특성은 FPGA디바이스을 두 방식으로 구성된다는 것이다. 우선, 원하는 디스크 통신을 초기화하기 위한 방식으로, 그리고 이어 EEPROM 콘텐츠에 따라 재구성하기 위한 방식으로 구성된다.

본 발명에 따른 방법과 회로는 종래기술의 논의에서 설명되는 방법과 관련하여 FPGA를 포함하는 카드에 물리적인 엑세스없이 FPGA를 프로그래밍할 수 있는 잇점이 있다.

또한, 컴퓨터의 외부에 별도의 하드웨어가 요구되지 않는다.

나아가, 종래와 비해 확장된 기능을 실시하기 위해 용이하게 재프로그래밍할 수 있는 일반 PC카드를 만들 수 있다. 또한, 원한다면 전체적으로 상이한 기능을 수행할 수도 있다. 이와 같이, 유일한 목적만을 위한 전용이 아니므로, 본 발명은 FPGA의 유연성을 증가시킨다.

본 발명을 실시예로 설명한다. 그리고 이는 첨부된 도면의 외형으로 제한되지 않는다.

이하, 도1을 참조하여, 본 발명에 따른 회로의 필수 요소를 설명한다.

PROM(10) 및 EEPROM(12)은 멀티플렉서 요소(MUX: 14)를 통해 본 발명에 따라 생성된 일반 PC카드에 배치된 FPGA(16)와 연결된다. 그 PC카드는 참조번호(18)로 점선으로 개략적으로 도시되었다. 입력/출력 라인로 40개의 다수 라인을 FPGA의 우측에 제공하여 컴퓨터의 PCI 버스 시스템과 연결한다.

PROM(10)과 EEPROM(12) 모두로부터 클럭라인(cluck line: CLK)과 데이터라인(data line: DATA)을 MUX(14)의 입구에 각각 연결한다. 한 쌍의 클럭라인과 데이터라인은 MUX에서 FPGA(16) 입구로 각각 출력된다.

MUX 제어라인을 통해 MUX 요소(14)를 제어하여 PROM으로부터 데이터를 판독한다. 즉, 상기 라인이 비활성화될 때는 PROM(10)으로부터, 상기 라인이 스위칭되어 활성화될 때는 EEPROM(12)으로부터 데이타를 판독한다.

또한, FPGA(16)와 EEPROM(12) 사이에 4개 연결부, 즉 TCK, TDI, TMS 및 TDO를 제공하여, 상기 인용된 종래 기술을 참조로 설명된 바와 같이 FPGA로부터 EEPROM을 프로그래밍한다.

나아가, FPGA(16)의 출력부에서 EEPROM(12)의 입력부로 INT_CONFIG(구성초기화)신호라인을 제공한다. 이 작동은 이후 설명하기로 한다.

PROM(10)은 FGPA를 구성하는데 필요한 모든 구성 데이터를 구비하고 있어, 컴퓨터를 시동하면 PCI 버스에 관여하는 장치인 BIOS에 의해 인식되고 장치 드라이버를 통해 엑세스된다. 또한, PROM(10)은 상기 JTAG 인터페이스로 EEPROM(12)을 프로그래밍하는데 필요한 모든 로직을 포함한다.

도3과 함께 참조하여, 이하, EEPROM 및 FPGA를 프로그래밍하는 필수 단계를 설명한다.

단계(110), 즉 파워-온 한 후에, 단계(120)에서는 PROM 콘텐츠를 통해 자동적으로 FPGA(16)를 구성한다. FPGA는 PCI 목적 장치 기능을 지니고, 이와 같이 디바이스 드라이버와 통신할 수 있다.

본 발명의 방법의 제1 태양을 나타내는 경우로, FPGA를 프로그래밍하는데 사용되는 EEPROM을 상기 FPGA 개발 스키마로 새로운 갱신하도록 프로그래밍하게 되며, 이는 판단하는 단계(130)에서 "예"선과 일치된다. 단계(140)에서는, 어떤 종래 기술 장치 드라이버로 스키마, 즉 구성데이터를 판독한다. 예를 들면, 디스크에서 스키마 개발 툴로 기록되었던 부분으로 판독하게 된다. 그리고 단계(150)에서는 상기 FPGA에서 실행되는 전용기능을 통해 이들 데이터를 EEPROM(12)에 프로그래밍한다.

특히, 종래 기술과 같이 전용 JTAG 신호 클럭(TCK), 데이터 입력(TDI), 모드선택(TMS)과 데이터 출력(TDO)을 도1에 도시된 바와 같이 사용한다. 이로써, EEPROM의 프로그래밍은 완료된다.

이어, EEPROM의 콘텐츠를 가진 FPGA(16)의 구성 과정을 INIT_CONFIG 신호라인을 통해 소위 카드_INIT 기능을 활성화시킴으로써 트리거(trigger)한다. 상기 트리거링 단계는 FPGA에서 실행되는 기능으로 제어된다.

특히, 단계(160)에서는 MUX 제어라인을 통해 MUX(14)를 스위칭하여 EEPROM(12)의 클럭라인 및 데이터라인을 FPGA(16)으로 제공한다. 단계(170)에서 INT_CONFIG라인이 실제로 활성화될 때에, 단계(180)에서는 EEPROM의 콘텐츠로 FPGA를 구성하게 된다. 이로써, 단계(190)에서 FPGA 프로그래밍은 완료된다.

본 발명의 방법의 제2 태양에 따르면, 이미 EEPROM(12)은 재프로그래밍된다. 이와 같이, 새로운 FPGA 구성 스키마가 완료된 때에 다루지는 경우이다.

이 경우에 도3 에 도시된 바와 같은 방법은 시동과정 후에 진행된다. 즉 PROM을 포함하는 단계(110)에서 단계(120)로, 다시 판단하는 단계(130)에서, "아니오"선을 통해 상기와 같이, 단계(160)으로 진행된다.

상기 설명한 바와 같이, 본 발명에 따른 방법과 회로는 종래기술의 논의에서 설명되는 방법과 관련하여 FPGA를 포함하는 카드에 물리적인 엑세스없이 FPGA를 프로그래밍할 수 있는 잇점이 가진다. 또한, 컴퓨터의 외부에 별도의 하드웨어가 요구되지 않는다.

나아가, 종래와 비해 확장된 기능을 실시하기 위해 용이하게 재프로그래밍할 수 있는 일반 PC카드를 제조할 수 있다. 또한, 원한다면 전체적으로 상이한 기능을 수행할 수도 있다. 이와 같이, 유일한 목적만을 위한 전용이 아니므로, 본 발명은 FPGA의 유연성을 증가시킨다.

앞서 상세한 설명에서, 본 발명은 상세히 설명된 실시형태를 참조하여 설명되었다. 그러나, 첨부한 청구범위에 기재된 바와 같은 발명의 광범위한 사상과 범위에서 벗어나지 않고 다양한 개조와 변형이 가능하다는 것은 명백한다. 따라서, 명세서와 도면은 한정하기보다는 예시한 것으로 간주되어야 한다.

본 발명의 개념은 FPGA 스키마 개발 환경에 주된 PC를 사용하는데 있어서는 버스시스템과 독립적이다.

Claims

컴퓨터 장치에서 개발된 툴에 의해 개발된 스키마(schema)에 따라 구성데이타(configuration data)를 갖춘 필드 프로그램가능 게이트 어레이를 프로그래밍하는 방법에 있어서,

① 장치 드라이버(device driver)에 의해 상기 컴퓨터 장치의 저장장치로부터 상기 스키마를 판독하는 단계(140),

② MUX 요소(14)를 통하여 상기 FPGA(16)에 연결된 EEPROM(12)으로, 그 FPGA(16)에서 실행되는 전용기능에 의해서 상기 스키마를 프로그래밍하는 단계(150),

③ 상기 EEPROM(12)에서 상기 FPGA(16)로 판독할 수 있도록 상기 MUX 요소(14)를 스위칭하는 단계(160), 및

④ 상기 EEPROM(12)에서 상기 FPGA(16)로 상기 스키마를 공급하여 그 FPGA(16)의 구성을 트리거링(triggering)하는 단계(170)를 포함함을 특징으로 하는

필드 프로그램가능 게이트 어레이를 프로그래밍하는 방법.
MUX 요소(14)를 통하여 상기 FPGA(16)에 연결된 EEPROM(12)에 저장된 구성 데이터를 갖춘 FPGA를 사용하는 방법에 있어서,

상기 EEPROM(12)에서 상기 FPGA(16)로 판독할 수 있도록 상기 MUX요소(14)를 제어하는 단계, 및

상기 EEPROM(12)에서 상기 FPGA(16)로 상기 스키마를 공급하여 FPGA(16)의 구성을 트리거링하는 단계를 포함함을 특징으로 하는

EEPROM(12)에 저장된 구성 데이터를 갖춘 FPGA(16)를 사용하는 방법.
PROM 디바이스(10), EEPROM 디바이스(12), 컴퓨터 버스 시스템을 경유하여 엑세스가 가능한 FPGA 디바이스(16) 및 상기 디바이스 사이를 연결하는 MUX 요소(14)를 포함하는 하드웨어 회로배열에 있어서,

① 상기 PROM 디바이스(10)는 상기 버스 시스템에 의해 상기 FPGA(16)의 정확한 인식을 위한 제어 데이터 및 EEPROM-FPGA 인터페이스를 갖춘 상기 EEPROM(12)을 프로그래밍하기 위해 사용될 수 있는 로직(logic)을 포함하기 위해 배열되고,

② 상기 MUX 요소(14)는 상기 FPGA(16)를 상기 버스 시스템에 정확히 연결하고 상기 FPGA(16)의 구성을 상기 EEPROM(12)으로 이루어진 콘텐츠(contents)로 초기화하기 위하여, 상기 PROM디바이스(10), 상기 EEPROM디바이스(12) 및 상기 FPGA디바이스(16) 중 어느 하나를 선택하도록 제어가능함을 특징으로 하는,

상기 MUX 요소(14)를 포함하는 하드웨어 회로배열.
제3항에 따른 회로배열을 갖추고 PC 시스템 버스에 의해 검출될 수 있는 PC 카드(18).