KR20030014352A - 장치 계산을 위한 가상 ｒｏｍ - Google Patents

Abstract

라이저 카드(106)가 컴퓨터 시스템 마더보드(100)에 연결될 때, 라이저 카드(106)에 있는 저장 장치(201)는 컴퓨터 시스템이 라이저 카드(106)에 있는 임의의 주변 장치를 구성하도록 하는 구성 데이터를 포함할 것이다. 그것이 라이저 카드(106) 주변 장치(301,302)와 관계된 임의의 그리고 모든 PCI 구성 공간들을 실행되도록 하고 초기화 되도록 한 후에 상기 구성 데이터는 컴퓨터 시스템에 있는 바이오스(103)에 의해 가상 부가 ROM(305)로 취급될 것이다.

Description

장치 계산을 위한 가상 ＲＯＭ{VIRTUAL ROM FOR DEVICE ENUMERATION}

모뎀과 오디오 하위 시스템들은 이제 마이크로소프트의 PC99 사양에 따라 PC(개인용 컴퓨터)를 기반으로 한 윈도우즈(Windows)의 필요한 성분이다. 이것은 마이크로소프트사의 윈도우즈 상표를 받기 위한 필요조건이다. 프로세서에 순환 속도 증가를 고려하여, 모뎀과 오디오 기능들은 이제 마이크로소프트의 시스템을 동작시키는 윈도우즈하에서 PC 프로세서를 동작시키는 소프트웨어로 구현된다. 이것은 비용을 계속해서 줄이고 증가된 소프트웨어 업그레이드의 유연성을 제공하기 위하여 행해졌다.

이런 구현의 한 예가 모뎀과 오디오 시스템에 대해 단지 아날로그 프론트 엔드 하드웨어(analog frond end hardware)만을 포함하는 회로 카드 혹은 라이저 (riser)로 이루어지는 구조(architecture)를 정의하는 AMR(오디오/모뎀 라이저)이라 불리는 산업 표준이다. 인텔 코포레이션, 리비전 1.01, pp 1-24, 오디오/모뎀 라이저 사양을 참고하기 바란다. 대부분의 모뎀과 오디오 처리는 호스트 프로세서에서 행해진다. 라이저 카드 자체는 PCI 장치가 아니고 마더보드 자원으로 간주되고 따라서 계산가능(enumerable)하지 않다. 그러나, PCI 컨트롤러는 호스트 소프트웨어와 라이저 카드 사이의 인터페이스를 제공하기 위해 사용된다. 상기 라이저는 하나 이상의 코덱(codecs)을 포함한다. PCI 컨트롤러는 그 자체적으로 하나 이상의 "PCI 장치들" 로서 존재한다.

게다가 일을 복잡하게 만드는 것으로써, 코덱과 라이저 카드 뿐만 아니라 모뎀과 오디오에 대한 호스트 소프트웨어 드라이버들이 다수의 벤더(제작업체)에 의해 공급된다. 지적 재산권 보호를 위해, 어떤 벤더의 모뎀 혹은 오디오 소프트웨어는 오직 그들의 특별한 코덱하고만 동작하도록 설계된다. 어떤 코덱 벤더들은 라이저 카드를 제작하며, 어떤 라이저 카드들은 코덱을 만들지 않는 회사에 의해 제조된다. 이것은 윈도우즈가 그것을 적절하게 계산할 수 있도록 PCI 컨트롤러를 구성해야 하는(다수의 Vendor_IDs를 지원해야 하는) 요구사항을 부과한다.

올바른 계산(enumeration)은 (코덱 벤더들에 의해 제공되는) 의도된 드라이버들이 로딩되게 할 것이다. 게다가, 올바른 계산은 누가 라이저를 만들었는지와 누구의 코덱 제품들이 포함되어 있는지에 관한 정보를 윈도우즈에 보고하도록 할 것이다. 마지막으로, 올바른 계산은 또한 라이저에 있는 각각의 코덱에 인터페이스하는 기능들을 지원하는 하나 이상의 PCI 장치로서, PCI 컨트롤러가 올바르게 구성되도록 할 것이다.

컴퓨터 시스템의 바이오스(BIOS)(기본적인 입출력 시스템)는 PCI 구성 공간으로부터 벤더의 상세 정보를 읽고 그 다음에 오퍼레이팅 시스템이 적절한 드라이버들을 로딩하기 위한 테이블을 만듦으로써 PCI 장치들을 계산한다.

현재, AMR 구조는 특정 벤더의 라이저 카드가 시스템에 존재하는지 감지하기 위하여 커스텀 바이오스 루틴(custom BIOS routine)이 실행되어야 함을 필요로 한다. 그 다음 커스텀 바이오스 루틴은 하부-PCI 장치 ID로서 PCI 구성 공간안으로 Vendor_ID 를 로딩한다. 따라서, 컨트롤러, 라이저, 그리고 플랫폼 바이오스 모두 "마루에서 결합(joined at the hip)" 되는 바, 세가지 모두 함께 쓰여지고, 테스트되고, 유지되고, 지원되고, 자격을 부여받아야 한다. 이것은 비용과 비유연성을 부가하게 된다.

또한 상기 "결합"은 불가능한 상황을 발생시킨다. 예를 들어, 코덱 벤더 A 가 오디오 코덱, 모뎀 코덱, 그리고 PCI 컨트롤러 모두를 만든다고 가정하자. 올바른 계산의 결과로서, 두 개의 PCI 장치가 윈도우즈에 제시된다(컨트롤러 "A"는 오디오 코덱 "A"에 연결되고, 컨트롤러 "A"는 모뎀 코덱 "A"에 연결된다). 하지만, 만약 라이저에 서로 다른 제조사들의 카드가 접속된다면, 다른 결과가 일어날 수 있다. 벤더 "B"에 의해 만들어진 새로운 오디오와 모뎀 코덱은 PCI 컨트롤러 "A"에 연결될 수 있다. 만약 A 회사와 B 회사가 경쟁업체라면, 단순히 오퍼레이팅 시스템에 의해서만 지시를 받는 사용자가 "A-B" 드라이버를 찾기가 매우 어려운 결과를 가져오게 된다.

종래기술에 있어서 필요로 하는 것은 플랫폼 바이오스에 어떤 변화도 없이 장치 계산을 가능케 하는 메커니즘이다. 종래기술에 있어서 또한 필요로 하는 것은 미디어 접속 장치들을 넘어서 더 기능적으로 계산할 수 있는, 결과적으로 플랫폼(바이오스)과 분리된 라이저 카드의 기술적 진보를 가져올 수 있는 수단이다.

본 발명은 일반적으로 데이터 처리 시스템, 특히 데이터 처리 시스템에 연결되는 장치들의 자동 구성에 관한 것이다.

첨부한 도면들을 참조로 한 다음의 상세한 설명을 참조함으로써 본 발명 및그 장점을 더 완벽히 이해할 수 있을 것이다.

도 1 은 본 발명에 따라 구성된 데이터 처리 시스템도.

도 2 는 라이저 카드에 있는 EEPROM 내의 정보를 시스템 메모리에 복사하는 것을 예시한 도면.

도 3 은 부가 ROM내의 명령들의 실행에 의해 PCI 구성 공간 안으로 벤더 정보가 복사되는 것을 예시한 도면.

도 4 는 본 발명에 따른 흐름도.

본 발명은 오퍼레이팅 시스템으로 하여금 현재로서는 플랫폼 바이오스(기본적인 입출력 루틴)를 부르지 않고는 계산할 수 없는 다수의 PCI 장치들을 계산하도록 함으로써 앞서 말한 필요사항들을 충족시킨다. 그 결과, 오퍼레이팅 시스템은 플랫폼 바이오스에 대한 어떤 변경 없이도 이런 PCI 장치를 계산할 수 있어, 그럼으로써 장치 테스팅 및 자격 부여를 플랫폼으로부터 분리하고, 바이오스를 변경하지 않음으로써 플랫폼 소프트웨어 유지 비용을 줄이고, 시스템 플랫폼 바이오스에독립적으로 PCI 장치의 기술적 진보를 가져올 수 있다.

보다 명확히 말하면, 본 발명은 플랫폼 바이오스의 어떠한 커스터마이즈화 (customization) 없이도 오퍼레이팅 시스템 실행가능 코드와 구성 데이터에 이용할 수 있게 함으로써 라이저 카드에 있는 다수의 장치/기능들(또한 마더보드 이하 장치들)의 계산을 위한 처리 및 수단을 제공한다. 이것은 가상의 부가 ROM(Virtual add-on ROM)을 생성시킴으로써 달성되는데, 이 부가 ROM은 바이오스가 자연적으로 감지한다. 라이저 카드에 있는 데이터 저장 장치(예, 직렬 EEPROM)는 계산에 필요한 구성 데이터를 포함할 것이고 또한 가능하게는 각각의 장치의 정상적인 PCI 구성 공간안에 이 구성 데이터를 복사할 실행가능 코드를 포함할 것이다. 일 실시예에서, 구성 데이터와 실행가능 코드를 포함하는 라이저 직렬 EEPROM 은 시스템 메모리의 이용가능한 영역에 복사된다. 직렬 EEPROM 데이터가 시스템 메모리에 구성되어 바이오스가 AA55 헤더의 사용을 통해 그것이 부가 ROM에 대해 행하는 바와 같이 시스템 메모리 영역을 감지할 것이다. AA55 헤더를 발견할 때, 바이오스는 이시스템 메모리 영역을 감지할 것이다. 바이오스는 이 시스템 메모리 영역을 부가 ROM으로 취급하며, 그럼으로써 라이저 구성을 갖는 임의의 그리고 모든 PCI 구성 공간을 실행하고 초기화하도록 한다. 실행된 코드는 다른 PCI 주변장치 주소가 존재하는지 바이오스에 물어볼 수 있어서, 모뎀과 오디오 PCI 구성 공간은 자리를 잡을 수 있다. 그 다음 바이오스는 시스템에서 감지된 모든 PCI 장치들을 계산한다.

본 발명의 또다른 실시예로서, EEPROM 에 있는 구성 데이터는 가상적인 부가 ROM 으로 처리되고 시스템 메모리에 선택적으로 새도우잉(shadowing)된다.

본 발명의 하나의 장점은 라이저 카드와 관련된 모든 장치들이 바이오스 커스터마이징없이 계산될 수 있다는 것이다. 본 발명의 또다른 장점은 플랫폼 바이오스 없이도 라이저 기술을 전개할 수 있다는 것이다.

비록 본 발명은 PCI 와 바이오스 실체를 참조로 하여 설명되지만은, 본 발명은 추가 정보 혹은 자동 구성이 필요한 임의의 데이터 처리 시스템에 적용가능하다. 더욱이, 본 발명은 컨트롤러와 미디어 접속 장치(예, 이더넷 + PHY, DSL 하드 모뎀 컨트롤러 + DSP 엔진 등)로 부분을 나누는 임의의 시스템에 적용가능하다.

지금까지 후술될 발명의 상세한 설명을 더 잘 이해할 수 있도록 하기 위해서 본 발명의 특징과 기술적인 장점을 폭넓게 설명하기보다는 간단히 약술하였다. 본 발명의 특허 청구 범위의 요지를 형성하는 부가적인 특징들과 장점들도 이후 설명될 것이다.

다음 설명에서, 본 발명에 대한 철저한 이해를 위하여 특정 워드 혹은 바이트 길이 등과 같은 다수의 특정 세부사항들이 제시된다. 하지만, 본 발명이 그러한 특정 세부사항들이 없이도 실시될 수 있음이 당업자에게 명백할 것이다. 다른 경우들에서, 불필요한 세부사항으로 인해 본 발명이 불명확하게 되지 않도록 하기 위해서 잘 알려진 회로들은 블록도 형태로 보여진다. 대체로, 타이밍 등에 관한 세부사항은 본 발명의 완벽한 이해를 얻는 데에 필요하지 않고 당업자의 기술 수준 범위내에 있는 정도이면 상세한 설명에서 생략하였다.

도면에서, 도시된 구성 요소는 필연적으로 스케일로 도시하지는 않았으며, 동일하거나 유사한 구성 요소는 여러 도면에서 동일한 참조 번호로 표시하였다.

도 1 은 본 발명에 따라 구성된 데이터 처리 시스템(100)을 도시한 것이다. 데이터 처리 시스템(100)은 도 1 에 특정하게 도시한 것 이외에 전형적으로 컴퓨터 시스템에서 발견되는 다른 구성 요소를 포함할 수 있다. CPU(중앙 처리 장치)(101)는 로컬 버스(105)에 의해 랜덤 억세스 메모리(RAM)(102)와 결합된다. 또한 로컬 버스는 CPU(101)를 기본적인 입출력 시스템(바이오스)(103)과 PCI 버스 컨트롤러 (104)에 연결한다. 바이오스(103)는 필수적인 루틴 집합을 포함하고 시스템(100)안에 있는 하드웨어와 오퍼레이팅 시스템 사이에 인터페이스를 제공한다. 바이오스 (103)는 실시간으로 모든 주변 장치 기술과 내부 서비스들을 지원한다. 시스템 (100)을 시작할 때, 바이오스(103)는 시스템(100)을 테스트하고 드라이브와 다른 구성 설정들에 대해 자기 자신의 작은 CMOS 메모리 뱅크에 질의함으로써 동작을 준비한다. 그러고 나서 바이오스는 오퍼레이팅 시스템을 로딩하고 그것에 대한 제어를 한다. 버스 컨트롤러(104)는 주변 장치를 구동하는 회로 소자를 포함하는데, 본 실시예에서 이 회로소자는 라이저 카드(106)에 있는 주변 장치가 될 것이다. 시스템(100)에서, 버스 컨트롤러(104)는 PCI 버스(107)와 연결된 PCI 버스 컨트롤러이다. PCI는 주변 장치 구성요소 상호 연결을 나타내고, PCI 버스(107)는 CPU(101)와 주변 장치들(오디오,비디오,디스크,네트워크 등) 사이에 고속 데이터 경로를 제공하는 주변장치 버스이다. PCI는 시작할 때 PCI 카드를 자동적으로 구성하면서 "플러그 앤 플레이" 기능을 제공한다.

시스템(100)내에서 장치 계산을 하는 동안, 시스템(100)에 장착된 모든 장치들은 확인되고 필요한 루틴들(드라이버들)은 이들이 기능을 수행할 수 있도록 초기화된다. PCI 버스 컨트롤러(104)내에 있는 레지스터들은 라이저 카드(106)에 있는 주변 장치에 대한 특별한 정보로 제공받게 되며, 그래서 버스 컨트롤러(104)는 주변장치와 적절하게 통신할 수 있다.

본 발명의 한 실시예로, 라이저 카드(106)는 제조사들이 아날로그 입/출력 기능들이 없는 마더보드를 제작할 수 있도록 해주는 오디오 모뎀 라이저(AMR)이다. 대신, 이러한 입출력 기능들은 라이저 카드(106)상에 배치된다. 이 라이저 카드 (106)는 코덱 회로 소자를 포함하고, 마더보드와 자신이 직각을 형성하도록 마더보드에 수직으로 삽입된다. 아날로그 입/출력 기능들을 마더보드와 분리함으로써 오디오 품질이 높아지고 생산 지연이 감소된다. AMR 사양 이전에는, 마더보드 아날로그 입/출력 기능들은 긴 FCC와 국제 전기통신 증명 과정을 거쳐 갔다.

본 발명은 플랫폼 바이오스(103)의 어떠한 커스터마이징 없이도 시스템(100) 실행가능 코드와 구성 데이터에 이용가능하게 함으로써 라이저 카드(106)에 있는 다수의 장치들/기능들의 계산 방법 및 수단을 제공한다. 이것은 시스템(100)이 시작하는 동안 바이오스(103)가 자연스럽게 감지할 가상 부가 ROM(virtual add-on ROM)을 생성함으로써 달성된다. 도 2 에 관해 설명하면, 직렬 EEPROM(201)과 같은 데이터 저장 장치는 라이저 카드(106)에 연결되고, 라이저 카드(106)에 있는 모든 주변장치들에 대한 완전한 계산에 필요한 모든 구성 데이터를 포함한다. 라이저 카드(106)에는 예를 들면, 모뎀과 같은 하나 이상의 오디오 혹은 비디오 주변 장치가 놓일 수 있다. 직렬 EEPROM(201)은 또한 각각의 장치의 정규(normal) PCI 구성 공간안에 구성 데이터를 복사할 실행가능 코드를 포함함으로써 정규 계산을 가능하게 할 수 있다. 호스트 시스템(100)이 라이저 기반 저장 장치(201)로부터 직접 실행할 수 없기 때문에 장치(201)내에 있는 데이터는 도 2 에 대쉬선 화살표로 나타내어진 것처럼 이용가능한 시스템 RAM 안에 먼저 복사된다.

다음 도 3 에 관해 설명하면, 도 3 은 본 발명의 실행을 예시하는 블록도이다. 상기에서 언급한 것처럼, 라이저 카드(106)는 EEPROM 저장 장치(201)를 포함한다. 라이저 카드(106)에 있는 주변 장치들에 대한 완전한 계산을 위해 필요한 구성 데이터 및 어떤 가능한 실행가능 코드를 시스템 메모리(304) 안에 복사하기 위해 수단(303)이 구현된다. 상기 데이터는 시스템 메모리(304)에 조직(structure)되어, 바이오스(103)가 이를 부가 ROM(305)으로서 감지한다. 이것은 시스템 메모리(304) 안에 복사된 데이터 앞에 헤더 AA55를 놓음으로써 달성된다. 바이오스(103)가 자동적으로 어떤 위치와 메모리를 통해 조회를 행하고 AA55 헤더를 찾을 수 있게 하는 규정(provision)이 제공된다는 것은 본 기술분야에 잘 알려져있다. 그런 AA55 헤더를 포함하는 데이터는 시스템 메모리(304)의 그 위치에 놓이는 부가 ROM 인 것으로 여겨지며, 바이오스(103)는 부가 ROM 내에 포함된 데이터를 자동으로 실행한다. 부가 ROM(305)내에 포함된 데이터는 라이저 카드(106)에 포함된 임의의 주변 장치들에 대해 임의의 및 모든 PCI 구성 공간의 초기화를 실행한다. 도 3 에 예시한 실시예에서, 첫번째 주변 장치(PHY1)에 대해, 이것의 Vendor_ID_Y는 PCI 컨트롤러 구성 메모리 공간(301)내에 저장된다. 도 3 에는 또다른 주변 장치(PHY2)가 도시되어 있는데, 이것의 Vendor_ID_Z 데이터는 PCI 컨트롤러 구성 메모리 공간(302)에 저장된다. 그러고 나서 바이오스(103)는 감지한 "PCI 장치들"을 계산한다.

상태머신(303)에 의해 수행되는 것을 더 자세하게 설명하면, 상태머신(303)은 부가 ROM들을 포함하는 것으로 알려진 시스템 메모리(304)의 한 부분안으로 EEPROM 저장 장치(201)의 내용을 복사하기 시작하게 하는 상태에서 디폴트 전력(default power)을 가질 것이다. 그러고 나서 상태머신(303)은 바이오스 부가 ROM 감지 알고리즘을 감시한다. 바이오스(103)가 복사된 EEPROM 이미지의 기본 주소 (base address)로부터 읽기 동작을 할 때, 상태머신(303)은 메모리 읽기열이 활성상태로 되게 해야 한다. 이것은 바이오스(103)가 입/출력 공간을 확인하기 때문인 바, 이것은 서로 다른 읽기 제어 신호를 가진다. EEPROM 이미지에 있는 실행 코드의 첫번째 바이트는 시스템 메모리(304)로부터 코드실행을 시작하라고 CPU(101)에게 알린다. 이것은 제어가 성공적으로 전송되었기 때문에, 상태머신(303)이 감시동작을 멈출 수 있다는 것을 의미한다. EEPROM 저장 장치(201)에 있는 마지막 코드는 파워온 절차의 제어를 바이오스(103)에 리턴시킨다.

대안적으로, 블록(303)에서, PCI 컨트롤러는 부가 ROM 장치로 나타내질 수 있다. 본 발명은 EEPROM(201)의 내용을 시스템 메모리(304)안으로 복사함이 없이 직렬 EEPROM 장치(201)와 PCI 컨트롤러를 부가 ROM으로서 처리하고, 이를 제 위치에서 실행한다. 이것은 EEPROM(201)에 있는 데이터를 시스템 메모리(304)안으로 복사하는 복잡성을 제거한다. EEPROM(201)에 있는 데이터를 시스템 메모리(304)안으로 "새도우잉(shadowing)"함으로써 성능이 향상될 수 있다(바이오스 설정에 의해 제어된). 이 "새도우잉"은 시스템 RAM안으로 메모리를 자동적으로 복사할 플랫폼 바이오스에 존재하는 잘 알려진 메커니즘이다. 이것은 ROM 데이터에 접속하는 시간을 낮춤으로써 실행 성능을 향상시킨다(복사한 후 시스템 RAM으로부터 실행한다). 그 결과, 라이저 EEPROM(201)과 인터페이스하는 PCI 컨트롤러(104)(혹은 간단한 상태머신 장치)는 그것을 부가 ROM 장치로 나타내도록 할 주소 범위에 응답하도록 만들어진다. 바이오스(103)는 그것을 부가 ROM으로 인식할 것이고 이 장치에 프로그램 실행을 전송한다.

본질적으로, 이 대안적인 새도우잉 과정은 중앙 메모리안으로 부가 ROM을 새도우하기 위한 선택사항이 결정되는 것을 제외하고 시스템 메모리안으로 이미지를 복사하는 것에 관해 위에 설명된 과정과 같다. 전체 ROM 이미지가 시스템 메모리(304)안으로 복사된 후에, 바이오스(103)는 원래의 메모리 위치에 접속하기 위하여 임의의 요구들을 낚아채고 그것이 만든 복사본으로 그를 방향전환시킨다. 이 선택사항은 전형적으로 사용자에게 접속가능한 바이오스 구성 화면에 있다. 이는 또한 EEPROM 이미지에 저장된 실행가능 코드에 의해 행해질 수 있다. 가장 유사하게, 그것은 이미지가 두드러지게 더 빨리 접속하게 하고, 중앙 시스템 메모리(304)가 EEPROM(201)보다 훨씬 더 빠르기 때문에, 이 선택사항은 디폴트값으로 OEM(최초의 장비 제조업자)에 의해 설정된다.

또다른 대안으로는, EEPROM(201)에 대한 상태머신 컨트롤러는 실제적으로 AA55 헤더를 갖춘 바이오스(103)의 읽기 요구에 응한다. 상태머신(303)이 직접적으로 표준 방식에 응하기 때문에 재변환(retranslation)이 요구되지 않는다. EEPROM (201)으로부터 주소 읽음이 요구될 때, 상태머신(303)은 그 요구를 변환하고 시스템이 준비가 되어 있을 때, 이 시스템에 상기 데이터를 제공한다. 이 방법은 오직 표준 신호(standard signaling)만이 요구되기 때문에 구현하기 쉽다. 상기 설명된 새도우잉 기술은 이 경우에도 역시 적용되어 빠른 접속을 제공하게 된다.

저장된 데이터에 관하여, 이는 상기 설명된 모든 방법들과 같다. 이는 어떤장치가 라이저 카드에 존재하는지 식별한다. 이 데이터는 제조업자, 모델, 개정(revision), 그리고 벤더가 원하는 임의의 다른 정보를 포함한다. 이 데이터는 또한 PCI 벤터 ID, 서브 벤더 ID, PCI 부류, 또한 벤더가 적절하다고 생각하는 어떤 정보를 가진다. 만약 벤더가 특별한 실행가능 코드를 가진다면, 이 데이터는 상기 코드가 동작(live)하는 곳이 된다. 최소 실행 가능 코드는 이용가능한 컨트롤러들에 관하여 시스템에 질의한다. 만약 그것이 어떤 것을 찾게 되면, 이는 PCI ID, 장치 ID, 그리고 벤더가 장치를 식별하기에 적절한 거라고 믿는 임의의 다른 데이터를 읽을 것이다. 각각의 미디어 장치(라이저 PHY/CODE, 등)가 매칭되는 컨트롤러를 찾았을 때, EEPROM에 있는 코드는 각각의 장치가 적절하게 정의될 때까지 상기 매칭 컨트롤러에 정확한 PCI 벤더 ID, 서브벤더 ID, 장치 ID, 등을 기록할 것이다. 이 정보는 또한 전원 관리 성능 혹은 시스템 설계자가 포함하고자 하는 임의의 다른 정보를 포함할 수도 있다.

EEPROM 코드가 동작을 마쳤을 때, 바이오스(103)는 표준 PCI 발견 주기로 동작하며, PCI 구성이 이미 완료되었으므로, 장치들은 정확하게 계산하고 오퍼레이팅 시스템은 알려진 양호한 드라이버를 로딩할 수 있다.

도 4 는 앞서 말한 과정을 더 자세하게 보여준다. 단계(401)에서, 바이오스(103)는 임의의 부가 ROM들에 대해 체크한다. 단계(402)에서, 가상 ROM/컨트롤러는 올바른 AA55 16비트 메모리 값을 갖는 시스템 메모리(304)로부터의 메모리 읽기에 응답한다. 단계(403)에서, 바이오스(103)는 가상 ROM(305)의 다음 메모리 위치를 읽어, 그의 크기를 결정한다. 단계(404)에서, 가상 ROM(305)의 내용은중앙 메모리(304)안으로 새도우잉된다. 단계(405)에서, 산업 표준 프로토콜들을 사용하여, 바이오스(103)는 가상 ROM(305)에 실행 코드를 전송한다. 단계(406)에서, 가상 ROM(305)은 다음 동작을 행할 실행가능 코드를 포함한다. 먼저, 이 가상 ROM(305)은 표준 PCI 계산 주기를 통하여 모든 PCI 기반 호스트 컨트롤러를 식별한다. 이것은 두 개의 가능한 방법들 아래 성취될 것이다. 첫째, PCI SIG 그룹은 특별한 PCI ID 번호를 갖는 컨트롤러를 라이저 카드(106)에 할당한다. 두번째 가능한 계산 주기는 사용하지 않지만 표준 PCI 논리 버스에 모든 호스트 컨트롤러를 배치하는 것이다.

ROM 프로그래머는 어떤 컨트롤러가 잠재적으로 이용가능한지에 관한 정확한 지식을 가지기 때문에, 프로그래머는 또한 다양한 PCI 호스트 컨트롤러에 있는 PCI 구성 레지스터를 접속하고 여기에 기입하는 방법을 안다.

가상 ROM에 의해 행해지는 세번째 동작은 라이저 성분에 할당된 Vendor_ID 번호를 호스트 컨트롤러(104)의 올바른 PCI 구성 레지스터안으로 기입하는 것이다. 서브-벤더 혹은 하부 시스템 ID를 기입할 수도 있는바, 적절한 레지스터를 선택하는 것은 시스템 설계자에게 맡겨진다. 그 후에, 실행가능한 가상 ROM에 의해 행해는 네번째 과정은 시스템(100)에서 모든 장치-컨트롤러 쌍들에 대해 라이저 장치 ID들을 반복해서 기입하는 것이다.

그 후에, 단계(407)에서, 모든 구성이 완료된 후 코드 실행은 바이오스(103)로 리턴된다. 상기 실시예는 오직 PCI ID 레지스터들에 관해서만 언급하고 있지만은 설계자의 선택에 의해 장치에 따라 특정한 일부 동작들이 또한 일어날 수 있다.그 후에, 단계(408)에서, 정규 바이오스/PC의 파워온 과정이 계속됨에 따라, 표준 바이오스 기반 PCI 계산 주기가 생긴다. 모든 필요한 PCI ID 번호들은 이미 기입되었기 때문에, 모든 PCI 라이저 장치들은 정확하게 PCI 바이오스에 계산되며, 따라서 오퍼레이팅 시스템은 올바른 상응하는 드라이버들을 로딩할 수 있다.

비록 본 발명과 그것의 장점을 자세하게 설명하였지만은, 첨부된 청구항에 의해 정의된 발명의 정신 및 범위를 벗어남이 없이 다양한 변화들, 치환들 그리고 변경들이 만들어질 수 있다는 것을 이해해야 한다.

Claims (10)

1. 데이터 처리 시스템(100)에서, 프로세서와 바이오스(103)를 포함하는 마더보드안으로 삽입된 라이저 카드(106)에 있는 임의 장치를 계산하는 방법으로서,

   상기 라이저 카드(106)에 있는 저장 장치(201)에 상기 임의 장치에 대한 구성 데이터를 저장하는 단계와;

   상기 구성 데이터를 포함하는 저장 위치가 상기 바이오스(103)에 의해 부가 ROM으로서 취급되도록, 상기 구성 데이터에 헤더를 포함시키는 단계와;

   상기 바이오스(103)에 의해, 상기 구성 데이터를 컨트롤러 구성 공간안으로 기입하는 단계와; 그리고

   상기 구성 데이터를 이용하여 상기 임의 장치를 계산하는 단계를 포함하는 것을 특징으로 하는 장치 계산 방법.
2. 제 1 항에 있어서, 상기 컨트롤러 구성 공간은 PCI 컨트롤러 구성 공간이고, 임의의 PCI 버스가 상기 시스템(100)에 연결된 상기 PCI 버스 컨트롤러(104)에 상기 라이저 카드(106)를 연결하는 것을 특징으로 하는 장치 계산 방법.
3. 제 1 항에 있어서, 상기 저장 장치(201)에 연결된 임의의 인터페이스가 상기 부가 ROM으로서 취급되는 것을 특징으로 하는 장치 계산 방법.
4. 제 1 항에 있어서, 상기 저장 장치(201)로부터 상기 시스템 메모리에 있는 영역으로 상기 구성 데이터를 복사하는 단계를 더 포함하고, 상기 시스템 메모리에 있는 상기 영역은 부가 ROM으로서 취급되는 것을 특징으로 하는 장치 계산 방법.
5. 제 4 항에 있어서, 상기 복사 단계는 시스템(100) 메모리안으로 상기 구성 데이터를 새도우잉하는 단계를 더 포함하는 것을 특징으로 하는 장치 계산 방법.
6. 컴퓨터 시스템 마더보드에 연결하기에 적합한 라이저 카드(106)로서,

   주변 장치와; 그리고

   상기 라이저 카드(106)에 있는 저장 장치(201)에 저장되는 컴퓨터 프로그램 물을 포함하며, 상기 컴퓨터 프로그램 물은 상기 라이저 카드(106)가 상기 컴퓨터 시스템에 연결되었을 때, PCI 구성 공간에 기입을 위해 시스템 바이오스(103)에 의해 사용되는 구성 데이터를 구비하는 것을 특징으로 하는 라이저 카드(106).
7. 제 6 항에 있어서, 상기 바이오스(103)가 상기 구성 데이터를 부가 ROM으로서 감지하도록 하기 위해서, 상기 컴퓨터 프로그램 물은 상기 구성 데이터를 조직하는 데이터를 포함하는 것을 특징으로 하는 라이저 카드(106).
8. 프로세서와 바이오스(103)를 포함하는 마더보드와;

   상기 프로세서와 상기 바이오스(103)에 연결된 버스 컨트롤러와; 그리고

   상기 버스 컨트롤러를 통해 상기 마더보드에 연결되는 라이저 카드(106)를 포함하며,

   상기 라이저 카드(106)는 주변 장치와 그리고 상기 주변 장치와 관계되는 구성 데이터를 저장하기 위한 저장 장치(201)와, 상기 바이오스 (103)에 의해 상기 구성 데이터를 부가 ROM으로서 취급하는 회로와, 상기 바이오스 (103)에 의해 컨트롤러 구성 공간안으로 상기 구성 데이터를 기입하는 회로 및 상기 구성 데이터를 사용하여 상기 주변 장치를 계산하는 회로를 포함하는 데이터 처리 시스템(100).
9. 제 8 항에 있어서, 상기 취급 회로는 상기 저장 장치(201)로부터 시스템 메모리에 있는 영역에 상기 구성 데이터를 복사하는 회로를 더 포함하고, 상기 시스템 메모리에 있는 영역은 부가 ROM으로 취급되는 것을 특징으로 하는 데이터 처리 시스템(100).
10. 제 9 항에 있어서, 상기 바이오스(103)가 상기 시스템 메모리에 있는 영역을 부가 ROM으로서 취급하도록 하기 위해서, 상기 복사하는 회로가 상기 구성 데이터에 헤더를 포함시키는 회로를 포함하는 것을 특징으로 하는 데이터 처리 시스템(100).